JP3190711B2 - Control method of video scanning frequency converter - Google Patents
Control method of video scanning frequency converterInfo
- Publication number
- JP3190711B2 JP3190711B2 JP28646991A JP28646991A JP3190711B2 JP 3190711 B2 JP3190711 B2 JP 3190711B2 JP 28646991 A JP28646991 A JP 28646991A JP 28646991 A JP28646991 A JP 28646991A JP 3190711 B2 JP3190711 B2 JP 3190711B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- video
- input
- output
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Systems (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は任意の映像信号の映像走
査周波数を他の映像走査周波数に変換する映像走査周波
数変換装置の制御方法に係り、特に順次走査方式と飛越
走査方式の変換における映像走査周波数の安定化を図る
ことができる映像走査周波数変換装置の制御方法の改善
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video scanning frequency for converting a video scanning frequency of an arbitrary video signal into another video scanning frequency.
The present invention relates to a control method of a number conversion device , and more particularly to an improvement of a control method of a video scanning frequency conversion device capable of stabilizing a video scanning frequency in conversion between a progressive scanning method and an interlaced scanning method.
【０００２】[0002]
【従来の技術】まず、順次走査方式と飛越走査方式につ
いて、図４を用いて説明する。図４（ａ）は順次走査方
式における複合同期信号、図４（ｂ）は順次走査方式に
おける表示画面、図４（ｃ）は飛越走査方式における複
合同期信号、図４（ｄ）は飛越走査方式における表示画
面である。図４（ｂ）において、画面中のアルファベッ
トは図４（ａ）の同期信号中のアルファベットに対応し
ている。走査線ａは、画面左上すみ１から２へ走査し、
次に走査線ｂは、３から４へ走査し、あと同様に繰り返
して走査線ｇが１３から１４へ走査して１枚の画面が完
成する。すなわち、１回の垂直走査で１枚の画面走査が
完了する。この方式を順次走査方式という。図４（ｄ）
において、画面中のアルファベットは図４（ｃ）の同期
信号中のアルファベットに対応している。走査線ａは、
画面左上すみ１から２へ走査し、あと同様に繰り返して
走査線ｄが７から８へ１／２画面走査し、次に走査線ｅ
が画面最上部中央９から１０へ１／２画面走査し、次に
走査線ｆが走査線ａ・ｂ間の１１から１２へ走査しあと
同様に走査し、走査線ｈが走査線ｃ・ｄ間の１５から１
６へ走査して１枚の画面が完成する。すなわち１回目の
あらく走査した走査線の中間を２回目の走査線が走査す
るようにしたもので、２回の垂直走査で１枚の画面が完
成する。この方式を飛越走査方式といい、１回目の垂直
走査を行う領域を第１フィールド、２回目の垂直走査を
行う領域を第２フィールドという。2. Description of the Related Art First, a progressive scanning system and an interlaced scanning system will be described with reference to FIG. 4A is a composite synchronizing signal in the progressive scanning system, FIG. 4B is a display screen in the progressive scanning system, FIG. 4C is a composite synchronizing signal in the interlaced scanning system, and FIG. 5 is a display screen in FIG. In FIG. 4B, the alphabet in the screen corresponds to the alphabet in the synchronization signal in FIG. 4A. The scanning line a scans from the upper left corner 1 to 2 of the screen,
Next, the scanning line b scans from 3 to 4, and then the scanning line g repeatedly scans from 13 to 14 to complete one screen. That is, one screen scan is completed by one vertical scan. This method is called a progressive scanning method. FIG. 4 (d)
, The alphabet in the screen corresponds to the alphabet in the synchronization signal in FIG. The scanning line a is
The upper left corner of the screen is scanned from 1 to 2, and the scanning line d is similarly repeated so that the scanning line d is scanned from 7 to 8 for 1/2 screen, and then the scanning line e is scanned.
Scans a half screen from the center 9 to 10 at the top of the screen, then scans the scanning line f from 11 to 12 between the scanning lines a and b and scans in the same way, and the scanning line h scans the scanning lines cd Between 15 and 1
Scanning to 6 completes one screen. That is, the second scanning line scans the middle of the first rough scanning line, and one screen is completed by two vertical scanning operations. This method is called an interlaced scanning method, and a region where the first vertical scanning is performed is called a first field, and a region where the second vertical scanning is performed is called a second field.
【０００３】次に、従来の映像走査周波数変換装置の順
次走査方式と飛越走査方式との変換方法につき図３およ
び図５、図６を参照して説明する。図３は映像メモリの
ブロック図であり、図５は従来の映像走査周波数変換装
置の映像メモリの入出力部の構成を示すブロック図であ
る。また図６は図５の装置における映像データの流れを
説明する図である。図３に示す映像メモリ１２、１３
は、シリアル入力クロックＣＫinに同期してシリアル入
力イネーブルＳＩＥのイネーブル期間にシリアル映像デ
ータＳＶinを取り込み、シリアル入力イネーブルＳＩＥ
のディセーブル期間にはシリアル入力映像データＳＶin
の取り込みを行わないシリアル入力メモリ８と、シリア
ル出力クロックＣＫoutに同期して、シリアル出力イネ
ーブルＳＯＥのイネーブル期間にシリアル出力映像デー
タを出力し、シリアル出力イネーブルＳＯＥのディセー
ブル期間には、ハイインピーダンス状態となって外部回
路と切り離した状態になるシリアル出力メモリ１０と、
メモリセレクトＭＳがＯＮの時に制御信号Ｔinによりシ
リアル入力メモリ８から転送されたパラレルデータＰin
を格納蓄積し、メモリセレクトＭＳがＯＮの時に制御信
号Ｔoutにより蓄積した映像データを取り出して、パラ
レルデータＰoutとしてシリアル出力メモリ１０に転送
し、メモリセレクトＭＳがＯＦＦの時には、制御信号Ｔ
inまたはＴoutの入力でも何ら動作しないメモリアレイ
９とによって構成されている。ここで、パラレルデータ
ＰinとパラレルデータＰoutは、同一内容の画面の映像
データであるが、同一のデータとは限らないので、シリ
アル入力メモリ８からメモリアレイ９へのパラレルデー
タをＰinとし、メモリアレイ９からシリアル出力メモリ
１０へのパラレルデータをＰoutとして便宜上区別す
る。また、映像メモリ１２、１３に対する制御信号
Ｔin、ＴoutとメモリセレクトＭＳ、シリアル入力イネ
ーブルＳＩＥ、シリアル出力イネーブルＳＯＥによる制
御は説明の便宜上各メモリにおいて自動的に判断され実
行されるものとする。Next, a conversion method between a progressive scanning method and an interlaced scanning method of a conventional video scanning frequency conversion apparatus will be described with reference to FIGS. 3, 5 and 6. FIG. FIG. 3 is a block diagram of a video memory, and FIG. 5 is a block diagram showing a configuration of an input / output unit of a video memory of a conventional video scanning frequency conversion device. FIG. 6 is a view for explaining the flow of video data in the apparatus shown in FIG. The video memories 12, 13 shown in FIG.
Captures the serial video data SV in during the enable period of the serial input enable SIE in synchronization with the serial input clock CK in and outputs the serial input enable SIE
During the disable period of the serial input video data SV in
The serial output video data is output during the enable period of the serial output enable SOE in synchronization with the serial input memory 8 and the serial output clock CK out which do not capture the data, and the high impedance is output during the disable period of the serial output enable SOE. A serial output memory 10 which is in a state of being disconnected from an external circuit,
Parallel data P in the memory selection MS is transferred from the serial input memory 8 by the control signal T in the case of ON
The video data stored by the control signal T out is taken out when the memory select MS is ON, and transferred to the serial output memory 10 as parallel data P out . When the memory select MS is OFF, the control signal T
and a memory array 9 that does not operate at all even with input of in or T out . Here, parallel data P in the parallel data P out is the image data of the screen of the same content, because not always the same data, the parallel data from the serial input memory 8 to the memory array 9 and P in , The parallel data from the memory array 9 to the serial output memory 10 is distinguished as P out for convenience. The control by the control signals T in , T out and the memory select MS, the serial input enable SIE, and the serial output enable SOE for the video memories 12 and 13 is automatically determined and executed in each memory for convenience of explanation.
【０００４】図５の映像走査周波数変換装置は、図３で
説明した映像メモリ２つ、すなわち第１の映像メモリ１
２と第２の映像メモリ１３と、メモリ制御部１１とで構
成される。順次走査方式から飛越走査方式への変換にお
いてメモリ制御部１１は、シリアル入力映像データＳＶ
inを１走査線毎に奇数ラインであれば第１のメモリ１２
に、偶数ラインであれば第２のメモリ１３に書き込める
ようにシリアル入力イネーブルＳＩＥ１とＳＩＥ２を切
り替え、入力側複合同期信号ＣＳinの水平ブランキング
期間に基づいて映像メモリ内のシリアル入力メモリ８か
らメモリアレイ９へのパラレルデータＰinの転送を行う
制御信号Ｔinの発行を、それが第１のメモリ１２に対し
てであればメモリセレクトＭＳ１と、第１のメモリ１３
に対してであればメモリセレクトＭＳ２と共に発行し、
シリアル出力映像データＳＶoutをそれが第１フィール
ドの領域の出力であれば第１のメモリ１２から、第２フ
ィールドの領域の出力であれば第２のメモリ１３から出
力するようにシリアル出力イネーブルＳＯＥ１とＳＯＥ
２およびシリアル出力クロックＣＫout１とＣＫout２を
切り替え、出力側複合同期信号ＣＳoutの水平ブランキ
ング期間に基づいて映像メモリ内のメモリアレイ９から
メモリアレイ１０へのパラレルデータＰoutの転送を行
う制御信号Ｔoutの発行を、それが第１のメモリ１２に
対してであればメモリセレクトＭＳ１と、第２のメモリ
１３に対してであればＭＳ２と共に発行する。飛越走査
方式から順次走査方式への変換においても同様にメモリ
制御部１１は、シリアル入力映像データＳＶinをそれが
第１のフィールドの入力であれば第１のメモリ１２へ、
第２フィールドの入力であれば第２のメモリ１３へ書き
込めるようにシリアル入力イネーブルＳＩＥ１とＳＩＥ
２を切り替え、入力側複合同期信号ＣＳinの水平ブラン
キング期間に基づいて制御信号Ｔinの発行とメモリセレ
クトＭＳ１またはＭＳ２の発行を行い、シリアル出力映
像データＳＶoutのそれが奇数ラインの出力であれば第
１のメモリ１２から、偶数ラインの出力であれば第２の
メモリ１３から出力するようにＳＯＥ１とＳＯＥ２を切
り替え、出力側複合同期信号ＣＳoutの水平ブランキン
グ期間に基づき制御信号ＴoutとメモリセレクトＭＳ１
またはＭＳ２を発行する。これらの動作を、入力側複合
同期信号ＣＳinの水平ブランキング期間と、出力側複合
同期信号ＣＳoutの水平ブランキング期間毎に行う。The video scanning frequency conversion apparatus shown in FIG. 5 includes two video memories described with reference to FIG.
2, a second video memory 13, and a memory control unit 11. In the conversion from the progressive scanning method to the interlaced scanning method, the memory control unit 11 controls the serial input video data SV
If in is an odd line for each scanning line, the first memory 12
Memory, switches the second serial input enable SIE1 as written in the memory 13 and SIE2 if even lines from the serial input memory 8 in the image memory based on the horizontal blanking period of the input-side composite synchronizing signal CS in The control signal T in for transferring the parallel data Pin to the array 9 is issued to the first memory 12 if the control signal T in is issued to the first memory 12.
Is issued together with the memory select MS2,
Serial output video data SV out from the first memory 12 if it is an output region of the first field, if the output of the region of the second field a second serial output enable to output from the memory 13 SOE1 And SOE
2 and the serial output clocks CK out 1 and CK out 2 are switched to transfer the parallel data P out from the memory array 9 in the video memory to the memory array 10 based on the horizontal blanking period of the output-side composite synchronization signal CS out. The control signal T out to be issued is issued together with the memory select MS1 if the control signal T out is for the first memory 12 and the control signal T out together with MS2 if the control signal T out is for the second memory 13. Interlaced Similarly memory controller 11 also in the conversion to progressive scanning from a scanning system, a serial input video data SV in the first memory 12 if it is the input of the first field,
The serial input enables SIE1 and SIE so that the input to the second field can be written to the second memory 13.
2, the control signal T in and the memory select MS1 or MS2 are issued based on the horizontal blanking period of the input side composite synchronizing signal CS in , and the serial output video data SV out is output from the odd line. from the first memory 12, if switches the SOE1 and SOE2 to output from the second memory 13 if the output of the even line control signal T out on the basis of the horizontal blanking period of the output-side composite synchronizing signal CS out And memory select MS1
Or issue MS2. These operations, and the horizontal blanking period of the input-side composite synchronizing signal CS in, performed for each horizontal blanking period of the output-side composite synchronizing signal CS out.
【０００５】次に上述のような従来の映像走査周波数変
換装置における走査方式の変換の制御方式について図６
を用いて説明する。図６（ａ）は順次走査方式から飛越
走査方式への変換におけるデータの流れを、図６（ｂ）
は飛越走査方式から順次走査方式への変換におけるデー
タの流れをそれぞれ示した図である。図６（ａ）におい
て、１画面をａ〜ｈの８本の水平走査線で構成するもの
として、入力側では奇数ラインａ、ｃ、ｅ、ｇを第１の
メモリ１２へ、偶数ラインｂ、ｄ、ｆ、ｈを第２のメモ
リ１３へ入力順に格納し、出力側では第１のメモリ１２
からａ、ｃ、ｅ、ｇの順に第１フィールドとして出力
し、その後第２のメモリ１３からｂ、ｄ、ｆ、ｈの順に
第２フィールドとして出力する。この時出力側の複合同
期信号上には１／２走査線の領域が生じるが、この領域
は表示されない区間として取り扱うものとする。図６
（ｂ）において、同様に１／２走査線の区間は無視し、
第１フィールドをａ〜ｄ、第２フィールドをｅ〜ｈとし
て変換するものとする。入力側では、第１フィールドａ
〜ｄを入力順に第１のメモリ１２に格納し、次に第２フ
ィールドｅ〜ｈを第２のメモリ１３に入力順に格納し、
出力側では第１のメモリ１２と第２のメモリ１３とから
１ラインずつ交互にａ、ｅ〜ｄ、ｈの順に出力する。こ
れらの操作を入力側複合同期信号ＣＳinおよび出力側複
合同期信号ＣＳoutの水平ブランキング期間毎に絶えず
行うことにより、映像走査周波数および走査方式の変換
を行う。FIG. 6 shows a control method of the conversion of the scanning method in the conventional video scanning frequency conversion apparatus as described above.
This will be described with reference to FIG. FIG. 6A shows a data flow in the conversion from the progressive scanning method to the interlaced scanning method, and FIG.
FIG. 4 is a diagram showing a data flow in conversion from the interlaced scanning system to the progressive scanning system. In FIG. 6A, assuming that one screen is composed of eight horizontal scanning lines a to h, the odd lines a, c, e, and g are transferred to the first memory 12 on the input side, and the even lines b, d, f, and h are stored in the second memory 13 in the order of input, and the first memory 12 is stored on the output side.
, A, c, e, and g in the order of the first field, and then output from the second memory 13 in the order of b, d, f, and h as the second field. At this time, an area of 1/2 scanning line is generated on the composite synchronizing signal on the output side, but this area is treated as a section not displayed. FIG.
In (b), similarly, the section of 1/2 scanning line is ignored,
It is assumed that the first field is converted as a to d and the second field is converted as e to h. On the input side, the first field a
To d are stored in the first memory 12 in the order of input, then the second fields e to h are stored in the second memory 13 in the order of input,
On the output side, the data is alternately output from the first memory 12 and the second memory 13 one line at a time in the order of a, e to d, and h. By performing constant for each horizontal blanking period of the input-side composite synchronizing signal CS in and the output-side composite synchronizing signal CS out these operations, performs conversion of the image scanning frequency and scanning method.
【０００６】図７は制御信号ＴinとＴoutの動作を示す
図である。入力側複合同期信号ＣＳinの水平ブランキン
グ期間に基づき、図中丸印のようにＴinが発行され、出
力側複合同期信号ＣＳoutの水平ブランキング期間に基
づき、図中二重丸印のようにＴoutが発行される。入力
側と出力側の走査周波数が異なるため図中Ｘ点のように
水平ブランキング期間同士が重なる場合が生じる。この
場合、データの保護あるいは、制御信号の入力を１つず
つしか受け付けない等の理由により、制御信号Ｔinまた
はＴoutのどちらかの発行を図中黒丸で示すように遅ら
せる必要があった。[0006] FIG. 7 is a diagram showing the operation of the control signal T in and T out. Based on the horizontal blanking period of the input-side composite synchronizing signal CS in, issues a T in as shown in FIG circled, based on the horizontal blanking period of the output-side composite synchronizing signal CS out, as a double circle in FIG. T out is issued. Since the scanning frequencies on the input side and the output side are different, horizontal blanking periods may overlap each other as shown at point X in the figure. In this case, the protection of data or, for reasons such as not only accept one input of the control signal, it is necessary to delay the issuance of either the control signal T in or T out as shown by black circles in the figure.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら、上述の
ような従来の制御方式では、複合同期信号の水平ブラン
キング期間毎の短い時間にメモリアレイ９との転送制御
を行う必要があり、メモリ間の映像データ転送制御を遅
らすことになると、順次走査方式から飛越走査方式への
変換動作時のように同一メモリに連続してアクセスする
ような場合には、入出力のタイミングがずれ、結果とし
て出力側映像信号のブレ、ちらつき等となってしまった
り、以上のことを回避するために、水平同期信号のブラ
ンキング期間に制限が生じたりするという問題点があっ
た。本発明は上記実情に鑑みてなされたもので、入力側
複合同期信号の水平ブランキング期間と出力側複合同期
信号の水平ブランキング期間の重なりの有無に関係なく
安定な映像走査周波数変換装置の制御方法を提供するこ
とを目的とする。However, in the conventional control method as described above, it is necessary to control the transfer to and from the memory array 9 in a short time for each horizontal blanking period of the composite synchronizing signal. If the video data transfer control is delayed, if the same memory is accessed continuously, such as during the conversion operation from the progressive scanning method to the interlaced scanning method, the input / output timing will be shifted, resulting in the output side There has been a problem that the video signal may be blurred or flickering, or the blanking period of the horizontal synchronizing signal may be restricted in order to avoid the above. SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and controls a stable video scanning frequency conversion device regardless of whether or not the horizontal blanking period of an input-side composite synchronization signal and the horizontal blanking period of an output-side composite synchronization signal overlap. The aim is to provide a method .
【０００８】[0008]
【課題を解決するための手段】この目的を達成するた
め、本発明においては、任意の映像信号の映像走査周波
数を他の映像走査周波数に変換する映像走査周波数変換
装置の制御方法において、シリアル入力メモリとメモリ
アレイとシリアル出力メモリとをそれぞれ備えた２ｎ
（ｎは２以上の整数）個の第１から第２ｎまでの映像メ
モリを、入力側複合同期信号の水平ブランキング期間に
同期させて、それが順次走査方式であれば第１の映像メ
モリから順次切り替えて、飛越走査方式であれば第１フ
ィールドを奇数番目の映像メモリの中で、第２フィール
ドを偶数番目の映像メモリの中でそれぞれ順次切り替え
て、上記第１から第２ｎまでの映像メモリの上記シリア
ル入力メモリに対するシリアル入力映像データの書き込
みを順次行い、出力側複合同期信号の水平ブランキング
期間に同期させて、それが順次走査方式であれば第１の
映像メモリから順次切り替えて、飛越走査方式であれば
第１フィールドを奇数番目の映像メモリの中で、第２フ
ィールドを偶数番目の映像メモリの中でそれぞれ順次切
り替えて、上記第１から第２ｎまでの映像メモリの上記
シリアル出力メモリからのシリアル出力映像データの読
み出しを順次行い、映像メモリ内における、既に入力さ
れている映像データの上記シリアル入力メモリから上記
メモリアレイへの転送と、このメモリアレイ内に記憶さ
れている映像データの上記シリアル出力メモリへの転送
を映像メモリの切り替え制御後の表示期間を含む期間に
行う。 SUMMARY OF THE INVENTION In order to achieve this object,
Therefore, in the present invention, the video scanning frequency of an arbitrary video signal
Video scanning frequency conversion to convert numbers to other video scanning frequencies
In a method for controlling an apparatus, a serial input memory and a memory
2n with array and serial output memory respectively
(N is an integer of 2 or more) first to second n video images
Memory during the horizontal blanking period of the input composite sync signal.
Synchronize with the first video
From the memory to the first file in the case of the interlaced scanning method.
Field in the odd-numbered video memory, the second field
Mode is switched sequentially in the even video memory
The serial memory of the first to 2n video memories.
Write serial input video data to the file input memory
Only, and horizontal blanking of the output-side composite sync signal.
Synchronized with the period, if it is a progressive scanning method, the first
Switching from video memory sequentially, if it is an interlaced scanning method
The first field is stored in the odd-numbered video memory in the second field.
Field in the even video memory
In place of the first to second n video memories,
Reading serial output video data from the serial output memory
Are sequentially read out, and the
From the serial input memory of the video data
Transfer to the memory array and store it in this memory array
Transfer of video data stored in the memory to the serial output memory
During the period including the display period after the video memory switching control
Do.
【０００９】[0009]
【００１０】すなわち、本発明は、同一映像メモリに対
して連続して転送を行うことがないように、１回の垂直
走査に対して映像メモリを複数具備し、それぞれの複合
同期信号の水平ブランキング期間毎に順次切り替え、メ
モリアレイとの転送制御を次の水平ブランキング期間ま
での表示期間を含めた期間に行うことにより走査周波数
および走査方式の変換を行うものである。That is, according to the present invention, a plurality of video memories are provided for one vertical scan so as not to continuously transfer data to the same video memory. The switching between the scanning frequency and the scanning method is performed by sequentially switching every ranking period and performing transfer control with the memory array during a period including a display period up to the next horizontal blanking period.
【００１１】[0011]
【作用】本発明で、映像メモリを２ｎ（ｎは２以上の整
数）個設けることにより、第１から第２ｎまでの映像メ
モリから、奇数番目の映像メモリを複数個と偶数番目の
映像メモリを複数個取り出すことができるようになる。
したがって例えば奇数番目の映像メモリを選択してこれ
に切り替える場合、奇数番目に属する複数の映像メモリ
の中で選択対象の映像メモリを順次変えるように切り替
えることにより、同一の映像メモリに対して連続して選
択することのないようにすることが可能になる。そこ
で、本発明において、「第１から第２ｎまでの映像メモ
リを、入力側複合同期信号の水平ブランキング期間に同
期させて、それが順次走査方式であれば第１の映像メモ
リから順次切り替えて、飛越走査方式であれば第１フィ
ールドを奇数番目の映像メモリの中で、第２フィールド
を偶数番目の映像メモリの中でそれぞれ順次切り替え
て、上記第１から第２ｎまでの映像メモリの上記シリア
ル入力メモリに対するシリアル入力映像データの書き込
みを順次行い、出力側複合同期信号の水平ブランキング
期間に同期させて、それが順次走査方式であれば第１の
映像メモリから順次切り替えて、飛越走査方式であれば
第１フィールドを奇数番目の映像メモリの中で、第２フ
ィールドを偶数番目の映像メモリの中でそれぞれ順次切
り替えて、上記第１から第２ｎまでの映像メモリの上記
シリアル出力メモリからのシリアル出力映像データの読
み出しを順次行う」ようにすることにより、１回の垂直
走査に対して複数の映像メモリが順次対応するようにな
る結果、同一映像メモリに対して連続して転送を行うこ
とがないようになる。またこのため、「映像メモリ内に
おける、既に入力されている映像データの上記シリアル
入力メモリから上記メモリアレイへの転送と、このメモ
リアレイ内に記憶されている映像データの上記シリアル
出力メモリへの転送を」従来のように短い水平ブランキ
ング期間の中で強いて行わなくとも、本発明のように、
「メモリの切り替え制御後の表示期間を含む期間に行う
よう」にすることが可能になる。以上により本発明によ
れば、入出力の複合同期信号の水平ブランキング期間の
重なりの有無に無関係になり、従来このような重なりが
ある場合に生じた映像信号のブレやちらつき等の発生も
なくなる。すなわち、複合同期信号のブランキング期間
に影響されずに安定した映像データが取り出されること
になる。ここで、奇数番目、偶数番目のように映像メモ
リを区別しているが、順次走査方式の１ライン目を飛越
走査方式の第１フィールドの１ライン目に対応させた場
合の説明上の区別とする。According to the present invention, by providing 2n (n is an integer of 2 or more) video memories, a plurality of odd-numbered video memories and an even-numbered video memory from the first to 2n video memories are provided. It becomes possible to take out a plurality.
Therefore, for example, when selecting and switching to the odd-numbered video memory, the video memory to be selected among the plurality of video memories belonging to the odd-numbered memory is switched so as to be sequentially changed. It is possible not to make a selection. Therefore, in the present invention, "the first to second n video memories are synchronized with the horizontal blanking period of the input side composite synchronizing signal, and if it is a progressive scanning method, the video memories are sequentially switched from the first video memory. In the case of the interlaced scanning method, the first field is sequentially switched in the odd-numbered video memory and the second field is sequentially switched in the even-numbered video memory. The serial input video data is sequentially written to the input memory, synchronized with the horizontal blanking period of the output-side composite synchronization signal, and if it is a sequential scanning method, the data is sequentially switched from the first video memory to the interlaced scanning method. If so, the first field is sequentially switched in the odd-numbered video memory, and the second field is sequentially switched in the even-numbered video memory. The serial output video data is sequentially read from the serial output memory of the 1st to 2nth video memories ”, whereby a plurality of video memories sequentially correspond to one vertical scan. As a result, continuous transfer to the same video memory is prevented. Also, for this reason, "the transfer of the video data already input in the video memory from the serial input memory to the memory array and the transfer of the video data stored in the memory array to the serial output memory" Even if it is not forcibly performed in a short horizontal blanking period as in the past, as in the present invention,
It is possible to "perform during the period including the display period after the memory switching control". As described above, according to the present invention, regardless of the presence / absence of the overlap of the horizontal blanking periods of the input / output composite synchronization signal, the blurring and flickering of the video signal which would otherwise occur in the case where such overlap exists conventionally is also eliminated. . That is, stable video data is taken out without being affected by the blanking period of the composite synchronization signal. Here, the video memories are distinguished like the odd-numbered and the even-numbered ones. However, they are distinguished in the description when the first line of the sequential scanning system corresponds to the first line of the first field of the interlaced scanning system. .
【００１２】[0012]
【実施例】以下図面に基づいて本発明の実施例を説明す
る。図１は本発明による映像走査周波数変換装置の実施
例におけるメモリ部およびその制御部の構成を示すブロ
ック図であり、図３は図１で使用する映像メモリの構造
を示すブロック図である。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a configuration of a memory unit and a control unit thereof in an embodiment of a video scanning frequency conversion apparatus according to the present invention, and FIG. 3 is a block diagram showing a configuration of a video memory used in FIG.
【００１３】図３に示す映像メモリ２〜７は、従来技術
で用いたものと同様に、シリアル入力クロックＣＫinに
同期してシリアル入力イネーブルＳＩＥのイネーブル期
間にシリアル入力映像データＳＶinを取り込み、シリア
ル入力イネーブルＳＩＥのディセーブル期間にはシリア
ル入力映像データＳＶinの取り込みを行わないシリアル
入力メモリ８と、シリアル出力クロックＣＫoutに同期
して、シリアル出力イネーブルＳＯＥのイネーブル期間
にシリアル出力映像データを出力し、シリアル出力イネ
ーブルＳＯＥのディセーブル期間にはハイインピーダン
ス状態となって外部回路と切り離した状態になるシリア
ル出力メモリ１０と、メモリセレクトＭＳがＯＮの時に
制御信号Ｔinによりシリアル入力メモリ８より転送され
たパラレルデータＰinを格納蓄積し、メモリセレクトＭ
ＳがＯＮの時に制御信号Ｔoutにより蓄積した映像デー
タを取り出して、パラレルデータＰoutとしてシリアル
出力メモリ１０に転送し、メモリセレクトＭＳがＯＦＦ
の時には、制御信号ＴinまたはＴoutの入力でも何ら動
作しないメモリアレイ９とによって構成されている。こ
こでパラレルデータＰinとパラレルデータＰoutは同一
内容の画面の映像データであるが、同一走査線のデータ
とは限らないので、シリアル入力メモリ８からメモリア
レイ９へのパラレルデータをＰinとし、メモリアレイ９
からシリアル出力メモリ１０へのパラレルデータをＰ
outとして便宜上区別する。また、映像メモリ２〜７に
対する制御信号Ｔin、ＴoutとメモリセレクトＭＳ、シ
リアル入力イネーブルＳＩＥ、シリアル出力イネーブル
ＳＯＥによる制御は説明の便宜上各メモリにおいて自動
的に判断され実行されるものとする。The video memories 2 to 7 shown in FIG. 3 fetch the serial input video data SV in during the enable period of the serial input enable SIE in synchronization with the serial input clock CK in , similarly to the memory used in the prior art. to disable period of the serial input enable the SIE and the serial input memory 8 is not carried out of the serial input image data SV in uptake, in synchronization with the serial output clock CK out, the serial output video data to enable period of serial output enable (SOE) output, a serial output memory 10 to the disable period of the serial output enable SOE made in a state of disconnecting the external circuit becomes high impedance state, from the serial input memory 8 by the control signal T in the time memory select MS is oN Transferred parallel data P stores accumulate in, memory select M
When S is ON, the video data accumulated by the control signal Tout is taken out , transferred to the serial output memory 10 as parallel data Pout , and the memory select MS is turned OFF.
By the time, and is configured by a memory array 9 does not work any at the input of the control signal T in or T out. Here it parallel data P in the parallel data P out is the image data of the screen having the same content, since not always the data of the same scan line, the parallel data from the serial input memory 8 to the memory array 9 and P in , Memory array 9
From the P to the serial output memory 10
Out is distinguished for convenience. Further, control by the control signals T in and T out and the memory select MS, the serial input enable SIE, and the serial output enable SOE for the video memories 2 to 7 are automatically determined and executed in each memory for convenience of explanation.
【００１４】図１の映像走査周波数変換装置は、図３で
説明したメモリを２ｎ個、すなわち第１のメモリ２から
第２ｎのメモリ７と、メモリ制御部１から構成されてい
る。メモリ制御部１は、２ｎ個ある映像メモリのうち何
れか１つが必ず入力の水平走査線１ライン分のシリアル
入力映像データＳＶinの取り込みを行えるように、入力
側複合同期信号ＣＳinの水平ブランキング期間に基づい
て、それが順次走査方式であれば第１のメモリ２から第
２ｎのメモリ７までの順に、飛越走査方式の第１フィー
ルドであれば第１のメモリ２から第２ｎ-１のメモリ６
までの奇数番目のメモリの順に、飛越走査方式の第２フ
ィールドであれば第２のメモリ３から第２ｎのメモリ７
までの偶数番目のメモリの順に、それぞれの映像メモリ
に接続されているシリアル入力イネーブルＳＩＥ１〜Ｓ
ＩＥ２ｎのイネーブル状態を次々に切り替える。また、
メモリ制御部１は、２ｎ個ある映像メモリのうち何れか
１つが必ず水平走査１ライン分のシリアル出力映像デー
タＳＶoutの出力を行えるように、出力側複合同期信号
のＣＳoutの水平ブランキング期間に基づいて、それが
順次走査方式であれば第１のメモリ２から第２ｎのメモ
リ７までの順に、飛越走査方式の第１フィールドであれ
ば第１のメモリ２から第２ｎ-１のメモリ６まで奇数番
目のメモリの順に、飛越走査方式の第２フィールドであ
れば第２のメモリ３から第２ｎのメモリ７までの偶数番
目のメモリの順に、それぞれの映像メモリに接続されて
いるシリアル出力イネーブルＳＯＥ１〜ＳＯＥ２ｎのイ
ネーブル状態と、シリアル出力クロックＣＫoutを入力
し各映像メモリに分配したＣＫout１〜ＣＫout２ｎの入
力状態とを次々に切り替える。さらにメモリ制御部１
は、入力側の水平走査１ライン分のシリアル入力映像デ
ータＳＶinの入力が終了し、入力動作待機中になった映
像メモリに対し、メモリセレクトＭＳ１〜ＭＳ２ｎの何
れかをＯＮにし、シリアル入力メモリ８からメモリアレ
イ９への転送を行なう制御信号Ｔinを発行し、出力側の
水平走査１ライン分のシリアル出力映像データＳＶout
の出力が終了し、出力動作待機中になった映像メモリに
対し、メモリセレクトＭＳ１〜ＭＳ２ｎの何れかをＯＮ
にし、メモリアレイ９からシリアル出力メモリ１０への
次に出力されるパラレルデータＰoutの転送を行なう制
御信号Ｔoutを発行する。ここで、シリアル出力クロッ
クＣＫoutを分配して同時に切り替えているのは、一般
的に用いられる映像メモリは、シリアル出力イネーブル
ＳＯＥがディセーブルの出力待機中にクロックの入力が
行なわれると、シリアル出力の開始位置が変化してしま
うためで、シリアル出力イネーブルＳＯＥがディセーブ
ル時にシリアル出力開始位置が変化しないのであれば、
全ての映像メモリに対し同一のシリアル出力クロックＣ
Ｋoutを入力させても問題ない。ここでｎは２以上の整
数とする。The video scanning frequency conversion apparatus shown in FIG. 1 is composed of 2n memories described in FIG. 3, that is, a first memory 2 to a 2nth memory 7, and a memory control unit 1. Memory controller 1, to allow the 2n pieces there any one of always horizontal one scanning line of the input of the serial input video data SV in uptake in the video memory, horizontal blanking the input composite synchronizing signal CS in Based on the ranking period, if it is a progressive scanning method, the order is from the first memory 2 to the 2n-th memory 7; if it is the first field of the interlaced scanning method, the first memory 2 to the 2n-1 Memory 6
In the order of the odd-numbered memory up to the second field of the interlaced scanning method, the second memory 3 to the 2n-th memory 7
Serial input enable SIE 1 -S connected to each video memory in the order of even-numbered memory
The enable state of the IE2n is switched one after another. Also,
The memory control unit 1 controls the horizontal blanking period of the CS out of the output-side composite synchronization signal so that any one of the 2n video memories can always output the serial output video data SV out for one horizontal scanning line. From the first memory 2 to the 2n-th memory 7 in the case of the progressive scanning method, or from the first memory 2 to the 2n-th memory 6 if the first field in the interlaced scanning method, Serial output enable connected to the respective video memories in the order of odd-numbered memories, and in the case of the second field of the interlaced scanning method, in the order of even-numbered memories from the second memory 3 to the 2n-th memory 7. an enable state of SOE1～SOE2n, cut one after another with the input state of the CK out 1~CK out 2n was distributed to each video memory by entering the serial output clock CK out Obtain. Further, the memory control unit 1
The input is finished serial input video data SV in the horizontal input side scanning one line, to the video memory when it is in the input operation waiting, and one of the memory select MS1~MS2n ON, the serial input memory 8 issues a control signal T in for transferring to the memory array 9 from the serial output video data SV out of the horizontal scanning line of the output side
Of any one of the memory select MS1 to MS2n is turned on for the video memory in which the output of
Then, a control signal T out for transferring the next parallel data P out output from the memory array 9 to the serial output memory 10 is issued. Here, the reason why the serial output clock CK out is distributed and simultaneously switched is that, when a clock is input while the serial output enable SOE is disabled and the output of the serial output clock CK out is disabled, the serial output clock CK out is output. If the serial output start position does not change when the serial output enable SOE is disabled,
The same serial output clock C for all video memories
There is no problem if you input K out . Here, n is an integer of 2 or more.
【００１５】以上のような動作を行なうメモリ制御部１
において、入力側複合同期信号ＣＳinの水平ブランキン
グ期間に基づいて第１のメモリ２から第２ｎのメモリ７
までの映像メモリへの入力を切り替える順番と、出力側
複合同期信号ＣＳoutの水平ブランキング期間に基づい
て第１のメモリ２から第２ｎのメモリ７までの映像メモ
リからの出力を切り替える順番に一定の規則を持たせる
ことにより、図７Ｘのような場合でも映像走査方式に関
係なく、映像走査周波数の変換が可能となり、映像メモ
リの容量が映像データのデータ量に対して不足していて
も、映像メモリの個数を増やすことにより容易に対応が
可能となる。図２は、映像メモリを４個（ｎ＝２）とし
た場合の走査周波数の変換時のデータの流れを示す図
で、図２（ａ）は順次走査方式から飛越走査方式への変
換、図２（ｂ）は飛越走査方式から順次走査方式への変
換を示している。図中飛越走査方式において１／２走査
線の領域は通常表示領域外のものであるため、データと
しては取り扱わないものとする。図２（ａ）において、
入力映像データａ〜ｈは、第１のメモリ２から順にａ、
ｂ、ｃ…と格納され、第４のメモリ５にｄを格納後再度
第１のメモリ２から順に格納している。出力映像データ
は第１フィールドであれば奇数番号の第１のメモリ２と
第３のメモリ４から交互にａ、ｃ、ｅ、ｇと出力し、第
２フィールドであれば偶数番号の第２のメモリ３と第４
のメモリ５から交互にｂ、ｄ、ｆ、ｈと出力している。
図２（ｂ）において、入力映像データａ〜ｈは、第１フ
ィールドであれば奇数番号の第１のメモリ２と第３のメ
モリ４とに交互にａ、ｂ、ｃ、ｄと順に格納し、第２フ
ィールドであれば偶数番目の第２のメモリ３と第４のメ
モリ５とに交互にｅ、ｆ、ｇ、ｈと格納している。出力
映像データは、第１のメモリ２から順にａ、ｅ、ｂ、
ｆ、ｃ、ｇ、ｄ、ｈと出力している。このように同一メ
モリに対して連続してアクセスすることがないため、走
査方式に関係なく安定した映像走査周波数の変換を行な
うことができる。この装置において、順次走査方式どう
しあるいは飛越走査方式どうしでの変換であっても映像
メモリに対して入力・出力ともに同じアクセスを行なっ
ているので、問題なく映像走査周波数の変換を行なうこ
とが可能である。Memory control unit 1 performing the above operation
In, from the first memory 2 on the basis of the horizontal blanking period of the input-side composite synchronizing signal CS in the first 2n memory 7
And the order in which the outputs from the video memories from the first memory 2 to the 2nth memory 7 are switched based on the horizontal blanking period of the output-side composite synchronizing signal CS out. 7X, the video scanning frequency can be converted irrespective of the video scanning method even in the case of FIG. 7X, and even if the capacity of the video memory is insufficient for the amount of video data, By increasing the number of video memories, it is possible to easily cope with the problem. FIG. 2 is a diagram showing a data flow at the time of scanning frequency conversion when there are four video memories (n = 2), and FIG. 2A is a diagram showing conversion from a progressive scanning system to an interlaced scanning system. 2 (b) shows the conversion from the interlaced scanning method to the progressive scanning method. In the interlaced scanning method in the figure, since the area of 1/2 scanning line is outside the normal display area, it is not treated as data. In FIG. 2A,
The input video data a to h are, in order from the first memory 2, a,
are stored as b, c,..., d is stored in the fourth memory 5, and then again stored in order from the first memory 2. If the output video data is the first field, odd-numbered first and second memories 2 and 4 alternately output a, c, e, and g from the first memory 2 and the third field, respectively. Memory 3 and 4
Are alternately output as b, d, f, and h from the memory 5.
In FIG. 2B, input video data a to h are stored in odd-numbered first and second memories 2 and 4 alternately in the order of a, b, c, and d in the case of the first field. In the case of the second field, e, f, g, and h are stored in the even-numbered second memory 3 and the fourth memory 5 alternately. The output video data is a, e, b,
f, c, g, d, and h are output. As described above, since the same memory is not continuously accessed, stable conversion of the video scanning frequency can be performed regardless of the scanning method. In this device, the same access is performed to the video memory for both input and output to the video memory even if the conversion is performed between the progressive scanning systems or the interlaced scanning systems, so that the video scanning frequency can be converted without any problem. is there.
【００１６】[0016]
【発明の効果】上述のように本発明によれば、入力側複
合同期信号の水平ブランキング期間および出力側複合同
期信号の水平ブランキング期間に影響を受けることな
く、安定した映像走査周波数の変換および走査方式の変
換を行なうことができる。As described above, according to the present invention, the conversion of the video scanning frequency can be stabilized without being affected by the horizontal blanking period of the input-side composite synchronizing signal and the horizontal blanking period of the output-side composite synchronizing signal. And conversion of the scanning method can be performed.
【図１】本発明の実施例による映像走査周波数変換装置
のメモリ部およびその制御部の構成を示すブロック図で
ある。FIG. 1 is a block diagram illustrating a configuration of a memory unit and a control unit of a video scanning frequency conversion device according to an embodiment of the present invention.
【図２】図１の装置における映像データの流れを説明す
る図である。FIG. 2 is a diagram for explaining a flow of video data in the apparatus of FIG.
【図３】映像メモリの構成を示すブロック図である。FIG. 3 is a block diagram illustrating a configuration of a video memory.
【図４】順次走査方式と飛越走査方式を説明する図であ
る。FIG. 4 is a diagram illustrating a progressive scanning method and an interlaced scanning method.
【図５】従来の映像走査周波数変換装置のメモリ部およ
びその制御部を示すブロック図である。FIG. 5 is a block diagram showing a memory unit and a control unit of a conventional video scanning frequency conversion device.
【図６】図５の装置における映像データの流れを説明す
る図である。FIG. 6 is a diagram for explaining the flow of video data in the device of FIG.
【図７】従来の動作を説明するタイミングチャートであ
る。FIG. 7 is a timing chart illustrating a conventional operation.
１…メモリ制御部 ２…第１のメモリ ３…第２のメモリ ４…第３のメモリ ５…第４のメモリ ６…第２ｎ-１のメモリ ７…第２ｎのメモリ ８…シリアル入力メモリ ９…メモリアレイ １０…シリアル出力メモリ １１…メモリ制御部 １２…第１のメモリ １３…第２のメモリ DESCRIPTION OF SYMBOLS 1 ... Memory control part 2 ... 1st memory 3 ... 2nd memory 4 ... 3rd memory 5 ... 4th memory 6 ... 2n-1 memory 7 ... 2nd memory 8 ... Serial input memory 9 ... Memory array 10 Serial output memory 11 Memory controller 12 First memory 13 Second memory
Claims (1)
像走査周波数に変換する映像走査周波数変換装置の制御
方法において、 シリアル入力メモリとメモリアレイとシリアル出力メモ
リとをそれぞれ備えた２ｎ（ｎは２以上の整数）個の第
１から第２ｎまでの映像メモリを、入力側複合同期信号
の水平ブランキング期間に同期させて、それが順次走査
方式であれば第１の映像メモリから順次切り替えて、飛
越走査方式であれば第１フィールドを奇数番目の映像メ
モリの中で、第２フィールドを偶数番目の映像メモリの
中でそれぞれ順次切り替えて、上記第１から第２ｎまで
の映像メモリの上記シリアル入力メモリに対するシリア
ル入力映像データの書き込みを順次行い、 出力側複合同期信号の水平ブランキング期間に同期させ
て、それが順次走査方式であれば第１の映像メモリから
順次切り替えて、飛越走査方式であれば第１フィールド
を奇数番目の映像メモリの中で、第２フィールドを偶数
番目の映像メモリの中でそれぞれ順次切り替えて、上記
第１から第２ｎまでの映像メモリの上記シリアル出力メ
モリからのシリアル出力映像データの読み出しを順次行
い、 映像メモリ内における、既に入力されている映像データ
の上記シリアル入力メモリから上記メモリアレイへの転
送と、このメモリアレイ内に記憶されている映像データ
の上記シリアル出力メモリへの転送を映像メモリの切り
替え制御後の表示期間を含む期間に行うことを特徴とす
る映像走査周波数変換装置の制御方法。1. A method for controlling a video scanning frequency conversion device for converting a video scanning frequency of an arbitrary video signal into another video scanning frequency, comprising: a serial input memory, a memory array, and a serial output memory. Is an integer of 2 or more) of the first to 2n video memories in synchronization with the horizontal blanking period of the input-side composite synchronization signal, and sequentially switches from the first video memory if it is a sequential scanning method. In the case of the interlaced scanning method, the first field is sequentially switched in the odd-numbered video memories, and the second field is switched in the even-numbered video memories. The serial input video data is sequentially written to the serial input memory, synchronized with the horizontal blanking period of the output-side composite sync signal, and In the case of the scanning system, the first field is sequentially switched from the first video memory. In the case of the interlaced scanning mode, the first field is sequentially switched in the odd-numbered video memory, and the second field is sequentially switched in the even-numbered video memory. Sequentially reading out the serial output video data from the serial output memory of the first to 2n video memories, from the serial input memory of the video data already input to the memory array in the video memory. Transfer of video data stored in the memory array to the serial output memory during a period including a display period after switching control of the video memory. Method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28646991A JP3190711B2 (en) | 1991-10-31 | 1991-10-31 | Control method of video scanning frequency converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28646991A JP3190711B2 (en) | 1991-10-31 | 1991-10-31 | Control method of video scanning frequency converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05130571A JPH05130571A (en) | 1993-05-25 |
| JP3190711B2 true JP3190711B2 (en) | 2001-07-23 |
Family
ID=17704800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28646991A Expired - Fee Related JP3190711B2 (en) | 1991-10-31 | 1991-10-31 | Control method of video scanning frequency converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3190711B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5610661A (en) * | 1995-05-19 | 1997-03-11 | Thomson Multimedia S.A. | Automatic image scanning format converter with seamless switching |
-
1991
- 1991-10-31 JP JP28646991A patent/JP3190711B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05130571A (en) | 1993-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2010687C (en) | Television system with zoom capability for at least one inset picture | |
| KR100194922B1 (en) | Aspect ratio inverter | |
| US5373323A (en) | Interlaced to non-interlaced scan converter with reduced buffer memory | |
| JP3190711B2 (en) | Control method of video scanning frequency converter | |
| US5253062A (en) | Image displaying apparatus for reading and writing graphic data at substantially the same time | |
| US5181110A (en) | Video signal processing circuit capable of enlarging and displaying a picture | |
| EP0218748A1 (en) | Image storage device | |
| US5646694A (en) | Moving picture decoding apparatus having three line buffers controlled to store and provide picture data of different resolutions | |
| JPH0773096A (en) | Picture processor | |
| JP3348202B2 (en) | Video scanning frequency converter and control method therefor | |
| JPS639292A (en) | Scanning conversion circuit | |
| JP2699614B2 (en) | Image memory device | |
| JP2556561B2 (en) | Recorded image display device | |
| JP2918049B2 (en) | Storage method for picture-in-picture | |
| JP2548018B2 (en) | Double speed converter | |
| JPH05328245A (en) | Two-pattern display television receiver | |
| JPS63245084A (en) | Interlace picture data conversion system | |
| JPH10240219A (en) | Screen division control system | |
| JPH04156082A (en) | Image scanning frequency converter and its control system | |
| JPH06195038A (en) | Method and device for controlling liquid crystal display | |
| JPH0817477B2 (en) | Image information conversion device | |
| JPH0571115B2 (en) | ||
| JPH04273677A (en) | Picture display device | |
| JPS63170730A (en) | Hard copying device | |
| JPH03289784A (en) | Interlace/noninterlace conversion circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |