JP3189780B2 - 半導体装置の製造装置及びその製造方法 - Google Patents
半導体装置の製造装置及びその製造方法Info
- Publication number
- JP3189780B2 JP3189780B2 JP07519598A JP7519598A JP3189780B2 JP 3189780 B2 JP3189780 B2 JP 3189780B2 JP 07519598 A JP07519598 A JP 07519598A JP 7519598 A JP7519598 A JP 7519598A JP 3189780 B2 JP3189780 B2 JP 3189780B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- semiconductor device
- potential
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 51
- 238000004519 manufacturing process Methods 0.000 title claims description 49
- 238000000034 method Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims description 138
- 238000000151 deposition Methods 0.000 claims description 50
- 238000006243 chemical reaction Methods 0.000 claims description 27
- 230000008021 deposition Effects 0.000 claims description 26
- 238000002230 thermal chemical vapour deposition Methods 0.000 claims description 24
- 230000004888 barrier function Effects 0.000 claims description 18
- 230000004907 flux Effects 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 4
- 238000012544 monitoring process Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 description 90
- 239000010949 copper Substances 0.000 description 57
- 239000007789 gas Substances 0.000 description 12
- 239000013078 crystal Substances 0.000 description 9
- 230000009471 action Effects 0.000 description 7
- 125000004429 atom Chemical group 0.000 description 7
- 239000006200 vaporizer Substances 0.000 description 7
- 238000009826 distribution Methods 0.000 description 6
- 239000002994 raw material Substances 0.000 description 6
- 230000007246 mechanism Effects 0.000 description 5
- 238000007323 disproportionation reaction Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000005012 migration Effects 0.000 description 4
- 238000013508 migration Methods 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000012159 carrier gas Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000006722 reduction reaction Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000008016 vaporization Effects 0.000 description 2
- 229910008807 WSiN Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- MBDSOAUNPWENPB-UHFFFAOYSA-N copper 3-methylbut-2-en-2-ylsilane Chemical compound [Cu].CC(C)=C(C)[SiH3] MBDSOAUNPWENPB-UHFFFAOYSA-N 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- NKZSPGSOXYXWQA-UHFFFAOYSA-N dioxido(oxo)titanium;lead(2+) Chemical compound [Pb+2].[O-][Ti]([O-])=O NKZSPGSOXYXWQA-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
- C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
- C23C16/4582—Rigid and flat substrates, e.g. plates or discs
- C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
- C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/52—Controlling or regulating the coating process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67103—Apparatus for thermal treatment mainly by conduction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Mechanical Engineering (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
装置及びその製造方法に関し、特に、銅、アルミニウム
等の金属膜、ＳｉＯ2等の絶縁膜、チタン酸ストロンチ
ウム等の高誘電体膜、ＢＳＴ、ＴＺＴ等の強誘電体薄膜
等を熱ＣＶＤ（Chemical Vapor Deposition）法により
基板上に形成するための半導体装置の製造装置及びその
製造方法に関する。
装置及びその製造方法に関し、特に、銅、アルミニウム
等の金属膜、ＳｉＯ2等の絶縁膜、チタン酸ストロンチ
ウム等の高誘電体膜、ＢＳＴ、ＴＺＴ等の強誘電体薄膜
等を熱ＣＶＤ（Chemical Vapor Deposition）法により
基板上に形成するための半導体装置の製造装置及びその
製造方法に関する。
【０００２】
【従来の技術】一般に、配線パターンの溝部にＣｕを埋
め込んで形成される配線（いわゆるダマシン銅配線）の
製造においては、Ｃｕを基板上に堆積するために熱ＣＶ
Ｄ装置が用いられる。図６は、従来の熱ＣＶＤ装置を概
略的に示す説明図である。
め込んで形成される配線（いわゆるダマシン銅配線）の
製造においては、Ｃｕを基板上に堆積するために熱ＣＶ
Ｄ装置が用いられる。図６は、従来の熱ＣＶＤ装置を概
略的に示す説明図である。
【０００３】図６に示すように、従来の熱ＣＶＤ装置
は、中空の真空チャンバ５０と、真空チャンバ５０内を
真空に排気するためのターボ分子ポンプ等の真空ポンプ
５１と、真空チャンバ５０内に設けられ、基板Ｗを支持
する基板ホルダ５２と、基板Ｗに堆積すべきＣｕを原料
ガスとして気化する気化器５３と、その気化器５３から
真空チャンバ５０内に原料ガスを供給するための供給口
５４と、を有する。
は、中空の真空チャンバ５０と、真空チャンバ５０内を
真空に排気するためのターボ分子ポンプ等の真空ポンプ
５１と、真空チャンバ５０内に設けられ、基板Ｗを支持
する基板ホルダ５２と、基板Ｗに堆積すべきＣｕを原料
ガスとして気化する気化器５３と、その気化器５３から
真空チャンバ５０内に原料ガスを供給するための供給口
５４と、を有する。
【０００４】基板ホルダ５２は、１００℃乃至４００℃
程度の範囲の温度で基板Ｗの温度を制御できる基板加熱
機構を有する。Ｃｕを堆積する場合には、通常、２００
℃程度に温度制御される。
程度の範囲の温度で基板Ｗの温度を制御できる基板加熱
機構を有する。Ｃｕを堆積する場合には、通常、２００
℃程度に温度制御される。
【０００５】次に、従来の熱ＣＶＤ装置を用いてＣｕ配
線形成のためのＣｕ膜の堆積方法を説明する。まず、半
導体基板Ｗのシリコン酸化膜の配線予定領域に溝部を形
成する。
線形成のためのＣｕ膜の堆積方法を説明する。まず、半
導体基板Ｗのシリコン酸化膜の配線予定領域に溝部を形
成する。
【０００６】次いで、上記基板Ｗを熱ＣＶＤ装置の基板
ホルダ５２上に支持する。真空チャンバ５０内は、予め
真空ポンプ５１により真空状態になっている。
ホルダ５２上に支持する。真空チャンバ５０内は、予め
真空ポンプ５１により真空状態になっている。
【０００７】次いで、基板ホルダ５２の基板加熱機構を
作動させて、基板の温度を所望の温度に加熱する。それ
と同時に、気化器５３によって気化された原料ガスであ
るＣｕ（ｈｆａｃ）（ｔｍｖｓ）をキャリアガスの水素
ガスと一緒に供給口５４に供給し、所望の膜厚のＣｕ膜
を基板Ｗ上に堆積する。
作動させて、基板の温度を所望の温度に加熱する。それ
と同時に、気化器５３によって気化された原料ガスであ
るＣｕ（ｈｆａｃ）（ｔｍｖｓ）をキャリアガスの水素
ガスと一緒に供給口５４に供給し、所望の膜厚のＣｕ膜
を基板Ｗ上に堆積する。
【０００８】その後、化学機械研磨（ＣＭＰ）法によ
り、堆積されたＣｕを研磨して、溝部内にだけＣｕを残
し、Ｃｕ配線を形成する。
り、堆積されたＣｕを研磨して、溝部内にだけＣｕを残
し、Ｃｕ配線を形成する。
【０００９】なお、特公平１ー１９４６７号公報、特開
平２ー１１９１２５号公報、特開平３ー９７８７１号公
報及び特開平３ー２５７０９９号公報には、プラズマＣ
ＶＤ装置において、基板を保持する基板ホルダに電圧を
印加する技術が開示されている。
平２ー１１９１２５号公報、特開平３ー９７８７１号公
報及び特開平３ー２５７０９９号公報には、プラズマＣ
ＶＤ装置において、基板を保持する基板ホルダに電圧を
印加する技術が開示されている。
【００１０】
【発明が解決しようとする課題】上述したＣｕの堆積反
応は、 ２Ｃｕ+1(hfac)(tmvs)→Ｃｕ0＋Ｃｕ+2(hfac)2 ＋２(tm
vs) の不均化反応が主な反応である。この反応速度は、Ｃｕ
+1(hfac)、２分子の堆積表面での吸着、電荷移動と反応
生成物の脱離等で律速される。それらの律速反応のドラ
イビングフォースは、基板表面温度による熱エネルギ
ー、原料ガスの供給等の量であるが、これらの量で反応
速度を向上させることは困難である。また、上記不均化
反応は、原理的に可逆反応であり、反応の方向を等方的
な熱で制御することには限界があると考えられる。
応は、 ２Ｃｕ+1(hfac)(tmvs)→Ｃｕ0＋Ｃｕ+2(hfac)2 ＋２(tm
vs) の不均化反応が主な反応である。この反応速度は、Ｃｕ
+1(hfac)、２分子の堆積表面での吸着、電荷移動と反応
生成物の脱離等で律速される。それらの律速反応のドラ
イビングフォースは、基板表面温度による熱エネルギ
ー、原料ガスの供給等の量であるが、これらの量で反応
速度を向上させることは困難である。また、上記不均化
反応は、原理的に可逆反応であり、反応の方向を等方的
な熱で制御することには限界があると考えられる。
【００１１】従来の熱ＣＶＤ装置を用いたＣｕ配線形成
においては、カバレージを良好にするために基板温度を
下げる必要があり、Ｃｕの堆積速度が遅くなる（例え
ば、２０ｎｍ／分）。その結果、半導体装置の製造時間
が長くなり、生産性が低下するという問題がある。
においては、カバレージを良好にするために基板温度を
下げる必要があり、Ｃｕの堆積速度が遅くなる（例え
ば、２０ｎｍ／分）。その結果、半導体装置の製造時間
が長くなり、生産性が低下するという問題がある。
【００１２】また、従来の方法では、膜の結晶配向を制
御することができないため、極性のそろった膜質の良好
な膜を堆積することは困難であった。
御することができないため、極性のそろった膜質の良好
な膜を堆積することは困難であった。
【００１３】さらに、Ｃｕ配線の信頼性を向上するため
には、Ｃｕ膜の粒成長を制御することが必要であるが、
従来の方法では粒成長を制御することは困難であった。
には、Ｃｕ膜の粒成長を制御することが必要であるが、
従来の方法では粒成長を制御することは困難であった。
【００１４】なお、上記公報に開示されているプラズマ
ＣＶＤ装置の技術は、基板にバイアス電圧を加えて、基
板の表面がＡｒ等のイオンにより衝撃されることによ
り、膜面の純化、ステップカバレージの改善及び膜面の
平坦化の改善を図るものであり、本発明のように電気的
な静電作用もしくは電流作用を利用した技術とは本質的
に異なるものである。
ＣＶＤ装置の技術は、基板にバイアス電圧を加えて、基
板の表面がＡｒ等のイオンにより衝撃されることによ
り、膜面の純化、ステップカバレージの改善及び膜面の
平坦化の改善を図るものであり、本発明のように電気的
な静電作用もしくは電流作用を利用した技術とは本質的
に異なるものである。
【００１５】本発明は、上記課題を解決するためになさ
れたものであり、膜の堆積を促進でき、膜の堆積速度、
結晶配向及び粒成長を制御することができる半導体装置
の製造装置及びその製造方法を提供することを目的とす
る。
れたものであり、膜の堆積を促進でき、膜の堆積速度、
結晶配向及び粒成長を制御することができる半導体装置
の製造装置及びその製造方法を提供することを目的とす
る。
【００１６】
【課題を解決するための手段】本発明の半導体装置の製
造装置は、基板上に膜を熱ＣＶＤ反応により堆積するた
めに用いられる半導体装置の製造装置において、基板又
は基板上に堆積された膜に電流あるいは電位を印加する
電源部を有することを特徴とするものである。
造装置は、基板上に膜を熱ＣＶＤ反応により堆積するた
めに用いられる半導体装置の製造装置において、基板又
は基板上に堆積された膜に電流あるいは電位を印加する
電源部を有することを特徴とするものである。
【００１７】本発明の半導体装置の製造装置は又、基板
上に膜を熱ＣＶＤ反応により堆積するために用いられる
半導体装置の製造装置において、基板又は基板上に堆積
された膜に接触する電極端子を備えたリングと、そのリ
ングの電極端子に電流あるいは電位を印加する電源部
と、電極端子を基板又は基板上に堆積された膜に接触し
たり離脱するために、リングを移動させるリング移動手
段と、を有することを特徴とするものである。
上に膜を熱ＣＶＤ反応により堆積するために用いられる
半導体装置の製造装置において、基板又は基板上に堆積
された膜に接触する電極端子を備えたリングと、そのリ
ングの電極端子に電流あるいは電位を印加する電源部
と、電極端子を基板又は基板上に堆積された膜に接触し
たり離脱するために、リングを移動させるリング移動手
段と、を有することを特徴とするものである。
【００１８】上記リングに、正電圧が印加される正電極
端子と負電圧が印加される負電極端子とが対向して配置
されてもよい。
端子と負電圧が印加される負電極端子とが対向して配置
されてもよい。
【００１９】上記電極端子は、リングに同心円状に対向
するように複数配置され、電源部は、各電極端子に独立
して電圧を印加し、対向する電極端子のうち、一方の電
極端子に正電圧を印加し、他方の電極端子に負電圧を印
加し、かつ、隣接する電極端子に正電圧及び負電圧の印
加を順に切り換え可能であってもよい。
するように複数配置され、電源部は、各電極端子に独立
して電圧を印加し、対向する電極端子のうち、一方の電
極端子に正電圧を印加し、他方の電極端子に負電圧を印
加し、かつ、隣接する電極端子に正電圧及び負電圧の印
加を順に切り換え可能であってもよい。
【００２０】本発明の半導体装置の製造装置は、基板又
は基板上に堆積された膜の電位を監視し、その電位に基
づいて電流量、電位又は基板温度を制御する制御手段を
有してもよい。
は基板上に堆積された膜の電位を監視し、その電位に基
づいて電流量、電位又は基板温度を制御する制御手段を
有してもよい。
【００２１】本発明の半導体装置の製造装置は、基板又
は基板上に堆積された膜の電位を接地電位等任意に設定
できるのが好ましい。
は基板上に堆積された膜の電位を接地電位等任意に設定
できるのが好ましい。
【００２２】本発明のさらに他の半導体装置の製造装置
は、基板上に膜を熱ＣＶＤ反応により堆積するために用
いられる半導体装置の製造装置において、基板又は基板
上に堆積された膜に接触することなく、基板又は基板上
に堆積された膜に電流あるいは電位を発生させる手段を
有することを特徴とするものである。
は、基板上に膜を熱ＣＶＤ反応により堆積するために用
いられる半導体装置の製造装置において、基板又は基板
上に堆積された膜に接触することなく、基板又は基板上
に堆積された膜に電流あるいは電位を発生させる手段を
有することを特徴とするものである。
【００２３】上記手段は、例えば基板又は基板上に堆積
された膜に磁束を印加する磁気発生手段である。
された膜に磁束を印加する磁気発生手段である。
【００２４】本発明の半導体装置の製造方法は、基板上
に膜を熱ＣＶＤ反応により堆積する半導体装置の製造方
法において、基板又は基板上に堆積された膜に電流ある
いは電位を印加しながら、膜を堆積することを特徴とす
るものである。
に膜を熱ＣＶＤ反応により堆積する半導体装置の製造方
法において、基板又は基板上に堆積された膜に電流ある
いは電位を印加しながら、膜を堆積することを特徴とす
るものである。
【００２５】本発明の半導体装置の製造方法は又、基板
上に膜を熱ＣＶＤ反応により堆積する半導体装置の製造
方法において、基板又は基板上に堆積された膜の電位を
接地電位等任意に設定しながら、膜を堆積することを特
徴とするものである。
上に膜を熱ＣＶＤ反応により堆積する半導体装置の製造
方法において、基板又は基板上に堆積された膜の電位を
接地電位等任意に設定しながら、膜を堆積することを特
徴とするものである。
【００２６】本発明の他の半導体装置の製造方法は、基
板上に膜を熱ＣＶＤ反応により堆積する半導体装置の製
造方法において、基板又は基板上に堆積された膜に接触
することなく、例えば、磁束を印加することにより、基
板又は基板上に堆積された膜に電流あるいは電位を印加
することを特徴とするものである。
板上に膜を熱ＣＶＤ反応により堆積する半導体装置の製
造方法において、基板又は基板上に堆積された膜に接触
することなく、例えば、磁束を印加することにより、基
板又は基板上に堆積された膜に電流あるいは電位を印加
することを特徴とするものである。
【００２７】本発明の他の半導体装置の製造方法は、
（１）基板上に膜を熱ＣＶＤ反応により堆積する工程
と、（２）堆積された膜に電流あるいは電位を印加しな
がら、膜を熱ＣＶＤ反応により堆積する工程と、を有す
ることを特徴とするものである。
（１）基板上に膜を熱ＣＶＤ反応により堆積する工程
と、（２）堆積された膜に電流あるいは電位を印加しな
がら、膜を熱ＣＶＤ反応により堆積する工程と、を有す
ることを特徴とするものである。
【００２８】本発明のさらに他の半導体装置の製造方法
は、（１）半導体基板上に溝部を形成する工程と、
（２）溝部内に膜の拡散を防止するためのバリア層を堆
積する工程と、（３）バリア層上に膜を熱ＣＶＤ反応に
より堆積する工程と、（４）堆積された膜に電流あるい
は電位を印加しながら、膜を熱ＣＶＤ反応により堆積す
る工程と、（５）膜及びバリア層を研磨し、溝部内の膜
とバリア層を残して配線を形成する工程と、を有するこ
とを特徴とするものである。
は、（１）半導体基板上に溝部を形成する工程と、
（２）溝部内に膜の拡散を防止するためのバリア層を堆
積する工程と、（３）バリア層上に膜を熱ＣＶＤ反応に
より堆積する工程と、（４）堆積された膜に電流あるい
は電位を印加しながら、膜を熱ＣＶＤ反応により堆積す
る工程と、（５）膜及びバリア層を研磨し、溝部内の膜
とバリア層を残して配線を形成する工程と、を有するこ
とを特徴とするものである。
【００２９】本発明によれば、基板又は基板上に堆積さ
れた膜に電流あるいは電位を印加することにより、不均
化反応に加えて、還元反応が生じ、膜の堆積が促進さ
れ、かつ、膜の堆積速度、結晶配向及び粒成長を制御す
ることができる。
れた膜に電流あるいは電位を印加することにより、不均
化反応に加えて、還元反応が生じ、膜の堆積が促進さ
れ、かつ、膜の堆積速度、結晶配向及び粒成長を制御す
ることができる。
【００３０】また、本発明は、基板又は基板上に堆積さ
れた膜の電位を接地電位等に設定できるので、静電チャ
ック等によって生じる基板表面の電位分布を均一にでき
る。
れた膜の電位を接地電位等に設定できるので、静電チャ
ック等によって生じる基板表面の電位分布を均一にでき
る。
【００３１】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して説明する。図１は、本発明の第１の実施の
形態に係る半導体装置の製造装置を概略的に示す説明図
であり、（Ａ）はリングの電極端子が基板表面から離れ
ている状態を示し、（Ｂ）はリングの電極端子が基板表
面に接触している状態を示す。
面を参照して説明する。図１は、本発明の第１の実施の
形態に係る半導体装置の製造装置を概略的に示す説明図
であり、（Ａ）はリングの電極端子が基板表面から離れ
ている状態を示し、（Ｂ）はリングの電極端子が基板表
面に接触している状態を示す。
【００３２】図１に示すように、本発明の熱ＣＶＤ装置
は、中空の真空チャンバ１と、真空チャンバ１内を真空
に排気するためのターボ分子ポンプ等の真空ポンプ２
と、真空チャンバ１内に設けられ、基板Ｗを支持する基
板ホルダ３と、基板Ｗに堆積すべきＣｕを原料ガスとし
て気化する気化器４と、その気化器４から真空チャンバ
１内に原料ガスを供給するための供給口５と、基板Ｗの
表面に接触する電極端子６を備えたリング７と、そのリ
ング７を上下に移動させるピストンシリンダ装置８と、
リング７の電極端子６に電気的に接続され、電極端子６
を介して基板Ｗの表面の電位を変化させたり、基板Ｗに
電流を供給したりするための電源部９と、を有する。
は、中空の真空チャンバ１と、真空チャンバ１内を真空
に排気するためのターボ分子ポンプ等の真空ポンプ２
と、真空チャンバ１内に設けられ、基板Ｗを支持する基
板ホルダ３と、基板Ｗに堆積すべきＣｕを原料ガスとし
て気化する気化器４と、その気化器４から真空チャンバ
１内に原料ガスを供給するための供給口５と、基板Ｗの
表面に接触する電極端子６を備えたリング７と、そのリ
ング７を上下に移動させるピストンシリンダ装置８と、
リング７の電極端子６に電気的に接続され、電極端子６
を介して基板Ｗの表面の電位を変化させたり、基板Ｗに
電流を供給したりするための電源部９と、を有する。
【００３３】基板ホルダ３は、１００℃乃至４００℃程
度の範囲の温度で基板Ｗの温度を制御できる基板加熱機
構を有する。Ｃｕを堆積する場合には、通常、２００℃
程度に温度制御される。
度の範囲の温度で基板Ｗの温度を制御できる基板加熱機
構を有する。Ｃｕを堆積する場合には、通常、２００℃
程度に温度制御される。
【００３４】リング７は、例えばアルミナ等のように絶
縁性の材料で作られる。
縁性の材料で作られる。
【００３５】ピストンシリンダ装置８のロッド８ａの先
端部はリング７の下面に取り付けられ、ロッド８ａを伸
縮することにより、リング７を昇降させることができ
る。これによって、基板Ｗの表面にリング７の電極端子
６が接触したり、離れたりする。
端部はリング７の下面に取り付けられ、ロッド８ａを伸
縮することにより、リング７を昇降させることができ
る。これによって、基板Ｗの表面にリング７の電極端子
６が接触したり、離れたりする。
【００３６】電源部９から供給される電位、電流のパタ
ーンは可変であり、電位、電流のパターンを変化させて
膜の堆積を制御することができる。
ーンは可変であり、電位、電流のパターンを変化させて
膜の堆積を制御することができる。
【００３７】また、リング７の電極端子６を介して基板
Ｗの表面の電位を監視し、電流量、電位、基板温度を制
御する制御部１０を設けてもよい。
Ｗの表面の電位を監視し、電流量、電位、基板温度を制
御する制御部１０を設けてもよい。
【００３８】静電チャックにより基板Ｗを保持する基板
ホルダ３を用いる場合、基板Ｗに静電的に誘起される電
荷が生じ、それによって基板電位が変化し、ＣＶＤ反応
に影響を及ぼす可能性がある。そこで、制御部１０によ
り基板電位を接地電位等に制御して、電位分布を均一に
するのが好ましい、これによって、膜の均一性や再現性
を向上できる。また、基板Ｗの表面をアースしたり、電
位設定部により基板電位を任意に設定してもよい。
ホルダ３を用いる場合、基板Ｗに静電的に誘起される電
荷が生じ、それによって基板電位が変化し、ＣＶＤ反応
に影響を及ぼす可能性がある。そこで、制御部１０によ
り基板電位を接地電位等に制御して、電位分布を均一に
するのが好ましい、これによって、膜の均一性や再現性
を向上できる。また、基板Ｗの表面をアースしたり、電
位設定部により基板電位を任意に設定してもよい。
【００３９】気化器４は、Ｃｕ（ｈｆａｃ）（ｔｍｖ
ｓ）、ヘキサフルオロアセチルアセトナト銅トリメチル
ビニルシランを原料ガスに気化する。気化された原料ガ
スは、供給口５を介して基板Ｗの表面に供給される。
ｓ）、ヘキサフルオロアセチルアセトナト銅トリメチル
ビニルシランを原料ガスに気化する。気化された原料ガ
スは、供給口５を介して基板Ｗの表面に供給される。
【００４０】図２は、本発明の半導体装置の製造方法に
より、Ｃｕ膜を堆積しＣｕ配線を形成するための工程を
示す断面図である。
より、Ｃｕ膜を堆積しＣｕ配線を形成するための工程を
示す断面図である。
【００４１】まず、図２（Ａ）に示すように、半導体基
板Ｗのシリコン酸化膜１１の配線予定領域に溝部１２を
形成する。溝部１２の形成は、例えば、反応性イオンエ
ッチングを用いる。溝部１２の幅は、０．３μmの幅か
ら１００μmの幅までさまざまであるが、ここでは０．
５μmの幅の例を示している。溝部１２の深さも設計に
応じて異なるが、０．５μmの例を示している。この溝
部１２に、Ｃｕの拡散を防止するためのバリア層１３を
堆積する。バリア層１３の材料は、Ｔａ、ＴａＮ、Ｔｉ
Ｎ、ＷＮ、ＷＳｉＮなどであり、膜厚は１０ｎｍ程度で
ある。
板Ｗのシリコン酸化膜１１の配線予定領域に溝部１２を
形成する。溝部１２の形成は、例えば、反応性イオンエ
ッチングを用いる。溝部１２の幅は、０．３μmの幅か
ら１００μmの幅までさまざまであるが、ここでは０．
５μmの幅の例を示している。溝部１２の深さも設計に
応じて異なるが、０．５μmの例を示している。この溝
部１２に、Ｃｕの拡散を防止するためのバリア層１３を
堆積する。バリア層１３の材料は、Ｔａ、ＴａＮ、Ｔｉ
Ｎ、ＷＮ、ＷＳｉＮなどであり、膜厚は１０ｎｍ程度で
ある。
【００４２】次いで、バリア層１３を形成した基板Ｗを
図１に示す真空チャンバ１内に設置する。真空チャンバ
１内は、予め真空ポンプ２により真空状態になってい
る。
図１に示す真空チャンバ１内に設置する。真空チャンバ
１内は、予め真空ポンプ２により真空状態になってい
る。
【００４３】次いで、基板ホルダ３の基板加熱機構を作
動させて、基板Ｗの温度を所望の温度（１８０℃程度）
に加熱する。それと同時に、原料ガスであるＣｕ（ｈｆ
ａｃ）（ｔｍｖｓ）をキャリアガスの水素ガスと一緒に
供給し、図２（Ｂ）に示すように、膜厚１００ｎｍのＣ
ｕ膜１４を堆積する。原料ガスのガス圧力は、１３Ｔｏ
ｒｒ程度である。また、この時、ピストンシリンダ装置
８のロッド８ａが伸長しているので、リング７の電極端
子６は、基板Ｗの表面から離れている（図１（Ａ）参
照）。
動させて、基板Ｗの温度を所望の温度（１８０℃程度）
に加熱する。それと同時に、原料ガスであるＣｕ（ｈｆ
ａｃ）（ｔｍｖｓ）をキャリアガスの水素ガスと一緒に
供給し、図２（Ｂ）に示すように、膜厚１００ｎｍのＣ
ｕ膜１４を堆積する。原料ガスのガス圧力は、１３Ｔｏ
ｒｒ程度である。また、この時、ピストンシリンダ装置
８のロッド８ａが伸長しているので、リング７の電極端
子６は、基板Ｗの表面から離れている（図１（Ａ）参
照）。
【００４４】このときのＣｕの堆積反応は、 ２Ｃｕ+1(hfac)(tmvs)→Ｃｕ0＋Ｃｕ+2(hfac)2 ＋２(tm
vs) の不均化反応が主たる反応である。この時の成膜速度
は、約１００ｎｍ／分である。
vs) の不均化反応が主たる反応である。この時の成膜速度
は、約１００ｎｍ／分である。
【００４５】次いで、ピストンシリンダ装置８のロッド
８ａを短縮させて、リング７の電極端子６を基板Ｗの堆
積されたＣｕ膜１４の表面に接触させる（図１（Ｂ）参
照）。そして、電源部９から電極端子６を介して−２０
Ｖの電位を基板Ｗの表面に印加する。この電位によっ
て、気相中のＣｕ（ｈｆａｃ）が引きつけられる。な
お、Ｃｕ（ｈｆａｃ）内には、構成原子の電子親和力の
差によって電子の偏りが生じており、極性を持ってい
る。静電的な引力によって表面に分子は引きつけられ
る。また、基板Ｗの表面では、電子供給が行われ、不均
化反応に加えて、 Ｃｕ+1(hfac) ＋ｅ＋Ｈ*→Ｃｕ0＋Ｈ(hfac) Ｃｕ+2(hfac)2 ＋２ｅ＋Ｈ2→Ｃｕ0＋２Ｈ(hfac) のような還元反応が生じ、Ｃｕの堆積が促進される。な
お、この反応式中の水素は、Ｃｕ（ｈｆａｃ）（ｔｍｖ
ｓ）のキャリアガスとして、真空チャンバ１内に供給さ
れる。この時の堆積速度は、１５０ｎｍ／分である。ま
た、電位の作用で、電界方向に結晶配向がそろえられ
る。
８ａを短縮させて、リング７の電極端子６を基板Ｗの堆
積されたＣｕ膜１４の表面に接触させる（図１（Ｂ）参
照）。そして、電源部９から電極端子６を介して−２０
Ｖの電位を基板Ｗの表面に印加する。この電位によっ
て、気相中のＣｕ（ｈｆａｃ）が引きつけられる。な
お、Ｃｕ（ｈｆａｃ）内には、構成原子の電子親和力の
差によって電子の偏りが生じており、極性を持ってい
る。静電的な引力によって表面に分子は引きつけられ
る。また、基板Ｗの表面では、電子供給が行われ、不均
化反応に加えて、 Ｃｕ+1(hfac) ＋ｅ＋Ｈ*→Ｃｕ0＋Ｈ(hfac) Ｃｕ+2(hfac)2 ＋２ｅ＋Ｈ2→Ｃｕ0＋２Ｈ(hfac) のような還元反応が生じ、Ｃｕの堆積が促進される。な
お、この反応式中の水素は、Ｃｕ（ｈｆａｃ）（ｔｍｖ
ｓ）のキャリアガスとして、真空チャンバ１内に供給さ
れる。この時の堆積速度は、１５０ｎｍ／分である。ま
た、電位の作用で、電界方向に結晶配向がそろえられ
る。
【００４６】このようにして、図２（Ｃ）に示すよう
に、７００ｎｍの膜厚のＣｕ膜１５を堆積する。
に、７００ｎｍの膜厚のＣｕ膜１５を堆積する。
【００４７】その後、図２（Ｄ）に示すように、化学機
械研磨（ＣＭＰ）法により、Ｃｕ膜１４、１５及びバリ
ア層１３を研磨して、溝部１２内にのみＣｕ膜１４、１
５とバリア層１３を残し、Ｃｕ配線１６を形成する。
械研磨（ＣＭＰ）法により、Ｃｕ膜１４、１５及びバリ
ア層１３を研磨して、溝部１２内にのみＣｕ膜１４、１
５とバリア層１３を残し、Ｃｕ配線１６を形成する。
【００４８】本実施の形態では、電流を供給しないでＣ
ｕ膜を堆積する第１の工程と、電流を供給してＣｕ膜を
堆積する第２の工程の２工程に分かれている。第１の工
程で堆積したＣｕが均一な電位分布を供給するためのシ
ード層になる。
ｕ膜を堆積する第１の工程と、電流を供給してＣｕ膜を
堆積する第２の工程の２工程に分かれている。第１の工
程で堆積したＣｕが均一な電位分布を供給するためのシ
ード層になる。
【００４９】なお、最初から、リング７の電極端子６を
バリア層１３の表面に接触させてＣｕ膜を堆積してもよ
い。この場合、基板面内の電位分布はバリア層１３の抵
抗で決まるため、均一な電位分布を得るためには、抵抗
の低いバリア層１３（例えばＴａ、Ｎｂなどの純金属）
を用いる必要がある。また、電源部９から供給される電
位は、一定であっても、一定でなくてもよく、例えば、
交流のように一定周期で電流の方向が変わってもよい。
交流を加える場合には、極性をもつ気相中のＣｕ（ｈｆ
ａｃ）分子は、基板電位から引きつけられたり、離れた
り、あるいは電気的な力による回転をしたりする。適当
な交流周波数を選択することによって、配向や堆積速度
を制御できる。
バリア層１３の表面に接触させてＣｕ膜を堆積してもよ
い。この場合、基板面内の電位分布はバリア層１３の抵
抗で決まるため、均一な電位分布を得るためには、抵抗
の低いバリア層１３（例えばＴａ、Ｎｂなどの純金属）
を用いる必要がある。また、電源部９から供給される電
位は、一定であっても、一定でなくてもよく、例えば、
交流のように一定周期で電流の方向が変わってもよい。
交流を加える場合には、極性をもつ気相中のＣｕ（ｈｆ
ａｃ）分子は、基板電位から引きつけられたり、離れた
り、あるいは電気的な力による回転をしたりする。適当
な交流周波数を選択することによって、配向や堆積速度
を制御できる。
【００５０】図３は、本発明の第２の実施の形態に係る
半導体装置の製造装置を概略的に示す平面図である。
半導体装置の製造装置を概略的に示す平面図である。
【００５１】図３に示すように、第２の実施の形態で
は、リング７に取り付けられた電極端子は、４本の正電
極端子２０・・・と４本の負電極端子２１・・・とから
なり、所定間隔を隔ててそれぞれ対向する位置に配置さ
れる。正電極端子２０と負電極端子２１は電源部９から
電流が供給できるようになっている。
は、リング７に取り付けられた電極端子は、４本の正電
極端子２０・・・と４本の負電極端子２１・・・とから
なり、所定間隔を隔ててそれぞれ対向する位置に配置さ
れる。正電極端子２０と負電極端子２１は電源部９から
電流が供給できるようになっている。
【００５２】第２の実施の形態では、図２（Ｂ）のよう
にバリア層１３上に１００ｎｍのＣｕ膜１４を堆積した
後、正電極端子２０及び負電極端子２１を基板Ｗの表面
に接触させて、基板Ｗの表面に電流を流す。その状態
で、Ｃｕ（ｈｆａｃ）（ｔｍｖｓ）を水素とともに供給
し、基板温度１８０℃でＣＶＤを行う。
にバリア層１３上に１００ｎｍのＣｕ膜１４を堆積した
後、正電極端子２０及び負電極端子２１を基板Ｗの表面
に接触させて、基板Ｗの表面に電流を流す。その状態
で、Ｃｕ（ｈｆａｃ）（ｔｍｖｓ）を水素とともに供給
し、基板温度１８０℃でＣＶＤを行う。
【００５３】一般に、表面の原子、表面に吸着した分子
は、バルク中の原子に比較して、容易に動きやすい（マ
イグレーションしやすい）という傾向がある。これは、
表面に堆積する状態が、いわば準安定であることと、表
面ではバルクと異なり原子間の結合手が完全ではないか
らである。従って、表面に堆積したＣｕ原子、Ｃｕ（ｈ
ｆａｃ）は、基板Ｗに流れる電流の作用でエレクトロマ
イグレーションを生じる。通常の熱的な堆積において
は、熱的な振動によって、ほぼランダムにマイグレーシ
ョンする。一定方向の電流がある場合には、静電的な作
用、電子風力と言われる量子力学的な作用によってマイ
グレーションが助長されるとともに、電流のもつ方向性
によって、一定の秩序をもった堆積が可能となる。この
原理から、電流の方向性を利用して、膜の成長を制御し
配向を制御することができる。
は、バルク中の原子に比較して、容易に動きやすい（マ
イグレーションしやすい）という傾向がある。これは、
表面に堆積する状態が、いわば準安定であることと、表
面ではバルクと異なり原子間の結合手が完全ではないか
らである。従って、表面に堆積したＣｕ原子、Ｃｕ（ｈ
ｆａｃ）は、基板Ｗに流れる電流の作用でエレクトロマ
イグレーションを生じる。通常の熱的な堆積において
は、熱的な振動によって、ほぼランダムにマイグレーシ
ョンする。一定方向の電流がある場合には、静電的な作
用、電子風力と言われる量子力学的な作用によってマイ
グレーションが助長されるとともに、電流のもつ方向性
によって、一定の秩序をもった堆積が可能となる。この
原理から、電流の方向性を利用して、膜の成長を制御し
配向を制御することができる。
【００５４】なお、電源部９から供給される電位は、一
定であっても、一定でなくてもよく、例えば、交流のよ
うに一定周期で電流の方向が変わってもよい。また、正
電極端子２０と負電極端子２１の配置は、任意であり、
交互に正電極端子２０、負電極端子２１が入れ替わった
ような配置でもよい。正電極端子２０及び負電極端子２
１の数も任意である。さらに、第１の実施の形態のよう
に制御部１０を設けてもよい。
定であっても、一定でなくてもよく、例えば、交流のよ
うに一定周期で電流の方向が変わってもよい。また、正
電極端子２０と負電極端子２１の配置は、任意であり、
交互に正電極端子２０、負電極端子２１が入れ替わった
ような配置でもよい。正電極端子２０及び負電極端子２
１の数も任意である。さらに、第１の実施の形態のよう
に制御部１０を設けてもよい。
【００５５】図４は、本発明の第３の実施の形態に係る
半導体装置の製造装置を概略的に示す平面図である。
半導体装置の製造装置を概略的に示す平面図である。
【００５６】図４に示すように、第３の実施の形態で
は、８本の電極端子３０・・・が等間隔に同心円状にリ
ング７に配置される。各電極端子３０はそれぞれ独立に
電源部９の電源端子ａ〜ｈに電気的に接続され、各電源
端子ａ〜ｈを介して、各電極端子３０に独立に電位が印
加される。
は、８本の電極端子３０・・・が等間隔に同心円状にリ
ング７に配置される。各電極端子３０はそれぞれ独立に
電源部９の電源端子ａ〜ｈに電気的に接続され、各電源
端子ａ〜ｈを介して、各電極端子３０に独立に電位が印
加される。
【００５７】例えば、正電圧をａ→ｂ→ｃ→ｄの順に印
加し、同時に、負電圧をｅ→ｆ→ｇ→ｈの順に印加する
と、電極端子３０間の電流方向が一定周期で回転するこ
とになる。これによって、基板面内で、平均化された電
流が流れることになり、表面の原子、吸着分子は基板面
に平行な電流からマイグレーションの助長と、方向性を
与えられて、電流の作用によって制御された膜の堆積が
生じる。
加し、同時に、負電圧をｅ→ｆ→ｇ→ｈの順に印加する
と、電極端子３０間の電流方向が一定周期で回転するこ
とになる。これによって、基板面内で、平均化された電
流が流れることになり、表面の原子、吸着分子は基板面
に平行な電流からマイグレーションの助長と、方向性を
与えられて、電流の作用によって制御された膜の堆積が
生じる。
【００５８】具体的には、マイグレーションが、結晶粒
界の原子拡散を促進して粒成長を促進し、大きな結晶粒
が得られる等の効果が得られる。大きな結晶粒は、粒界
が少ないため配線を形成した時のエレクトロマイグレー
ション耐性が強くなり、信頼性の高い配線を形成するこ
とができる。さらに、基板面に平行な電流によって方向
性をもって粒成長した膜は、その電流ストレス下でエネ
ルギー的に安定な状態になっている。配線を形成した後
の電流も基板面に平行であり、成膜中の電流ストレスと
同じ面内である。前述したように、膜は電流ストレス下
で、最もエネルギー的に安定になるように堆積してお
り、配線で電流が流れる状態でもエネルギー的に安定し
ている。このことからも、電流ストレスに強い膜を形成
できるといえる。
界の原子拡散を促進して粒成長を促進し、大きな結晶粒
が得られる等の効果が得られる。大きな結晶粒は、粒界
が少ないため配線を形成した時のエレクトロマイグレー
ション耐性が強くなり、信頼性の高い配線を形成するこ
とができる。さらに、基板面に平行な電流によって方向
性をもって粒成長した膜は、その電流ストレス下でエネ
ルギー的に安定な状態になっている。配線を形成した後
の電流も基板面に平行であり、成膜中の電流ストレスと
同じ面内である。前述したように、膜は電流ストレス下
で、最もエネルギー的に安定になるように堆積してお
り、配線で電流が流れる状態でもエネルギー的に安定し
ている。このことからも、電流ストレスに強い膜を形成
できるといえる。
【００５９】なお、電源部９から供給される電位は、一
定であっても、一定でなくてもよく、例えば、交流のよ
うに一定周期で電流の方向が変わってもよい。また、電
極端子３０の数及び配置は、任意である。さらに、第１
の実施の形態のように制御部１０を設けてもよい。
定であっても、一定でなくてもよく、例えば、交流のよ
うに一定周期で電流の方向が変わってもよい。また、電
極端子３０の数及び配置は、任意である。さらに、第１
の実施の形態のように制御部１０を設けてもよい。
【００６０】図５（Ａ）及び（Ｂ）は、本発明の第４の
実施の形態に係る半導体装置の製造装置を概略的に示す
説明図である。
実施の形態に係る半導体装置の製造装置を概略的に示す
説明図である。
【００６１】第１乃至第３の実施の形態では、基板Ｗ又
は基板Ｗ上に堆積された膜に電極端子が接触して、電流
あるいは電位を印加するが、第４の実施の形態では、基
板Ｗ又は基板Ｗ上に堆積された膜に接触することなく、
電流あるいは電位を印加することを特徴とする。
は基板Ｗ上に堆積された膜に電極端子が接触して、電流
あるいは電位を印加するが、第４の実施の形態では、基
板Ｗ又は基板Ｗ上に堆積された膜に接触することなく、
電流あるいは電位を印加することを特徴とする。
【００６２】具体的には、例えば、図５（Ａ）に示すよ
うに、基板ホルダ３に水平方向に巻かれたコイル４０を
設け、そのコイル４０に電源部４１から電流を流すこと
により、基板Ｗに垂直方向の磁束４２が印加される。こ
れによって基板Ｗ面内に渦電流が発生するので、膜の堆
積を促進できる。また、印加すべき磁束を制御すること
により、膜の堆積速度、結晶配向及び粒成長を制御する
ことができる。
うに、基板ホルダ３に水平方向に巻かれたコイル４０を
設け、そのコイル４０に電源部４１から電流を流すこと
により、基板Ｗに垂直方向の磁束４２が印加される。こ
れによって基板Ｗ面内に渦電流が発生するので、膜の堆
積を促進できる。また、印加すべき磁束を制御すること
により、膜の堆積速度、結晶配向及び粒成長を制御する
ことができる。
【００６３】なお、図５（Ｂ）に示すように、基板ホル
ダ３に垂直方向に巻かれたコイル４３を設け、そのコイ
ル４３に電源部４１から電流を流すことにより、基板Ｗ
に水平方向の磁束４４が印加されるようにしてもよい。
ダ３に垂直方向に巻かれたコイル４３を設け、そのコイ
ル４３に電源部４１から電流を流すことにより、基板Ｗ
に水平方向の磁束４４が印加されるようにしてもよい。
【００６４】第４の実施の形態によれば、電極端子を備
えたリングを移動させる機構が不要となるので、装置を
小型化、簡単化することができる。また、電極端子と基
板Ｗとの接触状態等を考慮する必要がなくなるので、電
流あるいは電位を確実に基板Ｗに印加することができ
る。
えたリングを移動させる機構が不要となるので、装置を
小型化、簡単化することができる。また、電極端子と基
板Ｗとの接触状態等を考慮する必要がなくなるので、電
流あるいは電位を確実に基板Ｗに印加することができ
る。
【００６５】本発明は、上記実施の形態に限定されるこ
とはなく、特許請求の範囲に記載された技術的事項の範
囲内において、種々の変更が可能である。本発明は、Ｃ
ｕ膜以外にＡｌ、Ａｕ、Ａｇ、Ｔｉ、Ｎｉ等の金属膜、
ＳｉＯ2等の絶縁膜の堆積にも適用することができる。
また、本発明は、例えば、強誘電体膜チタン酸ストロン
チウム、チタン酸バリウム、ＢＳＴ、チタン酸鉛等のよ
うに、極性をもつ膜の形成において適用することができ
る。この場合、印加される電位によって、堆積する膜が
電界方向に配列し、極性のそろった膜を堆積することが
できる。
とはなく、特許請求の範囲に記載された技術的事項の範
囲内において、種々の変更が可能である。本発明は、Ｃ
ｕ膜以外にＡｌ、Ａｕ、Ａｇ、Ｔｉ、Ｎｉ等の金属膜、
ＳｉＯ2等の絶縁膜の堆積にも適用することができる。
また、本発明は、例えば、強誘電体膜チタン酸ストロン
チウム、チタン酸バリウム、ＢＳＴ、チタン酸鉛等のよ
うに、極性をもつ膜の形成において適用することができ
る。この場合、印加される電位によって、堆積する膜が
電界方向に配列し、極性のそろった膜を堆積することが
できる。
【００６６】
【発明の効果】本発明によれば、基板又は基板上に堆積
された膜に電流あるいは電位を印加することにより、不
均化反応に加えて、還元反応が生じ、膜の堆積が促進さ
れる。その結果、半導体装置の製造時間が短縮され、生
産性が向上する。
された膜に電流あるいは電位を印加することにより、不
均化反応に加えて、還元反応が生じ、膜の堆積が促進さ
れる。その結果、半導体装置の製造時間が短縮され、生
産性が向上する。
【００６７】また、本発明は、膜の結晶配向を制御する
ことができるので、極性のそろった良好な膜質の膜を堆
積することができる。
ことができるので、極性のそろった良好な膜質の膜を堆
積することができる。
【００６８】また、本発明は、膜の粒成長を制御できる
ので、配線等の信頼性が向上する。
ので、配線等の信頼性が向上する。
【００６９】さらに、本発明は、基板又は基板上に堆積
された膜の電位を接地電位等に設定できるので、静電チ
ャック等によって生じる基板表面の電位分布を均一にで
き、膜の均一性、再現性を向上できる。
された膜の電位を接地電位等に設定できるので、静電チ
ャック等によって生じる基板表面の電位分布を均一にで
き、膜の均一性、再現性を向上できる。
【図１】本発明の第１の実施の形態に係る半導体装置の
製造装置を概略的に示す説明図であり、（Ａ）はリング
の電極端子が基板表面から離れている状態を示し、
（Ｂ）はリングの電極端子が基板表面に接触している状
態を示す。
製造装置を概略的に示す説明図であり、（Ａ）はリング
の電極端子が基板表面から離れている状態を示し、
（Ｂ）はリングの電極端子が基板表面に接触している状
態を示す。
【図２】本発明の半導体装置の製造方法により、Ｃｕ膜
を堆積しＣｕ配線を形成するための工程を示す断面図で
ある。
を堆積しＣｕ配線を形成するための工程を示す断面図で
ある。
【図３】本発明の第２の実施の形態に係る半導体装置の
製造装置を概略的に示す平面図である。
製造装置を概略的に示す平面図である。
【図４】本発明の第３の実施の形態に係る半導体装置の
製造装置を概略的に示す平面図である。
製造装置を概略的に示す平面図である。
【図５】（Ａ）及び（Ｂ）は、本発明の第４の実施の形
態に係る半導体装置の製造装置を概略的に示す説明図で
ある。
態に係る半導体装置の製造装置を概略的に示す説明図で
ある。
【図６】従来の熱ＣＶＤ装置を概略的に示す説明図であ
る。
る。
１：真空チャンバ ２：真空ポンプ ３：基板ホルダ ４：気化器 ５：供給口 ６：電極端子 ７：リング ８：ピストンシリンダ装置 ９：電源部 １０：制御部 １１：シリコン酸化膜 １２：溝部 １３：バリア層 １４：Ｃｕ膜 １５：Ｃｕ膜 １６：Ｃｕ配線 ２０：正電極端子 ２１：負電極端子 ３０：電極端子 ａ〜ｈ：電源端子 Ｗ：基板
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/285 C23C 16/50 C23C 16/52 H01L 21/205
Claims (13)
- 【請求項１】基板上に膜を熱ＣＶＤ反応により堆積する
ために用いられる半導体装置の製造装置において、基板
上に堆積された膜の膜堆積表面に直接接触する電極端子
によって、前記膜に電流あるいは電位を印加する電源部
を有することを特徴とする半導体装置の製造装置。 - 【請求項２】基板上に膜を熱ＣＶＤ反応により堆積する
ために用いられる半導体装置の製造装置において、 基板上に堆積された膜の膜堆積表面に直接接触する電極
端子を備えたリングと、 そのリングの電極端子に電流あるいは電位を印加する電
源部と、 前記電極端子を前記基板上に堆積された膜の膜堆積表面
に直接接触したり離脱するために、前記リングを移動さ
せるリング移動手段と、 を有することを特徴とする半導体装置の製造装置。 - 【請求項３】前記リングに、正電圧が印加される正電極
端子と負電圧が印加される負電極端子とが対向して配置
されることを特徴とする請求項２に記載の半導体装置の
製造装置。 - 【請求項４】前記電極端子は、前記リングに同心円状に
対向するように複数配置され、 前記電源部は、各電極端子に独立して電圧を印加し、前
記対向する電極端子のうち、一方の電極端子に正電圧を
印加し、他方の電極端子に負電圧を印加し、かつ、隣接
する電極端子に正電圧及び負電圧の印加を順に切り換え
可能である、 ことを特徴とする請求項２に記載の半導体装置の製造装
置。 - 【請求項５】前記基板上に堆積された膜の電位を監視
し、その電位に基づいて電流量、電位又は基板温度を制
御する制御手段を有することを特徴とする請求項１乃至
４のいずれか１つの項に記載の半導体装置の製造装置。 - 【請求項６】基板上に膜を熱ＣＶＤ反応により堆積する
ために用いられる半導体装置の製造装置において、基板
上に堆積された膜の電位を、前記膜の膜堆積表面に直接
接触する電極端子によって任意に設定できることを特徴
とする半導体装置の製造装置。 - 【請求項７】前記基板上に堆積された膜の電位を接地電
位に設定できることを特徴とする請求項６に記載の半導
体装置の製造装置。 - 【請求項８】基板上に膜を熱ＣＶＤ反応により堆積する
半導体装置の製造方法において、基板上に堆積された膜
の膜堆積表面に直接接触する電極端子によって、前記膜
に電流あるいは電位を印加しながら、膜を堆積すること
を特徴とする半導体装置の製造方法。 - 【請求項９】基板上に膜を熱ＣＶＤ反応により堆積する
半導体装置の製造方法において、基板上に堆積された膜
の膜堆積表面に直接接触する電極端子によって、前記膜
の電位を任意に設定しながら、膜を堆積することを特徴
とする半導体装置の製造方法。 - 【請求項１０】前記基板上に堆積された膜の電位を接地
電位に設定しながら、膜を堆積することを特徴とする請
求項９に記載の半導体装置の製造方法。 - 【請求項１１】（１）半導体基板上に溝部を形成する工
程と、 （２）前記溝部内に膜の拡散を防止するためのバリア層
を堆積する工程と、 （３）前記バリア層上に膜を熱ＣＶＤ反応により堆積す
る工程と、 （４）前記堆積された膜に電流あるいは電位を印加しな
がら、膜を熱ＣＶＤ反応により堆積する工程と、 （５）前記膜及びバリア層を研磨し、溝部内の膜とバリ
ア層を残して配線を形成する工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項１２】基板又は基板上に堆積された膜に接触す
ることなく、前記基板上に堆積された膜に電流あるいは
電位を印加することを特徴とする請求項１１に記載の半
導体装置の製造方法。 - 【請求項１３】前記基板上に堆積された膜に磁束を印加
することを特徴とする請求項１２に記載の半導体装置の
製造方法。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07519598A JP3189780B2 (ja) | 1998-03-24 | 1998-03-24 | 半導体装置の製造装置及びその製造方法 |
| US09/273,627 US6670270B1 (en) | 1998-03-24 | 1999-03-23 | Semiconductor device manufacturing apparatus and semiconductor device manufacturing method |
| TW088104698A TW417170B (en) | 1998-03-24 | 1999-03-24 | Semiconductor device manufacturing apparatus and semiconductor device manufacturing method |
| KR1019990010060A KR19990078215A (ko) | 1998-03-24 | 1999-03-24 | 반도체장치의 제조장치 및 그 제조방법 |
| CNB991031741A CN1144274C (zh) | 1998-03-24 | 1999-03-24 | 半导体器件制造设备和半导体器件制造方法 |
| US10/626,233 US7220318B2 (en) | 1998-03-24 | 2003-07-24 | Semiconductor device manufacturing apparatus and semiconductor device manufacturing method |
| US11/690,089 US7563696B2 (en) | 1998-03-24 | 2007-03-22 | Semiconductor device manufacturing apparatus and semiconductor device manufacturing method |
| US12/413,393 US20090258481A1 (en) | 1998-03-24 | 2009-03-27 | Semiconductor device manufacturing apparatus and semiconductor device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07519598A JP3189780B2 (ja) | 1998-03-24 | 1998-03-24 | 半導体装置の製造装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11274105A JPH11274105A (ja) | 1999-10-08 |
| JP3189780B2 true JP3189780B2 (ja) | 2001-07-16 |
Family
ID=13569180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07519598A Expired - Fee Related JP3189780B2 (ja) | 1998-03-24 | 1998-03-24 | 半導体装置の製造装置及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (4) | US6670270B1 (ja) |
| JP (1) | JP3189780B2 (ja) |
| KR (1) | KR19990078215A (ja) |
| CN (1) | CN1144274C (ja) |
| TW (1) | TW417170B (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3189780B2 (ja) * | 1998-03-24 | 2001-07-16 | 日本電気株式会社 | 半導体装置の製造装置及びその製造方法 |
| JP4664054B2 (ja) * | 2004-12-09 | 2011-04-06 | 富士フイルム株式会社 | 成膜装置 |
| KR100966928B1 (ko) * | 2005-03-23 | 2010-06-29 | 도쿄엘렉트론가부시키가이샤 | 성막 장치 및 성막 방법 |
| JP2006299407A (ja) * | 2005-03-23 | 2006-11-02 | Tokyo Electron Ltd | 成膜方法、成膜装置およびコンピュータ読取可能な記憶媒体 |
| US7666787B2 (en) * | 2006-02-21 | 2010-02-23 | International Business Machines Corporation | Grain growth promotion layer for semiconductor interconnect structures |
| US7956465B2 (en) * | 2006-05-08 | 2011-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing resistivity in interconnect structures of integrated circuits |
| US7919862B2 (en) * | 2006-05-08 | 2011-04-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing resistivity in interconnect structures of integrated circuits |
| US7612451B2 (en) * | 2006-07-13 | 2009-11-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing resistivity in interconnect structures by forming an inter-layer |
| US8242016B2 (en) * | 2007-05-14 | 2012-08-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Approach for reducing copper line resistivity |
| US8283485B2 (en) | 2007-06-21 | 2012-10-09 | Air Products And Chemicals, Inc. | Process for selectively depositing copper thin films on substrates with copper and ruthenium areas via vapor deposition |
| US20090115060A1 (en) | 2007-11-01 | 2009-05-07 | Infineon Technologies Ag | Integrated circuit device and method |
| KR101039524B1 (ko) * | 2010-02-19 | 2011-06-09 | 주성엔지니어링(주) | 플라즈마 처리 장치 |
| CN103540914B (zh) * | 2013-09-24 | 2016-06-15 | 中国科学院苏州纳米技术与纳米仿生研究所 | 一种使用射频加热的桶式cvd设备反应室 |
| KR101651352B1 (ko) * | 2015-03-12 | 2016-08-30 | 한양대학교 에리카산학협력단 | 증착장비 |
| JP6487747B2 (ja) * | 2015-03-26 | 2019-03-20 | 株式会社Ｓｃｒｅｅｎホールディングス | 基板処理装置と処理ガス供給ノズル |
| CN107217240A (zh) * | 2017-07-11 | 2017-09-29 | 江苏星特亮科技有限公司 | 一种石墨烯薄膜的制备方法 |
| JP7126681B2 (ja) * | 2018-05-08 | 2022-08-29 | 国立大学法人東海国立大学機構 | 金属膜の製造方法 |
| TWI692867B (zh) * | 2018-10-04 | 2020-05-01 | 新唐科技股份有限公司 | 高電子遷移率電晶體元件及其製造方法 |
| CN113066755B (zh) * | 2021-03-23 | 2023-06-13 | 西安微电子技术研究所 | 一种芯片背面金属化夹具及芯片背面金属化方法 |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3696312A (en) * | 1970-06-30 | 1972-10-03 | Ibm | Cyclotron resonance devices controllable by electric fields |
| US5000113A (en) * | 1986-12-19 | 1991-03-19 | Applied Materials, Inc. | Thermal CVD/PECVD reactor and use for thermal chemical vapor deposition of silicon dioxide and in-situ multi-step planarized process |
| US5203959A (en) * | 1987-04-27 | 1993-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Microwave plasma etching and deposition method employing first and second magnetic fields |
| JPH0672306B2 (ja) * | 1987-04-27 | 1994-09-14 | 株式会社半導体エネルギー研究所 | プラズマ処理装置およびプラズマ処理方法 |
| JPS6419467A (en) | 1987-07-15 | 1989-01-23 | Toshiba Corp | Medical image preserving and communicating system |
| US4963239A (en) * | 1988-01-29 | 1990-10-16 | Hitachi, Ltd. | Sputtering process and an apparatus for carrying out the same |
| JPH0215174A (ja) * | 1988-07-01 | 1990-01-18 | Canon Inc | マイクロ波プラズマｃｖｄ装置 |
| JPH02119125A (ja) | 1988-10-28 | 1990-05-07 | Sumitomo Electric Ind Ltd | アモルファスシリコンゲルマニウム薄膜の製造方法 |
| JPH038333A (ja) | 1989-06-06 | 1991-01-16 | Canon Inc | 堆積膜形成方法 |
| JP2849831B2 (ja) | 1989-09-07 | 1999-01-27 | 神港精機株式会社 | プラズマｃｖｄ装置 |
| JPH03257099A (ja) | 1990-03-05 | 1991-11-15 | Matsushita Electric Ind Co Ltd | ダイヤモンド薄膜形成方法 |
| JPH04320325A (ja) | 1991-04-19 | 1992-11-11 | Hitachi Ltd | 半導体製造装置 |
| US5169676A (en) * | 1991-05-16 | 1992-12-08 | The United States Of America As Represented By The Secretary Of The Navy | Control of crystallite size in diamond film chemical vapor deposition |
| JP3042127B2 (ja) * | 1991-09-02 | 2000-05-15 | 富士電機株式会社 | 酸化シリコン膜の製造方法および製造装置 |
| US5397428A (en) * | 1991-12-20 | 1995-03-14 | The University Of North Carolina At Chapel Hill | Nucleation enhancement for chemical vapor deposition of diamond |
| US5917980A (en) * | 1992-03-06 | 1999-06-29 | Fujitsu Limited | Optical circuit device, its manufacturing process and a multilayer optical circuit using said optical circuit device |
| JP3257099B2 (ja) | 1992-12-28 | 2002-02-18 | 栗田工業株式会社 | 腐食のモニタリング方法 |
| JPH06283440A (ja) | 1993-03-29 | 1994-10-07 | Kawasaki Steel Corp | 半導体装置の製造方法 |
| JP3146112B2 (ja) * | 1993-12-24 | 2001-03-12 | シャープ株式会社 | プラズマｃｖｄ装置 |
| US5776254A (en) * | 1994-12-28 | 1998-07-07 | Mitsubishi Denki Kabushiki Kaisha | Apparatus for forming thin film by chemical vapor deposition |
| US5660672A (en) * | 1995-04-10 | 1997-08-26 | International Business Machines Corporation | In-situ monitoring of conductive films on semiconductor wafers |
| US5559428A (en) * | 1995-04-10 | 1996-09-24 | International Business Machines Corporation | In-situ monitoring of the change in thickness of films |
| US6077571A (en) * | 1995-12-19 | 2000-06-20 | The Research Foundation Of State University Of New York | Conformal pure and doped aluminum coatings and a methodology and apparatus for their preparation |
| US5958510A (en) * | 1996-01-08 | 1999-09-28 | Applied Materials, Inc. | Method and apparatus for forming a thin polymer layer on an integrated circuit structure |
| JP3400909B2 (ja) | 1996-02-19 | 2003-04-28 | 松下電器産業株式会社 | プラズマ処理方法及び装置 |
| US5612098A (en) * | 1996-08-14 | 1997-03-18 | Read-Rite Corporation | Method of forming a thin film magnetic structure having ferromagnetic and antiferromagnetic layers |
| US5695810A (en) * | 1996-11-20 | 1997-12-09 | Cornell Research Foundation, Inc. | Use of cobalt tungsten phosphide as a barrier material for copper metallization |
| JPH116071A (ja) * | 1997-06-12 | 1999-01-12 | Sony Corp | プラズマｃｖｄ法及びプラズマｃｖｄ装置 |
| JP3189780B2 (ja) * | 1998-03-24 | 2001-07-16 | 日本電気株式会社 | 半導体装置の製造装置及びその製造方法 |
| US6136725A (en) * | 1998-04-14 | 2000-10-24 | Cvd Systems, Inc. | Method for chemical vapor deposition of a material on a substrate |
| US6037001A (en) * | 1998-09-18 | 2000-03-14 | Gelest, Inc. | Method for the chemical vapor deposition of copper-based films |
| US6362115B1 (en) * | 1998-12-09 | 2002-03-26 | Applied Materials, Inc. | In-situ generation of p-xylyiene from liquid precursors |
-
1998
- 1998-03-24 JP JP07519598A patent/JP3189780B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-23 US US09/273,627 patent/US6670270B1/en not_active Expired - Fee Related
- 1999-03-24 TW TW088104698A patent/TW417170B/zh not_active IP Right Cessation
- 1999-03-24 CN CNB991031741A patent/CN1144274C/zh not_active Expired - Fee Related
- 1999-03-24 KR KR1019990010060A patent/KR19990078215A/ko active IP Right Grant
-
2003
- 2003-07-24 US US10/626,233 patent/US7220318B2/en not_active Expired - Fee Related
-
2007
- 2007-03-22 US US11/690,089 patent/US7563696B2/en not_active Expired - Fee Related
-
2009
- 2009-03-27 US US12/413,393 patent/US20090258481A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US7220318B2 (en) | 2007-05-22 |
| JPH11274105A (ja) | 1999-10-08 |
| US6670270B1 (en) | 2003-12-30 |
| TW417170B (en) | 2001-01-01 |
| KR19990078215A (ko) | 1999-10-25 |
| US20050087138A1 (en) | 2005-04-28 |
| US20070161128A1 (en) | 2007-07-12 |
| US7563696B2 (en) | 2009-07-21 |
| CN1230015A (zh) | 1999-09-29 |
| US20090258481A1 (en) | 2009-10-15 |
| CN1144274C (zh) | 2004-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3189780B2 (ja) | 半導体装置の製造装置及びその製造方法 | |
| US5439574A (en) | Method for successive formation of thin films | |
| EP0179665B1 (en) | Apparatus and method for magnetron-enhanced plasma-assisted chemical vapor deposition | |
| US6967157B2 (en) | Method of forming buried wiring in semiconductor device | |
| US7829158B2 (en) | Method for depositing a barrier layer on a low dielectric constant material | |
| JP2002505804A (ja) | 高アスペクト比を持つ珪素半導体デバイス接点を金属化する方法及び装置 | |
| JPH07101688B2 (ja) | 集積回路デバイスの製造方法 | |
| JPH1174333A (ja) | 基板の平面度を静電的に維持する方法及び装置 | |
| TW202141585A (zh) | 用於在介電層頂上由下而上間隙填充的選擇性沉積鎢的方法 | |
| KR20010075333A (ko) | 탄탈 박막과 탄탈 박막의 증착 방법 | |
| TW201542851A (zh) | Ｃｕ配線之製造方法 | |
| JPH05209279A (ja) | 金属膜形成装置および金属膜形成法 | |
| JP3190610B2 (ja) | 実質的に平坦な膜を形成する方法 | |
| JP3793273B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH06244175A (ja) | 絶縁膜の製造方法および製造装置 | |
| JP2024503626A (ja) | 低温グラフェンの成長 | |
| CN113699495A (zh) | 磁控溅射组件、磁控溅射设备及磁控溅射方法 | |
| JP2003528215A (ja) | ＷＮｘ堆積のための改善されたＰＥＣＶＤおよびＣＶＤ法 | |
| JP3987617B2 (ja) | コンタクト膜バリア膜連続作成装置及び異種薄膜連続作成装置 | |
| US11715780B2 (en) | High performance and low power semiconductor device | |
| JPH08130211A (ja) | エッチング方法 | |
| JPH11256335A (ja) | 金属窒化物膜の化学的気相成長方法およびこれを用いた電子装置の製造方法 | |
| JPH02138474A (ja) | 薄膜形成方法 | |
| JP3683044B2 (ja) | 静電チャック板とその製造方法 | |
| CN118176564A (zh) | 等离子体增强的成膜方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140518 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |