JP3186534B2 - 相対バンクメモリをリフレッシュする方法及び回路 - Google Patents
相対バンクメモリをリフレッシュする方法及び回路Info
- Publication number
- JP3186534B2 JP3186534B2 JP22700895A JP22700895A JP3186534B2 JP 3186534 B2 JP3186534 B2 JP 3186534B2 JP 22700895 A JP22700895 A JP 22700895A JP 22700895 A JP22700895 A JP 22700895A JP 3186534 B2 JP3186534 B2 JP 3186534B2
- Authority
- JP
- Japan
- Prior art keywords
- row
- address
- transistor
- circuit
- row address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/16—Protection against loss of memory contents
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】本願発明は概略電子機器、回
路構成及びシステムに関し、詳しくは相対バンクメモリ
をリフレッシュする方法及び回路に関する。
路構成及びシステムに関し、詳しくは相対バンクメモリ
をリフレッシュする方法及び回路に関する。
【０００２】
【従来の技術】数値及びビデオ／グラフィックデータ処
理システムのような多くの処理システムは、連続するデ
ジタルデータワード又はデジタルデータワードの流れで
作動する。例えば、典型的なグラフィック／ビデオ処理
システムは連続するピクセルデータワードを処理するも
ので、そのワードの各々は表示スクリーン上に表示され
るピクセルのフレームの対応ピクセルのカラー又はグレ
ースケールレベルを定める。一般的には、所定のフレー
ムを画定するピクセルデータのワードは表示コントロー
ラと、フレームバッファメモリと、表示との間で交換さ
れ、同一のシーケンスにおいてそのようなワードが表示
スクリーン上の対応ピクセルをリフレッシュする間に必
要とされる。数値データの処理装置においては、連続す
るデータワードが発生し、メモリに記憶され、その後、
一連の数値計算を実行するために必要なときに連続して
引き出される。各々の場合において、そのような連続す
るデータを処理装置の間で交換するために時間が必要で
あることと、システム性能を最適化するためにメモリを
最小化することとが重要となる。
理システムのような多くの処理システムは、連続するデ
ジタルデータワード又はデジタルデータワードの流れで
作動する。例えば、典型的なグラフィック／ビデオ処理
システムは連続するピクセルデータワードを処理するも
ので、そのワードの各々は表示スクリーン上に表示され
るピクセルのフレームの対応ピクセルのカラー又はグレ
ースケールレベルを定める。一般的には、所定のフレー
ムを画定するピクセルデータのワードは表示コントロー
ラと、フレームバッファメモリと、表示との間で交換さ
れ、同一のシーケンスにおいてそのようなワードが表示
スクリーン上の対応ピクセルをリフレッシュする間に必
要とされる。数値データの処理装置においては、連続す
るデータワードが発生し、メモリに記憶され、その後、
一連の数値計算を実行するために必要なときに連続して
引き出される。各々の場合において、そのような連続す
るデータを処理装置の間で交換するために時間が必要で
あることと、システム性能を最適化するためにメモリを
最小化することとが重要となる。
【０００３】ダイナミック・ランダム・アクセス・メモ
リ（ＤＲＡＭ）デバイスは、多くの場合、上記のシステ
ムのように連続してアクセスされるメモリシステムの構
造に用いられる。それらのデバイスは一般的には行及び
列のアレイに配置されたダイナミック記憶セルにビット
データを収容する。この構成を用いると、全体のワード
データを構成するビットをアレイ内の隣り合うセル、つ
まり、同一行の隣り合うセルに記憶できるとともにそこ
から引き出すことができる。ページモード（バーストモ
ード）アクセスがその後一般的に用いられて、単一アド
レスサイクルの間に所定の行から１又は２以上のワード
をアクセスして処理速度の改善が行われている。ＤＲＡ
Ｍページモードアクセス（読出し又は書込みの一方）の
間に、行アドレスがデバイスアドレスポートに現れ、行
アドレスストローブ（ＲＡＳ）でラッチされ、これによ
り、アレイ内の所定の行が選択される。列アドレススト
ローブ（ＣＡＳ）が次にアドレスポートに現れ、列アド
レスストローブでラッチされ、これによって第１列が選
択されて、選択済みの行に沿った第１セルへのアクセス
が可能になる。列デコード回路（スタティック又はダイ
ナミック）は、その後、受取った列アドレスから増加し
て隣の列へ連続する列アドレスを発生し、選択行からセ
ル（ビット）の「ページ」又は連続のアクセスが可能と
なる。
リ（ＤＲＡＭ）デバイスは、多くの場合、上記のシステ
ムのように連続してアクセスされるメモリシステムの構
造に用いられる。それらのデバイスは一般的には行及び
列のアレイに配置されたダイナミック記憶セルにビット
データを収容する。この構成を用いると、全体のワード
データを構成するビットをアレイ内の隣り合うセル、つ
まり、同一行の隣り合うセルに記憶できるとともにそこ
から引き出すことができる。ページモード（バーストモ
ード）アクセスがその後一般的に用いられて、単一アド
レスサイクルの間に所定の行から１又は２以上のワード
をアクセスして処理速度の改善が行われている。ＤＲＡ
Ｍページモードアクセス（読出し又は書込みの一方）の
間に、行アドレスがデバイスアドレスポートに現れ、行
アドレスストローブ（ＲＡＳ）でラッチされ、これによ
り、アレイ内の所定の行が選択される。列アドレススト
ローブ（ＣＡＳ）が次にアドレスポートに現れ、列アド
レスストローブでラッチされ、これによって第１列が選
択されて、選択済みの行に沿った第１セルへのアクセス
が可能になる。列デコード回路（スタティック又はダイ
ナミック）は、その後、受取った列アドレスから増加し
て隣の列へ連続する列アドレスを発生し、選択行からセ
ル（ビット）の「ページ」又は連続のアクセスが可能と
なる。
【０００４】
【発明が解決しようとする課題】ページ（バースト）モ
ードを実行する現在入手可能なＤＲＡＭのページ（バー
スト）長さは、有効な列アドレススペースによって部分
的に制限を受ける。言い換えると、単一ページとしてア
クセス可能なビットの数は、所定のアドレスサイクルの
間に発生することのできる列アドレスの数に依存する。
一旦列アドレススペースが使い尽くされると、新たな行
アドレスが現れてＲＡＳの立ち下がりエッジでラッチさ
れなければならない（つまり、新たなアドレスサイクル
が初期化される）。加えて、予備チャージがアドレスサ
イクル間（つまり、ＲＡＳが高のとき）に行われなけれ
ばならず、それは追加の時間を必要とする。従って、新
たなアドレスサイクルの各々においてアクセスタイムの
不利を払うことになる。
ードを実行する現在入手可能なＤＲＡＭのページ（バー
スト）長さは、有効な列アドレススペースによって部分
的に制限を受ける。言い換えると、単一ページとしてア
クセス可能なビットの数は、所定のアドレスサイクルの
間に発生することのできる列アドレスの数に依存する。
一旦列アドレススペースが使い尽くされると、新たな行
アドレスが現れてＲＡＳの立ち下がりエッジでラッチさ
れなければならない（つまり、新たなアドレスサイクル
が初期化される）。加えて、予備チャージがアドレスサ
イクル間（つまり、ＲＡＳが高のとき）に行われなけれ
ばならず、それは追加の時間を必要とする。従って、新
たなアドレスサイクルの各々においてアクセスタイムの
不利を払うことになる。
【０００５】ＤＲＡＭに基づくメモリシステムのいずれ
のものを用いても、データのリフレッシュは重要な考慮
すべき事項となる。頻繁なリフレッシュを行わないと、
ダイナミックメモリセルに記憶されたデータ（つまり、
チャージ）は低下し又は完全に失われる。ページ又はバ
ーストモードで作動するＤＲＡＭのような、ブロックデ
ータで作動するダイナミックメモリシステムの場合に
は、多くの場合にデータのブロックを十分な時間周期で
保持する必要があり、また、連続的なブロックのリフレ
ッシュが必要となる。典型的な例では、各ＤＲＡＭデバ
イスは、カウンタを用いることによってデータ記憶持続
期間の間にブロックを連続的にリフレッシュするモード
に置かれ、そのカウンタは、各行ごとに列アドレス最小
値から列アドレス最大値までを計数することによって行
アドレスを発生する。各々の新たな行ごとに完全なＲＡ
Ｓサイクルが実行されなければならない（つまり、新た
な行アドレスが現れなければならず、またＲＡＳでラッ
チされなければならない）。新たなＲＡＳサイクルの各
々に対してアクセス時間ペナルティーが払われる。
のものを用いても、データのリフレッシュは重要な考慮
すべき事項となる。頻繁なリフレッシュを行わないと、
ダイナミックメモリセルに記憶されたデータ（つまり、
チャージ）は低下し又は完全に失われる。ページ又はバ
ーストモードで作動するＤＲＡＭのような、ブロックデ
ータで作動するダイナミックメモリシステムの場合に
は、多くの場合にデータのブロックを十分な時間周期で
保持する必要があり、また、連続的なブロックのリフレ
ッシュが必要となる。典型的な例では、各ＤＲＡＭデバ
イスは、カウンタを用いることによってデータ記憶持続
期間の間にブロックを連続的にリフレッシュするモード
に置かれ、そのカウンタは、各行ごとに列アドレス最小
値から列アドレス最大値までを計数することによって行
アドレスを発生する。各々の新たな行ごとに完全なＲＡ
Ｓサイクルが実行されなければならない（つまり、新た
な行アドレスが現れなければならず、またＲＡＳでラッ
チされなければならない）。新たなＲＡＳサイクルの各
々に対してアクセス時間ペナルティーが払われる。
【０００６】従って、改良されたメモリ構造、回路の必
要性が生じ、さらに、それらを用いてデータブロックの
迅速なリフレッシュを与える方法の必要性が生じた。
要性が生じ、さらに、それらを用いてデータブロックの
迅速なリフレッシュを与える方法の必要性が生じた。
【０００７】
【課題を解決するための手段】概略、本願発明の主体構
成は二重（相対）バンクメモリシステムにおいてダイナ
ミックメモリセルの２つのバンクを同時にリフレッシュ
する点にある。特に、本願発明の主体構成はメモリシス
テムの構造を提供する点にあり、そのシステムでは、バ
ンクの内の選択した１の中のセルを従来の読出し／書込
みモードにおいてアクセスすることができ、また、両方
のメモリバンク内のセルブロックを単一の最初の列アド
レス及び単一の最初の行アドレスに応答してリフレッシ
ュモードでリフレッシュすることができる。
成は二重（相対）バンクメモリシステムにおいてダイナ
ミックメモリセルの２つのバンクを同時にリフレッシュ
する点にある。特に、本願発明の主体構成はメモリシス
テムの構造を提供する点にあり、そのシステムでは、バ
ンクの内の選択した１の中のセルを従来の読出し／書込
みモードにおいてアクセスすることができ、また、両方
のメモリバンク内のセルブロックを単一の最初の列アド
レス及び単一の最初の行アドレスに応答してリフレッシ
ュモードでリフレッシュすることができる。
【０００８】本願発明の第１の実施例によると、メモリ
回路が設けられ、それは行及び列に配置されたメモリセ
ルの第１及び第２バンクを備える。第１行デコーダが設
けられ、行アドレスの第１のグループから得た行アドレ
スに応答して第１のバンク内の所定の行を選択する。第
２行デコーダが設けられ、行アドレスの第２のグループ
から得た行アドレスに応答して第２のバンク内の所定の
行を選択する。行アドレス回路は、そのメモリ回路への
アドレスポートで受け取った単一の行アドレスに応答し
て連続する行アドレスを行デコーダに現し、行アドレス
回路はリフレッシュモードにおいて第１のグループの行
アドレスのみを現す。リフレッシュ回路は行アドレス回
路を第２行デコーダに結合し、リフレッシュモードにお
いて、第１のグループにおいて行アドレス回路によって
現された各行アドレスを第２行デコーダで用いるために
第２グループの行アドレスに変換する。
回路が設けられ、それは行及び列に配置されたメモリセ
ルの第１及び第２バンクを備える。第１行デコーダが設
けられ、行アドレスの第１のグループから得た行アドレ
スに応答して第１のバンク内の所定の行を選択する。第
２行デコーダが設けられ、行アドレスの第２のグループ
から得た行アドレスに応答して第２のバンク内の所定の
行を選択する。行アドレス回路は、そのメモリ回路への
アドレスポートで受け取った単一の行アドレスに応答し
て連続する行アドレスを行デコーダに現し、行アドレス
回路はリフレッシュモードにおいて第１のグループの行
アドレスのみを現す。リフレッシュ回路は行アドレス回
路を第２行デコーダに結合し、リフレッシュモードにお
いて、第１のグループにおいて行アドレス回路によって
現された各行アドレスを第２行デコーダで用いるために
第２グループの行アドレスに変換する。
【０００９】本願発明の第２実施例によると、メモリ回
路が設けられ、それは行及び列に配置されたメモリセル
の第１及び第２バンクを含み、各行はワードラインコン
ダクタと関連し、各列はビットラインコンダクタと関連
する。第１行デコーダは第１バンクのワードラインに接
続されていて、行アドレスの第１グループからの行アド
レスに応答して第１バンク内の行を選択する。第２行デ
コーダは第２バンクのワードラインに接続されていて行
アドレスの第２グループからの行アドレスに応答して第
２バンク内で行を選択する。列デコーダ回路はビットラ
インに接続されていて、読出し／書込みモードの列アド
レスに応答して各バンク内の列を選択し、列デコーダ回
路はリフレッシュモードでは作動しない。センス増幅器
が第１及び第２バンクのビットラインに接続されてい
て、読出し／書込みモードの間に選択された列におい
て、選択された行を読み出すとともにリフレッシュモー
ドにおいて選択された行に沿ってセルをリフレッシュす
る。回路がさらに設けられていて予備チャージモード間
の各バンクにおいてすべてのビットラインを予備チャー
ジする。列アドレスカウンタが設けられていて、クロッ
ク信号に応答して第１列アドレスから最後の列アドレス
まで増加させることによって各行アドレスごとに連続す
る列アドレスを発生する。列アドレスマルチプレクサ回
路が設けられていて、列アドレスバスから受け取った最
初の列アドレスを列デコーダに現し、さらに、その後、
列アドレスカウンタから与えられた少なくとも第１の列
アドレスを列デコーダに現す。行アドレスカウンタが設
けられていて、読出し／書込みモードにおいて、第１行
アドレスから最後の行アドレスまで１つずつ増加させる
ことによって連続する行アドレスを発生し、これは最後
の行の最後の列アドレスに対応する列内のセルへのアク
セスの後に行われ、リフレッシュモードにおいては第１
行アドレスから最後の行アドレスまで２つずつ増加させ
て第１のグループの連続する行アドレスを発生する。行
アドレスマルチプレクサ回路は、行アドレスバスから受
け取った最初の行アドレスを行デコーダに現し、その
後、行カウンタから受け取った少なくとも第１の行アド
レスを行デコーダに現す。最後に、リフレッシュ回路は
行マルチプレクサを第２デコーダに結合し、リフレッシ
ュモードにおいて、リフレッシュ回路は第１グループ内
の各アドレスを第２グループのアドレスに変換する。
路が設けられ、それは行及び列に配置されたメモリセル
の第１及び第２バンクを含み、各行はワードラインコン
ダクタと関連し、各列はビットラインコンダクタと関連
する。第１行デコーダは第１バンクのワードラインに接
続されていて、行アドレスの第１グループからの行アド
レスに応答して第１バンク内の行を選択する。第２行デ
コーダは第２バンクのワードラインに接続されていて行
アドレスの第２グループからの行アドレスに応答して第
２バンク内で行を選択する。列デコーダ回路はビットラ
インに接続されていて、読出し／書込みモードの列アド
レスに応答して各バンク内の列を選択し、列デコーダ回
路はリフレッシュモードでは作動しない。センス増幅器
が第１及び第２バンクのビットラインに接続されてい
て、読出し／書込みモードの間に選択された列におい
て、選択された行を読み出すとともにリフレッシュモー
ドにおいて選択された行に沿ってセルをリフレッシュす
る。回路がさらに設けられていて予備チャージモード間
の各バンクにおいてすべてのビットラインを予備チャー
ジする。列アドレスカウンタが設けられていて、クロッ
ク信号に応答して第１列アドレスから最後の列アドレス
まで増加させることによって各行アドレスごとに連続す
る列アドレスを発生する。列アドレスマルチプレクサ回
路が設けられていて、列アドレスバスから受け取った最
初の列アドレスを列デコーダに現し、さらに、その後、
列アドレスカウンタから与えられた少なくとも第１の列
アドレスを列デコーダに現す。行アドレスカウンタが設
けられていて、読出し／書込みモードにおいて、第１行
アドレスから最後の行アドレスまで１つずつ増加させる
ことによって連続する行アドレスを発生し、これは最後
の行の最後の列アドレスに対応する列内のセルへのアク
セスの後に行われ、リフレッシュモードにおいては第１
行アドレスから最後の行アドレスまで２つずつ増加させ
て第１のグループの連続する行アドレスを発生する。行
アドレスマルチプレクサ回路は、行アドレスバスから受
け取った最初の行アドレスを行デコーダに現し、その
後、行カウンタから受け取った少なくとも第１の行アド
レスを行デコーダに現す。最後に、リフレッシュ回路は
行マルチプレクサを第２デコーダに結合し、リフレッシ
ュモードにおいて、リフレッシュ回路は第１グループ内
の各アドレスを第２グループのアドレスに変換する。
【００１０】本願発明の他の実施例によると、メモリが
設けられており、それは行及び列に配置されたメモリセ
ルの第１及び第２バンクを備え、各行はワードラインコ
ンダクタと関連し、各列はビットラインコンダクタと関
連する。第１行デコーダが第１バンクのワードラインに
接続されていて、行アドレスの第１のグループからの行
アドレスに応答して第１バンク内の行を選択する。第２
行デコーダが第２バンクのワードラインに接続されてい
て、行アドレスの第２のグループからの行アドレスに応
答して第２バンク内の行を選択する。回路が設けられて
いてリフレッシュモードの間、少なくともいくつかのビ
ットラインをあらかじめ（予備）チャージする。センス
増幅器が設けられていて選択されたワードライン及び予
備チャージされたビットラインと関連する各セルをリフ
レッシュする。行アドレス回路に選択的に接続された行
アドレスカウンタは、第１行アドレスから最後の行アド
レスまで２つずつリフレッシュモードにおいて増加する
ことによって第１グループの連続する行リフレッシュア
ドレスを発生する。行アドレスカウンタ及び第２行デコ
ーダを選択的に結合するリフレッシュ回路はリフレッシ
ュモードにおいて第１グループ内の行アドレスを、選択
したビットを反転させることによって第２グループ内の
行アドレスに変換する。
設けられており、それは行及び列に配置されたメモリセ
ルの第１及び第２バンクを備え、各行はワードラインコ
ンダクタと関連し、各列はビットラインコンダクタと関
連する。第１行デコーダが第１バンクのワードラインに
接続されていて、行アドレスの第１のグループからの行
アドレスに応答して第１バンク内の行を選択する。第２
行デコーダが第２バンクのワードラインに接続されてい
て、行アドレスの第２のグループからの行アドレスに応
答して第２バンク内の行を選択する。回路が設けられて
いてリフレッシュモードの間、少なくともいくつかのビ
ットラインをあらかじめ（予備）チャージする。センス
増幅器が設けられていて選択されたワードライン及び予
備チャージされたビットラインと関連する各セルをリフ
レッシュする。行アドレス回路に選択的に接続された行
アドレスカウンタは、第１行アドレスから最後の行アド
レスまで２つずつリフレッシュモードにおいて増加する
ことによって第１グループの連続する行リフレッシュア
ドレスを発生する。行アドレスカウンタ及び第２行デコ
ーダを選択的に結合するリフレッシュ回路はリフレッシ
ュモードにおいて第１グループ内の行アドレスを、選択
したビットを反転させることによって第２グループ内の
行アドレスに変換する。
【００１１】本願発明の主体構成は改良したメモリシス
テム及びデータのブロックを迅速にリフレッシュするた
めの回路を提供する。特に、それらのメモリシステム及
び回路によると、メモリのブロック全体又はメモリ自体
の全体さえも、単一の受け取り行アドレス及び単一の受
け取り列アドレスに応答して、リフレッシュさせること
ができる。
テム及びデータのブロックを迅速にリフレッシュするた
めの回路を提供する。特に、それらのメモリシステム及
び回路によると、メモリのブロック全体又はメモリ自体
の全体さえも、単一の受け取り行アドレス及び単一の受
け取り列アドレスに応答して、リフレッシュさせること
ができる。
【００１２】以下に続く本願発明の詳細な説明をより理
解しやすくするために、今までは本願発明の及び利点の
概略を大まかに述べた。本願発明の別の特徴及び利点は
本願の特許請求の範囲の主題の形式をとって以下に説明
する。着想及び開示した特定の実施例は基本原理として
実施することができ、他の構造に変更又は設計して本願
発明の同一の目的を達成できることは当業者は認識でき
るであろう。また、そのような同等の構造は特許請求の
範囲に記載した本願発明の意図及び範囲を逸脱すること
がないことも当業者は認識するであろう。
解しやすくするために、今までは本願発明の及び利点の
概略を大まかに述べた。本願発明の別の特徴及び利点は
本願の特許請求の範囲の主題の形式をとって以下に説明
する。着想及び開示した特定の実施例は基本原理として
実施することができ、他の構造に変更又は設計して本願
発明の同一の目的を達成できることは当業者は認識でき
るであろう。また、そのような同等の構造は特許請求の
範囲に記載した本願発明の意図及び範囲を逸脱すること
がないことも当業者は認識するであろう。
【００１３】
【発明の実施の形態】本願発明の主体構成及び利点は図
１乃至４に図示した実施例を参照することによって最も
理解することができる。その図において同様な番号は同
様な素子を示す。
１乃至４に図示した実施例を参照することによって最も
理解することができる。その図において同様な番号は同
様な素子を示す。
【００１４】本願発明の主体構成をグラフィック／ビデ
オ処理システムに関連する範囲で説明するが、それらの
主体構成によるメモリ構造、回路及びシステムは多数の
処理装置のどれにも用いることができ、特に、連続する
データで作動するものに用いることができる。
オ処理システムに関連する範囲で説明するが、それらの
主体構成によるメモリ構造、回路及びシステムは多数の
処理装置のどれにも用いることができ、特に、連続する
データで作動するものに用いることができる。
【００１５】図１は処理システム１００の一部の高レベ
ル機能ブロック図であり、それはグラフィック及びビデ
オ又はそれらのいずれかの表示を制御する。システム１
００は中央処理ユニット１０１、システムバス１０２、
表示コントローラ１０３、フレームバッファ１０４、デ
ジタル・アナログ変換器（ＤＡＣ）１０５及び表示装置
１０６を備える。表示コントローラ１０３、フレームバ
ッファ１０４及びＤＡＣ１０５は単一の集積回路チップ
１０７上に一緒に又は別々のチップ上に作ることができ
る。
ル機能ブロック図であり、それはグラフィック及びビデ
オ又はそれらのいずれかの表示を制御する。システム１
００は中央処理ユニット１０１、システムバス１０２、
表示コントローラ１０３、フレームバッファ１０４、デ
ジタル・アナログ変換器（ＤＡＣ）１０５及び表示装置
１０６を備える。表示コントローラ１０３、フレームバ
ッファ１０４及びＤＡＣ１０５は単一の集積回路チップ
１０７上に一緒に又は別々のチップ上に作ることができ
る。
【００１６】ＣＰＵ１０１は、システム（「親」）１０
０の全体の作動を制御し、ユーザーコマンド下で表示ユ
ニット１０６に表示する予定のグラフィックの内容を決
定し、さらに、様々なデータ処理機能を実行する。ＣＰ
Ｕ１０１は、例えば、市販のパーソナルコンピュータに
用いられる一般的な目的のマイクロプロセッサであって
もよい。ＣＰＵ１０１はシステムバス１０２を経由して
システム１００の他の部分とつながっており、システム
バス１０２は、例えば、ローカルバス、ＩＳＡバス又は
ＰＣＩバスであってもよい。ＤＡＣ１０５はコントロー
ラ１０３からデジタルデータを受けとり、応答の際に表
示装置１０６を作動させるのに必要なアナログデータを
出力する。システム１００の特定の実行に応じて、ＤＡ
Ｃ１０５は、カラーパレット、ＹＵＶからＲＧＢへのフ
ォーマット変換回路、並びにＸ及びＹズーム回路又はそ
れらのいずれかを含んで少しのオプションを指名するこ
ともこともできる。
０の全体の作動を制御し、ユーザーコマンド下で表示ユ
ニット１０６に表示する予定のグラフィックの内容を決
定し、さらに、様々なデータ処理機能を実行する。ＣＰ
Ｕ１０１は、例えば、市販のパーソナルコンピュータに
用いられる一般的な目的のマイクロプロセッサであって
もよい。ＣＰＵ１０１はシステムバス１０２を経由して
システム１００の他の部分とつながっており、システム
バス１０２は、例えば、ローカルバス、ＩＳＡバス又は
ＰＣＩバスであってもよい。ＤＡＣ１０５はコントロー
ラ１０３からデジタルデータを受けとり、応答の際に表
示装置１０６を作動させるのに必要なアナログデータを
出力する。システム１００の特定の実行に応じて、ＤＡ
Ｃ１０５は、カラーパレット、ＹＵＶからＲＧＢへのフ
ォーマット変換回路、並びにＸ及びＹズーム回路又はそ
れらのいずれかを含んで少しのオプションを指名するこ
ともこともできる。
【００１７】表示回路１０６は、例えば、ＣＲＴユニッ
ト若しくは液晶表示、エレクトロルミネッセンス表示、
プラズマ表示（ＰＬＤ）又は複数のピクセルとして表示
スクリーンに画像を表示するような他の種類の表示装置
であってもよい。さらに、表示装置１０６は、直接デジ
タルデータを受けとる（１９９４年の１月に発行された
ＩＥＥＥの「スペクトル」（Spectrum）に示されている
ような）シリコンカーバイドのようなデバイス又はデジ
タルマイクロミラーのような最先端技術のデバイスを用
いることもできる。別の例においては、「表示装置」１
０６を、他の種類のレーザプリンタ又は同様な書類視認
／プリント装置としてもよい点も認識すべきである。
ト若しくは液晶表示、エレクトロルミネッセンス表示、
プラズマ表示（ＰＬＤ）又は複数のピクセルとして表示
スクリーンに画像を表示するような他の種類の表示装置
であってもよい。さらに、表示装置１０６は、直接デジ
タルデータを受けとる（１９９４年の１月に発行された
ＩＥＥＥの「スペクトル」（Spectrum）に示されている
ような）シリコンカーバイドのようなデバイス又はデジ
タルマイクロミラーのような最先端技術のデバイスを用
いることもできる。別の例においては、「表示装置」１
０６を、他の種類のレーザプリンタ又は同様な書類視認
／プリント装置としてもよい点も認識すべきである。
【００１８】図２は本願発明に係るダイナミック・ラン
ダム・アクセス・メモリ（ＤＲＡＭ）の機能ブロック図
である。図１に示したシステムにおいては、ＤＲＡＭ２
００はフレームバッファ１０４を構成するように用いら
れているが、ＤＲＡＭ２００は広範囲の応用に適し、特
に、連続又はページ（バースト）モードアクセス動作を
必要とする応用装置に適する。ＤＲＡＭ２００は一対の
データバンク２０１ａ（バンク０）及び２０１ｂを（バ
ンク１）備え、各々はＭ行とＮ列のアレーに配置された
複数の記憶セル２０２からなる。各行の記憶セルは導電
性行ライン（ワードライン）２０３に接続され、各列の
セルは導電性列ライン（ビットライン）２０４に接続さ
れる。セル２０２、ワードライン２０３及びビットライ
ン２０４は参考として各バンク２０１に示したものであ
る。
ダム・アクセス・メモリ（ＤＲＡＭ）の機能ブロック図
である。図１に示したシステムにおいては、ＤＲＡＭ２
００はフレームバッファ１０４を構成するように用いら
れているが、ＤＲＡＭ２００は広範囲の応用に適し、特
に、連続又はページ（バースト）モードアクセス動作を
必要とする応用装置に適する。ＤＲＡＭ２００は一対の
データバンク２０１ａ（バンク０）及び２０１ｂを（バ
ンク１）備え、各々はＭ行とＮ列のアレーに配置された
複数の記憶セル２０２からなる。各行の記憶セルは導電
性行ライン（ワードライン）２０３に接続され、各列の
セルは導電性列ライン（ビットライン）２０４に接続さ
れる。セル２０２、ワードライン２０３及びビットライ
ン２０４は参考として各バンク２０１に示したものであ
る。
【００１９】制御回路２０５は、アドレスのラッチ及び
入力、メモリ２００への外部の回路及びデバイスを用い
てのデータ変換、電源入力及び分配、ＲＡＳ、ＣＡＳ及
び読出し／書込みのような制御信号の入力、並びに、必
要な内部クロックを制御する。所定の行アドレスをアド
レスポートで受け取り、行アドレスストローブ（ＲＡ
Ｓ）の受け取りとともにラッチすると、所定の行アドレ
スが内部行アドレスバス２０６に現れる。行アドレスが
ラッチされた後に、アドレスポートで受け取られた列ア
ドレスが列アドレスストローブ（ＣＡＳ）とともにラッ
チされ、内部列アドレスバス２０７に現れる。
入力、メモリ２００への外部の回路及びデバイスを用い
てのデータ変換、電源入力及び分配、ＲＡＳ、ＣＡＳ及
び読出し／書込みのような制御信号の入力、並びに、必
要な内部クロックを制御する。所定の行アドレスをアド
レスポートで受け取り、行アドレスストローブ（ＲＡ
Ｓ）の受け取りとともにラッチすると、所定の行アドレ
スが内部行アドレスバス２０６に現れる。行アドレスが
ラッチされた後に、アドレスポートで受け取られた列ア
ドレスが列アドレスストローブ（ＣＡＳ）とともにラッ
チされ、内部列アドレスバス２０７に現れる。
【００２０】行アドレスバス２０６は行アドレスマルチ
プレクサ２０８の第１入力とカウンタ２０９のデータ負
荷入力とに接続される。行マルチプレクサの第２の入力
は行アドレスカウンタ２０９の出力に接続されている。
以下にさらに説明するように、行アドレスカウンタは最
初の行アドレスをロードし、クロック信号ＲＯＷＩＮＣ
に応答してそれから増加して連続する行アドレスを発生
する。各データバンク２０１は行ライン（ワードライ
ン）デコーダ２１０に接続されている。望ましい実施例
においては、ワードラインデコーダ２１０ａは行アドレ
スマルチプレクサ２０８からの偶数のアドレス出力に応
答してバンク２０１ａ内の行をアクセスするために選択
し、ワードラインデコーダ２１０ｂは行アドレスマルチ
プレクサ２０８からの奇数のアドレス出力に応答してバ
ンク２０１ｂ内の行をアクセスするために選択する。
プレクサ２０８の第１入力とカウンタ２０９のデータ負
荷入力とに接続される。行マルチプレクサの第２の入力
は行アドレスカウンタ２０９の出力に接続されている。
以下にさらに説明するように、行アドレスカウンタは最
初の行アドレスをロードし、クロック信号ＲＯＷＩＮＣ
に応答してそれから増加して連続する行アドレスを発生
する。各データバンク２０１は行ライン（ワードライ
ン）デコーダ２１０に接続されている。望ましい実施例
においては、ワードラインデコーダ２１０ａは行アドレ
スマルチプレクサ２０８からの偶数のアドレス出力に応
答してバンク２０１ａ内の行をアクセスするために選択
し、ワードラインデコーダ２１０ｂは行アドレスマルチ
プレクサ２０８からの奇数のアドレス出力に応答してバ
ンク２０１ｂ内の行をアクセスするために選択する。
【００２１】列アドレスバス２０７は列アドレスマルチ
プレクサ２１１の第１入力とカウンタ２１２のデータ負
荷入力とに接続されている。以下に説明するように、列
アドレスカウンタ２１２は最初のアドレスをロードし、
ＣＡＳの各立下がりエッジ（または、ＣＡＳから発生し
たクロック信号）に応答してそれから増加して連続する
列アドレスを発生する。列アドレスマルチプレクサ２１
１の出力は、バンク２０１ａ、２０１ｂにそれぞれ接続
された列デコーダ／センス増幅器回路２１３ａ、２１３
ｂに結合されている。望ましい実施例においては、列デ
コーダ２１３ａ及び２１３ｂの両方ともが列アドレスマ
ルチプレクサ２１１からのそれぞれのアドレス出力に応
答する。列アドレスデコーダ／センス増幅器２１３及び
列ライン２０４はバンク２０１内の選択されたセルへの
アクセス経路を提供する。
プレクサ２１１の第１入力とカウンタ２１２のデータ負
荷入力とに接続されている。以下に説明するように、列
アドレスカウンタ２１２は最初のアドレスをロードし、
ＣＡＳの各立下がりエッジ（または、ＣＡＳから発生し
たクロック信号）に応答してそれから増加して連続する
列アドレスを発生する。列アドレスマルチプレクサ２１
１の出力は、バンク２０１ａ、２０１ｂにそれぞれ接続
された列デコーダ／センス増幅器回路２１３ａ、２１３
ｂに結合されている。望ましい実施例においては、列デ
コーダ２１３ａ及び２１３ｂの両方ともが列アドレスマ
ルチプレクサ２１１からのそれぞれのアドレス出力に応
答する。列アドレスデコーダ／センス増幅器２１３及び
列ライン２０４はバンク２０１内の選択されたセルへの
アクセス経路を提供する。
【００２２】望ましい実施例においては、列デコーダ／
センス増幅器回路２１３内のセンス増幅器は従来のセン
ス増幅器であり、それは、能動化された（選択された）
ワードライン２０３と選択されたビットライン２０４
（読出し又はリフレッシュの間にあらかじめチャージさ
れている）との交点における各セルをリフレッシュす
る。ほぼ０ボルトの電圧がそのように選択されたセル２
０２のキャパシタに記憶されると、その後、読出し又は
リフレッシュサイクルの間に、そのキャパシタは関連す
るビットライン２０４に接続され、あらかじめチャージ
されたビットライン２０４のキャパシタンスに保持され
た電荷によってチャージされる。その結果、ビットライ
ン電圧はプルダウンされる。ビットライン２０４と結合
したセンス増幅器はその電圧の低下を検知し約０ボルト
の電圧を出力する。センス増幅器からのその０ボルト電
圧出力はビットライン２０４に加えられて選択されたセ
ル２０２のキャパシタのキャパシタの電荷を約ゼロ電圧
に再記憶（リフレッシュ）する。選択セル２０２のキャ
パシタがその代わりに正の電圧を記憶すると、キャパシ
タに記憶された電荷は読出し／リフレッシュ作動の間に
関連するビットラインと結合し、その結果そのビットラ
インの電圧が増加する。関連するセンス増幅器がビット
ライン２０４上の僅かな電圧の変化を検知してそれに対
応する高電圧を出力する。この高電圧は選択されたビッ
トライン２０４に加えられ、選択セル２０２のキャパシ
タの電圧を完全に再蓄積（リフレッシュ）する。
センス増幅器回路２１３内のセンス増幅器は従来のセン
ス増幅器であり、それは、能動化された（選択された）
ワードライン２０３と選択されたビットライン２０４
（読出し又はリフレッシュの間にあらかじめチャージさ
れている）との交点における各セルをリフレッシュす
る。ほぼ０ボルトの電圧がそのように選択されたセル２
０２のキャパシタに記憶されると、その後、読出し又は
リフレッシュサイクルの間に、そのキャパシタは関連す
るビットライン２０４に接続され、あらかじめチャージ
されたビットライン２０４のキャパシタンスに保持され
た電荷によってチャージされる。その結果、ビットライ
ン電圧はプルダウンされる。ビットライン２０４と結合
したセンス増幅器はその電圧の低下を検知し約０ボルト
の電圧を出力する。センス増幅器からのその０ボルト電
圧出力はビットライン２０４に加えられて選択されたセ
ル２０２のキャパシタのキャパシタの電荷を約ゼロ電圧
に再記憶（リフレッシュ）する。選択セル２０２のキャ
パシタがその代わりに正の電圧を記憶すると、キャパシ
タに記憶された電荷は読出し／リフレッシュ作動の間に
関連するビットラインと結合し、その結果そのビットラ
インの電圧が増加する。関連するセンス増幅器がビット
ライン２０４上の僅かな電圧の変化を検知してそれに対
応する高電圧を出力する。この高電圧は選択されたビッ
トライン２０４に加えられ、選択セル２０２のキャパシ
タの電圧を完全に再蓄積（リフレッシュ）する。
【００２３】入力／出力マルチプレクサ２１４は、行ア
ドレスマルチプレクサ２０８からの出力に応答して制御
回路２０５と列デコーダ／センス増幅器２１３ａ、２１
３ｂとの間のデータの交換を制御する。望ましい実施例
においては、Ｉ／Ｏマルチプレクサ２１４によって、偶
数の行アドレスに応答して（列デコーダ／センス増幅器
２１３ａを通じて）バンク２０１ａ内でアドレスされた
セルにアクセスすることができるとともに、奇数の行ア
ドレスに応答してバンク２０１ｂ内でアドレスされたセ
ルにアクセスすることができる。
ドレスマルチプレクサ２０８からの出力に応答して制御
回路２０５と列デコーダ／センス増幅器２１３ａ、２１
３ｂとの間のデータの交換を制御する。望ましい実施例
においては、Ｉ／Ｏマルチプレクサ２１４によって、偶
数の行アドレスに応答して（列デコーダ／センス増幅器
２１３ａを通じて）バンク２０１ａ内でアドレスされた
セルにアクセスすることができるとともに、奇数の行ア
ドレスに応答してバンク２０１ｂ内でアドレスされたセ
ルにアクセスすることができる。
【００２４】行アドレスマルチプレクサ２０８及び列ア
ドレスマルチプレクサ２１１はマルチプレクサ制御回路
２１５による制御信号に応答して切り換えられる。制御
回路２０５を介して受け取られたモード選択信号は、メ
モリ２００が従来のランダムアクセスモードで作動して
いるのか、又はページ（バースト）モードで作動してい
るのかを決定する。ランダムアクセスモードにおいて
は、行アドレスマルチプレクサ２０８及び列アドレスマ
ルチプレクサ２１１は常に切り換えられて、行及び列ア
ドレスバス２０６、２０７に現れたアドレスを行及び列
デコーダ２１０、２１１に通過させる。ページモードに
おいては、行アドレスマルチプレクサ２０８は行アドレ
スバス２０６に現れた最初の行アドレスを通過させ、そ
の後、マルチプレクサ制御回路２１５によって切り換え
られて、所定の連続する行アドレスの次の行アドレスが
行カウンタ２０９を通過するようにする（行カウンタ２
０９から出力された第１のアドレスは、最初の行アドレ
スで、そこでロードされて１つ増加する。）。同様に、
ページモードでの列アドレスマルチプレクサ２１１は列
アドレスバス２０７に現れた最初の列アドレスを通過さ
せ、その後、マルチプレクサ制御回路２１５によって切
り換えられて、所定の連続する列アドレス内の後続の列
アドレスが列カウンタ２１２から通過させられる（列ア
ドレスカウンタ２１２から出力された第１のアドレス
は、最初の列アドレスであり、そこでロードされて１つ
増加する。）。
ドレスマルチプレクサ２１１はマルチプレクサ制御回路
２１５による制御信号に応答して切り換えられる。制御
回路２０５を介して受け取られたモード選択信号は、メ
モリ２００が従来のランダムアクセスモードで作動して
いるのか、又はページ（バースト）モードで作動してい
るのかを決定する。ランダムアクセスモードにおいて
は、行アドレスマルチプレクサ２０８及び列アドレスマ
ルチプレクサ２１１は常に切り換えられて、行及び列ア
ドレスバス２０６、２０７に現れたアドレスを行及び列
デコーダ２１０、２１１に通過させる。ページモードに
おいては、行アドレスマルチプレクサ２０８は行アドレ
スバス２０６に現れた最初の行アドレスを通過させ、そ
の後、マルチプレクサ制御回路２１５によって切り換え
られて、所定の連続する行アドレスの次の行アドレスが
行カウンタ２０９を通過するようにする（行カウンタ２
０９から出力された第１のアドレスは、最初の行アドレ
スで、そこでロードされて１つ増加する。）。同様に、
ページモードでの列アドレスマルチプレクサ２１１は列
アドレスバス２０７に現れた最初の列アドレスを通過さ
せ、その後、マルチプレクサ制御回路２１５によって切
り換えられて、所定の連続する列アドレス内の後続の列
アドレスが列カウンタ２１２から通過させられる（列ア
ドレスカウンタ２１２から出力された第１のアドレス
は、最初の列アドレスであり、そこでロードされて１つ
増加する。）。
【００２５】マルチプレクサ制御回路２１５は制御回路
２０５からバス２１６を経由して行及び列ストップアド
レスも受け取る。ページモードでは、それらのストップ
アドレスはアクセス予定の最後の行及び列のアドレスを
示す。望ましい実施例においては、行及び列ストップア
ドレスは最初の行及び列アドレスの受け取りに続いてア
ドレス入力ポートにおいて続けて受け取られる。さらに
以下に説明するように、ストップアドレスがＣＡＳ及び
ストップアドレスストローブ（ＳＡＳ）に応答して（マ
ルチプレクサ）にラッチされる。マルチプレクサ制御回
路２１５は、受け取った行及び列ストップアドレスを、
行カウンタ２０９及び列カウンタ２１２から出力される
それぞれの現在のアドレスと比較する。列カウンタ２１
２内の計数が列ストップアドレスに等しいときには、ア
ドレス行上の最後のセルがアドレスされており、そのセ
ルへのアクセスが完了した後にＣＡＳの次の立ち下がり
のエッジがあると、ＲＯＷＩＮＣが能動状態になって行
カウンタ２０９内の行アドレスを増加する。行内の最後
のセルのような所定のセルへのアクセスが完了したこと
は、制御回路２０５及びＩ／Ｏマルチプレクサ２１４又
はいずれか一方の対応データのラッチをモニターするこ
とによって決定することができる。列カウンタ２１２は
その後リセット又はラップアラウンドをすることによっ
て初期の列アドレスに戻る。行カウンタ２０９は、その
計数が制御回路２０５にラッチされた行ストップアドレ
スに等しくなるまで、ＲＯＷＩＮＣの各能動期間と同時
に増加する。一旦、最後の選択行の最後の選択セルへの
アクセスが完了すると（つまり、カウンタ２０９及び２
１２のそれぞれが行及び列にラッチされたストップアド
レスと等しくなり、対応してアドレスされたセル２０２
へのアクセスが完了すると）、バーストアクセスサイク
ルの全体が完了する。行及び列マルチプレクサ２０８及
び２１１が切り換わってバス２０６及び２０７の新たな
最初のアドレスを待つ。
２０５からバス２１６を経由して行及び列ストップアド
レスも受け取る。ページモードでは、それらのストップ
アドレスはアクセス予定の最後の行及び列のアドレスを
示す。望ましい実施例においては、行及び列ストップア
ドレスは最初の行及び列アドレスの受け取りに続いてア
ドレス入力ポートにおいて続けて受け取られる。さらに
以下に説明するように、ストップアドレスがＣＡＳ及び
ストップアドレスストローブ（ＳＡＳ）に応答して（マ
ルチプレクサ）にラッチされる。マルチプレクサ制御回
路２１５は、受け取った行及び列ストップアドレスを、
行カウンタ２０９及び列カウンタ２１２から出力される
それぞれの現在のアドレスと比較する。列カウンタ２１
２内の計数が列ストップアドレスに等しいときには、ア
ドレス行上の最後のセルがアドレスされており、そのセ
ルへのアクセスが完了した後にＣＡＳの次の立ち下がり
のエッジがあると、ＲＯＷＩＮＣが能動状態になって行
カウンタ２０９内の行アドレスを増加する。行内の最後
のセルのような所定のセルへのアクセスが完了したこと
は、制御回路２０５及びＩ／Ｏマルチプレクサ２１４又
はいずれか一方の対応データのラッチをモニターするこ
とによって決定することができる。列カウンタ２１２は
その後リセット又はラップアラウンドをすることによっ
て初期の列アドレスに戻る。行カウンタ２０９は、その
計数が制御回路２０５にラッチされた行ストップアドレ
スに等しくなるまで、ＲＯＷＩＮＣの各能動期間と同時
に増加する。一旦、最後の選択行の最後の選択セルへの
アクセスが完了すると（つまり、カウンタ２０９及び２
１２のそれぞれが行及び列にラッチされたストップアド
レスと等しくなり、対応してアドレスされたセル２０２
へのアクセスが完了すると）、バーストアクセスサイク
ルの全体が完了する。行及び列マルチプレクサ２０８及
び２１１が切り換わってバス２０６及び２０７の新たな
最初のアドレスを待つ。
【００２６】メモリシステム２００の作動の完全な説明
のために、米国特許出願第０８／２９１，０９３号を参
考として示す。
のために、米国特許出願第０８／２９１，０９３号を参
考として示す。
【００２７】本願発明の主体構成によると、リフレッシ
ュイネーブル回路２１７が行アドレスマルチプレクサ２
０８から出力された行アドレスを選択的にバンク１行デ
コーダ２１０ｂの入力に接続する。リフレッシュイネー
ブル回路２１７は、制御回路２０５からバス２１８を経
由して受け取る自己リフレッシュイネーブル信号ＳＲＥ
Ｎによってリフレッシュモードで能動化する。望ましい
実施例においては、行アドレスカウンタ２０９はリフレ
ッシュモードでは２つずつ計数して偶数アドレス（通
常、バンク０行デコーダ２１０ａのみを作動する）のみ
を行マルチプレクサ２１１から出力する。同時に、自己
リフレッシュ回路、つまりリフレッシュイネーブル回路
２１７は１を最初のアドレスに加えて奇数アドレスをバ
ンク２０１ｂ（バンク１）に提供し、これにより、リフ
レッシュの間に、奇数バンク２０１ｂ（バンク１）の対
応ワードラインに同時にアクセスすることができるよう
になる。列デコーダ２１３はリフレッシュモードでは作
動せず、ビットラインがＲＡＳの間に高にチャージされ
る。各起動する（選択された）対のワードライン２０３
（バンク２０１ａの１つと２０１ｂの１つ）のすべての
セルは上記のような従来の方法でリフレッシュされる。
行アドレスカウンタ２０９は２つずつ増加して、行スト
ップアドレスに到達するまで、又はバンク２０１の最後
の行に到達するまで、連続するアドレスを発生する。
ュイネーブル回路２１７が行アドレスマルチプレクサ２
０８から出力された行アドレスを選択的にバンク１行デ
コーダ２１０ｂの入力に接続する。リフレッシュイネー
ブル回路２１７は、制御回路２０５からバス２１８を経
由して受け取る自己リフレッシュイネーブル信号ＳＲＥ
Ｎによってリフレッシュモードで能動化する。望ましい
実施例においては、行アドレスカウンタ２０９はリフレ
ッシュモードでは２つずつ計数して偶数アドレス（通
常、バンク０行デコーダ２１０ａのみを作動する）のみ
を行マルチプレクサ２１１から出力する。同時に、自己
リフレッシュ回路、つまりリフレッシュイネーブル回路
２１７は１を最初のアドレスに加えて奇数アドレスをバ
ンク２０１ｂ（バンク１）に提供し、これにより、リフ
レッシュの間に、奇数バンク２０１ｂ（バンク１）の対
応ワードラインに同時にアクセスすることができるよう
になる。列デコーダ２１３はリフレッシュモードでは作
動せず、ビットラインがＲＡＳの間に高にチャージされ
る。各起動する（選択された）対のワードライン２０３
（バンク２０１ａの１つと２０１ｂの１つ）のすべての
セルは上記のような従来の方法でリフレッシュされる。
行アドレスカウンタ２０９は２つずつ増加して、行スト
ップアドレスに到達するまで、又はバンク２０１の最後
の行に到達するまで、連続するアドレスを発生する。
【００２８】図３はリフレッシュイネーブル回路２１７
の機能ブロック図である。行アドレスビットＢＩＴ０お
よび自己リフレッシュイネーブル信号が、自己リフレッ
シュ回路３０１に入力される。その詳細な構成は図４に
示す。他の行アドレスビットＢＩＴ１−ＢＩＴｎの各々
は遅延回路を通され、遅延ＢＩＴ０は回路３０１を通過
する間その似た構造を必要とする。図示された実施例に
おいては、各ビットごとの遅延回路は直列に結合された
対のインバータ３００からなる。他の実施例において
は、所定の大きさの遅延をもたらす他の公知の手段を用
いることができる。
の機能ブロック図である。行アドレスビットＢＩＴ０お
よび自己リフレッシュイネーブル信号が、自己リフレッ
シュ回路３０１に入力される。その詳細な構成は図４に
示す。他の行アドレスビットＢＩＴ１−ＢＩＴｎの各々
は遅延回路を通され、遅延ＢＩＴ０は回路３０１を通過
する間その似た構造を必要とする。図示された実施例に
おいては、各ビットごとの遅延回路は直列に結合された
対のインバータ３００からなる。他の実施例において
は、所定の大きさの遅延をもたらす他の公知の手段を用
いることができる。
【００２９】図４に示すリフレッシュ回路３０１の望ま
しい実施例は２セットのトランジスタの組を備えてお
り、その内の第１のセットはトランジスタ４００−４０
３からなる。ｐチャンネルトランジスタ４００は、Ｖcc
に結合されたソース／ドレインと、信号ＳＲＥＮを受け
取るように結合されたゲートと、ｐチャンネルトランジ
スタ４０１のソース／ドレインの一方に接続された他の
ソース／ドレインとを備える。トランジスタ４０１のゲ
ートは、インバータ４０８によって変換された後の行ア
ドレスビットＢＩＴ０を受け取るように接続されてい
る。トランジスタ４０１の他方のソース／ドレインはｎ
チャンネルトランジスタ４０２の第１のソース／ドレイ
ンに接続され、トランジスタ４０２のゲートはインバー
タ４０８の出力に接続されている。トランジスタ４０２
の他方のソース／ドレインはｎチャンネルトランジスタ
４０３の第１のソース／ドレインに接続されている。ト
ランジスタ４０３のゲートはインバータ４０９の出力に
接続され、そのインバータの入力は制御信号ＳＲＥＮを
受け取る。トランジスタ４０３の他方のソース／ドレイ
ンはＶss（０ボルト）または接地電位に接続されてい
る。
しい実施例は２セットのトランジスタの組を備えてお
り、その内の第１のセットはトランジスタ４００−４０
３からなる。ｐチャンネルトランジスタ４００は、Ｖcc
に結合されたソース／ドレインと、信号ＳＲＥＮを受け
取るように結合されたゲートと、ｐチャンネルトランジ
スタ４０１のソース／ドレインの一方に接続された他の
ソース／ドレインとを備える。トランジスタ４０１のゲ
ートは、インバータ４０８によって変換された後の行ア
ドレスビットＢＩＴ０を受け取るように接続されてい
る。トランジスタ４０１の他方のソース／ドレインはｎ
チャンネルトランジスタ４０２の第１のソース／ドレイ
ンに接続され、トランジスタ４０２のゲートはインバー
タ４０８の出力に接続されている。トランジスタ４０２
の他方のソース／ドレインはｎチャンネルトランジスタ
４０３の第１のソース／ドレインに接続されている。ト
ランジスタ４０３のゲートはインバータ４０９の出力に
接続され、そのインバータの入力は制御信号ＳＲＥＮを
受け取る。トランジスタ４０３の他方のソース／ドレイ
ンはＶss（０ボルト）または接地電位に接続されてい
る。
【００３０】自己リフレッシュ回路３０１に含まれてい
るトランジスタの第の２セットはトランジスタ４０４−
４０７からなる。ｐチャンネルトランジスタ４０４はＶ
ccに結合されたソース／ドレインと、インバータ４０９
からの信号ＳＲＥＮの相補出力を受け取るように結合さ
れたゲートと、ｐチャンネルトランジスタ４０５の第１
のソース／ドレインに接続された他のソース／ドレイン
とを備える。トランジスタ４０５のゲートは、行アドレ
スビットＢＩＴ０を受け取るように接続されている。ト
ランジスタ４０５の他方のソース／ドレインはｎチャン
ネルトランジスタ４０６の一方のソース／ドレインに接
続され、トランジスタ４０６のゲートも行アドレスビッ
トＢＩＴ０を受け取るように接続されている。トランジ
スタ４０６の他方のソース／ドレインはｎチャンネルト
ランジスタ４０７の第１のソース／ドレインに接続され
ている。トランジスタ４０７のゲートは制御信号ＳＲＥ
Ｎを受け取る。トランジスタ４０７の他方のソース／ド
レインはＶss（０ボルト）または接地電位に接続されて
いる。
るトランジスタの第の２セットはトランジスタ４０４−
４０７からなる。ｐチャンネルトランジスタ４０４はＶ
ccに結合されたソース／ドレインと、インバータ４０９
からの信号ＳＲＥＮの相補出力を受け取るように結合さ
れたゲートと、ｐチャンネルトランジスタ４０５の第１
のソース／ドレインに接続された他のソース／ドレイン
とを備える。トランジスタ４０５のゲートは、行アドレ
スビットＢＩＴ０を受け取るように接続されている。ト
ランジスタ４０５の他方のソース／ドレインはｎチャン
ネルトランジスタ４０６の一方のソース／ドレインに接
続され、トランジスタ４０６のゲートも行アドレスビッ
トＢＩＴ０を受け取るように接続されている。トランジ
スタ４０６の他方のソース／ドレインはｎチャンネルト
ランジスタ４０７の第１のソース／ドレインに接続され
ている。トランジスタ４０７のゲートは制御信号ＳＲＥ
Ｎを受け取る。トランジスタ４０７の他方のソース／ド
レインはＶss（０ボルト）または接地電位に接続されて
いる。
【００３１】リフレッシュ回路３０１は、信号ＳＲＥＮ
が起動的（高）であるときにＢＩＴ０の極性を反転する
ことによって行アドレスデコーダ２１０ｂ（バンク１）
に供給される行アドレスを変換する。ＳＲＥＮが高であ
り、さらにＢＩＴ０が高であると、トランジスタ４０６
および４０７は導通してＢＩＴＯＵＴを低に引き込む。
ＳＲＥＮが高であり、さらにＢＩＴ０が低であると、ト
ランジスタ４０４および４０５は導通して出力ＢＩＴＯ
ＵＴを約Ｖccまで引き上げる。
が起動的（高）であるときにＢＩＴ０の極性を反転する
ことによって行アドレスデコーダ２１０ｂ（バンク１）
に供給される行アドレスを変換する。ＳＲＥＮが高であ
り、さらにＢＩＴ０が高であると、トランジスタ４０６
および４０７は導通してＢＩＴＯＵＴを低に引き込む。
ＳＲＥＮが高であり、さらにＢＩＴ０が低であると、ト
ランジスタ４０４および４０５は導通して出力ＢＩＴＯ
ＵＴを約Ｖccまで引き上げる。
【００３２】メモリ２００がリフレッシュモードにない
場合には、ＳＲＥＮは低である。ＢＩＴ０がこのモード
において高であると、トランジスタ４００および４０１
は導通してＢＩＴＯＵＴをＶccまで引き上げる。ＢＩＴ
０が低であるときにはトランジスタ４０２および４０３
は導通して出力ＢＩＴＯＵＴを約０ボルトまで引き下げ
る。
場合には、ＳＲＥＮは低である。ＢＩＴ０がこのモード
において高であると、トランジスタ４００および４０１
は導通してＢＩＴＯＵＴをＶccまで引き上げる。ＢＩＴ
０が低であるときにはトランジスタ４０２および４０３
は導通して出力ＢＩＴＯＵＴを約０ボルトまで引き下げ
る。
【００３３】本願発明およびその利点を詳細に説明した
が、様々な取換え、置き換え及び変更を、特許請求の範
囲によって明確にした本願発明の意図及び範囲を逸脱す
ることなく行うことができる点を理解すべきである。
が、様々な取換え、置き換え及び変更を、特許請求の範
囲によって明確にした本願発明の意図及び範囲を逸脱す
ることなく行うことができる点を理解すべきである。
本願発明及びその利点のより完全な理解のために添付図
面に関連する以下の説明を参考として示す。
面に関連する以下の説明を参考として示す。
【図１】ページモードメモリアクセスを採用する典型的
なシステム、すなわち、グラフィック／ビデオ処理シス
テムの機能ブロック図である。
なシステム、すなわち、グラフィック／ビデオ処理シス
テムの機能ブロック図である。
【図２】本願発明の主体構成を利用する相対バンクメモ
リの機能ブロック図である。
リの機能ブロック図である。
【図３】図２に示すリフレッシュイネーブル回路のより
詳細な機能ブロック図である。
詳細な機能ブロック図である。
【図４】図３に示す自己リフレッシュ回路の電気概略図
である。
である。
１０４ フレームバッファ ２０１ａ バンク ２０１ｂ バンク ２０８ 行アドレスマルチプレクサ ２１１ 列アドレスマルチプレクサ ２１７ リフレッシュイネーブル回路
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G11C 11/406
Claims (15)
- 【請求項１】 メモリ回路であり、 行及び列に配置されたメモリセルの第１及び第２バンク
と、 行アドレスの偶数行アドレスに応答して作動し、前記第
１バンク内の前記行を選択する第１デコーダと、 行アドレスの奇数行アドレスに応答して作動し、前記第
２バンク内の前記行を選択する第２デコーダと、 前記メモリ回路へのアドレスポートで受け取った単一の
行アドレスに応答して前記行デコーダへ前記行アドレス
を出力する行アドレスカウンタであり、その出力される
行アドレスは、読み出し／書き込みモードにおいては、
最下位ビットがトグル変化する連続した行アドレスであ
り、リフレッシュモードにおいては、最下位ビットが常
に０の連続した行アドレスである行アドレスカウンタ
と、 前記アドレスカウンタを前記第２行デコーダに接続する
リフレッシュ回路であり、前記リフレッシュモードにお
いて、前記行アドレスカウンタから出力された前記行ア
ドレスの最下位ビットを反転させて第２行デコーダへ与
えるリフレッシュ回路とを備えるメモリ回路。 - 【請求項２】 請求項１のメモリ回路において、前記偶
数行アドレスの各々が複数のビットからなり、前記リフ
レッシュ回路が、リフレッシュイネーブル信号に応答し
て前記複数のビットの最下位ビットを反転する反転回路
と、この反転回路による遅延を模擬して、前記複数のビ
ットの他のビットを遅延させる回路とを備えるメモリ回
路。 - 【請求項３】 請求項２のメモリ回路において、前記反
転回路が、 第１電圧源に接続されたソースとリフレッシュイネーブ
ル信号を受け取るように接続されたゲートとを持つ第１
のタイプの第１トランジスタと、 この第１トランジスタのドレインに接続されたソースと
前記行回路からの反転された行アドレスビットを受け取
るように接続されたゲートとを持つ前記第１のタイプの
第２トランジスタと、 この第２トランジスタのドレインに接続されたソースと
前記反転された行アドレスビットを受け取るように接続
されたゲートとを持つ第２のタイプの第３トランジスタ
と、 この第３のトランジスタのドレインに接続されたソース
と、第２電圧源に接続されたドレインと、前記反転され
たリフレッシュイネーブル信号を受け取るように接続さ
れたゲートを持つ前記第２のタイプの第４トランジスタ
と、 前記第１電圧源に接続されたソースと前記反転されたリ
フレッシュイネーブル信号を受け取るように接続された
ゲートとを持つ前記第１のタイプの第５トランジスタ
と、 この第５トランジスタのドレインに接続されたソースと
前記アドレスビットを受け取るように接続されたゲート
とを持つ前記第１タイフの第６トランジスタと、 この第６トランジスタのドレインに接続されたソースと
前記アドレスビットを受け取るように接続されたゲート
とを持つ前記第２のタイプの第７トランジスタと、 この第７トランジスタのドレインに接続されたソース
と、前記第２電圧源に接続されたドレインと、前記リフ
レッシュイネーブル信号を受け取るように接続されたゲ
ートとを持つ前記第２のタイプの第８トランジスタとを
備え、前記第３トランジスタの前記ソースと前記第７ト
ランジスタの前記ソースとが前記リフレッシュ回路の出
力に接続されているメモリ回路。 - 【請求項４】 請求項３のメモリ回路において、前記第
１のタイプの前記トランジスタがＰチャンネル電界効果
トランジスタであり、前記第２のタイプの前記トランジ
スタがｎチャンネル電界効果トランジスタであるメモリ
回路。 - 【請求項５】 請求項１のメモリ回路において、 列アドレスに応答して各バンクの前記列を選択する列デ
コーダ回路であって、前記リフレッシュモードにおいて
は不能動化する列デコータ回路と、 クロック信号に応答して第１列アドレスから最後の列ア
ドレスまで増加させることによって前記行の各々ごとに
連続する前記列アドレスを発生する列アドレスカウンタ
と、 前記列アドレスバスから受け取った最初の列アドレスを
前記列デコーダに与え、その後、前記列アドレスカウン
タから与えられた少なくとも第１アドレスを与えるマル
チプレクサ回路とを更に備えるメモリ回路。 - 【請求項６】 請求項１のメモリ回路において、前記行
アドレス回路が、前記最後の列アドレスに応答する列内
の前記セルへのアクセスに続いて、第１行アドレスから
最後の行アドレスまで増加させることによって、連続す
る前記行アドレスを発生する行アドレスカウンタと、前
記行アドレスバスから受け取った最初の行アドレスを前
記行デコーダに与え、その後、前記行アドレスカウンタ
から与えられた少なくとも第１行アドレスを与えるマル
チプレクサ回路とを備えるメモリ回路。 - 【請求項７】 請求項６のメモリ回路において、前記行
アドレスカウンタが、前記リフレッシュモードにおいて
２つずつ増加を行うメモリ回路。 - 【請求項８】 メモリ回路であって、 行及び列に配置されたメモリセルの第１及び第２バンク
であって、前記行の各々がワードラインコンダクタと関
連し、前記列の各々がビットラインコンダクタと関連す
る第１及び第２バンクと、 前記第１バンクの前記ワードラインに接続されていて偶
数行アドレスに応答して前記第１バンク内の前記行を選
択する第１行デコーダと、 前記第２バンクの前記ワードラインに接続されていて奇
数行アドレスに応答して前記第２バンク内の前記行を選
択する第２デコーダと、 前記ビットラインに接続されていて読出し／書込みモー
ドの列アドレスに応答して前記バンクの少なくとも一方
の前記列を選択し、リフレッシュモードでは不能動化さ
れている列デコーダ回路と、 前記第１及び第２バンクの前記ビットラインに接続され
ていて、前記読出し／書込みモードにおいては選択され
た前記行に沿って前記セルをリフレッシュするセンス増
幅器回路と、 前記リフレッシュモードの間、前記ビットラインの全て
を予めチャージする回路と、 クロック信号に応答して第１列アドレスから最後の列ア
ドレスまで増加させることによって前記行の各々ごとに
連続する前記列アドレスを発生させる列アドレスカウン
タと、 列アドレスバスから受け取った最初のアドレスを前記列
デコーダに与え、その後前記列アドレスカウンタから受
け取った少なくとも第１列アドレスを与える列アドレス
マルチプレクサ回路と、 前記読み出し／書き込みモードにおいては、第１行アド
レスから最後の行アドレスまで１つずつ増加させて連続
する行アドレスを発生し、前記リフレッシュモードにお
いては、第１行アドレスから最後の行アドレスまで２つ
ずつ増加させて連続する偶数行アドレスを発生する行ア
ドレスカウンタと、 行アドレスバスから受け取った最初の行アドレスを前記
第１デコーダに与え、その後前記行アドレスカウンタか
ら受け取った少なくとも第１のアドレスを与える行アド
レスマルチプレクサと、 前記行マルチプレクサを前記第２行デコーダに接続する
リフレッシュ回路であって、前記リフレッシュモードに
おいて前記偶数行アドレスを前記奇数行アドレスに変換
するリフレッシュ回路とを備えるメモリ回路。 - 【請求項９】 請求項８のメモリ回路において、前記リ
フレッシュ回路が、リフレッシュ制御信号に応答して、
前記行アドレスカウンタによって前記第２の行デコーダ
に与えられた前記行アドレスの最下位ビットを反転する
ことができるメモリ回路。 - 【請求項１０】 請求項９のメモリ回路において、前記
リフレッシュ回路が、 第１電圧源に接続されたソースとリフレッシュイネーブ
ル信号を受け取るように接続されたゲートとを持つ第１
のｐチャンネルトランジスタと、 この第１のｐチャンネルトランジスタのドレインに接続
されたソースと前記行回路からの反転された前記選択さ
れた行アドレスビットを受け取るように接続されたゲー
トとを持つ第２のｐチャンネルトランジスタと、 この第２のｐチャンネルトランジスタのドレインに接続
されたソースと前記反転された行アドレスビットを受け
取るゲートとを持つ第１のｎチャンネルトランジスタ
と、 この第１のｎチャンネルトランジスタのドレインに接続
されたソースと、第２電圧源に接続されたドレインと、
反転された前記リフレッシュイネーブル信号を受け取る
ように接続されたゲートとを持つ前記第２のｎチャンネ
ルトランジスタと、 前記第１電圧源に接続されたソースと、前記反転された
リフレッシュイネーブル信号を受け取るように接続され
たゲートとを持つ第３のｐチャンネルトランジスタと、 この第３のｐチャンネルトランジスタのドレインに接続
されたソースと、前記アドレスビットを受け取るように
接続されたゲートとを持つ第４のｐチャンネルトランジ
スタと、 この第４のｐチャンネルトランジスタのドレインに接続
されたソースと前記アドレスビットを受け取るように接
続されたゲートとを持つ第３のｎチャンネルトランジス
タと、 この第３のｎチャンネルトランジスタのドレインに接続
されたソースと、前記第２電圧源に接続されたドレイン
と、前記リフレッシュイネーブル信号を受け取るように
接続されたゲートとを持つ第４のｎチャンネルトランジ
スタとを備え、 前記第１のｎチャンネルトランジスタの前記ソースと前
記第３のｎチャンネルトランジスタの前記ソースとが前
記リフレッシュ回路の出力に接続されているメモリ回
路。 - 【請求項１１】 請求項１０のメモリ回路において、前
記リフレッシュ回路が、前記第２デコーダに与えられた
前記行アドレスの各々の他のビットに、前記選択された
行アドレスビットにみられるのとほぼ同じ大きさの遅延
を与える遅延回路を更に備えるメモリ回路。 - 【請求項１２】 メモリ回路であり、 行及び列に配置されたメモリセルの第１及び第２バンク
であって、前記行の各々がワードラインコンダクタと関
連し、前記列の各々がビットラインコンダクタと関連す
る第１及び第２バンクと、 前記第１バンクの前記ワードラインに接続されていて偶
数行アドレスに応答して作動し、前記第１バンク内の前
記行を選択する第１行デコーダと、 前記第２バンクの前記ワードラインに接続されていて奇
数行アドレスに応答して作動し、前記第２バンク内の前
記行を選択する第２行デコーダと、 読み出し／書き込みモードにおいては、前記メモリ回路
へのアドレスポートで受け取った単一の行アドレスを１
つずつ増加させることによって連続する前記行アドレス
を出力し、リフレッシュモードにおいては、第１行アド
レスから２つずつ増加させることによって行リフレッシ
ュアドレスを出力する行アドレスカウンタと、 前記リフレッシュモードにおいて、前記行アドレスカウ
ンタから出力された前記行リフレッシュアドレスの最下
位ビットを反転させて第２行デコーダへ与えるリフレッ
シュ回路と、 選択した前記ワードラインと、プリチャージされた前記
ビットラインとの交点にあるセルをリフレッシュする回
路とを備えるメモリ回路。 - 【請求項１３】 請求項１１のメモリ回路において、前
記リフレッシュ回路が、 第１電圧源に接続されたソースと、リフレッシュイネー
ブル信号を受け取るように接続されたゲートとを持つ第
１のタイプの第１トランジスタと、 この第１トランジスタのドレインに接続されたソース
と、前記行回路からの反転された行アドレスビットを受
け取るように接続されたゲートとを持つ前記第１のタイ
プの第２トランジスタと、 この第２トランジスタのドレインに接続されたソース
と、前記反転された行アドレスビットを受け取るゲート
とを持つ第２のタイプの第３トランジスタと、 この第３のトランジスタのドレインに接続されたソース
と、第２電圧源に接続されたドレインと、前記反転され
たリフレッシュイネーブル信号を受け取るように接続さ
れたゲートを持つ前記第２のタイプの第４トランジスタ
と、 前記第１電圧源に接続されたソースと、前記反転された
リフレッシュイネーブル信号を受け取るように接続され
たゲートとを持つ前記第１のタイプの第５トランジスタ
と、 この第５トランジスタのドレインに接続されたソース
と、前記アドレスビットを受け取るように接続されたゲ
ートとを持つ前記第１のタイプの第６トランジスタと、 この第６トランジスタのドレインに接続されたソース
と、前記アドレスビットを受け取るように接続されたゲ
ートとを持つ前記第２のタイプの第７トランジスタと、 この第７トランジスタのドレインに接続されたソース
と、前記第２電圧源に接続されたドレインと、前記リフ
レッシュイネーブル信号を受け取るように接続されたゲ
ートとを持つ前記第２のタイプの第８トランジスタとを
備え、 前記第３トランジスタの前記ソースと、前記第７トラン
ジスタの前記ソースとが前記リフレッシュ回路の出力に
接続されているメモリ回路。 - 【請求項１４】 請求項１３のメモリ回路において、前
記第１のタイプの前記トランジスタがｐチャンネル電界
効果トランジスタであり、前記第２のタイプの前記トラ
ンジスタがｎチャンネル電界効果トランジスタであるメ
モリ回路。 - 【請求項１５】 請求項１１のメモリ回路において、 列アドレスに応答して各バンクの前記列を選択する列デ
コーダ回路であって、前記リフレッシュモードにおいて
は不能動化する列デコーダ回路と、 クロック信号に応答して第１列アドレスから最後の列ア
ドレスまで増加させることによって前記行の各々ごとに
連続する前記列アドレスを発生する列アドレスカウンタ
と、 前記列アドレスバスから受け取った最初の列アドレスを
前記列デコーダに与え、その後、前記列アドレスカウン
タから与えられた少なくとも第１列アドレスを与えるマ
ルチプレクサ回路とを更に備えるメモリ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/291,155 US5442588A (en) | 1994-08-16 | 1994-08-16 | Circuits and methods for refreshing a dual bank memory |
| US08/291,155 | 1994-08-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08190787A JPH08190787A (ja) | 1996-07-23 |
| JP3186534B2 true JP3186534B2 (ja) | 2001-07-11 |
Family
ID=23119101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22700895A Expired - Fee Related JP3186534B2 (ja) | 1994-08-16 | 1995-08-14 | 相対バンクメモリをリフレッシュする方法及び回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5442588A (ja) |
| EP (1) | EP0698887B1 (ja) |
| JP (1) | JP3186534B2 (ja) |
| KR (1) | KR0176739B1 (ja) |
| DE (1) | DE69517888T2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6301299B1 (en) * | 1994-10-28 | 2001-10-09 | Matsushita Electric Industrial Co., Ltd. | Memory controller for an ATSC video decoder |
| JP3647040B2 (ja) * | 1994-11-15 | 2005-05-11 | シラス ロジック，インコーポレイテッド | メモリ素子内の欠陥セルに対処する回路、システム、および方法 |
| EP0804785A2 (en) * | 1994-12-06 | 1997-11-05 | Cirrus Logic, Inc. | Circuits, systems and methods for controlling the display of blocks of data on a display screen |
| US5701143A (en) * | 1995-01-31 | 1997-12-23 | Cirrus Logic, Inc. | Circuits, systems and methods for improving row select speed in a row select memory device |
| US6108015A (en) * | 1995-11-02 | 2000-08-22 | Cirrus Logic, Inc. | Circuits, systems and methods for interfacing processing circuitry with a memory |
| US5617555A (en) * | 1995-11-30 | 1997-04-01 | Alliance Semiconductor Corporation | Burst random access memory employing sequenced banks of local tri-state drivers |
| JPH09204774A (ja) * | 1995-12-22 | 1997-08-05 | Hitachi Ltd | 半導体メモリ |
| US5748968A (en) * | 1996-01-05 | 1998-05-05 | Cirrus Logic, Inc. | Requesting device capable of canceling its memory access requests upon detecting other specific requesting devices simultaneously asserting access requests |
| US6504548B2 (en) * | 1998-09-18 | 2003-01-07 | Hitachi, Ltd. | Data processing apparatus having DRAM incorporated therein |
| US5881016A (en) * | 1997-06-13 | 1999-03-09 | Cirrus Logic, Inc. | Method and apparatus for optimizing power consumption and memory bandwidth in a video controller using SGRAM and SDRAM power reduction modes |
| US5856940A (en) * | 1997-08-15 | 1999-01-05 | Silicon Aquarius, Inc. | Low latency DRAM cell and method therefor |
| US6075744A (en) * | 1997-10-10 | 2000-06-13 | Rambus Inc. | Dram core refresh with reduced spike current |
| JP3247647B2 (ja) * | 1997-12-05 | 2002-01-21 | 株式会社東芝 | 半導体集積回路装置 |
| US6442667B1 (en) * | 1998-06-08 | 2002-08-27 | Texas Instruments Incorporated | Selectively powering X Y organized memory banks |
| US6222786B1 (en) | 1999-11-02 | 2001-04-24 | Silicon Aquarius, Inc. | Dynamic random access memory with write-without-restore and systems and methods using the same |
| JP3745185B2 (ja) | 2000-03-13 | 2006-02-15 | 沖電気工業株式会社 | ダイナミックランダムアクセスメモリ |
| US6445636B1 (en) * | 2000-08-17 | 2002-09-03 | Micron Technology, Inc. | Method and system for hiding refreshes in a dynamic random access memory |
| JP2002351430A (ja) * | 2001-05-30 | 2002-12-06 | Mitsubishi Electric Corp | 表示装置 |
| US7290117B2 (en) * | 2001-12-20 | 2007-10-30 | Hewlett-Packard Development Company, L.P. | Memory having increased data-transfer speed and related systems and methods |
| US6618314B1 (en) | 2002-03-04 | 2003-09-09 | Cypress Semiconductor Corp. | Method and architecture for reducing the power consumption for memory devices in refresh operations |
| US6922350B2 (en) * | 2002-09-27 | 2005-07-26 | Intel Corporation | Reducing the effect of write disturbs in polymer memories |
| US7129925B2 (en) * | 2003-04-24 | 2006-10-31 | Hewlett-Packard Development Company, L.P. | Dynamic self-refresh display memory |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5873096A (ja) * | 1981-10-27 | 1983-05-02 | Nec Corp | 半導体メモリ |
| JPH069114B2 (ja) * | 1983-06-24 | 1994-02-02 | 株式会社東芝 | 半導体メモリ |
| JPS6167154A (ja) * | 1984-09-11 | 1986-04-07 | Fujitsu Ltd | 半導体記憶装置 |
| JPS62241198A (ja) * | 1986-04-14 | 1987-10-21 | Hitachi Ltd | ダイナミツク型ｒａｍ |
| US5251177A (en) * | 1989-01-23 | 1993-10-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory device having an improved refresh operation |
| JPH02260195A (ja) * | 1989-03-30 | 1990-10-22 | Mitsubishi Electric Corp | リフレッシュコントロール回路 |
| US5280594A (en) * | 1990-07-25 | 1994-01-18 | Advanced Micro Devices, Inc. | Architecture for high speed contiguous sequential access memories |
| US5251178A (en) * | 1991-03-06 | 1993-10-05 | Childers Jimmie D | Low-power integrated circuit memory |
| JP2794138B2 (ja) * | 1991-08-13 | 1998-09-03 | 三菱電機株式会社 | 半導体記憶装置 |
| JPH05266657A (ja) * | 1992-03-23 | 1993-10-15 | Nec Corp | ダイナミック型半導体メモリ |
-
1994
- 1994-08-16 US US08/291,155 patent/US5442588A/en not_active Expired - Lifetime
-
1995
- 1995-08-10 EP EP95410085A patent/EP0698887B1/en not_active Expired - Lifetime
- 1995-08-10 DE DE69517888T patent/DE69517888T2/de not_active Expired - Fee Related
- 1995-08-14 KR KR1019950024964A patent/KR0176739B1/ko not_active IP Right Cessation
- 1995-08-14 JP JP22700895A patent/JP3186534B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR0176739B1 (ko) | 1999-05-15 |
| DE69517888D1 (de) | 2000-08-17 |
| EP0698887A1 (en) | 1996-02-28 |
| EP0698887B1 (en) | 2000-07-12 |
| US5442588A (en) | 1995-08-15 |
| KR960008551A (ko) | 1996-03-22 |
| DE69517888T2 (de) | 2001-01-18 |
| JPH08190787A (ja) | 1996-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3186534B2 (ja) | 相対バンクメモリをリフレッシュする方法及び回路 | |
| US5506810A (en) | Dual bank memory and systems using the same | |
| JP2897886B2 (ja) | ランダム・アクセス・メモリー装置 | |
| US5473566A (en) | Memory architecture and devices, systems and methods utilizing the same | |
| US5636174A (en) | Fast cycle time-low latency dynamic random access memories and systems and methods using the same | |
| USRE41565E1 (en) | Single chip frame buffer and graphics accelerator | |
| EP0562604B1 (en) | Semiconductor first-in first-out memory device | |
| US5687132A (en) | Multiple-bank memory architecture and systems and methods using the same | |
| US5912853A (en) | Precision sense amplifiers and memories, systems and methods using the same | |
| US5528551A (en) | Read/write memory with plural memory cell write capability at a selected row address | |
| US5341332A (en) | Semiconductor memory device capable of flash writing and method of flash writing | |
| KR970005411B1 (ko) | 선택적인 행 기입 능력을 가진 판독/기입 메모리 및 이러한 메모리에 테이타를 기입하는 방법 | |
| US5909401A (en) | Sensing circuitry with boolean logic | |
| KR19980701822A (ko) | 행 선택 메모리 장치에서 행 선택 속도를 향상시키기 위한회로, 시스템 및 방법 | |
| US5861767A (en) | Digital step generators and circuits, systems and methods using the same | |
| WO1998025270A9 (en) | Digital step generators and circuits, systems and methods using the same | |
| JPH02177192A (ja) | ダイナミック型半導体記憶装置 | |
| JPH0430119B2 (ja) | ||
| JPH01192085A (ja) | 半導体記憶装置 | |
| JPH03228287A (ja) | ダイナミック型半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |