JP3186355B2 - Manufacturing method of ceramic multilayer substrate - Google Patents
Manufacturing method of ceramic multilayer substrateInfo
- Publication number
- JP3186355B2 JP3186355B2 JP18521293A JP18521293A JP3186355B2 JP 3186355 B2 JP3186355 B2 JP 3186355B2 JP 18521293 A JP18521293 A JP 18521293A JP 18521293 A JP18521293 A JP 18521293A JP 3186355 B2 JP3186355 B2 JP 3186355B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- ceramic green
- green sheet
- ceramic
- multilayer substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、セラミック多層基板の
製造方法に関し、特に、配線パターンの形成及びバイア
ホール電極の形成工程が改良されたセラミック多層基板
の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a ceramic multilayer substrate, and more particularly to a method for manufacturing a ceramic multilayer substrate in which the steps of forming wiring patterns and forming via-hole electrodes are improved.
【０００２】[0002]
【従来の技術】セラミック多層基板は、セラミック焼結
体よりなる基板表面だけでなく、基板内の複数の高さ位
置に配線パターンを形成した構造を有し、これらの配線
パターンは、所定の回路を構成するためにバイアホール
電極により電気的に接続されている。2. Description of the Related Art A ceramic multilayer substrate has a structure in which wiring patterns are formed not only on a substrate surface made of a ceramic sintered body but also at a plurality of height positions in the substrate. Are electrically connected by via-hole electrodes.
【０００３】従来のセラミック多層基板の製造方法の一
例を説明する。まず、セラミックグリーンシート上の所
定の位置にバイアホールをパンチングにより形成する。
次に、上記バイアホール内に導電性材料を充填する。し
かる後、セラミックグリーンシートの一方主面に導電ペ
ーストをスクリーン印刷により印刷し、配線パターンを
形成する。上記のようなバイアホール電極及び／または
配線パターンの形成された複数枚のセラミックグリーン
シートを、所定の回路を構成するように積層し、厚み方
向に加圧した後、焼成する。An example of a conventional method for manufacturing a ceramic multilayer substrate will be described. First, via holes are formed at predetermined positions on a ceramic green sheet by punching.
Next, a conductive material is filled in the via hole. Thereafter, a conductive paste is printed on one main surface of the ceramic green sheet by screen printing to form a wiring pattern. A plurality of ceramic green sheets on which the via-hole electrodes and / or wiring patterns as described above are formed are stacked so as to form a predetermined circuit, and are pressed in the thickness direction and then fired.
【０００４】また、量産に際しては、複数枚の上記セラ
ミックグリーンシートを積層して得られた積層体を厚み
方向に加圧した後、この積層体を個々のセラミック多層
基板単位に切断し、しかる後、焼成されている。In mass production, a laminate obtained by laminating a plurality of the ceramic green sheets is pressed in the thickness direction, and the laminate is cut into individual ceramic multilayer substrates. Has been fired.
【０００５】[0005]
【発明が解決しようとする課題】従来のセラミック多層
基板の製造方法では、配線パターンの形成が導電ペース
トのスクリーン印刷により行われていた。従って、導電
ペーストの滲みやセラミックグリーンシート中のバイン
ダーによるセラミックグリーンシートの膨潤等により、
細い配線パターンを高密度に形成することが困難であ
り、１００μｍ幅以下のファインラインを有する配線パ
ターンの作製は現実には不可能に近かった。In the conventional method for manufacturing a ceramic multilayer substrate, a wiring pattern is formed by screen printing of a conductive paste. Therefore, due to bleeding of the conductive paste or swelling of the ceramic green sheet due to the binder in the ceramic green sheet,
It is difficult to form a fine wiring pattern at high density, and it is practically impossible to produce a wiring pattern having fine lines with a width of 100 μm or less.
【０００６】また、バイアホールへの導電性材料の充填
と、配線パターンの印刷とが別々の工程で行われていた
ため、並びに別材料を使用して行われていたため、セラ
ミック多層基板の製造に際してのコストが高くつき、か
つバイアホール電極と配線パターンとの電気的接続の信
頼性が充分でないことがあるという問題もあった。In addition, since the filling of the via hole with the conductive material and the printing of the wiring pattern are performed in separate steps and using different materials, the production of the ceramic multi-layer substrate is difficult. There is also a problem that the cost is high and the reliability of the electrical connection between the via-hole electrode and the wiring pattern is sometimes insufficient.
【０００７】本発明の目的は、ファインラインを有する
高密度の配線パターンであっても容易かつ確実に形成す
ることができ、かつセラミック多層基板を安価に製造し
得る方法を提供することにある。An object of the present invention is to provide a method capable of easily and reliably forming a high-density wiring pattern having fine lines, and capable of manufacturing a ceramic multilayer substrate at low cost.
【０００８】[0008]
【課題を解決するための手段】本発明は、支持フィルム
上にフォトリソグラフィーにより配線パターンを形成す
る工程と、前記配線パターンを、バイアホールの形成さ
れたセラミックグリーンシート上に熱転写する工程と、
前記セラミックグリーンシートのバイアホールにメッキ
により導電性材料を形成してバイアホール電極を形成す
る工程とを備える、セラミック多層基板の製造方法であ
る。The present invention comprises a step of forming a wiring pattern on a supporting film by photolithography, a step of thermally transferring the wiring pattern on a ceramic green sheet having via holes formed therein,
Forming a conductive material in the via hole of the ceramic green sheet by plating to form a via hole electrode.
【０００９】[0009]
【作用及び発明の効果】本発明のセラミック多層基板の
製造方法では、支持フィルム上にフォトリソグラフィー
により形成された配線パターンが、セラミックグリーン
シート上に熱転写される。フォトリソグラフィーによる
ため、配線パターンは高密度に形成することができる。
しかも、配線パターンを構成する金属材料中にバインダ
ーや溶剤が含有されていないため、滲み等も生じ難い。
従って、上記配線パターンは、非常に細い幅に形成する
ことができ、例えば２０μｍ幅のファインラインを有す
る配線パターンも形成可能となる。According to the method for manufacturing a ceramic multilayer substrate of the present invention, a wiring pattern formed on a supporting film by photolithography is thermally transferred onto a ceramic green sheet. Since photolithography is used, the wiring pattern can be formed at a high density.
Moreover, since the metal material constituting the wiring pattern does not contain a binder or a solvent, bleeding or the like hardly occurs.
Therefore, the wiring pattern can be formed with a very small width, and for example, a wiring pattern having fine lines with a width of 20 μm can be formed.
【００１０】また、バイアホール電極は、上記のように
して転写された配線パターンに連なるバイアホール中に
メッキにより形成される。従って、配線パターンに連な
ってバイアホール電極が形成されていくので、配線パタ
ーンとバイアホール電極の接続の信頼性も高められる。The via hole electrode is formed by plating in the via hole connected to the wiring pattern transferred as described above. Therefore, since the via-hole electrode is formed following the wiring pattern, the reliability of the connection between the wiring pattern and the via-hole electrode can be improved.
【００１１】また、フォトリソグラフィーにより形成さ
れる配線パターンは、比較的膜厚が薄いため、場合によ
っては該配線パターンの膜厚を増加させるように上記メ
ッキ工程を利用してもよい。すなわち、メッキによりバ
イアホール電極を形成する際に、配線パターン上にもメ
ッキにより金属膜を形成し、それによって配線パターン
の膜厚を調整してもよく、膜厚調整をバイアホール電極
の形成と同じ工程で行い得るので、コストダウンも図り
得る。Since the wiring pattern formed by photolithography has a relatively small thickness, the plating step may be used to increase the thickness of the wiring pattern in some cases. That is, when forming a via-hole electrode by plating, a metal film may also be formed by plating on the wiring pattern, thereby adjusting the film thickness of the wiring pattern. Since it can be performed in the same process, cost reduction can be achieved.
【００１２】さらに、上記配線パターンを形成する金属
と、バイアホール電極を形成するための金属とを同一材
料とすることにより、バイアホール電極と配線パターン
との接続の信頼性をより一層高めることも可能である。Further, the reliability of the connection between the via hole electrode and the wiring pattern can be further improved by using the same material for the metal forming the wiring pattern and the metal for forming the via hole electrode. It is possible.
【００１３】本発明では、熱転写によりセラミックグリ
ーンシート上に直接配線パターンが付与されるため、配
線パターンとセラミックグリーンシートとの間での反応
も生じ難く、従って、焼成工程におけるセラミックグリ
ーンシート中のバインダーの除去及びセラミックグリー
ンシートの焼成を確実に行い得る。In the present invention, since the wiring pattern is directly provided on the ceramic green sheet by thermal transfer, a reaction between the wiring pattern and the ceramic green sheet hardly occurs. And firing of the ceramic green sheet can be reliably performed.
【００１４】よって、本発明によれば、ファインライン
を有する配線パターンが高密度に形成されたセラミック
多層基板を容易かつ確実に製造することが可能となる。Thus, according to the present invention, it is possible to easily and reliably manufacture a ceramic multilayer substrate on which a wiring pattern having fine lines is formed at a high density.
【００１５】[0015]
【実施例の説明】以下、図面を参照しつつ実施例を説明
することにより、本発明を明らかにする。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be clarified by describing embodiments with reference to the drawings.
【００１６】まず、図１に示すように、支持フィルム１
上にドクターブレード法によりセラミックグリーンシー
ト２を成形する。支持フィルム１としては、例えばポリ
エチレンテレフタレートフィルムのように後述の熱転写
工程における温度で変形し難い適宜の合成樹脂フィルム
を用いることができる。セラミックグリーンシート２に
ついては、公知のドクターブレード法、金型を用いた方
法あるいはセラミックぺーストを塗布し硬化させる方法
等の任意の方法により形成することができる。First, as shown in FIG.
The ceramic green sheet 2 is formed thereon by a doctor blade method. As the support film 1, for example, an appropriate synthetic resin film that is unlikely to be deformed at a temperature in a heat transfer step described below, such as a polyethylene terephthalate film, can be used. The ceramic green sheet 2 can be formed by any method such as a known doctor blade method, a method using a mold, or a method of applying and curing a ceramic paste.
【００１７】次に、図２に示すように、例えばパンチン
グによりセラミックグリーンシート２にバイアホール３
を形成する。このパンチングに際しては、バイアホール
３が、支持フィルム１にも至るように該バイアホール３
を形成する。なお、バイアホール３の位置は、バイアホ
ール電極を形成すべき部分とすることが必要である。Next, as shown in FIG. 2, via holes 3 are formed in the ceramic green sheet 2 by, for example, punching.
To form At the time of this punching, the via holes 3 are moved so as to reach the support film 1.
To form The position of the via hole 3 needs to be a portion where the via hole electrode is to be formed.
【００１８】別途、図３に示すように、支持フィルム４
上に蒸着、スパッタリングもしくはメッキ等の薄膜形成
法により、Ｃｕよりなる金属膜５を形成する。例えば蒸
着法によりＣｕからなる金属膜５を形成する場合を例に
とると、約０．１μｍ程度の厚みの金属膜５を形成する
ことができる。Separately, as shown in FIG.
A metal film 5 made of Cu is formed thereon by a thin film forming method such as vapor deposition, sputtering or plating. For example, in the case where the metal film 5 made of Cu is formed by a vapor deposition method, the metal film 5 having a thickness of about 0.1 μm can be formed.
【００１９】なお、支持フィルム４については、支持フ
ィルム１と同様に、後述の熱転写工程において変形し難
い適宜の合成樹脂、例えばポリエチレンテレフタレート
からなるものを用いることができ、好ましくは、金属膜
５が形成される側の面を離型剤により処理しておくこと
が好ましい。The support film 4 can be made of an appropriate synthetic resin, such as polyethylene terephthalate, which is unlikely to be deformed in the thermal transfer step described later, as in the case of the support film 1. It is preferable that the surface on the side to be formed is treated with a release agent.
【００２０】次に、図４に示すように、フォトリソグラ
フィーにより、金属膜５をエッチングし、配線パターン
６を形成する。次に、図５に示すように、支持フィルム
１のセラミックグリーンシート２上に支持フィルム４に
支持された配線パターン６を重ね、熱転写する。熱転写
は、図５に示した積層体を厚み方向に５０ｋｇ／ｃｍ2
程度の圧力で加圧することにより、かつ７０℃程度の温
度で行われる。この場合、上記バイアホール３が臨む位
置に配線パターン６が形成されていることが必要であ
る。これは、後述のメッキ工程においてバイアホール３
内にバイアホール電極を形成する際に、配線パターン６
に連なるようにメッキを行うためである。Next, as shown in FIG. 4, the metal film 5 is etched by photolithography to form a wiring pattern 6. Next, as shown in FIG. 5, the wiring pattern 6 supported by the support film 4 is overlaid on the ceramic green sheet 2 of the support film 1 and thermally transferred. Thermal transfer, 50 kg / cm 2 to laminate in the thickness direction shown in FIG. 5
This is performed by pressurizing at a pressure of about 70 ° C. and at a temperature of about 70 ° C. In this case, it is necessary that the wiring pattern 6 is formed at a position facing the via hole 3. This is due to the fact that via holes 3
When forming a via-hole electrode in the wiring pattern 6
This is because plating is performed so as to be continuous with.
【００２１】なお、上記熱転写に際しての加えるべき圧
力を大きくし過ぎた場合には、セラミックグリーンシー
ト２が伸び好ましくない。従って、熱転写に際しての加
圧力は１００ｋｇ／ｃｍ2 未満とすることが望ましい。
また、熱転写温度が高くなり過ぎると、支持フィルム
１，４が伸びるため、使用する支持フィルム１，４の材
料に応じて上記温度を設定することが必要であり、ポリ
エチレンテレフタレートフィルムを用いた場合には１１
０℃未満とすることが望ましい。If the pressure to be applied during the thermal transfer is too high, the ceramic green sheet 2 undesirably stretches. Therefore, it is desirable that the pressure during the thermal transfer be less than 100 kg / cm 2 .
Further, if the thermal transfer temperature is too high, the support films 1 and 4 are stretched. Therefore, it is necessary to set the above temperature in accordance with the materials of the support films 1 and 4 to be used, and when a polyethylene terephthalate film is used. Is 11
Desirably, the temperature is lower than 0 ° C.
【００２２】次に、上記支持フィルム４を剥離し、配線
パターン６をセラミックグリーンシート２上に残す（図
６参照）。しかる後、Ｃｕを無電解メッキまたは電解メ
ッキにより付与し、図７に示すように、バイアホール３
内にバイアホール電極３Ａを好ましくは充填させて形成
する。この場合、配線パターン６がバイアホール３に臨
むように位置されていたため、配線パターン６に連なる
ようにＣｕがメッキされてバイアホール電極３Ａが形成
される。また、本実施例では、上記メッキに際し、配線
パターン６の上面にもメッキ層６ａが形成される。従っ
て、メッキ条件を選択することにより、メッキ層６ａを
付与することにより配線パターン６の膜厚を調整するこ
とができる。Next, the support film 4 is peeled off, and the wiring pattern 6 is left on the ceramic green sheet 2 (see FIG. 6). Thereafter, Cu is applied by electroless plating or electrolytic plating, and as shown in FIG.
Is preferably filled with a via-hole electrode 3A. In this case, since the wiring pattern 6 is located so as to face the via hole 3, Cu is plated so as to be continuous with the wiring pattern 6, and the via hole electrode 3A is formed. In this embodiment, a plating layer 6a is also formed on the upper surface of the wiring pattern 6 during the plating. Therefore, by selecting the plating conditions, the thickness of the wiring pattern 6 can be adjusted by providing the plating layer 6a.
【００２３】もっとも、図３，図４に示した工程におい
て、予め所望の厚みの配線パターン６を形成した場合に
は、例えばメッキ法により配線パターン６を支持フィル
ム４上に厚く形成した場合には、バイアホール電極３Ａ
の形成に必要なメッキ工程においては配線パターン６上
をレジスト等によりマスクし、メッキ層６ａが形成され
ないようにしてもよい。However, when the wiring pattern 6 having a desired thickness is formed in advance in the steps shown in FIGS. 3 and 4, for example, when the wiring pattern 6 is formed thick on the support film 4 by plating, , Via hole electrode 3A
In the plating step necessary for the formation of the substrate, the wiring pattern 6 may be masked with a resist or the like so that the plating layer 6a is not formed.
【００２４】なお、本実施例では、配線パターン６及び
メッキ層６ａがＣｕで構成されており、かつバイアホー
ル電極３ＡについてもＣｕで構成されている。従って、
同種金属で配線パターン６及びバイアホール電極３Ａが
形成されているため、両者の間の結合の信頼性も高めら
れている。In this embodiment, the wiring pattern 6 and the plating layer 6a are made of Cu, and the via hole electrode 3A is also made of Cu. Therefore,
Since the wiring pattern 6 and the via-hole electrode 3A are formed of the same kind of metal, the reliability of the connection between the two is also enhanced.
【００２５】次に、図８に示すように、セラミックグリ
ーンシート７上に、図７に示したセラミックグリーンシ
ート２を含む積層体を逆さまにして、メッキ層６ａ側か
ら重ね合わせる。Next, as shown in FIG. 8, the laminate including the ceramic green sheet 2 shown in FIG. 7 is turned upside down on the ceramic green sheet 7 and overlaid from the plating layer 6a side.
【００２６】しかる後、支持フィルム１を剥離すること
により、セラミックグリーンシート７上に、上記バイア
ホール電極３Ａ及び配線パターン６が形成されたセラミ
ックグリーンシート２を積層することができる（図
９）。この場合、積層に際しては５０ｋｇ／ｃｍ2 程度
の圧力を加え、７０℃程度の温度でプレスすることによ
り、セラミックグリーンシート２とセラミックグリーン
シート７とを密着させることができる。Thereafter, by peeling off the support film 1, the ceramic green sheet 2 on which the via-hole electrodes 3A and the wiring patterns 6 are formed can be laminated on the ceramic green sheet 7 (FIG. 9). In this case, the ceramic green sheet 2 and the ceramic green sheet 7 can be brought into close contact with each other by applying a pressure of about 50 kg / cm 2 and pressing at a temperature of about 70 ° C.
【００２７】次に、上述した工程を繰り返し、図８に示
したセラミックグリーンシート２上にセラミック多層基
板を構成するためのバイアホール電極や配線パターンの
形成された次のセラミックグリーンシートを順次積層し
ていくことにより、セラミック多層基板用積層体を得る
ことができる。Next, the above steps are repeated, and the next ceramic green sheet on which via-hole electrodes and wiring patterns for forming a ceramic multilayer substrate are formed is sequentially laminated on the ceramic green sheet 2 shown in FIG. By doing so, a laminate for a ceramic multilayer substrate can be obtained.
【００２８】なお、図９においては、セラミックグリー
ンシート２が積層されるセラミックグリーンシート７と
して、バイアホール電極や配線パターンの形成されてい
ないものを示したが、バイアホール電極や配線パターン
が適宜形成されたセラミックグリーンシート上にバイア
ホール電極３Ａなどが形成された最初のセラミックグリ
ーンシート２を積層してもよい。Although FIG. 9 shows the ceramic green sheet 7 on which the ceramic green sheets 2 are laminated without via-hole electrodes or wiring patterns, the via-hole electrodes or wiring patterns are appropriately formed. The first ceramic green sheet 2 on which the via-hole electrodes 3A and the like are formed may be laminated on the formed ceramic green sheet.
【００２９】上記のようにして得られた積層体を、厚み
方向に加圧した後、切断することにより個々のセラミッ
ク多層基板用の積層体を得ることができ、得られた個々
の積層体を焼成することにより、セラミック多層基板が
得られる。The laminate obtained as described above is pressed in the thickness direction and then cut to obtain laminates for individual ceramic multi-layer substrates. By firing, a ceramic multilayer substrate is obtained.
【００３０】このようにして得られたセラミック多層基
板の一例を図１０に略図的断面図で示す。セラミック多
層基板１０では、複数のセラミックグリーンシートが積
層されて得られた積層体を焼成することにより焼結基板
１１が構成されており、焼結基板１１内に上述した配線
パターン６が形成されている。また、３Ａはバイアホー
ル電極であり、前述した工程においてメッキ法により形
成されているものである。FIG. 10 is a schematic cross-sectional view showing an example of the ceramic multilayer substrate thus obtained. In the ceramic multilayer substrate 10, a sintered substrate 11 is configured by firing a laminate obtained by laminating a plurality of ceramic green sheets, and the above-described wiring pattern 6 is formed in the sintered substrate 11. I have. Reference numeral 3A denotes a via-hole electrode, which is formed by plating in the above-described process.
【図１】支持フィルム上にセラミックグリーンシートを
成形した状態を示す断面図。FIG. 1 is a sectional view showing a state in which a ceramic green sheet is formed on a support film.
【図２】バイアホールを形成した状態を示す断面図。FIG. 2 is a sectional view showing a state in which a via hole is formed.
【図３】支持フィルム上にＣｕよりなる金属膜を蒸着し
た状態を示す断面図。FIG. 3 is a sectional view showing a state in which a metal film made of Cu is deposited on a support film.
【図４】金属膜をフォトリソグラフィーによりエッチン
グし配線パターンを形成した状態を示す断面図。FIG. 4 is a cross-sectional view showing a state in which a metal film is etched by photolithography to form a wiring pattern.
【図５】図４に示した配線パターンを図２に示したセラ
ミックグリーンシート上に積層した状態を示す断面図。FIG. 5 is a sectional view showing a state in which the wiring pattern shown in FIG. 4 is laminated on the ceramic green sheet shown in FIG. 2;
【図６】図５に示した状態から支持フィルムを剥離し、
配線パターンをセラミックグリーンシートに熱転写した
状態を示す断面図。FIG. 6 peels the support film from the state shown in FIG. 5,
FIG. 4 is a cross-sectional view showing a state where a wiring pattern is thermally transferred to a ceramic green sheet.
【図７】メッキによりバイアホール電極及びメッキ層を
形成した状態を示す断面図。FIG. 7 is a sectional view showing a state where a via-hole electrode and a plating layer are formed by plating.
【図８】別途用意したセラミックグリーンシート上に図
７に示した積層体を積層した状態を示す断面図。FIG. 8 is a cross-sectional view showing a state where the laminate shown in FIG. 7 is laminated on a separately prepared ceramic green sheet.
【図９】図８に示した積層体から支持フィルムを剥離し
た状態を示す断面図。FIG. 9 is a cross-sectional view showing a state in which a support film is peeled off from the laminate shown in FIG.
【図１０】本実施例により得られたセラミック多層基板
の一例を示す略図的断面図。FIG. 10 is a schematic cross-sectional view showing an example of a ceramic multilayer substrate obtained according to the present embodiment.
１…支持フィルム ２…セラミックグリーンシート ３…バイアホール ３Ａ…バイアホール電極 ４…支持フィルム ５…金属膜 ６…配線パターン ６ａ…メッキ層 １０…セラミック多層基板 １１…セラミック焼結基板 REFERENCE SIGNS LIST 1 support film 2 ceramic green sheet 3 via hole 3 A via electrode 4 support film 5 metal film 6 wiring pattern 6 a plating layer 10 ceramic multilayer substrate 11 ceramic sintered substrate
フロントページの続き (56)参考文献 特開 平２−42797（ＪＰ，Ａ) 特開 平６−97658（ＪＰ，Ａ) 特開 昭56−155587（ＪＰ，Ａ) 特開 昭62−172796（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 3/46 H05K 3/20 Continuation of front page (56) References JP-A-2-42797 (JP, A) JP-A-6-97658 (JP, A) JP-A-56-155587 (JP, A) JP-A-62-172796 (JP) , A) (58) Field surveyed (Int. Cl. 7 , DB name) H05K 3/46 H05K 3/20
Claims (1)
により配線パターンを形成する工程と、 前記配線パターンを、バイアホールの形成されたセラミ
ックグリーンシート上に熱転写する工程と、 前記セラミックグリーンシートのバイアホールにメッキ
により導電性材料を形成してバイアホール電極を形成す
る工程とを備える、セラミック多層基板の製造方法。1. A step of forming a wiring pattern on a supporting film by photolithography, a step of thermally transferring the wiring pattern onto a ceramic green sheet having a via hole, and plating the via hole of the ceramic green sheet. Forming a via hole electrode by forming a conductive material according to the method described above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18521293A JP3186355B2 (en) | 1993-07-27 | 1993-07-27 | Manufacturing method of ceramic multilayer substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18521293A JP3186355B2 (en) | 1993-07-27 | 1993-07-27 | Manufacturing method of ceramic multilayer substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0745955A JPH0745955A (en) | 1995-02-14 |
| JP3186355B2 true JP3186355B2 (en) | 2001-07-11 |
Family
ID=16166839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18521293A Expired - Fee Related JP3186355B2 (en) | 1993-07-27 | 1993-07-27 | Manufacturing method of ceramic multilayer substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3186355B2 (en) |
-
1993
- 1993-07-27 JP JP18521293A patent/JP3186355B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0745955A (en) | 1995-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4528072A (en) | Process for manufacturing hollow multilayer printed wiring board | |
| JPS6317359B2 (en) | ||
| JPH0150119B2 (en) | ||
| JPH05198946A (en) | Manufacture of multilayer printed circuit board | |
| JP4576670B2 (en) | Manufacturing method of ceramic substrate | |
| WO2006033402A1 (en) | Method for manufacturing ceramic electronic component | |
| JPH0494186A (en) | Manufacture of multilayer circuit board | |
| JP3146872B2 (en) | Method of forming electrodes on ceramic green sheet and method of manufacturing multilayer ceramic electronic component | |
| JPH04314876A (en) | Thin metal film having superior transferability and production thereof | |
| US6488795B1 (en) | Multilayered ceramic substrate and method of producing the same | |
| US7186307B2 (en) | Method for manufacturing a ceramic multilayer circuit board | |
| JP3186355B2 (en) | Manufacturing method of ceramic multilayer substrate | |
| JP3705370B2 (en) | Manufacturing method of multilayer printed wiring board | |
| JPS63182886A (en) | Printed wiring board and manufacture of the same | |
| JP2003133743A (en) | Circuit board and its manufacturing method | |
| JP2000133943A (en) | Manufacture of multilayered board | |
| JPH0590762A (en) | Manufacture of multilayer printed wiring board | |
| JP3140859B2 (en) | Method for manufacturing multilayer wiring board | |
| JP3225451B2 (en) | Manufacturing method of laminated printed circuit board | |
| JPH0645758A (en) | Multilayer ceramic board and manufacture thereof | |
| JPH07111386A (en) | Multilayer interconnection substrate and its manufacturing method | |
| JP4426035B2 (en) | Multilayer wiring board and manufacturing method thereof | |
| JP3316944B2 (en) | Method of laminating multilayer ceramic substrate | |
| JP2003347708A (en) | Transfer method of electrode pattern and manufacturing method of hybrid electronic component | |
| JPH0722752A (en) | Multilayer ceramic substrate and its manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |