JP3183063B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3183063B2
JP3183063B2 JP26712494A JP26712494A JP3183063B2 JP 3183063 B2 JP3183063 B2 JP 3183063B2 JP 26712494 A JP26712494 A JP 26712494A JP 26712494 A JP26712494 A JP 26712494A JP 3183063 B2 JP3183063 B2 JP 3183063B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
integrated circuit
terminal
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26712494A
Other languages
English (en)
Other versions
JPH08130282A (ja
Inventor
徳幸 逸見
喜和 高宮
保 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP26712494A priority Critical patent/JP3183063B2/ja
Publication of JPH08130282A publication Critical patent/JPH08130282A/ja
Application granted granted Critical
Publication of JP3183063B2 publication Critical patent/JP3183063B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3405—Edge mounted components, e.g. terminals

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、混成集積回路（ハイブ
リッドＩＣ）等の表面実装形の半導体装置に関し、特
に、集積回路基板を樹脂パッケージで封止して成る半導
体装置に関する。
【０００２】
【従来の技術】従来、混成集積回路（ハイブリッドＩ
Ｃ）のＱＦＰ（Quad Flat Package)パッケージ等による
表面実装構造は、図１０に示す如く、半導体チップ１や
コンデンサ２等の各種電子部品を搭載した混成集積回路
の部品搭載基板（厚膜セラミック基板）３を基板保持用
の吊りリード４のアイランド（ダイパッド部）に載せて
位置決めした後、リードフレームのインナーリード（リ
ード端子）５の先端部と基板上に形成された膜配線のラ
ンド部とを金線６でボンディングを行い、トランスファ
ーモールドにより樹脂パッケージ（外囲器）７で封止し
た構造を有している。半導体チップ１と基板３の膜配線
のランド部との間も金線６でボンディングされている。
このような混成集積回路基板の樹脂パッケージの表面実
装構造にあっては、インナーリード５と基板３との電気
的接続は金線６で達成されるようになっているため、そ
のワイヤーボンディング工程前に基板３を基板保持用の
吊りリード４のアイランド上で機械的接続を行う必要が
ある。このため、吊りリード４が別部品として必須とな
ることから、樹脂パッケージの外形寸法が吊りリード４
の外形寸法に依存する場合があり、半導体装置のサイズ
小型化の障害になっていた。また、電気的接続工程（ワ
イヤーボンディング工程）以前に機械的接続工程（基板
３の吊りリード４への搭載）を別工程で行う必要がある
ため、工程数の削減が難しく、製造コスト高を招いてい
た。
【０００３】上述の表面実装構造に対して、吊りリード
４を用いずに、図１１に示す如く、混成集積回路の基板
３を樹脂パッケージ７で封止した表面実装構造を採用す
ることができる。各インナーリード５の先端部５ａは基
板３の縁部に形成されたランド部３ａに合わせて半田等
で固着接続されている。
【０００４】
【発明が解決しようとする課題】しかしながら、インナ
ーリード５の先端部５ａを基板３のランド部３ａに半田
接続した後、トランスファーモールドにより樹脂パッケ
ージ７で基板３及びリード５を封止した表面実装構造で
は、次のような問題点がある。
【０００５】 樹脂パッケージの外形寸法を縮小化す
る下では、リード端子５の幅寸法やリード間ピッチが縮
小化するため、半田の固着代が狭くなり、リード端子５
の固着強度（半田付け強度）が弱くなる。また、リード
間ピッチが狭いため、半田ブリッジが多発し、歩留まり
の低下を招いている。
【０００６】 樹脂モールドの意義は基板の封止性と
リードの抜け止め保持にあるが、昨今では後者のリード
の抜け止め保持に力点が移りつつあり、トランスファー
モールド後は、リード端子５の先端部５ａでの半田等の
固着力よりリード端子５の樹脂材の着き回りによる抜け
止め耐力の方が強くなくてはならない。しかし、リード
端子５の幅寸法が縮小化していくと、樹脂材との着き回
り部分が減少するので、リード端子の抜け止め耐力が減
少するという問題点があった。
【０００７】上記問題点に鑑み、集積回路基板上に形成
された配線のランド部とリード端子の先端部とを半田等
で固着して導電接続し、樹脂モールドで封止して成る半
導体装置において、本発明の第１の課題は、封止される
集積回路基板のランド部とリード端子の先端部との半田
等による固着力を高めることにより、リード端子の接続
強度を向上させることにあり、本発明の第２の課題は、
樹脂パッケージの樹脂着き回りを良くしてリード端子の
抜け止め耐力を増すことにより、リード端子の接続強度
を向上させることにある。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、集積回路基板上に形成された配線のラン
ド部とリード端子の先端部とを半田等で固着して導電接
続し、樹脂モールドで封止して成る半導体装置におい
て、隣接する２以上のリード端子同士はそれらの柄部の
先端部で相互に連結した共用固着片を有し、上記集積回
路基板には前記共用固着片の合わせ代より幅広い幅広ラ
ンド部が形成されており、上記リード端子同士は上記共
用固着片が上記集積回路基板の縁部裏面を受けて支持す
る基板吊り部となるパッドダウン形であることを特徴と
する。ここで、リード端子同士の柄部の屈曲部内側には
鉤形部が形成されていることが望ましい。上記リード端
子の群には上記集積回路基板の側面に当接する突き当て
部を有する位置決め用非連結のリード端子を含む。
【０００９】
【００１０】
【作用】先ず、本発明の第１の手段は、隣接したリード
同士が同電位である部位においては適用され、隣接する
２以上のリード端子同士はそれらの柄部の先端部に相互
に連結した共用固着片を有しており、且つ、集積回路基
板にはその共用固着片の合わせ代より幅広い幅広ランド
部が形成されている。このため、隣接のリード端子の先
端部を個別的に固着する場合に比し、共用固着片で固着
する方がリード端子の先端部間にも固着代が生じること
になるので、固着強度を高めることができる。この結
果、リード端子の接続強度が向上する。これにより、リ
ード間ピッチを広くして半田ブリッジの発生を抑制する
ことができる。
【００１１】また、リード端子同士は共用固着片が集積
回路基板の縁部裏面を受けて支持する基板吊り部となる
パッドダウン形であるため、リード端子同士の立ち上が
り柄部間に樹脂モールドが入って着き回りするので、樹
脂モールドとリード端子同士とが互いに強固に鎖交状態
となり、リード端子の樹脂モールドに対する抜け止め耐
力を増強できる。従って 、 半田固着強度を高めることが
できる同時に、樹脂モールドに対する抜け止め耐力をも
増強できる。
【００１２】
【００１３】
【実施例】以下、図面に基づいて本発明の実施例を詳細
に説明する。
【００１４】図１は本発明の実施例に係る半導体装置を
示す平面図、図２は同半導体装置の底面図、図３は図１
のＡ−Ａ′線に沿って切断した状態を示す切断矢視図で
ある。
【００１５】本例の半導体装置の基本的な構成は、矩形
の混成集積回路基板１０と、これに接続するアルミニウ
ム製のリードフレーム（タイバーを図示せず）２０と、
パワー電子部品を専用的に搭載する４枚独立のリードフ
レーム３１〜３４と、これらを封止するためのトランス
ファーモールドにより成形した表面実装形の樹脂パッケ
ージ（ＱＦＰ）４０とから成る。混成集積回路基板１０
はセラミック集積回路基板で、表面側に抵抗器Ｒ１，Ｒ
３〜Ｒ５，Ｒ７，Ｒ８，コンデンサＣ１〜Ｃ９、ダイオ
ードＤ２，Ｄ３を搭載すると共に、裏面側に抵抗器Ｒ
２，Ｒ６，Ｒ９，制御用半導体集積回路（ＩＣ１）チッ
プ（フリップ・チップ）１５を搭載しており、厚膜配線
（図示せず）が表裏に形成されている。Ｗ１はダイオー
ドＤ２のアノードとボンディングパッドＰ５とを接続す
るアルミニウム製のボンディングワイア、Ｗ２はダイオ
ードＤ３のアノードとボンディングパッドＰ７とを接続
するアルミニウム製のボンディングワイアである。な
お、混成集積回路基板１０上に半導体ＩＣチップを搭載
し、これと基板上の配線とをワイアボンディングしても
良い。
【００１６】この矩形の混成集積回路基板１０に対して
はその三辺にＱＦＰ用リードフレーム２０の多数のイン
ナーリード（リード端子）２２，２２′，２３，２
３′，２４，２５の先端部が臨んでいる。数種類のリー
ド端子２２，２２′，２３，２３′，２５は図３に示す
如く先端部側を下方に屈曲してから上方に戻して屈曲さ
せたスプーン状の屈曲部（パッドダウン形）となってい
る。そのうちリード端子２２，２２′，２３，２３′の
先端部は回路基板１０の縁部裏面のランド部ａ，ｂ，ｃ
を受けて基板１０を支持する基板吊り部２２ａ，２２′
ａ，２３ａ，２３′ａとなっている。基板吊り部２２
ａ，２２′ａ，２３ａ，２３′ａを半田又は導電性接着
剤で固着し、電気的接続と同時に機械的接続が達成され
ている。このため、基板保持用の吊りリードが不要とな
っている。従って、半導体装置の外形寸法を制限する吊
りリードが無くなっているので、小型パッケージの半導
体装置を実現できる。
【００１７】ここで、回路基板１０の縁部裏面のうち隣
接したリード同士が同電位である部位においては、図５
に示す如く、特殊形状のリード端子２３が用いられてい
る。
【００１８】このリード端子２３は隣接する２本のリー
ド部（柄部）２３ｂ，２３ｂを持ち、両者先端部に相互
に連結した共用固着片２３ａを有している。これに対
し、回路基板１０の縁部裏面には共用固着片２３ａの合
わせ代より幅広い幅広ランド部ｂが形成されている。通
常のリード端子２２は先端部まで一様幅の１本のリード
部を有しているが、上記リード端子２３は先端部にリー
ド部２３ｂの幅の和以上の幅寸法を持つ共用固着片２３
ａを有しているため、隣接のリード端子２２の先端部を
個別的に半田付けする場合に比し、共用固着片２３ａで
半田付けする方が固着代が広くなっているので、固着強
度を高めることができる。この結果、リード端子の接続
強度が向上する。また、リード間ピッチを広くすること
ができるので、半田ブリッジの発生率を減少させること
ができる。ここで、リード端子２３の２本のリード部
（柄部）２３ｂ，２３ｂの屈曲部内側には鉤形部２３ｃ
が形成されている。この鉤形部２３ｃも図１及び図２に
示すように樹脂パッケージ４０内に樹脂封止されている
ため、投錨効果が発揮し、リード端子の接続強度が増し
ている。
【００１９】本例における１本リードの典型的なリード
端子２２は一様幅となっているが、図６（ａ）に示す如
く、屈曲部において両側又は片側に鉤状部２２ｃを持つ
リード端子２６でも良い。この鉤状部２２ｃがあり、先
端部２６ａが幅広状（根太状）になっていると、投錨効
果が発揮でき、リード端子の樹脂モールド材に対する抜
け止め耐力が向上し、リード端子の接続強度が増してい
る。また、図６（ｂ）に示すリード端子２７は先端部２
７ａ側に鉤状部２７ｃが形成されており、先端部２７ａ
は矩形状片となっている。更に、図７（ａ）に示すリー
ド端子２８の先端部２８ａは錨状片となっており、図７
（ａ）に示すリード端子２９の先端部２９ａは円板状片
となっている。
【００２０】本例においては、リード端子２２とは形状
を異にした１本のリード部を持つリード端子２２′が存
在する。リード端子２２′の基板吊り部としての先端部
２２′ａはＬ形状で、リード部の幅の以上の幅寸法にな
っている。これに対し、回路基板１０の縁部裏面には先
端部２２′ａの合わせ代より幅広い幅広ランド部ｂが形
成されている。
【００２１】また、リード端子２３′はリード端子２３
と同様に２本のリード部を有するものの、その先端部に
は共用固着片２３ａよりも幅広いＬ形状の共用固着片２
３′ａを有している。これに対し、回路基板１０の縁部
裏面には共用固着片２３′ａの合わせ代より広い幅広ラ
ンド部ｃが形成されている。
【００２２】リードフレーム２０の複数の非連結リード
（ＮＣピン）のうちリード端子２４は位置決め用非連結
リード端子で、図８，図９（ａ）に示す如く、回路基板
１０の側面に当接する突き当て部２４ａを有している。
本例における位置決め用非連結リード２４の突き当て部
２４ａはリード端面となっている。この突き当て部２４
ａは図６に示すように樹脂パッケージ４０との投錨効果
を持たせるために平面的にＴ字形となっている。なお、
図９（ｂ）に示す如く、リード先端部を下方に折り曲げ
た先端折曲部２４ｂとしても良い。先端折曲部２４ｂで
は基板側面との突き当たりの合わせ代を広げることがで
きる。ただ、折り曲げ加工等ではスプリングバック等に
より位置決めの精度が出し難い場合があるので、突き当
て部２４ａのようにリード端面のままの方がむしろ位置
決め精度を高くすることができる。
【００２３】なお、非連結リード（ＮＣピン）のうちリ
ード端子２５の先端部は平面的にＴ字形となっている。
これは投錨効果を持たせ抜け止め耐力を確保するためで
ある。
【００２４】次に、パワー電子部品を搭載する４枚のリ
ードフレーム３１〜３４について説明する。アルミニウ
ム製の４枚のリードフレーム３１〜３４は、集積回路基
板１０の隣接領域で樹脂シールパッケージ４０の一方の
短辺側に位置している。リードフレーム３１〜３４は、
それぞれ電子部品等を搭載するための平坦状の幅広部
（部品搭載部）３１ｂ〜３４ｂと、これより分岐して連
結した多数のパッドダウン形のリード端子３１ｃ〜３４
ｃとから成る。リードフレーム３１の幅広部３１ｂは矩
形状で、集積回路基板１０のコーナ縁部において片側傾
斜辺の部分が半田又は導電性接着剤（固着部位）３１ａ
を以て固着されており、幅広部３１ｂからはパッケージ
長辺側に４本のリード端子３１ｃが分岐して延出してい
る。パッケージ長辺側近傍の幅広部３１ｂ上にはシャン
ト抵抗Ｒ１のチップ抵抗器の一方の端子面が半田又は導
電性接着剤で固着されている。リードフレーム３２の幅
広部３２ｂは平面凸形状で、集積回路基板１０の辺縁部
において先端辺の部分が半田又は導電性接着剤（固着部
位）３２ａを以て固着されており、幅広部３２ｂの基部
からはパッケージ短辺側に４本のリード端子３２ｃが分
岐して延出している。
【００２５】これら４本のリード端子３２ｃの左側リー
ド端子からその最外左側にリード端子３２ｃ′が分岐し
ている。幅広部３２ｂ上にはパワーＭＯＳトランジスタ
・チップＱ１が搭載され、そのドレイン端子面が半田又
は導電性接着剤で固着されている。パワーＭＯＳトラン
ジスタ・チップＱ１の上面にはゲート端子面Ｇ及びソー
ス端子面Ｓが形成されており、ゲート端子面Ｇと集積回
路基板１０上に形成されたボンディングパッドＰ４とが
アルミニウム製のボンディングワイアＷ３で接続されて
いる。また、そのソース端子面Ｓと後述するリードフレ
ーム３３の幅広部３３ｂ上に形成されたボンディングパ
ッドＰ６とがアルミニウム製のボンディングワイアＷ４
で接続されている。リードフレーム３３の幅広部３３ｂ
は平面略Ｌ字形状で、集積回路基板１０の辺縁部におい
て先端辺の部分が半田又は導電性接着剤（固着部位）３
３ａを以て固着されており、幅広部３３ｂの基部からは
パッケージ短辺側に６本のリード端子３３ｃが分岐して
延出している。幅広部３３ｂ上の先端部側には前述のボ
ンディングパッドＰ６が形成されていると共に、比較的
小規模のＭＯＳトランジスタ・チップＱ３が搭載され、
そのドレイン端子面が半田又は導電性接着剤で固着され
ている。ＭＯＳトランジスタ・チップＱ３の上面にはゲ
ート端子面Ｇ及びソース端子面Ｓが形成されており、ゲ
ート端子面Ｇと集積回路基板１０上に形成されたボンデ
ィングパッドＰ２とがアルミニウム製のボンディングワ
イアＷ５で接続されている。また、そのソース端子面Ｓ
と集積回路基板１０上に形成されたボンディングパッド
Ｐ１とがアルミニウム製のボンディングワイアＷ６で接
続されている。幅広部３３ｂの基部上には、パワーＭＯ
Ｓトランジスタ・チップＱ２が搭載され、そのドレイン
端子面が半田又は導電性接着剤で固着されている。パワ
ーＭＯＳトランジスタ・チップＱ２の上面にはゲート端
子面Ｇ及びソース端子面Ｓが形成されており、ゲート端
子面Ｇと集積回路基板１０上に形成されたボンディング
パッドＰ３とがアルミニウム製のボンディングワイアＷ
７で接続されている。また、そのソース端子面Ｓと後述
するリードフレーム３４の幅広部３４ｂ上に形成された
ボンディングパッドＰ８とがアルミニウム製のボンディ
ングワイアＷ８で接続されている。リードフレーム３３
の幅広部３３ｂの基部にはダイオード・チップＤ１が搭
載され、そのカソード端子面が半田又は導電性接着剤で
固着されている。ダイオード・チップＤ１の上面に形成
されたアノード端子面Ａと後述するリードフレーム３４
の幅広部３４ｂ上に形成されたボンディングパッドＰ８
とがアルミニウム製のボンディングワイアＷ９で接続さ
れている。リードフレーム３４の幅広部３４ｂは矩形状
で、集積回路基板１０の他方のコーナ縁部において曲線
辺の部分が半田又は導電性接着剤（固着部位）３４ａを
以て固着されており、幅広部３４ｂからは他方のパッケ
ージ長辺側に５本のリード端子３４ｃが櫛歯状に分岐し
て延出している。幅広部３４ｂ上にはボンディングパッ
ドＰ８のみが形成され、前述したように、このボンディ
ングパッドＰ８にはボンディングワイアＷ８，Ｗ９が接
続されている。なお、リードフレーム３１〜３４の裏面
側にはセラミック板（メタライズ板）５０が裏打ちされ
ている。
【００２６】図４はパワー電子部品を搭載する４枚のリ
ードフレーム３１〜３４の領域における回路構成を説明
する模式的回路図である。図４中の矢印は電子部品から
の発熱の熱伝導の方向を示す。シャント抵抗Ｒ１は大き
な電流が流れることで電圧降下を検出するためのチップ
抵抗器となっており、一方の端子面がリードフレーム３
１の幅広部３１ｂ上に導電固着されていると共に他方の
端子面がリードフレーム３２の幅広部３１ｂの先端部側
に導電固着されている。シャント抵抗Ｒ１の発熱量が大
きくても、２枚のリードフレーム３１，３２に熱伝導
し、幅広部３１ｂ，３２ｂを介して放熱フィンとしての
多数のリード端子３１ｃ，３２ｃから樹脂シールパッケ
ージ４０の外に放熱されるようになっている。特に、リ
ードフレーム３１の幅広部３１ｂは樹脂パッケージの輪
郭の近傍にあるため、リードフレーム３２による放熱よ
りもリードフレーム３１による放熱の方が優性である。
リードフレーム３２上ではパワーＭＯＳトランジスタ・
チップＱ１による発熱量はシャント抵抗Ｒ１のそれに比
し相当なものである。このためパワーＭＯＳトランジス
タ・チップＱ１は幅広部３２ｂの基部すなわちリード端
子３２ｃ側に搭載して、熱を外部へ低い熱伝導抵抗で速
やかに放熱するようにしており、逆に平面凸形状の先端
部は先細状にして熱伝導抵抗を高め、チップＱ１からの
熱が先端部側に波及し難くしている。チップＱ１とシャ
ント抵抗Ｒ１との間は積極的に括れ状にしても良いが、
レイアウト等が許せば、それぞれ別のリードフレームに
搭載する方が良い。ここで、パワーＭＯＳトランジスタ
・チップＱ１の発熱は、制御端子としてのゲート端子面
Ｇでは問題にならず、ドレイン端子面とソース端子面Ｓ
で問題となるため、ドレイン端子面にリードフレーム３
２を導電固着すると共に、ソース端子面Ｓでは熱伝導性
の良いアルミニウム製のボンディングワイアＷ４をボン
ディングし、その他端をリードフレーム３３のボンディ
ングパッドＰ６にボンディングしてある。ソース端子面
Ｓでの発熱はボンディングワイアＷ４を介してリードフ
レーム３３に伝導する。リードフレーム３３の幅広部３
３ｃ上ではパワーＭＯＳトランジスタ・チップＱ２のド
レイン端子面とソース端子面Ｓ及びダイオード・チップ
Ｄ１のカソード端子面とアノード端子面Ａでの発熱が問
題である。トランジスタ・チップＱ２及びダイオード・
チップＤ１はリード端子３３ｃ寄りに位置しているの
で、ドレイン端子面及びカソード端子面の熱は外部へ低
い熱伝導抵抗で速やかに放熱する。トランジスタ・チッ
プＱ２のソース端子面Ｓでの発熱はボンディングワイア
Ｗ８を介してリードフレーム３４に伝導し、ダイオード
・チップＤ１のアノード端子面Ａでの発熱はボンディン
グワイアＷ９を介してリードフレーム３４に伝導する。
リードフレーム３４は電子部品を搭載せず、単にボンデ
ィングパッドＰ８が形成され、その上に２本のボンディ
ングワイアＷ８，９がボンディングされているだけであ
る。同電位の給電作用と放熱作用を果たしている。事情
が許せば、ボンディングパッドＰ８とアノード端子面Ａ
又はソース端子面Ｓとの間で２本以上のボンディングワ
イアをボンディングしても良い。
【００２７】このように、リードフレーム３１〜３４の
幅広部３１ｂ〜３４ｂにシャント抵抗Ｒ１，パワーＭＯ
Ｓトランジスタ・チップＱ１，Ｑ２，ダイオード・チッ
プＤ１が導電固着されており、且つ、その固着端子面に
対する反対極性の端子面（ソース端子面Ｓ，アノード端
子面Ａ）も熱伝導性に富むアルミニウムのボンディング
ワイアＷ４，Ｗ８，Ｗ９は他のリードフレームに接続し
ている。パワー電子部品の熱発生部はすべてリードフレ
ームやボンディングワイアを介して集積回路基板１０を
経由せずに放熱フィンとしての多数のリード端子３１ｃ
〜３４ｃへ伝導し、そこから樹脂パッケージ外へ放熱さ
れるようになっている。表面実装形の樹脂シールパッケ
ージ４０で封止された状態でも、パワー電子部品から発
生する熱は幅広部３１ｂ〜３４ｂから外部に露出するリ
ード端子３１〜３４ｃへ良く熱伝導するので、放熱特性
が良好となる。
【００２８】リードフレーム３１〜３４の幅広部３１ｂ
〜３４ｂは集積回路基板１０の縁部裏面３１ａ〜３４ａ
で固着されているが、この固着部位は一部の重なりであ
るから、幅広部３１ｂ〜３４ｂから集積回路基板１０へ
の熱の伝導は問題とならない。集積回路基板１０に直接
パワー電子部品を搭載する場合に比して、集積回路基板
１０の電子部品への熱的影響を頗る軽減できる。
【００２９】リードフレーム３１〜３４にチップ抵抗
器，トランジスタ・チップＱ１，Ｑ２，ダイオード・チ
ップＤ１が導電固着されているので、集積回路基板の印
刷配線等に比して配線インピーダンスが遙に低い。特
に、シャント抵抗Ｒ１に関する配線部の電圧ドロップを
低減できる。
【００３０】リードフレーム３１〜３４と集積回路基板
１０とは固着部位３１ａ〜３４ａにおいて固着され、一
体化されている。このため、パッド部分のブレ等を抑え
ることができるので、ワイアボンディング工程では超音
波ボンディングを用いることができる。また、樹脂成形
時での位置決めが容易である。本例ではリードフレーム
３１〜３４の板厚は0.25mm、ボンディングワイヤの太さ
は0.25mmであるため、超音波ボンディング工程ではボン
ディング性が安定しないことを考慮して裏打ち部材とし
てセラミック板５０を固着してある。
【００３１】シャント抵抗Ｒ１が跨がって搭載されるリ
ードフレーム３１，３２はリード端子配列辺同士が直交
関係になっている。また、チップＱ２が搭載されるリー
ドフレーム３３と、そのソース端子面Ｓがボンディング
ワイアＷ８を介して接続されたリードフレーム３４はリ
ード端子配列辺同士が直交関係になっている。このよう
に隣接するリードフレーム同士を直交方向に配向した場
合、平坦性が高くなり、歩留まりの向上に資する。
【００３２】本例においては、幅広部３１ｂ〜３４ｂか
ら多数のリード端子３１ｃ〜３４ｃが分岐させてある。
集積回路基板１０側のリード端子２２を半田付けで基板
に接続するような場合、半田溶融の際、瞬間的に微小な
リードの浮き上がりが生じるが、これとバランスさせて
同様な浮き上がりをもたせるため、リード端子２２と同
等なリード端子３１ｃ〜３４ｃにしてあり、半田接続の
信頼性を高めるようにしている。勿論、櫛歯状に多数の
リード端子３１ｃ〜３４ｃが半田接続されると、リード
の厚みの側面も電気的且つ機械的に接続されるので、放
熱特性や配線インピーダンスの低減が一層顕著になる。
ここで、本例においては多数のリード端子３１ｃ〜３４
ｃの分岐位置が樹脂シールパッケージ４０の輪郭の内側
にある。
【００３３】リード端子３２ｃ′に見られるように、パ
ッケージ４０の輪郭の内側で隣接のリード端子３２ｃか
ら分岐している。リード端子間にも樹脂材が付き回るの
で、投錨効果が発揮されており、相互固定が安定且つ確
実になる。
【００３４】リードフレーム３１〜３４の幅広部３１ｂ
〜３４ｂは集積回路基板１０の縁部上面ではなく縁部裏
面にて固着されている。このため、集積回路基板１０の
板厚の分だけ厚い電子部品を幅広部３１ｂ〜３４ｂ上に
搭載可能となっており、厚みのあるパワーデバイスの搭
載の余裕を生じている。また、幅広部裏面側の樹脂厚は
薄いので、放熱性を確保するに好都合となっている。
【００３５】
【発明の効果】以上説明したように、本発明は次のよう
な効果を奏する。
【００３６】本発明によれば、隣接のリード端子の先端
部を個別的に固着する場合に比し、共用固着片で固着す
る方がリード端子の先端部間にも固着代が生じているの
で、固着強度を高めることができる。この結果、リード
端子の接続強度が向上する。このため、リード間ピッチ
を広くして半田ブリッジの発生を抑制することができ、
歩留まりの向上に資する。
【００３７】また、リード端子同士は共用固着片が集積
回路基板の縁部裏面を受けて支持する基板吊り部となる
パッドダウン形であるため、リード端子同士の立ち上が
り柄部間に樹脂モールドが入って着き回りするので、樹
脂モールドとリード端子同士とが互いに強固に鎖交状態
となり、リード端子の樹脂モールドに対する抜け止め耐
力を増強できる。従って 、 半田固着強度を高めることが
できる同時に、樹脂モールドに対する抜け止め耐力をも
増強できる。
【図面の簡単な説明】
【図１】本発明の実施例に係る半導体装置を示す平面図
である。
【図２】同半導体装置の底面図である。
【図３】図１のＡ−Ａ′線に沿って切断した状態を示す
切断矢視図である。
【図４】同半導体装置においてパワー電子部品を搭載す
る４枚のリードフレームの領域の回路構成を説明する模
式的回路図である。
【図５】（ａ）は同半導体装置において２本のリード部
を有するリード端子を示す斜視図で、（ｂ）は同リード
端子と基板側のランド部との接続状態を示す平面図であ
る。
【図６】（ａ），（ｂ）は同半導体装置において１本の
リード部を有するリード端子をそれぞれ示す斜視図であ
る。
【図７】（ａ），（ｂ）は同半導体装置においてまた別
の１本のリード部を有するリード端子をそれぞれ示す斜
視図である。
【図８】同半導体装置において突き当て部を有する位置
決め用の非連結リード端子を示す斜視図である。
【図９】（ａ），（ｂ）は同半導体装置において突き当
て部を有する位置決め用の非連結リード端子をそれぞれ
示す断面図である。
【図１０】（ａ）は従来の半導体装置の一例を示す部分
平面図、（ｂ）は同装置の部分断面図である。
【図１１】吊りリードを用いずに混成集積回路基板を樹
脂パッケージで封止した表面実装構造を示す平面図であ
る。
【符号の説明】
１０…集積回路基板（混成集積回路基板） １５…フリップ・チップ ２０…集積回路基板のリードフレーム ２２，２２′，２３，２３′，２６〜２９…インナーリ
ード（リード端子） ２２ａ，２２′ａ，２３ａ，２３′ａ，２４ａ，２６ａ
〜２９ａ…基板吊り部 ２４…位置決め用非連結リード端子 ２５…非連結リード端子（ＮＣピン） ２４ａ，２４ｂ…突き当て部 ３１〜３４…パワー電子部品のリードフレーム ３１ａ〜３４ａ…固着部位 ３１ｂ〜３４ｂ…幅広部 ３１ｃ〜３４ｃ，３２ｃ′…リード端子 Ｒ１…シャント抵抗のチップ Ｑ１，Ｑ２…パワーＭＯＳトランジスタ・チップ Ｄ１…ダイオード・チップ ４０…表面実装形の樹脂シールパッケージ（ＱＦＰ）。 ５０…セラミック板 ａ，ｂ，ｃ…ランド部。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 実開 昭61−34746（ＪＰ，Ｕ) 実開 平５−36849（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50 H01L 23/12 H01L 25/04 H01L 25/18

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 集積回路基板上に形成された配線のラン
    ド部とリード端子の先端部とを半田等で固着して導電接
    続し、樹脂モールドで封止して成る半導体装置におい
    て、 隣接する２以上の前記リード端子同士はそれらの柄部の
    先端部で相互に連結した共用固着片を有し、前記集積回
    路基板には前記共用固着片の合わせ代より幅広い幅広ラ
    ンド部が形成されており、前記リード端子同士は前記共
    用固着片が前記集積回路基板の縁部裏面を受けて支持す
    る基板吊り部となるパッドダウン形であることを特徴と
    する半導体装置。
  2. 【請求項２】 請求項１に記載の半導体装置において、
    前記リード端子同士の前記柄部の屈曲部内側には鉤形部
    が形成されていることを特徴とする半導体装置。
  3. 【請求項３】 請求項１又は請求項２に記載の半導体装
    置において、前記リード端子の群には前記集積回路基板
    の側面に当接する突き当て部を有する位置決め用非連結
    のリード端子を含むことを特徴とする半導体装置。
  4. 【請求項４】 請求項１乃至請求項３のいずれか一項に
    記載の半導体装置において、前記リード端子の先端部の
    幅寸法はその柄部の幅寸法の和よりも広いことを特徴と
    する半導体装置。
JP26712494A 1994-10-31 1994-10-31 半導体装置 Expired - Fee Related JP3183063B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26712494A JP3183063B2 (ja) 1994-10-31 1994-10-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26712494A JP3183063B2 (ja) 1994-10-31 1994-10-31 半導体装置

Publications (2)

Publication Number Publication Date
JPH08130282A JPH08130282A (ja) 1996-05-21
JP3183063B2 true JP3183063B2 (ja) 2001-07-03

Family

ID=17440408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26712494A Expired - Fee Related JP3183063B2 (ja) 1994-10-31 1994-10-31 半導体装置

Country Status (1)

Country Link
JP (1) JP3183063B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2610348A (en) * 2020-05-04 2023-03-01 Sethi Arvind Dual helmet

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001072092A1 (en) 2000-03-22 2001-09-27 International Rectifier Corporation Gate driver multi-chip module
JP2007165811A (ja) 2005-12-16 2007-06-28 Nichia Chem Ind Ltd 発光装置
JP5106519B2 (ja) * 2009-11-19 2012-12-26 Ｎｅｃアクセステクニカ株式会社 熱伝導基板及びその電子部品実装方法
JP2012114337A (ja) * 2010-11-26 2012-06-14 Kyocera Corp 電子部品収納用パッケージおよびこれを備えたモジュール
JP6127651B2 (ja) * 2013-03-29 2017-05-17 セイコーエプソン株式会社 電子デバイス、電子機器、移動体および電子デバイスの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2610348A (en) * 2020-05-04 2023-03-01 Sethi Arvind Dual helmet
GB2610348B (en) * 2020-05-04 2024-02-14 Sethi Arvind Dual helmet

Also Published As

Publication number Publication date
JPH08130282A (ja) 1996-05-21

Similar Documents

Publication Publication Date Title
US6627981B2 (en) Resin-packaged semiconductor device
JPH0550134B2 (ja)
JP2009059923A (ja) 半導体装置
JPH09312375A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JP2000223622A (ja) 半導体装置およびその製造方法並びにそれを使用した実装構造体
JP3183063B2 (ja) 半導体装置
JP2002334964A (ja) 半導体装置
JPH10284873A (ja) 半導体集積回路装置およびｉｃカードならびにその製造に用いるリードフレーム
JPH08139218A (ja) 混成集積回路装置およびその製造方法
JP3183064B2 (ja) 半導体装置
JPH08130284A (ja) 半導体装置
JPH09186288A (ja) 半導体装置
JP2000349222A (ja) リードフレーム及び半導体パッケージ
JP3670636B2 (ja) 電子部品を実装した電子装置
JPH03238852A (ja) モールド型半導体集積回路
JPH06349973A (ja) 樹脂封止型半導体装置
JP7503058B2 (ja) 電子装置および電子装置の実装構造
JPH0732216B2 (ja) 半導体装置
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
JP2975783B2 (ja) リードフレームおよび半導体装置
JP2803334B2 (ja) 半導体装置
JPH09107047A (ja) 半導体装置およびその製造方法ならびに電子装置
JP2643898B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPH0936158A (ja) パッケージ型半導体装置の構造
JPH08181168A (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees