JP3180721B2 - How to test user program - Google Patents
How to test user programInfo
- Publication number
- JP3180721B2 JP3180721B2 JP16242797A JP16242797A JP3180721B2 JP 3180721 B2 JP3180721 B2 JP 3180721B2 JP 16242797 A JP16242797 A JP 16242797A JP 16242797 A JP16242797 A JP 16242797A JP 3180721 B2 JP3180721 B2 JP 3180721B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- pattern
- program
- types
- test pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Microcomputers (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明はユーザプログラムの
テスト方法に係り、特にシングルチップマイクロコンピ
ュータに内蔵されたユーザプログラムのテスト方法に関
する。The present invention relates to a method for testing a user program, and more particularly, to a method for testing a user program built in a single-chip microcomputer.
【０００２】[0002]
【従来の技術】ユーザプログラム（以下、ＲＯＭ（リー
ド・オンリ・メモリ）コードともいう）を内蔵した従来
のシングルチップマイクロコンピュータ（以下、マイコ
ンと略す）では、ウェハ１枚に対して１本のＲＯＭコー
ドをウェハ全面に拡散する。その後、ウェハ上に拡散し
たＬＳＩチップのＲＯＭコードを、ＬＳＩテスタにてＲ
ＯＭコードテストパターンとテストプログラムを用いて
テストし、ＬＳＩテスタでのテスト後の良品のみをユー
ザへ出荷するようにしている。2. Description of the Related Art In a conventional single-chip microcomputer (hereinafter abbreviated as a microcomputer) having a built-in user program (hereinafter also referred to as a ROM (read only memory) code), one ROM is provided for each wafer. The code is spread over the entire surface of the wafer. After that, the ROM code of the LSI chip diffused on the wafer is
A test is performed using an OM code test pattern and a test program, and only non-defective products after being tested by the LSI tester are shipped to the user.
【０００３】このＬＳＩテスタでウェハ上のＲＯＭコー
ドをテストするとき、図５に示すテストプログラムを作
成する。ここで、図５に示すテストプログラム［ｔｅｓ
ｔ’ｒｍ’］は、テストプログラム名と同一のテストパ
ターンをテストすることを意味する。従って、前記ＲＯ
Ｍコードテストパターン名をテストプログラム名に付け
替えることで、ＲＯＭコードテストパターンをテストす
ることができる。そして、ＲＯＭコードテストパターン
とテスト中のＬＳＩチップのＲＯＭコードが一致する
と、良品であると判断し、不一致であれば不良品である
と判断して、前記ウェハ上に拡散したＬＳＩチップのＲ
ＯＭコードの良否を判断している。When a ROM code on a wafer is tested by this LSI tester, a test program shown in FIG. 5 is created. Here, the test program [tes] shown in FIG.
t′rm ′] means that the same test pattern as the test program name is tested. Therefore, the RO
The ROM code test pattern can be tested by replacing the M code test pattern name with the test program name. If the ROM code test pattern matches the ROM code of the LSI chip under test, it is determined to be a non-defective product. If the ROM code test pattern does not match, it is determined to be a defective product.
The quality of the OM code is determined.
【０００４】[0004]
【発明が解決しようとする課題】ところで、近年、ウェ
ハサイズの大型化が検討されているが、かかる大型のウ
ェハの場合は１枚で多数のＬＳＩチップを拡散すること
が可能である。しかしながら、ＲＯＭコード品で１コー
ド当りの出荷数が少量の場合、大型ウェハ上全面に同じ
ＲＯＭコードを多数拡散して、ＬＳＩテスタでのテスト
で良品が多数発生しても、必要数が少量のため、良品Ｒ
ＯＭコードのＬＳＩチップは余剰となってしまう。その
ため、１枚の大型ウェハを有効に使用するため、大型ウ
ェハ上に複数種類のＲＯＭコードを拡散することが検討
される。By the way, in recent years, enlargement of the wafer size has been studied. In the case of such a large wafer, it is possible to diffuse a large number of LSI chips by one sheet. However, when a small number of ROM codes are shipped per code, the same ROM code is spread over the entire surface of a large wafer. Good R
The OM code LSI chip becomes excessive. Therefore, in order to effectively use one large wafer, it is considered to spread a plurality of types of ROM codes on the large wafer.
【０００５】しかし、従来のテスト方法では、１本のテ
ストプログラムに対して１本のＲＯＭコードテストパタ
ーンしか、ＬＳＩテスタでテストすることができないた
め、上記の大型ウェハ上に複数種類のＲＯＭコードを拡
散しても、複数種類のＲＯＭコードの良否をＬＳＩテス
タでテストすることができない。However, in the conventional test method, since only one ROM code test pattern can be tested for one test program by the LSI tester, a plurality of types of ROM codes are stored on the large wafer. Even if it is spread, the quality of a plurality of types of ROM codes cannot be tested by an LSI tester.
【０００６】本発明は上記の点に鑑みなされたもので、
複数種類のＲＯＭコードの良否をＬＳＩテスタでテスト
することが可能なユーザプログラムのテスト方法を提供
することを目的とする。[0006] The present invention has been made in view of the above points,
It is an object of the present invention to provide a user program test method capable of testing the quality of a plurality of types of ROM codes with an LSI tester.
【０００７】[0007]
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、シングルチップマイクロコンピュータに
内蔵された複数種類のユーザプログラムをテストする方
法であって、複数種類のユーザプログラムのうちそれぞ
れのユーザプログラムをテストするための全部で複数の
テストパターンを作成した後、複数のテストパターンを
一つのユーザプログラムテストパターンに併合し、併合
したユーザプログラムテストパターン名をテストプログ
ラム名に付け替えた１本のテストプログラムを作成し、
この１本のテストプログラムにより、併合したユーザプ
ログラムテストパターンを構成する各テストパターン毎
にパターンアドレスを分割して指定し、併合したユーザ
プログラムテストパターンを構成する複数のテストパタ
ーンを１本ずつパターンアドレス毎に分割して順次に複
数種類のユーザプログラムと比較し、複数のテストパタ
ーンのうちの１本でも複数種類のユーザプログラムのい
ずれかと一致したとき良品と判定してテストを終了する
ことを特徴とする。In order to achieve the above object, the present invention is a method for testing a plurality of types of user programs built in a single-chip microcomputer. After creating a plurality of test patterns in total for testing the user program, the test patterns are merged into one user program test pattern, and the merged user program test pattern name is replaced with a test program name Create a test program for
With this one test program , a pattern address is divided and designated for each test pattern constituting the merged user program test pattern, and a plurality of test patterns constituting the merged user program test pattern are designated one by one. Each test pattern is divided and sequentially compared with a plurality of types of user programs, and when even one of the plurality of test patterns matches any one of the plurality of types of user programs, it is determined to be a good product and the test is terminated. I do.
【０００８】また、本発明は、併合したユーザプログラ
ムテストパターンを構成する複数のテストパターンを１
本ずつパターンアドレス毎に分割して順次に複数種類の
ユーザプログラムと比較し、複数のテストパターンのす
べてのテストパターンが複数種類のユーザプログラムと
不一致のとき不良品と判定してテストを終了することを
特徴とする。The present invention also relates to a method for combining a plurality of test patterns constituting a merged user program test pattern into one.
Dividing each of the test patterns into pattern addresses and sequentially comparing the test patterns with a plurality of types of user programs. If all of the test patterns of the plurality of test patterns do not match the plurality of types of user programs, determine that the test pattern is defective and end the test. It is characterized by.
【０００９】本発明では、ウェハ上に拡散された複数種
類のユーザプログラムに対して、それぞれのユーザプロ
グラムをテストするための全部で複数のテストパターン
を作成して一つのユーザプログラムテストパターンに併
合し、その併合したユーザプログラムテストパターンを
構成する各テストパターン毎にパターンアドレスを分割
して指定し、複数種類のユーザプログラムと比較してテ
ストができる。According to the present invention, for a plurality of types of user programs spread on a wafer, a plurality of test patterns for testing each of the user programs are created and merged into one user program test pattern. The pattern address is divided and designated for each test pattern constituting the merged user program test pattern, and a test can be performed by comparing with a plurality of types of user programs.
【００１０】[0010]
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図１は本発明になるユーザプロ
グラムのテスト方法の一実施の形態のフローチャートを
示す。この実施の形態は、４種類のユーザプログラム
（ＲＯＭコード）を１枚のウェハに拡散した場合のテス
ト方法であって、まず、図２（Ａ）に模式的に示すよう
に、４種類のＲＯＭコードをテストするための４種類の
ＲＯＭコードテストパターン［１］、［２］、［３］及
び［４］を作成する。Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 shows a flowchart of one embodiment of a user program test method according to the present invention. This embodiment is a test method when four types of user programs (ROM codes) are spread on one wafer. First, as shown schematically in FIG. Four types of ROM code test patterns [1], [2], [3] and [4] for testing a code are created.
【００１１】ここで、ＲＯＭコードテストパターン
［１］に該当するパターンアドレスは［ａ−ｂ］、ＲＯ
Ｍコードテストパターン［２］に該当するパターンアド
レスは［ｃ−ｄ］、ＲＯＭコードテストパターン［３］
に該当するパターンアドレスは［ｅ−ｆ］、ＲＯＭコー
ドテストパターン［４］に該当するパターンアドレスは
［ｇ−ｈ］とする。そして、作成したＲＯＭコードテス
トパターン［１］、ＲＯＭコードテストパターン
［２］、ＲＯＭコードテストパターン［３］及びＲＯＭ
コードテストパターン［４］を図２（Ｂ）に示すように
併合し、１本のＲＯＭコードテストパターンにまとめ
る。この１本のＲＯＭコードテストパターンのアドレス
Ａ（＝ａ）からアドレスＢ（＝ｂ）はＲＯＭコードテス
トパターン［１］、アドレスＣ（＝ｂ＋ｃ）からアドレ
スＤ（＝ｂ＋ｄ）はＲＯＭコードテストパターン
［２］、アドレスＥ（＝ｂ＋ｄ＋ｅ）からアドレスＦ
（＝ｂ＋ｄ＋ｆ）はＲＯＭコードテストパターン
［３］、アドレスＧ（＝ｂ＋ｄ＋ｆ＋ｇ）からアドレス
Ｈ（＝ｂ＋ｄ＋ｆ＋ｈ）はＲＯＭコードテストパターン
［４］が配置される。Here, the pattern address corresponding to the ROM code test pattern [1] is [ab], RO
The pattern address corresponding to the M code test pattern [2] is [cd], and the ROM code test pattern [3]
Is [ef], and the pattern address corresponding to the ROM code test pattern [4] is [gh]. Then, the created ROM code test pattern [1], ROM code test pattern [2], ROM code test pattern [3] and ROM
The code test pattern [4] is merged as shown in FIG. 2 (B) and combined into one ROM code test pattern. The address A (= a) to the address B (= b) of this one ROM code test pattern are the ROM code test pattern [1], and the address C (= b + c) to the address D (= b + d) are the ROM code test pattern [ 2], from address E (= b + d + e) to address F
(= B + d + f) is a ROM code test pattern [3], and from address G (= b + d + f + g) to address H (= b + d + f + h) is a ROM code test pattern [4].
【００１２】続いて、この併合した１本のＲＯＭコード
テストパターン名を図５に示した従来のテストプログラ
ムのようにテストプログラム名に付け替えて、併合した
１本のＲＯＭコードテストパターンがテストされるよう
にテストプログラムを図３に示すように作成する。Subsequently, the merged one ROM code test pattern is replaced with a test program name as in the conventional test program shown in FIG. 5, and the merged single ROM code test pattern is tested. Thus, a test program is created as shown in FIG.
【００１３】このテストプログラムの作成の際には、Ｒ
ＯＭコードテストパターン［１］、ＲＯＭコードテスト
パターン［２］、ＲＯＭコードテストパターン［３］及
びＲＯＭコードテストパターン［４］からなる全部で４
種類のＲＯＭコードテストパターンを１本ずつテストさ
せるため、これら４種類のＲＯＭコードテストパターン
のそれぞれについて、図２（Ｂ）に示したパターンアド
レスをテストの後に指定する。このようにして作成され
た図３のテストプログラムにより、図１に示したフロー
チャートに従ってテストが行われる。When creating this test program, R
A total of four OM code test patterns [1], ROM code test patterns [2], ROM code test patterns [3] and ROM code test patterns [4] are included.
In order to test one type of ROM code test pattern at a time, the pattern address shown in FIG. 2B is specified for each of these four types of ROM code test patterns after the test. The test is performed according to the flowchart shown in FIG. 1 by the test program of FIG. 3 created as described above.
【００１４】すなわち、まず、併合した１本のＲＯＭコ
ードテストパターンの中の最初のパターンアドレス［ａ
−ｂ］のＲＯＭコードテストパターン［１］のテスト
（テスト１）が行われる（ステップ１１）。パターンア
ドレス［ａ−ｂ］のＲＯＭコードテストパターン［１］
がテスト中のＬＳＩチップのＲＯＭコードと一致した場
合には良品であると判断し、このテスト中のＬＳＩチッ
プのＲＯＭコードテストは終了し（ステップ１２）、逆
に不一致の場合にはテストしたＲＯＭコードテストパタ
ーン［１］の次のパターンアドレス［（ｂ＋ｃ）−（ｂ
＋ｄ）］のＲＯＭコードテストパターン［２］をテスト
するテスト２が行われる（ステップ１３）。That is, first, the first pattern address [a] in one merged ROM code test pattern
A test (test 1) of the ROM code test pattern [1] of -b] is performed (step 11). ROM code test pattern [1] of pattern address [ab]
Is determined to be non-defective if it matches the ROM code of the LSI chip under test, the ROM code test of the LSI chip under test is terminated (step 12). The pattern address [(b + c)-(b) following the code test pattern [1]
+ D)], a test 2 for testing the ROM code test pattern [2] is performed (step 13).
【００１５】テスト２では、パターンアドレス［（ｂ＋
ｃ）−（ｂ＋ｄ）］のＲＯＭコードテストパターン
［２］とテスト中のＬＳＩチップのＲＯＭコードとが一
致するかどうか比較し、一致する場合は良品であると判
断してこのテスト中のＬＳＩチップのＲＯＭコードテス
トは終了し（ステップ１２）、逆に不一致の場合にはテ
ストしたＲＯＭコードテストパターン［２］の次のパタ
ーンアドレス［（ｂ＋ｄ＋ｅ）−（ｂ＋ｄ＋ｆ）］のＲ
ＯＭコードテストパターン［３］をテストするテスト３
が行われる（ステップ１４）。In test 2, the pattern address [(b +
c)-(b + d)] is compared with the ROM code test pattern [2] of the LSI chip under test to see if it matches, and if they match, it is judged to be good and the LSI chip under test is Of the ROM code test pattern [2], the pattern address [(b + d + e)-(b + d + f)] of the next ROM code test pattern [2] is tested.
Test 3 for testing OM code test pattern [3]
Is performed (step 14).
【００１６】テスト３では、上記と同様に、パターンア
ドレス［（ｂ＋ｄ＋ｅ）−（ｂ＋ｄ＋ｆ）］のＲＯＭコ
ードテストパターン［３］とテスト中のＬＳＩチップの
ＲＯＭコードとが一致するかどうか比較し、一致する場
合は良品であると判断してこのテスト中のＬＳＩチップ
のＲＯＭコードテストは終了し（ステップ１２）、逆に
不一致の場合にはテストしたＲＯＭコードテストパター
ン［３］の次のパターンアドレス［（ｂ＋ｄ＋ｆ＋ｇ）
−（ｂ＋ｄ＋ｆ＋ｈ）］のＲＯＭコードテストパターン
［４］をテストするテスト４が行われる（ステップ１
５）。In test 3, similarly to the above, it is determined whether the ROM code test pattern [3] of the pattern address [(b + d + e)-(b + d + f)] matches the ROM code of the LSI chip under test. If so, the ROM code test of the LSI chip under test is terminated (step 12), and if not, the pattern address [3] next to the tested ROM code test pattern [3] is determined. (B + d + f + g)
A test 4 for testing the ROM code test pattern [4] of − (b + d + f + h)] is performed (step 1).
5).
【００１７】テスト４では、上記と同様に、パターンア
ドレス［（ｂ＋ｄ＋ｆ＋ｇ）−（ｂ＋ｄ＋ｆ＋ｈ）］の
ＲＯＭコードテストパターン［４］とテスト中のＬＳＩ
チップのＲＯＭコードとが一致するかどうか比較し、一
致する場合は良品であると判断してこのテスト中のＬＳ
ＩチップのＲＯＭコードテストは終了し（ステップ１
２）、逆に不一致の場合にはテストした４種類のＲＯＭ
コードテストパターン［１］〜［４］のすべてがテスト
中のＬＳＩチップのＲＯＭコードと不一致であるので、
ＲＯＭコード不良であると判断し、テストを中止する
（ステップ１６）。なお、良品であると判断した後は、
次のＬＳＩチップのＲＯＭコードのテストが開始される
（ステップ１７）。In the test 4, similarly to the above, the ROM code test pattern [4] of the pattern address [(b + d + f + g)-(b + d + f + h)] and the LSI under test
The ROM code of the chip is compared to see if they match, and if they match, it is determined to be good and the LS
The ROM code test of the I chip is completed (step 1).
2) Conversely, if they do not match, the four ROMs tested
Since all of the code test patterns [1] to [4] do not match the ROM code of the LSI chip under test,
It is determined that the ROM code is defective, and the test is stopped (step 16). After determining that the product is good,
The test of the ROM code of the next LSI chip is started (step 17).
【００１８】以上の実施の形態では４種類のＲＯＭコー
ドを１枚のウェハに拡散した場合のテスト方法である
が、５種類以上のｎ種類のＲＯＭコードを１枚のウェハ
に拡散した場合のテスト方法も上記と同様にして行え
る。図４はこの場合のテスト方法を説明するフローチャ
ートであり、図１と同一処理ステップには同一符号をふ
してある。In the above embodiment, the test method is performed when four types of ROM codes are spread on one wafer. However, the test is performed when five or more types of ROM codes are spread on one wafer. The method can be performed in the same manner as described above. FIG. 4 is a flowchart for explaining the test method in this case, and the same reference numerals are given to the same processing steps as in FIG.
【００１９】この１枚のウェハに拡散されたｎ種類のＲ
ＯＭコードをＬＳＩテスタでテストする場合、ｎ種類の
ＲＯＭコードをそれぞれテストするために作成したｎ種
類のＲＯＭコードテストパターンを１本のテストパター
ンに併合し、テストプログラム上に併合した上記１本の
テストパターンの中のｎ種類のＲＯＭコードテストパタ
ーン毎にパターンアドレスを複数回に分割してテストす
るように指定し、図４のフローチャートで示すテストを
行う。The n types of R diffused into this one wafer
When the OM code is tested by the LSI tester, the n kinds of ROM code test patterns created for testing the n kinds of ROM codes are combined into one test pattern, and the one piece of the above-mentioned one combined with the test program is merged. The test is performed by dividing the pattern address into a plurality of times for each of n types of ROM code test patterns in the test pattern and performing the test shown in the flowchart of FIG.
【００２０】図４に示すように、１本のテストパターン
の中のｎ種類のＲＯＭコードテストパターンの一本でも
テスト中のＬＳＩチップのＲＯＭコードと比較して一致
した場合は良品と判断してテストを終了し（ステップ１
２）、ｎ回目のテストでもｎ番目のＲＯＭコードテスト
パターンがテスト中のＬＳＩチップのＲＯＭコードと不
一致であると判定されたときは（ステップ２１）、ｎ種
類のＲＯＭコードテストパターンのすべてとテスト中の
ＬＳＩチップのＲＯＭコードとが不一致であるので不良
品と判断してテストを終了する（ステップ２２）。As shown in FIG. 4, if even one of n kinds of ROM code test patterns in one test pattern matches the ROM code of the LSI chip under test, it is determined that the test pattern is non-defective. Finish the test (Step 1
2) If it is determined in the n-th test that the n-th ROM code test pattern does not match the ROM code of the LSI chip under test (step 21), all n types of ROM code test patterns are tested. Since the ROM code of the LSI chip inside does not match, it is determined to be defective and the test is terminated (step 22).
【００２１】[0021]
【発明の効果】以上説明したように、本発明によれば、
従来は１本のユーザプログラム（ＲＯＭコード）しかＬ
ＳＩテスタでできなかったテストを、複数のＲＯＭコー
ドを拡散したウェハのＲＯＭコードの良否についてＬＳ
Ｉテスタでテストすることができる。As described above, according to the present invention,
Conventionally, only one user program (ROM code) is L
A test that could not be performed by the SI tester was performed by checking the ROM code
It can be tested with an I tester.
【図１】本発明方法の一実施の形態のフローチャートで
ある。FIG. 1 is a flowchart of an embodiment of the method of the present invention.
【図２】本発明で使用する複数のＲＯＭコードテストパ
ターンの一例を説明する図である。FIG. 2 is a diagram illustrating an example of a plurality of ROM code test patterns used in the present invention.
【図３】本発明方法により用いるテストプログラムの一
例を示す図である。FIG. 3 is a diagram showing an example of a test program used by the method of the present invention.
【図４】本発明方法の他の実施の形態のフローチャート
である。FIG. 4 is a flowchart of another embodiment of the method of the present invention.
【図５】従来のテストプログラムの一例を示す図であ
る。FIG. 5 is a diagram showing an example of a conventional test program.
１１〜１７、２１、２２ 処理ステップ 11-17, 21, 22 processing steps
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 11/22 - 11/34 G06F 15/78 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) G06F 11/22-11/34 G06F 15/78
Claims (3)
内蔵された複数種類のユーザプログラムをテストする方
法であって、 前記複数種類のユーザプログラムのうちそれぞれのユー
ザプログラムをテストするための全部で複数のテストパ
ターンを作成した後、該複数のテストパターンを一つの
ユーザプログラムテストパターンに併合し、該併合した
ユーザプログラムテストパターン名をテストプログラム
名に付け替えた１本のテストプログラムを作成し、該１
本のテストプログラムにより、該併合したユーザプログ
ラムテストパターンを構成する各テストパターン毎にパ
ターンアドレスを分割して指定し、該併合したユーザプ
ログラムテストパターンを構成する複数のテストパター
ンを１本ずつ前記パターンアドレス毎に分割して順次に
前記複数種類のユーザプログラムと比較し、該複数のテ
ストパターンのうちの１本でも該複数種類のユーザプロ
グラムのいずれかと一致したとき良品と判定してテスト
を終了することを特徴とするユーザプログラムのテスト
方法。1. A method for testing a plurality of types of user programs built in a single-chip microcomputer, comprising: a plurality of test patterns for testing each of the plurality of types of user programs; After the creation, the plurality of test patterns are merged into one user program test pattern, and a single test program is created by replacing the merged user program test pattern name with a test program name.
According to the test program , a pattern address is divided and designated for each test pattern constituting the merged user program test pattern, and a plurality of test patterns constituting the merged user program test pattern are designated one by one in the pattern. The program is divided for each address and sequentially compared with the plurality of types of user programs. When at least one of the plurality of test patterns matches any one of the plurality of types of user programs, it is determined to be non-defective and the test is terminated. A method for testing a user program, the method comprising:
ターンを構成する複数のテストパターンを１本ずつ前記
パターンアドレス毎に分割して順次に前記複数種類のユ
ーザプログラムと比較し、該複数のテストパターンのす
べてのテストパターンが該複数種類のユーザプログラム
と不一致のとき不良品と判定してテストを終了すること
を特徴とする請求項１記載のユーザプログラムのテスト
方法。2. A plurality of test patterns constituting the merged user program test pattern are divided one by one for each of the pattern addresses and sequentially compared with the plurality of types of user programs. 2. The method according to claim 1, wherein when the test pattern does not match the plurality of types of user programs, the test pattern is determined to be defective and the test is terminated.
枚のウェハ上に拡散して形成されており、ＬＳＩテスタ
を用いて前記テストを実行することを特徴とする請求項
１又は２記載のユーザプログラムのテスト方法。3. The plurality of types of user programs are:
3. The user program test method according to claim 1, wherein the test is performed by using an LSI tester, the test program being formed by diffusing on a single wafer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16242797A JP3180721B2 (en) | 1997-06-19 | 1997-06-19 | How to test user program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16242797A JP3180721B2 (en) | 1997-06-19 | 1997-06-19 | How to test user program |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1115696A JPH1115696A (en) | 1999-01-22 |
| JP3180721B2 true JP3180721B2 (en) | 2001-06-25 |
Family
ID=15754408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16242797A Expired - Fee Related JP3180721B2 (en) | 1997-06-19 | 1997-06-19 | How to test user program |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3180721B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USD750996S1 (en) | 2014-04-04 | 2016-03-08 | GrowTech, LLC | Hydroponic flood table |
| KR102193261B1 (en) * | 2016-10-15 | 2020-12-22 | 푸젠 프로빈스 차이니즈 아카데미 오브 사이언스 바이오테크놀로지, 인크. | Hydroponic cultivation unit and system |
| KR102319549B1 (en) * | 2017-10-10 | 2021-11-01 | 푸지엔 산안 시노-사이언스 포토바이오테크 컴퍼니 리미티드 | Cultivation device, multi-layer three-dimensional cultivation system and plant plant planting system |
-
1997
- 1997-06-19 JP JP16242797A patent/JP3180721B2/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USD750996S1 (en) | 2014-04-04 | 2016-03-08 | GrowTech, LLC | Hydroponic flood table |
| KR102193261B1 (en) * | 2016-10-15 | 2020-12-22 | 푸젠 프로빈스 차이니즈 아카데미 오브 사이언스 바이오테크놀로지, 인크. | Hydroponic cultivation unit and system |
| KR102284409B1 (en) * | 2016-10-15 | 2021-08-02 | 푸젠 프로빈스 차이니즈 아카데미 오브 사이언스 바이오테크놀로지, 인크. | Hydroponic cultivation unit and system |
| KR102284408B1 (en) * | 2016-10-15 | 2021-08-02 | 푸젠 프로빈스 차이니즈 아카데미 오브 사이언스 바이오테크놀로지, 인크. | Hydroponic cultivation unit and system |
| KR102284407B1 (en) * | 2016-10-15 | 2021-08-02 | 푸젠 프로빈스 차이니즈 아카데미 오브 사이언스 바이오테크놀로지, 인크. | Hydroponic cultivation unit and system |
| KR102287831B1 (en) * | 2016-10-15 | 2021-08-06 | 푸젠 프로빈스 차이니즈 아카데미 오브 사이언스 바이오테크놀로지, 인크. | Hydroponic cultivation unit and system |
| KR102287834B1 (en) * | 2016-10-15 | 2021-08-06 | 푸젠 프로빈스 차이니즈 아카데미 오브 사이언스 바이오테크놀로지, 인크. | Hydroponic cultivation unit and system |
| KR102319549B1 (en) * | 2017-10-10 | 2021-11-01 | 푸지엔 산안 시노-사이언스 포토바이오테크 컴퍼니 리미티드 | Cultivation device, multi-layer three-dimensional cultivation system and plant plant planting system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1115696A (en) | 1999-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Tarr et al. | Defect analysis system speeds test and repair of redundant memories | |
| US20060031726A1 (en) | Programmable multi-mode built-in self-test and self-repair structure for embedded memory arrays | |
| JP2003294813A (en) | Built-in self-test circuit and design verification method | |
| US6775796B2 (en) | Creation of memory array bitmaps using logical to physical server | |
| US6119049A (en) | Memory module assembly using partially defective chips | |
| JP3180721B2 (en) | How to test user program | |
| Benso et al. | March AB, March AB1: new March tests for unlinked dynamic memory faults | |
| US20070033471A1 (en) | Hardware Configuration of pBIST | |
| JP3358444B2 (en) | Semiconductor inspection program creation method | |
| EP0889408B1 (en) | Techniques for reducing the amount of fuses in a DRAM with redundancy | |
| CN1186809C (en) | Embedded internal storage test platform device and testing method | |
| JP2003167033A (en) | Debug method for test program | |
| JPH05266694A (en) | Memory test system | |
| JPH0675014A (en) | Inspecting method for semiconductor integrated circuit device | |
| US5999013A (en) | Method and apparatus for testing variable voltage and variable impedance drivers | |
| JPH0258800A (en) | Circuit and system for on-chip test for semiconductor memory | |
| JPH07320499A (en) | Memory test device and memory test method | |
| JP3626578B2 (en) | LSI test method | |
| JP3377371B2 (en) | IC test equipment | |
| JP2906417B2 (en) | Microcomputer test method | |
| JP2926175B2 (en) | Apparatus and method for testing program memory section of one-chip microcomputer | |
| JP2811580B2 (en) | LSI memory test method | |
| JP2000322329A (en) | Semiconductor integrated circuit device | |
| JPH05341011A (en) | Test generating method | |
| JP2001505685A (en) | Method for inspecting and generating mapping of electronic devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |