JP3177979B2 - ３端子レギュレータの直列運転立上回路 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はフの字型過電流保護回路を有する２個の３端
子レギュレータを直列接続して運転するシリーズレギュ
レータにおける直列運転立上回路に関する。

［従来の技術］ 一般に、シリーズレギュレータ用ICとして３端子レギ
ュレータが知られており、これは小型で省電力化に適し
た定電圧電源として広く利用されている。第５図は３端
子レギュレータの回路構成図であり、直流入力電圧Viが
供給される入力端子INと直流出力電圧Voが出力される出
力端子OUTとの間には直列制御素子としてのトランジス
タ１が挿入接続されている。出力電圧Voは抵抗２及び抵
抗３により分圧されて基準電圧回路４からの基準電圧と
誤差増幅回路５にて比較増幅され、この誤差増幅回路５
の出力に基づいて駆動回路６により抵抗7,8,9を介して
トランジスタ１のベース電流を制御する。抵抗２と抵抗
３とで分圧された出力検出電圧が基準電圧よりも大きく
なると、誤差増幅回路５にてその電位差分が増幅され、
駆動回路６によりトランジスタ１のベース電流が減少さ
れ、トランジスタ１の電圧降下分が大きくなって出力電
圧Voを降下させるとともに、逆に出力検出電圧が基準電
圧より小さくなった場合にはトランジスタ１のベース電
流が増加され、出力電圧Voを上昇させる帰還作用が働
き、出力電圧Voの安定化動作が行われる。また、トラン
ジスタ１の起動及び入力端子INからの初期突入電流の防
止をスタート回路10により行い、過電流の防止はフの字
型過電流保護回路11により行っている。この過電流保護
回路11は出力端子OUTとグランド端子Ｇとの間に接続す
る負荷が過負荷状態になったり、両端子が短絡した場合
に、過電流によるトランジスタ１及び負荷の破損を防ぐ
ものであり、第６図の出力特性線に示すように出力電圧
Voの減少とともに、出力電流Ioも減少するいわゆるフの
字垂下特性を有している。従って過負荷時及び出力側の
短絡時には出力電圧Voを急速に低下させ、トランジスタ
１及び負荷を保護することができる。

このような３端子レギュレータは、安定した電圧を供
給し得る中小容量の定電圧電源として広く利用され種々
の応用例がある。その１つに２個の３端子レギュレータ
を直列に接続してさらに大きな電圧の電源として使用す
る場合及びプラス，マイナス電源として使用する場合が
ある。

２個の３端子レギュレータを直列接続した回路構成の
一例を第４図に示しており、これは商用電源12をトラン
ス13の一次巻線に印加し、このトランス13の二次巻線に
誘起された電圧は、ブリッジダイオードからなる整流回
路14及び平滑用コンデンサ15により整流平滑され、３端
子レギュレータ16の入力端子INに直流入力電圧Viを供給
している。また前記３端子レギュレータ16の出力端子OU
Tとグランド端子Ｇとの間に平滑用コンデンサ17及び逆
流防止用ダイオード18を並列に接続して電源を構成す
る。このように構成された２個の電源A,Bを設け、一方
の電源Ａにおける３端子レギュレータ16のグランド端子
Ｇ側の共通端子20と他方の電源Ｂにおける３端子レギュ
レータ16の出力端子OUT側の共通端子21とを接続する。

負荷19は一方の電源Ａにおける３端子レギュレータ16
側の出力端子OUT側の（＋）端子22と、他方の電源Ｂに
おける３端子レギュレータ16のグランド端子Ｇ側の
（−）端子23との間に接続される。そして、第４図に示
す回路構成にて電源A,Bを直列運転することにより負荷1
9には電源Ａの出力電圧Voと電源Ｂの出力電圧Voが合成
されて供給される。

［発明が解決しようとする課題］ 上記従来技術においては、電源Ａの３端子レギュレー
タ16と、電源Ｂの３端子レギュレータ16との立ち上り時
間に差を生じた場合、立ち上りの遅い方の電源はその立
ち上りが完全に阻止されるという問題がある。例えば電
源Ａの３端子レギュレータ16の最大出力電流が1Aで、電
源Ｂの３端子レギュレータ16の最大出力電流が0.5Aの場
合、商用電源12を投入すると最大出力電流の大きい電源
Ａの３端子レギュレータ16が早く立ち上る場合があり、
この場合には電源Ａの出力により負荷19を介して出力電
流Ioが端子23,21に流れ込むため電源Ｂの出力電圧は逆
極性となる。電源Ｂの出力電圧が逆極性になると電源Ｂ
のフの字型過電流保護回路11が作動し、過電流保護動作
状態のままとなり、電源Ｂの立ち上りが不可能になると
いう問題を有していた。

このような問題に対し、実願昭49−106048号（実開昭
51−32728号）のマイクロフィルムには、起動時に一方
の直流安定化電源EDPの出力電圧が逆極性になって、立
ち上り不能になることを防止するために、直流安定化電
源EDPの入、出力ライン間に電流増幅用トランジスタQ1
を設け、起動時において抵抗R1を通してトランジスタQ1
にベース電流が供給されると、これに見合う立上電流を
コレクタ・エミッタ間から出力端子t_pに流し、直流安定
化電源EDPの出力端子側の逆極性状態を開放する直流安
定化電源装置が開示されている。

しかし上記構成の起動回路は、一方の直流安定化電源
EDPが正常に立上った後も、この直流安定化電源EDPの
入、出力ライン間に挿入接続したトランジスタQ1が動作
し続けており、これでは起動回路そのものの損失が無視
できない上に、何等かの原因で負荷が過負荷状態あるい
は短絡状態に陥ると、過電流によりトランジスタQ1を含
めた起動回路の構成部品が破壊する虞れを生じる。

そこで本発明は立ち上りの遅い３端子レギュレータの
出力電圧が逆極性になっても正常な立ち上り動作を可能
にし、しかも立ち上り後は負荷が過負荷状態あるいは短
絡状態になっても、立上回路の構成部品の破損が防止で
きる３端子レギュレータの直列運転立上回路を提供する
ことを目的とする。

［課題を解決するための手段］ 本発明はフの字型過電流保護回路を有する２個の３端
子レギュレータを直列接続し、各３端子レギュレータの
直流出力電圧を合成して負荷に供給するシリーズレギュ
レータにおいて、少なくとも一方の３端子レギュレータ
の入，出力ライン間に挿入接続されるスイッチング素子
と、前記一方の３端子レギュレータの入力電圧が上昇す
ると、前記スイッチング素子に供給するバイアス電圧が
上昇して該スイッチング素子をターンオンさせ、その後
時間とともに前記バイアス電圧が下降して、前記一方の
３端子レギュレータの立ち上り後に前記スイッチング素
子をターンオフさせる駆動回路とを設けたものである。

［作用］ 上記構成により、入力電圧の上昇により駆動回路から
スイッチング素子に供給するバイアス電圧が上昇して、
このスイッチング素子がターンオンすると、入力電圧側
から３端子レギュレータの出力端子に対し立上電流を供
給し続けるため、立ち上りの遅い３端子レギュレータの
過電流保護回路の動作が防止され正常な立ち上りが可能
になる。その後は、駆動回路からスイッチング素子に供
給するバイアス電圧が下降するのに伴ない、３端子レギ
ュレータの立ち上り後にスイッチング素子がターンオフ
するので、負荷が過負荷状態あるいは短絡状態になって
も、立上回路の構成部品が破壊されることを防止でき
る。

［実施例］ 以下、本発明の実施例を添付図面を参照して説明す
る。

第１図は本発明の第１実施例を示し、第４図と同一部
分に同一符号を付し同一箇所の説明は省略する。

第１図に示すように立ち上りの遅い電源Ｂにおいて、
３端子レギュレータ16の入、出力ラインに立上回路24を
並列に接続したものであり、この立上回路24は３端子レ
ギュレータ16の（＋）側入ラインにおける整流回路14と
コンデンサ15の接続点にツェナーダイオード25のカソー
ドを接続し、このアノードにスイッチング素子たるFET2
6のドレインを接続し、このソースに、前記３端子レギ
ュレータ16の（＋）側出力ラインにおけるコンデンサ17
とダイオード18の接続点を接続し、前記ツェナーダイオ
ード25のカソードと前記FET26のゲートとの間にコンデ
ンサ27を接続し、このコンデンサ27と、（−）側出力ラ
インにおけるコンデンサ17とダイオード18の接続点に抵
抗28を接続し、このコンデンサ27と抵抗28の時定数回路
からなるFET26の駆動回路29を構成している。

次に上記構成につき、その作用を第２図の波形図を参
照して説明する。

直流入力電圧Viが電源A,Bの３端子レギュレータ16に
印加されると、電源Ａの３端子レギュレータ16が最初に
立ち上がり、この端子OUTからの出力電流Ioが負荷19及
びダイオード18を介して立ち上りの遅い電源Ｂにおける
３端子レギュレータ16の端子23,21に流れ込み、電源Ｂ
の出力電圧が逆極性となってフの字型過電流保護回路11
が作動し、これにより３端子レギュレータ16の立ち上り
が阻止される。しかし、電源Ｂにおいては、第２図
（ａ）の波形図のように入力電圧Viが上昇すると、駆動
回路29の抵抗28両端の電位が上昇するため、FET26のゲ
ートバイアス電圧ＶGが供給されてFET26はターンオンす
る。この後、入力電圧Viがツェナーダイオード電圧に達
すると第２図（ｂ）の波形図に示す立上電流ISが入力電
圧Vi側からツェナーダイオード25を介して電源Ｂの共通
端子21に供給されて出力電圧が上昇し、これによって出
力電圧は正極性になってフの字型過電流保護回路11の作
動が解除され、電源Ｂの３端子レギュレータ16は立ち上
りが可能になる。

その後、電源Ｂの３端子レギュレータ16が動作を開始
すると第２図（ｃ）の波形図のようにコンデンサ17の充
電動作に基づいて出力電圧Voが更に上昇するため立上電
流ISの供給は減少し、ツェナーダイオード25の両端電圧
がツェナー電圧以下になると第２図の波形図のように立
上電流ISの供給は停止する。

一方、駆動回路29のコンデンサ27の充電により抵抗28
の両端の電位、つまりゲートバイアス電圧ＶGが時間と
ともに下降するのに対し、出力電圧Voは上昇するため、
FET26のゲート・ソース間の電位差が少なくなってFET26
はターンオンするとともに以後ＶG＝０の状態に達す
る。この後負荷19が過負荷状態あるいは短絡状態になっ
た場合、フの字垂下特性をもつ過電流保護回路11が作動
して各３端子レギュレータ16及び負荷19は保護され、し
かしFET26のソース・ドレイン間は遮断されているた
め、過電流による立上回路24の構成部品であるツェナー
ダイオード25の破壊を防止することができる。

このように本実施例においては、立ち上りの遅れた電
源Ｂの出力電圧が逆極性となり立ち上りが阻止された３
端子レギュレータ16の出力端子に対し、FET26のターン
オンにより立上電流ISを供給し続けるため、この間に３
端子レギュレータ16の出力電圧は正極性となり、立ち上
りが可能となって起動し、負荷19に所望の電圧を供給す
ることができる。つまり、入力電圧Viの上昇により駆動
回路29からFET26に供給するバイアス電圧すなわちゲー
トバイアス電圧ＶGが上昇して、このFET26がターンオン
すると、入力電圧Vi側から電源Ｂの共通端子21に対し立
上電流ISを供給し続けるため、立ち上りの遅い電源Ｂの
過電流保護回路11の動作が防止され正常な立ち上りが可
能になる。またその後は、駆動回路29からFET26に供給
するゲートバイアス電圧ＶGが下降するのに伴ない、電
源Ｂの立ち上り後にFET26がターンオフするので、負荷1
9が過負荷状態あるいは短絡状態になっても、立上回路2
4の構成部品が破壊されることを防止できる。

第３図は本発明の第２実施例を示す立上回路24Aの回
路構成図であり、第１図と同一部分に同一符号を付し同
一箇所の説明は省略する。

この実施例においてはFET26のソースと３端子レギュ
レータ16の出力ラインとの間に電流制限用抵抗30と逆流
防止用ダイオード31との直列回路を挿入接続したもので
あり、抵抗30はFET26のターンオン状態で入力電圧Viが
出力電圧Voに比べて相当高い場合においてもFET26のソ
ース・ドレイン間に過電流が流れることを防止するもの
であり、ダイオード31はFET26のソース電位がゲート電
位に対し一定値以上にならないように出力電圧からFET2
6のソースに流れる電流を遮断するものであり、いずれ
もFET26の破壊を防止するためのものである。

なお本発明は上記実施例に限定されるものではなく本
発明の要旨の範囲内において種々の変形実施が可能であ
る。例えば２個の電源の３端子レギュレータはこの出力
電圧、最大出力電流の値が同一でも異なるものでもよ
く、また出力電圧が異なり出力電流が同一なものにも適
用できる。また、立上回路は２個の電源の一方または双
方に設ければよい。また、立上回路のスイッチング素子
はトランジスタを用いることもできる。またシリーズレ
ギュレータの入力電圧は電池により供給してもよく、ま
たシリーズレギュレータをスイッチングレギュレータと
組み合せて用いてもよい。

［発明の効果］ 本発明のフの字型過電流保護回路を有する２個の３端
子レギュレータを直列接続し、各３端子レギュレータの
直流出力電圧を合成して負荷に供給するシリーズレギュ
レータにおいて、少なくとも一方の３端子レギュレータ
の入，出力ライン間に挿入接続されるスイッチング素子
と、前記一方の３端子レギュレータの入力電圧が上昇す
ると、前記スイッチング素子に供給するバイアス電圧が
上昇して該スイッチング素子をターンオンさせ、その後
時間とともに前記バイアス電圧が下降して、前記一方の
３端子レギュレータの立ち上り後に前記スイッチング素
子をターンオフさせる駆動回路とを設けたことにより、
立ち上りの遅い３端子レギュレータの出力電圧が逆極性
になっても正常な立ち上り動作を可能にし、しかも立ち
上り後は負荷が過負荷状態あるいは短絡状態になって
も、立上回路の構成部品の破損が防止できる３端子レギ
ュレータの直列運転立上回路を提供することができる。

【図面の簡単な説明】

第１図及び第２図は本発明の第１実施例を示し、第１図
は定電圧電源の立上回路を示す回路構成図、第２図
（ａ）は３端子レギュレータの立ち上り時における入力
電圧の波形図、同図（ｂ）は立上電流の波形図、同図
（ｃ）は出力電圧の波形図、第３図は本発明の第２実施
例を示す立上回路の回路構成図、第４図は３端子レギュ
レータを用いた２個の電源を直列接続した状態を示す回
路構成図、第５図は３端子レギュレータを示す回路構成
図、第６図はフの字垂下特性を示す波形図である。 11……フの字型過電流保護回路 16……３端子レギュレータ 19……負荷 24,24A……立上回路 26……FET（スイッチング素子） 29……駆動回路

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】フの字型過電流保護回路を有する２個の３
   端子レギュレータを直列接続し、各３端子レギュレータ
   の直流出力電圧を合成して負荷に供給するシリーズレギ
   ュレータにおいて、少なくとも一方の３端子レギュレー
   タの入，出力ライン間に挿入接続されるスイッチング素
   子と、前記一方の３端子レギュレータの入力電圧が上昇
   すると、前記スイッチング素子に供給するバイアス電圧
   が上昇して該スイッチング素子をターンオンさせ、その
   後時間とともに前記バイアス電圧が下降して、前記一方
   の３端子レギュレータの立ち上り後に前記スイッチング
   素子をターンオフさせる駆動回路とを設けたことを特徴
   とする３端子レギュレータの直列運転立上回路。