JP3175318B2 - Ｖｔｒ制御信号の出力制御装置 - Google Patents
Ｖｔｒ制御信号の出力制御装置Info
- Publication number
- JP3175318B2 JP3175318B2 JP21107592A JP21107592A JP3175318B2 JP 3175318 B2 JP3175318 B2 JP 3175318B2 JP 21107592 A JP21107592 A JP 21107592A JP 21107592 A JP21107592 A JP 21107592A JP 3175318 B2 JP3175318 B2 JP 3175318B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- vtr
- staircase
- wave
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＶＴＲに読み書きするＶ
ＴＲ制御信号を出力する制御装置に関するものである。
ＴＲ制御信号を出力する制御装置に関するものである。
【０００２】
【従来の技術】近年、放送局等において、４００Ｈｚ或
いは１ｋＨｚ或いは１．７ｋＨｚの連続波や間欠波で構
成されるＶＴＲ制御信号をテープに記録し、再生したＶ
ＴＲ制御信号が連続波か間欠波か、またその周波数はど
れかによって、ＶＴＲを様々に制御することが行われて
いる。このようなＶＴＲ制御信号を出力する制御装置は
発振器とフレーム信号を利用するのが主流である。
いは１ｋＨｚ或いは１．７ｋＨｚの連続波や間欠波で構
成されるＶＴＲ制御信号をテープに記録し、再生したＶ
ＴＲ制御信号が連続波か間欠波か、またその周波数はど
れかによって、ＶＴＲを様々に制御することが行われて
いる。このようなＶＴＲ制御信号を出力する制御装置は
発振器とフレーム信号を利用するのが主流である。
【０００３】以下に従来のＶＴＲ制御信号の出力制御装
置について説明する。図２は従来のＶＴＲ制御信号処理
のブロック図である。図２の４はフレーム信号を作成供
給するフレーム信号発生部で、５はＶＴＲ制御信号の出
力制御装置からＶＴＲに出力する制御信号に必要な複数
の周波数の連続波で構成される信号群を作成する信号発
生部で、６は上位制御装置の制御とフレーム信号発生部
４から入力されるフレーム信号によって信号発生部５か
ら入力された複数の周波数の連続波で構成される信号群
をフレーム単位で切り替える周波数切り替え部で、７は
周波数切り替え部６から入力された信号を上記制御装置
により出力するかしないか制御を受けてＶＴＲに対して
出力の切り替えをする出力切り替え部である。
置について説明する。図２は従来のＶＴＲ制御信号処理
のブロック図である。図２の４はフレーム信号を作成供
給するフレーム信号発生部で、５はＶＴＲ制御信号の出
力制御装置からＶＴＲに出力する制御信号に必要な複数
の周波数の連続波で構成される信号群を作成する信号発
生部で、６は上位制御装置の制御とフレーム信号発生部
４から入力されるフレーム信号によって信号発生部５か
ら入力された複数の周波数の連続波で構成される信号群
をフレーム単位で切り替える周波数切り替え部で、７は
周波数切り替え部６から入力された信号を上記制御装置
により出力するかしないか制御を受けてＶＴＲに対して
出力の切り替えをする出力切り替え部である。
【０００４】以下に制御信号の読み書きにおける従来の
処理の流れを図２に沿って説明する。
処理の流れを図２に沿って説明する。
【０００５】まず、信号発生部５からの信号群と、フレ
ーム信号発生部４からのフレーム信号が周波数切り替え
部６に常時入力されている。そこで周波数切り替え部６
は上位制御装置の制御を受けフレーム信号を利用しフレ
ーム単位で周波数切り替えをする。その出力信号を上位
制御信号の制御を受け出力切り替え部７が出力切り替え
をしてＶＴＲに出力する。
ーム信号発生部４からのフレーム信号が周波数切り替え
部６に常時入力されている。そこで周波数切り替え部６
は上位制御装置の制御を受けフレーム信号を利用しフレ
ーム単位で周波数切り替えをする。その出力信号を上位
制御信号の制御を受け出力切り替え部７が出力切り替え
をしてＶＴＲに出力する。
【０００６】
【発明が解決しようとする課題】しかし、フレーム信号
発生部４と信号発生部５で信号発生回路や信号伝達回路
が必要な上にフレーム単位の上位制御装置による制御が
必要である。
発生部４と信号発生部５で信号発生回路や信号伝達回路
が必要な上にフレーム単位の上位制御装置による制御が
必要である。
【０００７】本発明は上記従来の問題点を解決するもの
で、回路の削減と上位制御装置の負担の少ないＶＴＲ制
御装置を提供することを目的とする。
で、回路の削減と上位制御装置の負担の少ないＶＴＲ制
御装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】この目的を達成するため
に本発明のＶＴＲ制御信号の出力制御装置は、矩形波と
階段波の振幅情報とを出力する要素出力部と、前記矩形
波をフレーム単位で切換えるフレーム管理部と、前記矩
形波と振幅情報とから階段波を作成する階段波作成部と
を備え、前記要素出力部と前記フレーム管理部とがひと
つのマイクロプロセッサ内に設けられたものである
に本発明のＶＴＲ制御信号の出力制御装置は、矩形波と
階段波の振幅情報とを出力する要素出力部と、前記矩形
波をフレーム単位で切換えるフレーム管理部と、前記矩
形波と振幅情報とから階段波を作成する階段波作成部と
を備え、前記要素出力部と前記フレーム管理部とがひと
つのマイクロプロセッサ内に設けられたものである
【０００９】
【作用】この構成によりフレーム単位で波形選別をする
ための精密回路が必要なく、信号発生源や信号伝送回路
が必要なくなり回路の負担が減るので、幅広い応用が可
能となり、上位制御装置の負担も軽減できる。
ための精密回路が必要なく、信号発生源や信号伝送回路
が必要なくなり回路の負担が減るので、幅広い応用が可
能となり、上位制御装置の負担も軽減できる。
【００１０】
【実施例】以下本発明の実施例について、図面を参照し
ながら説明する。
ながら説明する。
【００１１】図１は本発明の実施例である制御信号処理
のブロック図である。図１の１は上位制御装置の制御に
より出力すべき制御信号に対応する階段波の瞬時振幅の
要素を表す振幅情報と階段波の周波数の要素を表し複数
の周波数を有する矩形波とを出力する手段で、２は前記
の振幅情報と矩形波から階段波形を作成する階段波形作
成部で、３は階段波形を出力すべき制御信号である連続
波に整形する整形部である。手段１の処理はＣＰＵ内で
行われている。手段１の構成要素である１Ａは手段１の
入出力と手段１全体の動作の制御をする制御部で、１Ｂ
は制御部１Ａの制御を受け階段波形の構成要素である振
幅と矩形波を出力する要素出力部で、１Ｃは制御部１Ａ
に制御されていてフレーム単位の矩形波周波数の切り替
えと出力するかしないかの切り替えを要素出力部１Ｂに
対して制御しているフレーム管理部である。
のブロック図である。図１の１は上位制御装置の制御に
より出力すべき制御信号に対応する階段波の瞬時振幅の
要素を表す振幅情報と階段波の周波数の要素を表し複数
の周波数を有する矩形波とを出力する手段で、２は前記
の振幅情報と矩形波から階段波形を作成する階段波形作
成部で、３は階段波形を出力すべき制御信号である連続
波に整形する整形部である。手段１の処理はＣＰＵ内で
行われている。手段１の構成要素である１Ａは手段１の
入出力と手段１全体の動作の制御をする制御部で、１Ｂ
は制御部１Ａの制御を受け階段波形の構成要素である振
幅と矩形波を出力する要素出力部で、１Ｃは制御部１Ａ
に制御されていてフレーム単位の矩形波周波数の切り替
えと出力するかしないかの切り替えを要素出力部１Ｂに
対して制御しているフレーム管理部である。
【００１２】図３は本発明で中間状態として取り入れら
れた階段波と階段波の構成要素の矩形波のタイミング図
で、図３の８から１２は各々が階段波形を構成している
５段階に分けられた構成レベルで、１３から２０は各々
が矩形波のエッジである。
れた階段波と階段波の構成要素の矩形波のタイミング図
で、図３の８から１２は各々が階段波形を構成している
５段階に分けられた構成レベルで、１３から２０は各々
が矩形波のエッジである。
【００１３】図４はＶＴＲ制御信号のパターンの例で、
（ａ）は間欠波として代表的なプログラムキュートーン
のパターンで、（ｂ）は連続波のパターンである。この
連続波には４００Hzと１ｋHzと１．７ｋHzが多用されて
いる。図４の２１は波形が出力されているＯＮ状態で、
２２は波形が出力されていないＯＦＦ状態である。
（ａ）は間欠波として代表的なプログラムキュートーン
のパターンで、（ｂ）は連続波のパターンである。この
連続波には４００Hzと１ｋHzと１．７ｋHzが多用されて
いる。図４の２１は波形が出力されているＯＮ状態で、
２２は波形が出力されていないＯＦＦ状態である。
【００１４】以下に図１で制御信号処理の流れを説明す
る。まず上位制御装置から制御信号出力の指令を受ける
と制御部１Ａは出力信号の種別により前記のＶＴＲ制御
信号のパターンをフレーム管理部１Ｃに出力して、出力
制御信号の８分の１周期のタイミングで要素出力部１Ｂ
を動作させる。これは前記の構成レベルを５段階に分け
ると１周期は８等分されるからである。従って、要素出
力部１Ｂから出力される矩形波の周波数は、４００Ｈ
ｚ、１ｋＨｚ、１．７ｋＨｚの夫々８倍の周波数の内の
何れかとなる。前記のタイミングで動作する要素出力部
１Ｂはエッジ１３と構成レベル８、エッジ１４と構成レ
ベル９、エッジ１５と構成レベル１０、エッジ１６と構
成レベル１１、エッジ１７と構成レベル１２、エッジ１
８と構成レベル１１、エッジ１９と構成レベル１０、エ
ッジ２０と構成レベル９というように矩形波のエッジと
次にラッチする構成レベルを出力する。そしてフレーム
管理部１Ｃは前記のパターンにより要素出力部１Ｂが出
力する矩形波をフレーム単位でＯＮ状態２１の時には出
力して、ＯＦＦ状態２２の時には出力しないように切り
替えを行う。前記の階段波の構成要素であるレベルと矩
形波を入力した階段波形作成部２がエッジ１３で構成レ
ベル９をラッチし、エッジ１４で構成レベル８をラッチ
し、エッジ１５で構成レベル９をラッチし、エッジ１６
で構成レベル１０をラッチし、エッジ１７で構成レベル
１１をラッチし、エッジ１８で構成レベル１２をラッチ
し、エッジ１９で構成レベル１１をラッチし、エッジ２
０で構成レベル１０をラッチする。このように矩形波の
エッジであらかじめ入力されていた構成レベルをラッチ
して階段波を作成する。前記の階段波を整形部３で階段
波形をＶＴＲに出力すべき滑らかな波形のＶＴＲ制御信
号に整形する。
る。まず上位制御装置から制御信号出力の指令を受ける
と制御部１Ａは出力信号の種別により前記のＶＴＲ制御
信号のパターンをフレーム管理部１Ｃに出力して、出力
制御信号の８分の１周期のタイミングで要素出力部１Ｂ
を動作させる。これは前記の構成レベルを５段階に分け
ると１周期は８等分されるからである。従って、要素出
力部１Ｂから出力される矩形波の周波数は、４００Ｈ
ｚ、１ｋＨｚ、１．７ｋＨｚの夫々８倍の周波数の内の
何れかとなる。前記のタイミングで動作する要素出力部
１Ｂはエッジ１３と構成レベル８、エッジ１４と構成レ
ベル９、エッジ１５と構成レベル１０、エッジ１６と構
成レベル１１、エッジ１７と構成レベル１２、エッジ１
８と構成レベル１１、エッジ１９と構成レベル１０、エ
ッジ２０と構成レベル９というように矩形波のエッジと
次にラッチする構成レベルを出力する。そしてフレーム
管理部１Ｃは前記のパターンにより要素出力部１Ｂが出
力する矩形波をフレーム単位でＯＮ状態２１の時には出
力して、ＯＦＦ状態２２の時には出力しないように切り
替えを行う。前記の階段波の構成要素であるレベルと矩
形波を入力した階段波形作成部２がエッジ１３で構成レ
ベル９をラッチし、エッジ１４で構成レベル８をラッチ
し、エッジ１５で構成レベル９をラッチし、エッジ１６
で構成レベル１０をラッチし、エッジ１７で構成レベル
１１をラッチし、エッジ１８で構成レベル１２をラッチ
し、エッジ１９で構成レベル１１をラッチし、エッジ２
０で構成レベル１０をラッチする。このように矩形波の
エッジであらかじめ入力されていた構成レベルをラッチ
して階段波を作成する。前記の階段波を整形部３で階段
波形をＶＴＲに出力すべき滑らかな波形のＶＴＲ制御信
号に整形する。
【００１５】従って、前記のタイミングの調整と上記の
パターンのテーブルを作成することにより複数の連続波
や間欠波を実現できる。このように回路の削除と上位制
御装置の負担の軽減ができるのできわめて有利である。
パターンのテーブルを作成することにより複数の連続波
や間欠波を実現できる。このように回路の削除と上位制
御装置の負担の軽減ができるのできわめて有利である。
【００１６】なお、要素出力部１Ｂで出力する矩形波に
対してＸＯＲをとって矩形波の周波数を倍にすると要素
出力部１Ｂで割り込みをかけるときカウンタ値を倍にす
ることができるので要素出力部１Ｂの負担が半減する。
対してＸＯＲをとって矩形波の周波数を倍にすると要素
出力部１Ｂで割り込みをかけるときカウンタ値を倍にす
ることができるので要素出力部１Ｂの負担が半減する。
【００１７】
【発明の効果】以上により本発明のＶＴＲ制御装置は、
回路の削減ができ、フレーム信号と入出力信号の同期操
作や入力時のフレーム単位のパターンデータとの比較や
出力時のフレーム単位の切り替え操作など上位制御装置
の負担の軽減が図れた上に複数の連続信号や間欠信号の
処理ができ、処理信号変更の融通性もあり、きわめて有
効である。
回路の削減ができ、フレーム信号と入出力信号の同期操
作や入力時のフレーム単位のパターンデータとの比較や
出力時のフレーム単位の切り替え操作など上位制御装置
の負担の軽減が図れた上に複数の連続信号や間欠信号の
処理ができ、処理信号変更の融通性もあり、きわめて有
効である。
【図１】ＶＴＲ制御装置における本発明の処理のブロッ
ク図
ク図
【図２】従来の処理のブロック図
【図３】階段波と矩形波のタイミング図
【図４】ＶＴＲ制御信号のパターン図
【図５】本発明の構成手段の関連図
１ 制御信号に対応する階段波の構成である振幅と矩形
波の出力 １Ａ 制御部 １Ｂ 振幅と矩形波の出力 １Ｃ 出力用フレーム管理 ２ 階段波を作成 ３ 階段波を制御信号に整形 ４ フレーム信号出力 ５ 信号発生 ６ 出力信号切り替え ７ 出力切り替え ８ 階段波形構成レベル ９ 階段波形構成レベル １０ 階段波形構成レベル １１ 階段波形構成レベル １２ 階段波形構成レベル １３ 矩形波エッジ １４ 矩形波エッジ １５ 矩形波エッジ １６ 矩形波エッジ １７ 矩形波エッジ １８ 矩形波エッジ １９ 矩形波エッジ ２０ 矩形波エッジ ２１ 信号ＯＮ状態 ２２ 信号ＯＦＦ状態
波の出力 １Ａ 制御部 １Ｂ 振幅と矩形波の出力 １Ｃ 出力用フレーム管理 ２ 階段波を作成 ３ 階段波を制御信号に整形 ４ フレーム信号出力 ５ 信号発生 ６ 出力信号切り替え ７ 出力切り替え ８ 階段波形構成レベル ９ 階段波形構成レベル １０ 階段波形構成レベル １１ 階段波形構成レベル １２ 階段波形構成レベル １３ 矩形波エッジ １４ 矩形波エッジ １５ 矩形波エッジ １６ 矩形波エッジ １７ 矩形波エッジ １８ 矩形波エッジ １９ 矩形波エッジ ２０ 矩形波エッジ ２１ 信号ＯＮ状態 ２２ 信号ＯＦＦ状態
Claims (1)
- 【請求項１】 階段波の周波数要素を表し複数の周波数
を有する矩形波と前記階段波の各期間の振幅要素を表す
振幅情報とを出力する要素出力部と、前記矩形波の周波
数およびＯＮ／ＯＦＦをフレーム単位で切換えるフレー
ム管理部と、前記切り換えられた矩形波と振幅情報とか
らＶＴＲへ出力するＶＴＲ制御信号としての階段波を作
成する階段波作成部とを備え、前記要素出力部と前記フ
レーム管理部とがひとつのマイクロプロセッサ内に設け
られ、複数の周波数の連続的なもしくは間欠的な階段波
を作成するよう処理を行うことを特徴とするＶＴＲ制御
信号の出力制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21107592A JP3175318B2 (ja) | 1992-08-07 | 1992-08-07 | Ｖｔｒ制御信号の出力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21107592A JP3175318B2 (ja) | 1992-08-07 | 1992-08-07 | Ｖｔｒ制御信号の出力制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0660479A JPH0660479A (ja) | 1994-03-04 |
| JP3175318B2 true JP3175318B2 (ja) | 2001-06-11 |
Family
ID=16599995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21107592A Expired - Fee Related JP3175318B2 (ja) | 1992-08-07 | 1992-08-07 | Ｖｔｒ制御信号の出力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3175318B2 (ja) |
-
1992
- 1992-08-07 JP JP21107592A patent/JP3175318B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0660479A (ja) | 1994-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3175318B2 (ja) | Ｖｔｒ制御信号の出力制御装置 | |
| RU2000126468A (ru) | Способ уменьшения потребления энергии и портативное электронное устройство и система для развлечений, предназначенные для осуществления этого способа | |
| JPH04200294A (ja) | インバータ装置 | |
| KR920007931Y1 (ko) | 기체방전형 표시장치의 스캔라인 구동회로 | |
| JP3178111B2 (ja) | Ｖｔｒ制御信号の入出力制御装置 | |
| KR850004161A (ko) | 자기기록 재생장치의 모터서보회로 | |
| JPH0668658A (ja) | Ｖｔｒ制御信号の入出力制御装置 | |
| JPH0660576A (ja) | サーボ信号書込み装置 | |
| JPS62163130A (ja) | マイクロコンピユ−タの動作速度制御装置 | |
| JPS62232053A (ja) | マイクロコンピユ−タの動作速度制御装置 | |
| JP2988360B2 (ja) | クロック生成回路 | |
| KR920704271A (ko) | 디스크 저장 시스템의 액세스 암을 조절하기 위한 회로 장치 및 방법 | |
| JP2751638B2 (ja) | トラッキングサーボ装置 | |
| JPH0528807Y2 (ja) | ||
| JPH05189991A (ja) | ピークホールド回路 | |
| JP2516930B2 (ja) | ビデオテ―プレコ―ダ | |
| JPH0251714A (ja) | システムクロック・ジェネレータ | |
| JPS6333073A (ja) | テレビジヨン映像合成回路 | |
| JPH08106447A (ja) | マイクロコンピュータ | |
| JPH066193A (ja) | パルス幅変調回路 | |
| JPH01293774A (ja) | 映像信号処理方法 | |
| JPS63193606A (ja) | パルス調整回路 | |
| KR950007468A (ko) | 컴퓨터제어에 의한 티-브이(tv) 채널주파수 자동기억장치 | |
| JPH04157668A (ja) | 直接アクセス装置の制御方式 | |
| JPS60263523A (ja) | マイクロプロセツサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080406 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090406 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |