JP3174957B2 - 電子回路モジュール用基板、およびこれを用いた電子回路モジュール - Google Patents
電子回路モジュール用基板、およびこれを用いた電子回路モジュールInfo
- Publication number
- JP3174957B2 JP3174957B2 JP25206391A JP25206391A JP3174957B2 JP 3174957 B2 JP3174957 B2 JP 3174957B2 JP 25206391 A JP25206391 A JP 25206391A JP 25206391 A JP25206391 A JP 25206391A JP 3174957 B2 JP3174957 B2 JP 3174957B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- circuit module
- substrate
- wiring pattern
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0284—Details of three-dimensional rigid printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Combinations Of Printed Boards (AREA)
Description
【０００１】
【産業上の利用分野】本願発明は、電子回路モジュール
用基板、およびこれを用いた電子回路モジュールに関
し、マザー基板に対して面実装するに際し、その実装状
態での電気的信頼性を飛躍的に向上することができると
ともに、端子部の狭ピッチ化を達成し、より高密度な電
子部品実装を可能としたもの関する。
用基板、およびこれを用いた電子回路モジュールに関
し、マザー基板に対して面実装するに際し、その実装状
態での電気的信頼性を飛躍的に向上することができると
ともに、端子部の狭ピッチ化を達成し、より高密度な電
子部品実装を可能としたもの関する。
【０００２】
【従来の技術および発明が解決しようとする課題】従来
の電子回路モジュールと呼ばれるもののうち、たとえば
ハイブリットＩＣは、最近、いわゆるリフローハンダを
用いた面実装タイプのものが増えてきており、大略、次
のような構成となっている。すなわち、図６に示すよう
に、ガラスエポキシあるいはセラミックで形成された材
料基板１の表面に、配線パターン（図示略）を形成する
とともにこの配線パターン上にＩＣあるいは抵抗器等の
電子部品２を搭載する一方、上記材料基板１の縁部に形
成した端子部３には、リン青銅あるいは鉄で形成したリ
ード足４を差し込みあるいはハンダ付けによって連結し
ている。そして、所望によって、上記材料基板の全体あ
るいは一部が粉体塗装による保護膜によって覆われる。
の電子回路モジュールと呼ばれるもののうち、たとえば
ハイブリットＩＣは、最近、いわゆるリフローハンダを
用いた面実装タイプのものが増えてきており、大略、次
のような構成となっている。すなわち、図６に示すよう
に、ガラスエポキシあるいはセラミックで形成された材
料基板１の表面に、配線パターン（図示略）を形成する
とともにこの配線パターン上にＩＣあるいは抵抗器等の
電子部品２を搭載する一方、上記材料基板１の縁部に形
成した端子部３には、リン青銅あるいは鉄で形成したリ
ード足４を差し込みあるいはハンダ付けによって連結し
ている。そして、所望によって、上記材料基板の全体あ
るいは一部が粉体塗装による保護膜によって覆われる。
【０００３】こうして形成されたハイブリットＩＣは、
ユーザにおいてマザー基板上にクリームハンダを用いた
いわゆるハンダリフローの手法により面実装が行われ
る。この場合、図６から容易に理解できるように、材料
基板１とマザー基板との間にリード足４が介在すること
になるため、材料基板上の配線パターンと、マザー基板
上の配線パターン間の電気的接続の信頼性が十分に達成
できないという問題がある。とりわけ、上記のリード足
４と基板材料１との間の十分な接続が図られていない場
合や、一部のリード足４が曲げ変形をおこしている場合
等に、上記の電気接続不良が発生しうる。
ユーザにおいてマザー基板上にクリームハンダを用いた
いわゆるハンダリフローの手法により面実装が行われ
る。この場合、図６から容易に理解できるように、材料
基板１とマザー基板との間にリード足４が介在すること
になるため、材料基板上の配線パターンと、マザー基板
上の配線パターン間の電気的接続の信頼性が十分に達成
できないという問題がある。とりわけ、上記のリード足
４と基板材料１との間の十分な接続が図られていない場
合や、一部のリード足４が曲げ変形をおこしている場合
等に、上記の電気接続不良が発生しうる。
【０００４】さらには、上記リード足４は、所定以上に
細くすることができず、またこのリード足４を自動機に
よって材料基板１に対して差し込み接続するための都合
等から、各リード足４間の間隔を所定以下にすることが
できず、結局、多数の端子を必要とするような場合、材
料基板自体を比較的大きなものとせざるをえず、これが
かかるハイブリットＩＣを含むマザー基板上での電子部
品実装の高密度化を阻害する原因にもなる。また、上記
のように、材料基板１に対して別体形成したリード足を
取付けるための工程も必要であり、ことことがハイブリ
ットＩＣそれ自体のコスト上昇の原因にもなっている。
細くすることができず、またこのリード足４を自動機に
よって材料基板１に対して差し込み接続するための都合
等から、各リード足４間の間隔を所定以下にすることが
できず、結局、多数の端子を必要とするような場合、材
料基板自体を比較的大きなものとせざるをえず、これが
かかるハイブリットＩＣを含むマザー基板上での電子部
品実装の高密度化を阻害する原因にもなる。また、上記
のように、材料基板１に対して別体形成したリード足を
取付けるための工程も必要であり、ことことがハイブリ
ットＩＣそれ自体のコスト上昇の原因にもなっている。
【０００５】この発明は、上記の事情のもとで考えださ
れたものであって、マザー基板に対する電子的接続の信
頼性を飛躍的に高めることができるとともに、端子部の
狭ピッチ化を同時に達成し、マザー基板に実装した場合
における信頼性および、より高密度な実装を達成するこ
とができる電子回路用モジュールを提供することをその
課題としている。
れたものであって、マザー基板に対する電子的接続の信
頼性を飛躍的に高めることができるとともに、端子部の
狭ピッチ化を同時に達成し、マザー基板に実装した場合
における信頼性および、より高密度な実装を達成するこ
とができる電子回路用モジュールを提供することをその
課題としている。
【０００６】
【課題を解決するための手段】上記の課題を達成するた
め、本願発明では、次の技術的手段を講じている。すな
わち、本願の請求項１に記載した電子回路モジュール用
基板は、外縁にいたるまで平坦な表面を有する平板状主
体部と、この主体部の裏面の周縁部に一定高さ膨出状に
一体形成され、かつ内面と外面とがラウンドしつつ頂部
に至る端子形成部とをもつとともに、これら平板状主体
部と端子形成部とが樹脂によって一体成形されており、
上記主体部の表面、および裏面の平坦部には、スルーホ
ールで互いに連絡された配線パターンが形成されている
とともに、上記端子形成部の表面には、上記配線パター
ンと連絡するとともにこの端子形成部の頂部に至ってマ
ザー基板に接触可能な複数の端子がパターン形成されて
いることを特徴としている。
め、本願発明では、次の技術的手段を講じている。すな
わち、本願の請求項１に記載した電子回路モジュール用
基板は、外縁にいたるまで平坦な表面を有する平板状主
体部と、この主体部の裏面の周縁部に一定高さ膨出状に
一体形成され、かつ内面と外面とがラウンドしつつ頂部
に至る端子形成部とをもつとともに、これら平板状主体
部と端子形成部とが樹脂によって一体成形されており、
上記主体部の表面、および裏面の平坦部には、スルーホ
ールで互いに連絡された配線パターンが形成されている
とともに、上記端子形成部の表面には、上記配線パター
ンと連絡するとともにこの端子形成部の頂部に至ってマ
ザー基板に接触可能な複数の端子がパターン形成されて
いることを特徴としている。
【０００７】そして、本願の請求項２の電子回路モジュ
ールは、上記の構成を有する電子回路モジュール用基板
における主体部の表面および裏面の配線パターン上に、
所定の電子部品を搭載して形成される。
ールは、上記の構成を有する電子回路モジュール用基板
における主体部の表面および裏面の配線パターン上に、
所定の電子部品を搭載して形成される。
【０００８】
【発明の作用および効果】本願発明の電子回路モジュー
ル用基板は、従来のハイブリットＩＣ等に用いられてい
た材料基板とは異なり、裏面側に一定高さ膨出状に端子
形成部を一体形成した立体構造をもっている。すなわ
ち、この電子回路モジュール用基板は、平板状主体部の
裏面の周縁部に、裏面方向に一定高さをもって膨出する
端子形成部をもっている。この端子形成部には、上記主
体部裏面中央部に形成されるべき端子パターンとつなが
る端子部が、一体的にパターン形成されている。
ル用基板は、従来のハイブリットＩＣ等に用いられてい
た材料基板とは異なり、裏面側に一定高さ膨出状に端子
形成部を一体形成した立体構造をもっている。すなわ
ち、この電子回路モジュール用基板は、平板状主体部の
裏面の周縁部に、裏面方向に一定高さをもって膨出する
端子形成部をもっている。この端子形成部には、上記主
体部裏面中央部に形成されるべき端子パターンとつなが
る端子部が、一体的にパターン形成されている。
【０００９】しがって、端子形成部は、主体部の裏面か
ら一定高さ膨出状に形成されていることから、この部に
パターン形成された端子部は、平板状のマザー基板の回
路パターンに対し、確実に接触することができる。そし
て、モジュール基板上の端子部が、直接マザー基板上の
回路パターンに接触してこれらの間の電気的導通が図ら
れるため、従来のように別途形成したリード足を用いる
必要がなく、それだけモジュール基板内の回路とマザー
基板上の回路間との電気的接続の信頼性が達成される。
ら一定高さ膨出状に形成されていることから、この部に
パターン形成された端子部は、平板状のマザー基板の回
路パターンに対し、確実に接触することができる。そし
て、モジュール基板上の端子部が、直接マザー基板上の
回路パターンに接触してこれらの間の電気的導通が図ら
れるため、従来のように別途形成したリード足を用いる
必要がなく、それだけモジュール基板内の回路とマザー
基板上の回路間との電気的接続の信頼性が達成される。
【００１０】加えて、本願発明では、端子部は、基板に
形成する配線パターンと同様の手法によってパターン形
成することができるので、端子間ピッチをきわめて小さ
くすることも可能である。こうして狭ピッチ化が達成さ
れる本願発明の電子回路モジュール用基板あるいはこれ
を用いた電子回路モジュールは、同一端子数をもつ従来
のハイブリットＩＣに比較して、その大きさを格段に小
さくすることができる。そして、このことは、本願発明
の電子回路モジュールをマザー基板に実装する場合、マ
ザー基板上でのより高密度な実装が達成されることを意
味する。
形成する配線パターンと同様の手法によってパターン形
成することができるので、端子間ピッチをきわめて小さ
くすることも可能である。こうして狭ピッチ化が達成さ
れる本願発明の電子回路モジュール用基板あるいはこれ
を用いた電子回路モジュールは、同一端子数をもつ従来
のハイブリットＩＣに比較して、その大きさを格段に小
さくすることができる。そして、このことは、本願発明
の電子回路モジュールをマザー基板に実装する場合、マ
ザー基板上でのより高密度な実装が達成されることを意
味する。
【００１１】加えて、本願発明の電子回路モジュール用
基板においては、平板状主体部の裏面に一体形成するべ
き膨出状の端子形成部は、その周縁部のみに限って形成
するものであるため、この主体部の裏面中央平坦部は、
依然として配線パターンを形成するべき領域として利用
することができ、したがって、主体部の表面および裏面
に電子部品を実装することができることから、本願発明
の電子回路モジュールそれ自体の内部における電子部品
の高密度搭載も可能となる。
基板においては、平板状主体部の裏面に一体形成するべ
き膨出状の端子形成部は、その周縁部のみに限って形成
するものであるため、この主体部の裏面中央平坦部は、
依然として配線パターンを形成するべき領域として利用
することができ、したがって、主体部の表面および裏面
に電子部品を実装することができることから、本願発明
の電子回路モジュールそれ自体の内部における電子部品
の高密度搭載も可能となる。
【００１２】さらに、上記平板状主体部の裏面に設ける
べき膨出状の端子形成部は、マザー基板にこの電子回路
モジュール基板が実装されたとき、主体部裏面に搭載さ
れる電子部品の周囲を覆い隠す防護壁として機能するこ
とになるため、主体部裏面の配線パターンにＩＣチップ
を直接的にボンディングする場合においても、この直接
搭載されたＩＣの保護手段を簡易なものとしても差し支
えなくなり、このことが電子回路モジュール作製のコス
ト低減にも寄与する。さらに、従来のハイブリットＩＣ
のように、別体形成したリード足を基板に取付ける工程
が不要となるので、このことも電子回路モジュール製造
のコスト低減に大きく寄与する。
べき膨出状の端子形成部は、マザー基板にこの電子回路
モジュール基板が実装されたとき、主体部裏面に搭載さ
れる電子部品の周囲を覆い隠す防護壁として機能するこ
とになるため、主体部裏面の配線パターンにＩＣチップ
を直接的にボンディングする場合においても、この直接
搭載されたＩＣの保護手段を簡易なものとしても差し支
えなくなり、このことが電子回路モジュール作製のコス
ト低減にも寄与する。さらに、従来のハイブリットＩＣ
のように、別体形成したリード足を基板に取付ける工程
が不要となるので、このことも電子回路モジュール製造
のコスト低減に大きく寄与する。
【００１３】
【実施例の説明】以下、本願発明の好ましい実施例を、
図面を参照しつつ具体的に説明する。図１は、本願発明
の電子回路モジュール１１の一実施例を模式的に表した
斜視図、図２は、図１のII−II線に沿う拡大断面図であ
る。
図面を参照しつつ具体的に説明する。図１は、本願発明
の電子回路モジュール１１の一実施例を模式的に表した
斜視図、図２は、図１のII−II線に沿う拡大断面図であ
る。
【００１４】この電子回路モジュール１１の構成に用い
られる基板１２は、たとえば、三次元樹脂インジェクシ
ョン成形によって形成される立体的な形態をもってい
る。すなわち、図１および図２に表れているように、平
面視矩形をした平板状の主体部１３の裏面側の周縁部に
は、裏面方向に一定高さで膨出する端子形成部１４が一
体的に形成されている。すなわち、この基板１２は、そ
の主体部の表面が外縁にいたるまで平坦となっていると
ともに、裏面側の周縁部に端子形成部１４が形成されて
いるため、裏面側からみた場合、上が解放した浅底状の
ボックスのような形態となっている。ただし、上記端子
形成部１４の断面形状は、後に詳しく説明するように、
写真感光法によって端子パターンを形成する便宜のため
に、その頂部がラウンドした恰好となっている。
られる基板１２は、たとえば、三次元樹脂インジェクシ
ョン成形によって形成される立体的な形態をもってい
る。すなわち、図１および図２に表れているように、平
面視矩形をした平板状の主体部１３の裏面側の周縁部に
は、裏面方向に一定高さで膨出する端子形成部１４が一
体的に形成されている。すなわち、この基板１２は、そ
の主体部の表面が外縁にいたるまで平坦となっていると
ともに、裏面側の周縁部に端子形成部１４が形成されて
いるため、裏面側からみた場合、上が解放した浅底状の
ボックスのような形態となっている。ただし、上記端子
形成部１４の断面形状は、後に詳しく説明するように、
写真感光法によって端子パターンを形成する便宜のため
に、その頂部がラウンドした恰好となっている。
【００１５】上記主体部１３の表面側は、平面状となっ
ており、ここには、ハンダ付け部品１５…の実装に適し
た配線パターン１６が形成されている。一方、上記主体
部１３の裏面における、上記膨出状端子形成部１４で囲
まれている中央の平坦面にも配線パターン１７が形成さ
れている。そして、表面側の配線パターン１６と、裏面
側の配線パターン１７は、上記主体部１３を貫通するス
ルーホール１８によって電気的に接続されている。そう
して、上記端子形成部１４の表面には、上記主体部１３
の裏面側配線パターン１７と電気的に導通する端子部１
９がパターン形成されている。
ており、ここには、ハンダ付け部品１５…の実装に適し
た配線パターン１６が形成されている。一方、上記主体
部１３の裏面における、上記膨出状端子形成部１４で囲
まれている中央の平坦面にも配線パターン１７が形成さ
れている。そして、表面側の配線パターン１６と、裏面
側の配線パターン１７は、上記主体部１３を貫通するス
ルーホール１８によって電気的に接続されている。そう
して、上記端子形成部１４の表面には、上記主体部１３
の裏面側配線パターン１７と電気的に導通する端子部１
９がパターン形成されている。
【００１６】上記主体部１３の平面状表面には、基板の
外縁にいたるまで平坦となっているため、この基板の平
面的な広さを余すことなく活用して、小型のチップ抵抗
器等のハンダ付け部品１５…を、リフローハンダの手法
によって搭載することができる。一方、主体部１３の裏
面側は、凹凸のある表面となっているため、クリームハ
ンダ印刷による部品実装は不可であるが、半導体チップ
２０等を直接配線パターン１７にボンディングし、かつ
半導体チップ２０と配線パターン１７の所定リード間を
ワイヤボンディングすることは可能である。
外縁にいたるまで平坦となっているため、この基板の平
面的な広さを余すことなく活用して、小型のチップ抵抗
器等のハンダ付け部品１５…を、リフローハンダの手法
によって搭載することができる。一方、主体部１３の裏
面側は、凹凸のある表面となっているため、クリームハ
ンダ印刷による部品実装は不可であるが、半導体チップ
２０等を直接配線パターン１７にボンディングし、かつ
半導体チップ２０と配線パターン１７の所定リード間を
ワイヤボンディングすることは可能である。
【００１７】ところで、上記基板１２の三次元となった
裏面側に配線パターン１７ないし端子部１９をパターン
形成する手法としては、種々の手法が考えられる。その
第一は、上記端子部１９と、上記裏面側配線パターン１
７を構成する金属打ち抜き形成をしたフレームを、樹脂
インサート成形するという手法である。しかしながら、
この手法は、上記パターンの最終的に形成するべき金属
フレームをあらかじめ正確に作製しておく必要があるな
ど、コスト的に不利である。
裏面側に配線パターン１７ないし端子部１９をパターン
形成する手法としては、種々の手法が考えられる。その
第一は、上記端子部１９と、上記裏面側配線パターン１
７を構成する金属打ち抜き形成をしたフレームを、樹脂
インサート成形するという手法である。しかしながら、
この手法は、上記パターンの最終的に形成するべき金属
フレームをあらかじめ正確に作製しておく必要があるな
ど、コスト的に不利である。
【００１８】そして、第二の手法は、いわゆる三次元イ
ンジェクション成形法を利用した方法である。この方法
は、まず、図３に示すように、成形後の表面にメッキが
つくように調整した樹脂を用い、形成するべき立体配線
パターンと対応した部分のみが最外周に露出するように
凹凸状とした基材２１をインジェクション成形し、次
に、上記のようにして、第一回目の成形によって得られ
た基材の凹部を埋めるようにして、成形後においてメッ
キがつかないように調整した樹脂を用いてインサート成
形を行う。そうすると、図４に示すように、形成するべ
き配線パターンと対応してメッキがつきうる、パターン
状に表面が露出した材料基板が出来上がる。そうして、
この材料基板に無電解銅メッキ処理を施すと、上記メッ
キがつきうる表面パターンにのみ、銅による導体パター
ン２２が形成される。
ンジェクション成形法を利用した方法である。この方法
は、まず、図３に示すように、成形後の表面にメッキが
つくように調整した樹脂を用い、形成するべき立体配線
パターンと対応した部分のみが最外周に露出するように
凹凸状とした基材２１をインジェクション成形し、次
に、上記のようにして、第一回目の成形によって得られ
た基材の凹部を埋めるようにして、成形後においてメッ
キがつかないように調整した樹脂を用いてインサート成
形を行う。そうすると、図４に示すように、形成するべ
き配線パターンと対応してメッキがつきうる、パターン
状に表面が露出した材料基板が出来上がる。そうして、
この材料基板に無電解銅メッキ処理を施すと、上記メッ
キがつきうる表面パターンにのみ、銅による導体パター
ン２２が形成される。
【００１９】そして、第三の方法は、写真感光法によっ
てパターン形成する方法である。これを詳しく説明する
と、まず、成形後の表面にメッキがつきやすいように調
整した樹脂を用いて、図１あるいは図２で示すような全
体形状をもつ基材２１をインジェクション成形する。そ
して、所定部位にメッキレジストを塗布した後、いわゆ
るフォトアディテブ法によって形成するべき配線パター
ンと対応したパターン形状にメッキレジストを部分的に
除去し、この状態で基材に対して無電解銅メッキを施
す。そして、最後に、表面に残っているメッキレジスト
を薬品によって除去するのである。
てパターン形成する方法である。これを詳しく説明する
と、まず、成形後の表面にメッキがつきやすいように調
整した樹脂を用いて、図１あるいは図２で示すような全
体形状をもつ基材２１をインジェクション成形する。そ
して、所定部位にメッキレジストを塗布した後、いわゆ
るフォトアディテブ法によって形成するべき配線パター
ンと対応したパターン形状にメッキレジストを部分的に
除去し、この状態で基材に対して無電解銅メッキを施
す。そして、最後に、表面に残っているメッキレジスト
を薬品によって除去するのである。
【００２０】ところで、マザー基板に対して面実装され
るべきこの種の電子回路モジュール基板には、２００℃
程度の繰り返し昇温に十分耐えうる耐熱性が要求される
が、かかる要求を満足する樹脂材料としては、ポリエー
テルスルホン（ＰＥＳ）、ポリフェニレンサルファイド
（ＰＰＳ）、あるいは液晶ポリマー（ＬＣＤ）等が好適
である。かかる材料は、耐熱性に富むのみならず、上記
のようなインジェクション成形による加工性にも優れて
いる。
るべきこの種の電子回路モジュール基板には、２００℃
程度の繰り返し昇温に十分耐えうる耐熱性が要求される
が、かかる要求を満足する樹脂材料としては、ポリエー
テルスルホン（ＰＥＳ）、ポリフェニレンサルファイド
（ＰＰＳ）、あるいは液晶ポリマー（ＬＣＤ）等が好適
である。かかる材料は、耐熱性に富むのみならず、上記
のようなインジェクション成形による加工性にも優れて
いる。
【００２１】以上の構成による電子回路モジュール１１
は、基板主体部１３の裏面に一定高さで膨出する端子形
成部１４の表面に、上記主体部１３の表面および裏面に
形成される配線パターン１６，１７と導通する複数の端
子部１９が一体パターン形成されているので、この端子
部１９が直接的にマザー基板に対して接続されることに
なる。そして、上記端子形成部１４は、一定高さに膨出
形成されているから、この表面に形成された上記端子部
１９は、その全てが平板状のマザー基板に対して確実に
接触することができるようになり、したがって、基板１
２の配線と、マザー基板の配線との電気的接続の信頼性
が従来に比較して格段に向上する。また、上記端子部１
９は、パターン形成により形成されているので、複数の
端子部１９のピッチ間隔をきわめて小さくすることも可
能となる。したがって、電子回路モジュール１１それ自
体の小型化が達成でき、マザー基板上での高密度実装が
達成される。
は、基板主体部１３の裏面に一定高さで膨出する端子形
成部１４の表面に、上記主体部１３の表面および裏面に
形成される配線パターン１６，１７と導通する複数の端
子部１９が一体パターン形成されているので、この端子
部１９が直接的にマザー基板に対して接続されることに
なる。そして、上記端子形成部１４は、一定高さに膨出
形成されているから、この表面に形成された上記端子部
１９は、その全てが平板状のマザー基板に対して確実に
接触することができるようになり、したがって、基板１
２の配線と、マザー基板の配線との電気的接続の信頼性
が従来に比較して格段に向上する。また、上記端子部１
９は、パターン形成により形成されているので、複数の
端子部１９のピッチ間隔をきわめて小さくすることも可
能となる。したがって、電子回路モジュール１１それ自
体の小型化が達成でき、マザー基板上での高密度実装が
達成される。
【００２２】加えて、従来のハイブリットＩＣのよう
に、マザー基板に接続するためのリード足を別途形成し
てこれを基板に連結する必要がないため、その工数削減
によるコスト低減の効果も期待することができる。
に、マザー基板に接続するためのリード足を別途形成し
てこれを基板に連結する必要がないため、その工数削減
によるコスト低減の効果も期待することができる。
【００２３】さらに、図２からわかるように、主体部１
３の裏面の空間は、マザー基板に対してこのモジュール
１１が実装された状態において、裏面側において主体部
の周部を取り囲むように形成されている膨出状端子形成
部１４によって取り囲まれているため、仮に主体部１３
の裏面側に、半導体チップ２０を直接ボンディングして
これと配線パターン１７間とをワイヤボンディングによ
って結線する場合においても、この半導体チップ２０な
いしワイヤボンディング部を保護するべき樹脂封止手段
２３を簡略化することができ、このことも電子回路モジ
ュール形成のためのコスト低減に寄与することになる。
３の裏面の空間は、マザー基板に対してこのモジュール
１１が実装された状態において、裏面側において主体部
の周部を取り囲むように形成されている膨出状端子形成
部１４によって取り囲まれているため、仮に主体部１３
の裏面側に、半導体チップ２０を直接ボンディングして
これと配線パターン１７間とをワイヤボンディングによ
って結線する場合においても、この半導体チップ２０な
いしワイヤボンディング部を保護するべき樹脂封止手段
２３を簡略化することができ、このことも電子回路モジ
ュール形成のためのコスト低減に寄与することになる。
【００２４】なお、上記の電子回路モジュール用基板
は、図５に示すように、複数列複数行に集合させて複数
個まとめて同時に形成するとともに、その状態において
電子部品の取付けを行い、最後に分割Ｖ溝２４に沿って
分割して各単位基板を得るという製造手法を採用する
と、その製造効率が非常によい。
は、図５に示すように、複数列複数行に集合させて複数
個まとめて同時に形成するとともに、その状態において
電子部品の取付けを行い、最後に分割Ｖ溝２４に沿って
分割して各単位基板を得るという製造手法を採用する
と、その製造効率が非常によい。
【００２５】もちろん、この発明は、上述した実施例に
限定されることはない。特に、基板においては、その裏
面に膨出形成されるべき端子形成部は、必ずしも上記主
体部の裏面全周にわたって設けられる必要はなく、部分
的に形成されていてもよい。しかしながら、この膨出状
端子形成部は、直接マザー基板に接触して回路モジュー
ル全体の安定支持をはかる部分でもあるため、そのこと
を考慮して形成するべきであることはいうまでもない。
限定されることはない。特に、基板においては、その裏
面に膨出形成されるべき端子形成部は、必ずしも上記主
体部の裏面全周にわたって設けられる必要はなく、部分
的に形成されていてもよい。しかしながら、この膨出状
端子形成部は、直接マザー基板に接触して回路モジュー
ル全体の安定支持をはかる部分でもあるため、そのこと
を考慮して形成するべきであることはいうまでもない。
【図１】本願発明の電子回路モジュールの一実施例を模
式的に示す全体斜視図である。
式的に示す全体斜視図である。
【図２】図１のII−II線拡大断面図である。
【図３】
【図４】端子形成部への端子パターン形成方法の一例の
説明図である。
説明図である。
【図５】本願発明の電子回路モジュール用基板の製造手
法の一例の説明図である。
法の一例の説明図である。
【図６】従来例の説明図である。
１１ 電子回路モジュール １２ 電子回路モジュール用基板 １３ 主体部 １４ 端子形成部 １５ 電子部品 １６，１７ 配線パターン １８ スルーホール １９ 端子部
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 25/00 - 25/18 H01L 23/12
Claims (2)
- 【請求項１】 外縁にいたるまで平坦な表面を有する平
板状主体部と、この主体部の裏面の周縁部に一定高さ膨
出状に一体形成され、かつ内面と外面とがラウンドしつ
つ頂部に至る端子形成部とをもつとともに、これら平板
状主体部と端子形成部とが樹脂によって一体成形されて
おり、 上記主体部の表面、および裏面の平坦部には、スルーホ
ールで互いに連絡された配線パターンが形成されている
とともに、上記端子形成部の表面には、上記配線パター
ンと連絡するとともにこの端子形成部の頂部に至ってマ
ザー基板に接触可能な複数の端子がパターン形成されて
いることを特徴とする、電子回路モジュール用基板。 - 【請求項２】 請求項１の電子回路モジュールにおける
上記主体部の表面および裏面に形成した配線パターン上
に、所定の電子部品を搭載したことを特徴とする、電子
回路モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25206391A JP3174957B2 (ja) | 1991-09-30 | 1991-09-30 | 電子回路モジュール用基板、およびこれを用いた電子回路モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25206391A JP3174957B2 (ja) | 1991-09-30 | 1991-09-30 | 電子回路モジュール用基板、およびこれを用いた電子回路モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0590483A JPH0590483A (ja) | 1993-04-09 |
| JP3174957B2 true JP3174957B2 (ja) | 2001-06-11 |
Family
ID=17232044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25206391A Expired - Fee Related JP3174957B2 (ja) | 1991-09-30 | 1991-09-30 | 電子回路モジュール用基板、およびこれを用いた電子回路モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3174957B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6031642B2 (ja) * | 2014-02-28 | 2016-11-24 | 板橋精機株式会社 | パワーモジュールとその製造方法 |
-
1991
- 1991-09-30 JP JP25206391A patent/JP3174957B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0590483A (ja) | 1993-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7376318B2 (en) | Circuit board and its manufacturing method | |
| US6787923B2 (en) | Solder masks for use on carrier substrates, carrier substrates and semiconductor device assemblies including such solder masks | |
| US4143508A (en) | Electronic circuit block | |
| JP2010067989A (ja) | モジュール部品 | |
| US20050041398A1 (en) | Integrated circuit substrate having embedded back-side access conductors and vias | |
| US7368391B2 (en) | Methods for designing carrier substrates with raised terminals | |
| US6989606B2 (en) | BGA substrate via structure | |
| WO2008155055A1 (en) | Connector for interconnecting surface-mount devices and circuit substrates | |
| JP3174957B2 (ja) | 電子回路モジュール用基板、およびこれを用いた電子回路モジュール | |
| KR100199286B1 (ko) | 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지 | |
| JP2722451B2 (ja) | 半導体装置 | |
| JP3033662B2 (ja) | 半導体素子実装用フィルムと半導体素子実装構造 | |
| JP2715957B2 (ja) | 混成集積回路装置 | |
| JP3398556B2 (ja) | 半導体装置の製造方法 | |
| JP3008224B2 (ja) | 回路基板とこれに搭載される電子部品との間の接続構造およびこれを利用した電磁シールド構造、ならびに電磁シールドを施した電子回路モジュール | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH07221427A (ja) | 表面実装用パッケージ及びパッケージ実装装置 | |
| JP2001156222A (ja) | 基板接続構造、基板接続用プリント配線基板および基板接続方法 | |
| JPS63226043A (ja) | 半導体装置 | |
| JPS62179794A (ja) | 電気回路配線板 | |
| JP2538937B2 (ja) | 半導体パッケ―ジ | |
| JPS6240754A (ja) | ピングリッドアレイ | |
| JP3404586B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05211380A (ja) | 電子部品の実装構造 | |
| JPH042478Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |