JP3172363B2 - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JP3172363B2 JP3172363B2 JP11845994A JP11845994A JP3172363B2 JP 3172363 B2 JP3172363 B2 JP 3172363B2 JP 11845994 A JP11845994 A JP 11845994A JP 11845994 A JP11845994 A JP 11845994A JP 3172363 B2 JP3172363 B2 JP 3172363B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal processing
- setting data
- processing unit
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 5
- 238000003384 imaging method Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 230000001629 suppression Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/60—Control of cameras or camera modules
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
- H04N5/202—Gamma control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/80—Camera processing pipelines; Components thereof
- H04N23/82—Camera processing pipelines; Components thereof for controlling camera response irrespective of the scene brightness, e.g. gamma correction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/80—Camera processing pipelines; Components thereof
- H04N23/84—Camera processing pipelines; Components thereof for processing colour signals
- H04N23/88—Camera processing pipelines; Components thereof for processing colour signals for colour balance, e.g. white-balance circuits or colour temperature control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/73—Colour balance circuits, e.g. white balance circuits or colour temperature control
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Information Transfer Systems (AREA)
- Processing Of Color Television Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、デジタルデータに対し
て種々の演算処理を施す信号処理装置に関する。
て種々の演算処理を施す信号処理装置に関する。
【０００２】
【従来の技術】ＣＣＤイメージセンサを用いる固体撮像
装置においては、イメージセンサの出力に対してガンマ
補正や輪郭補正等の処理が施される。特に、カラー撮像
装置の場合には、ホワイトバランスの調整や高輝度擬信
号の抑圧等の処理も行われるため、処理項目は多数にな
る。このような信号処理回路では、各信号処理の条件設
定が容易になることや信号の劣化が少なくなることか
ら、アナログ信号処理からデジタル信号処理へ移行する
傾向にある。デジタル信号処理を採用する信号処理回路
の場合、映像信号の入力段階でアナログ値をデジタルデ
ータに変換し、所定のデータ処理を経た後に出力部分で
再びアナログ値に変換して映像信号を生成するように構
成される。
装置においては、イメージセンサの出力に対してガンマ
補正や輪郭補正等の処理が施される。特に、カラー撮像
装置の場合には、ホワイトバランスの調整や高輝度擬信
号の抑圧等の処理も行われるため、処理項目は多数にな
る。このような信号処理回路では、各信号処理の条件設
定が容易になることや信号の劣化が少なくなることか
ら、アナログ信号処理からデジタル信号処理へ移行する
傾向にある。デジタル信号処理を採用する信号処理回路
の場合、映像信号の入力段階でアナログ値をデジタルデ
ータに変換し、所定のデータ処理を経た後に出力部分で
再びアナログ値に変換して映像信号を生成するように構
成される。
【０００３】図２は、デジタル信号処理を採用する固体
撮像装置の構成を示すブロック図である。ＣＣＤイメー
ジセンサ１は、行列配置された複数の受光画素を有し、
被写体から照射される光に応答して発生する情報電荷を
各受光画素に蓄積する。ＣＣＤドライバ２は、多相の転
送クロックをイメージセンサ１に供給し、各受光画素に
蓄積される電荷を転送出力して映像信号Ｙ1(t)を得る。
アナログ信号処理部３は、イメージセンサ１から出力さ
れる映像信号Ｙ1(t)に対して、サンプルホールドや自動
利得制御等の処理を施し、映像信号Ｙ2(t)を出力する。
この映像信号Ｙ2(t)は、Ａ／Ｄ変換回路４によりデジタ
ルデータに変換され、映像データＤ1(t)としてデジタル
信号処理部５に入力される。デジタル信号処理部５は、
映像データＤ 1(t)に対してガンマ補正や基準レベルのク
ランプ、カラー撮像の場合にはホワイトバランスの調整
や高輝度擬信号の抑圧等の処理を施し、映像データＤ
2(t)を出力する。そして、映像データＤ2(t)は、Ｄ／Ａ
変換器６によりアナログ値に変換され、映像信号Ｙ3(t)
として出力される。
撮像装置の構成を示すブロック図である。ＣＣＤイメー
ジセンサ１は、行列配置された複数の受光画素を有し、
被写体から照射される光に応答して発生する情報電荷を
各受光画素に蓄積する。ＣＣＤドライバ２は、多相の転
送クロックをイメージセンサ１に供給し、各受光画素に
蓄積される電荷を転送出力して映像信号Ｙ1(t)を得る。
アナログ信号処理部３は、イメージセンサ１から出力さ
れる映像信号Ｙ1(t)に対して、サンプルホールドや自動
利得制御等の処理を施し、映像信号Ｙ2(t)を出力する。
この映像信号Ｙ2(t)は、Ａ／Ｄ変換回路４によりデジタ
ルデータに変換され、映像データＤ1(t)としてデジタル
信号処理部５に入力される。デジタル信号処理部５は、
映像データＤ 1(t)に対してガンマ補正や基準レベルのク
ランプ、カラー撮像の場合にはホワイトバランスの調整
や高輝度擬信号の抑圧等の処理を施し、映像データＤ
2(t)を出力する。そして、映像データＤ2(t)は、Ｄ／Ａ
変換器６によりアナログ値に変換され、映像信号Ｙ3(t)
として出力される。
【０００４】アナログ信号処理部３及びデジタル信号処
理部５には、それぞれ信号処理の条件を設定する制御指
示が与えられる。例えば、アナログ信号処理部３に対し
ては、映像信号Ｙ1(t)をサンプルホールドする際の基準
レベルとなる電圧や自動利得制御での参照電圧等が電圧
値として与えられる。一方、デジタル信号処理部５に対
しては、ガンマ補正の係数やホワイトバランス調整の際
の調整情報が適数ビットのデジタルデータとして与えら
れる。
理部５には、それぞれ信号処理の条件を設定する制御指
示が与えられる。例えば、アナログ信号処理部３に対し
ては、映像信号Ｙ1(t)をサンプルホールドする際の基準
レベルとなる電圧や自動利得制御での参照電圧等が電圧
値として与えられる。一方、デジタル信号処理部５に対
しては、ガンマ補正の係数やホワイトバランス調整の際
の調整情報が適数ビットのデジタルデータとして与えら
れる。
【０００５】ところで、制御指示がデジタルデータで与
えられるデジタル信号処理部５を集積回路によって構成
する場合、図３に示すように、デジタル信号処理部５と
共にシリアルレジスタ７を併設することで、入出力ピン
数の削減が図られる。即ち、デジタル信号処理部５の動
作条件を設定するための複数の設定データをシリアルレ
ジスタ７に順次入力して記憶させ、このシリアルレジス
タ７から複数の設定データをデジタル信号処理部５の設
定入力Ｓ1〜Ｓnに同時に与えるように構成される。従っ
て、設定データを入力するための入力ピンが１つであっ
ても、複数の制御データを何ら支障なくデジタル信号処
理部５に供給することができる。
えられるデジタル信号処理部５を集積回路によって構成
する場合、図３に示すように、デジタル信号処理部５と
共にシリアルレジスタ７を併設することで、入出力ピン
数の削減が図られる。即ち、デジタル信号処理部５の動
作条件を設定するための複数の設定データをシリアルレ
ジスタ７に順次入力して記憶させ、このシリアルレジス
タ７から複数の設定データをデジタル信号処理部５の設
定入力Ｓ1〜Ｓnに同時に与えるように構成される。従っ
て、設定データを入力するための入力ピンが１つであっ
ても、複数の制御データを何ら支障なくデジタル信号処
理部５に供給することができる。
【０００６】
【発明が解決しようとする課題】設定データを記憶する
シリアルレジスタ７からデジタル信号処理部５に供給さ
れる設定データは、デジタル信号処理部５で必要となる
ビット数だけ連続してシリアルレジスタ７に入力される
ため、設定データの一部を変更する場合でも全ての設定
データを新たにシリアルレジスタ７に取り込む必要があ
る。このため、設定データをシリアルレジスタ７に入力
する周辺回路不可欠となり、コストを増大させる要因と
なっている。特に、カラー映像信号に対応するように、
設定条件が多くなると、シリアルレジスタ７に書き込む
設定データが多くなり、シリアルレジスタ７の設定デー
タの書き変えが問題となる。
シリアルレジスタ７からデジタル信号処理部５に供給さ
れる設定データは、デジタル信号処理部５で必要となる
ビット数だけ連続してシリアルレジスタ７に入力される
ため、設定データの一部を変更する場合でも全ての設定
データを新たにシリアルレジスタ７に取り込む必要があ
る。このため、設定データをシリアルレジスタ７に入力
する周辺回路不可欠となり、コストを増大させる要因と
なっている。特に、カラー映像信号に対応するように、
設定条件が多くなると、シリアルレジスタ７に書き込む
設定データが多くなり、シリアルレジスタ７の設定デー
タの書き変えが問題となる。
【０００７】そこで本発明は、設定データの一部を容易
に変更できるようにしてコストの増大を防止することを
目的とする。
に変更できるようにしてコストの増大を防止することを
目的とする。
【０００８】
【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、その特徴とするところ
は、入力される第１のデジタルデータに対し、複数の設
定データにより指示される条件に従う演算処理を施して
第２のデジタルデータを出力するデジタル信号処理部
と、上記複数の設定データを記憶し、記憶した設定デー
タを上記デジタル信号処理部に繰り返し供給するレジス
タと、上記デジタル信号処理部に供給される設定データ
に置き換える置換データを供給する手段と、上記レジス
タから取り出される複数の設定データの１つまたは２つ
以上を上記置換データに置き換えて上記デジタル信号処
理部に供給する手段と、を備えたことにある。
解決するために成されたもので、その特徴とするところ
は、入力される第１のデジタルデータに対し、複数の設
定データにより指示される条件に従う演算処理を施して
第２のデジタルデータを出力するデジタル信号処理部
と、上記複数の設定データを記憶し、記憶した設定デー
タを上記デジタル信号処理部に繰り返し供給するレジス
タと、上記デジタル信号処理部に供給される設定データ
に置き換える置換データを供給する手段と、上記レジス
タから取り出される複数の設定データの１つまたは２つ
以上を上記置換データに置き換えて上記デジタル信号処
理部に供給する手段と、を備えたことにある。
【０００９】
【作用】本発明によれば、レジスタからデジタル信号処
理部へ設定データを供給する段階で、一部の設定データ
を置換データに置き換えることができるようになり、レ
ジスタの設定データを書き変えることなく一部の設定デ
ータのみを変更することができる。
理部へ設定データを供給する段階で、一部の設定データ
を置換データに置き換えることができるようになり、レ
ジスタの設定データを書き変えることなく一部の設定デ
ータのみを変更することができる。
【００１０】
【実施例】図１は、本発明の信号処理装置の構成を示す
ブロック図である。デジタル信号処理部１０は、入力さ
れる映像データに対して種々の演算処理を施し、ガンマ
補正やホワイトバランス調整等が成された映像データを
出力する。このデジタル信号処理部１０については、図
２のデジタル信号処理部５と同一構成である。シリアル
レジスタ１１は、デジタル信号処理部１０で必要とされ
る複数の設定データを連続的に取り込んで記憶し、記憶
した複数の設定データを所定のタイミングで同時に出力
する。セレクタ１２は、シリアルレジスタ１１の出力に
対し、設定データの数だけ並列に接続され、シリアルレ
ジスタ１１から出力される設定データあるいは外部から
供給される置換データの一方を選択してデジタル信号処
理部１０の設定入力Ｓ1〜Ｓnに与える。各セレクタ１２
に入力される置換データは、全てのセレクタ１２に共通
に入力されるものであり、信号処理装置に外付けされる
周辺回路によって生成される。デコーダ１３は、入力さ
れるアドレスデータに応答し、複数のセレクタ１２のう
ちの１つを選択的に置換データ側へ切り換える。このデ
コーダ１３に入力されるアドレスデータについても、置
換データと共に周辺回路によって生成される。
ブロック図である。デジタル信号処理部１０は、入力さ
れる映像データに対して種々の演算処理を施し、ガンマ
補正やホワイトバランス調整等が成された映像データを
出力する。このデジタル信号処理部１０については、図
２のデジタル信号処理部５と同一構成である。シリアル
レジスタ１１は、デジタル信号処理部１０で必要とされ
る複数の設定データを連続的に取り込んで記憶し、記憶
した複数の設定データを所定のタイミングで同時に出力
する。セレクタ１２は、シリアルレジスタ１１の出力に
対し、設定データの数だけ並列に接続され、シリアルレ
ジスタ１１から出力される設定データあるいは外部から
供給される置換データの一方を選択してデジタル信号処
理部１０の設定入力Ｓ1〜Ｓnに与える。各セレクタ１２
に入力される置換データは、全てのセレクタ１２に共通
に入力されるものであり、信号処理装置に外付けされる
周辺回路によって生成される。デコーダ１３は、入力さ
れるアドレスデータに応答し、複数のセレクタ１２のう
ちの１つを選択的に置換データ側へ切り換える。このデ
コーダ１３に入力されるアドレスデータについても、置
換データと共に周辺回路によって生成される。
【００１１】このような信号処理装置を集積回路として
構成する場合、置換データ及びアドレスデータをパラレ
ルに入力できるようにそれぞれのデータのビット数に応
じた入力端子を設け、各入力端子を電源電位あるいは接
地電位の何れかに接続するように構成する。これによ
り、置換データとアドレスデータとがセレクタ１２及び
デコーダ１３に固定データとして与られる。
構成する場合、置換データ及びアドレスデータをパラレ
ルに入力できるようにそれぞれのデータのビット数に応
じた入力端子を設け、各入力端子を電源電位あるいは接
地電位の何れかに接続するように構成する。これによ
り、置換データとアドレスデータとがセレクタ１２及び
デコーダ１３に固定データとして与られる。
【００１２】例えば、シリアルレジスタ１０に記憶され
る複数の設定データは、それぞれデジタル信号処理部１
０の演算処理を標準的な条件に設定するものであり、セ
レクタ１２に与えられる置換データは、演算処理の一部
を特殊な条件に設定するものである。そこで、特定の演
算処理の条件を変更しようとするときには、変更する処
理条件に対応する設定入力Ｓ1〜Ｓnに接続されるセレク
タ１２を指定するアドレスデータをデコーダ１３に与え
る。これにより、デコーダ１３に与えられるアドレスデ
ータで指定されるセレクタ１２に入力される設定データ
が、置換データと置き換えられて特定の設定入力Ｓ1〜
Ｓnに与えられることになる。従って、シリアルレジス
タ１１の設定データを書き変えることなくデジタル信号
処理部１０の演算処理の条件の一部を変更することが可
能になる。
る複数の設定データは、それぞれデジタル信号処理部１
０の演算処理を標準的な条件に設定するものであり、セ
レクタ１２に与えられる置換データは、演算処理の一部
を特殊な条件に設定するものである。そこで、特定の演
算処理の条件を変更しようとするときには、変更する処
理条件に対応する設定入力Ｓ1〜Ｓnに接続されるセレク
タ１２を指定するアドレスデータをデコーダ１３に与え
る。これにより、デコーダ１３に与えられるアドレスデ
ータで指定されるセレクタ１２に入力される設定データ
が、置換データと置き換えられて特定の設定入力Ｓ1〜
Ｓnに与えられることになる。従って、シリアルレジス
タ１１の設定データを書き変えることなくデジタル信号
処理部１０の演算処理の条件の一部を変更することが可
能になる。
【００１３】ところで、設定データを記憶するシリアル
レジスタ１１については、必ずしも設定データをシリア
ルに取り込むことができるようにする必要はなく、予め
所定の設定データを記憶した読み出し専用メモリあるい
は不揮発メモリに置き換えることも可能である。この場
合、信号処理装置の製造段階で設定データを記憶させて
おくことにより、信号処理装置に外付けされる周辺回路
に設定データを発生する回路は必要なくなる。
レジスタ１１については、必ずしも設定データをシリア
ルに取り込むことができるようにする必要はなく、予め
所定の設定データを記憶した読み出し専用メモリあるい
は不揮発メモリに置き換えることも可能である。この場
合、信号処理装置の製造段階で設定データを記憶させて
おくことにより、信号処理装置に外付けされる周辺回路
に設定データを発生する回路は必要なくなる。
【００１４】以上の実施例においては、デコーダ１３が
セレクタ１２の１つを指定して設定入力Ｓ1〜Ｓnの１つ
に置換データを与えるように構成した場合を例示した
が、デコーダ１２より２つ以上のセレクタ１２を指定し
て設定入力Ｓ1〜Ｓnの２つ以上を置換データに置き換え
るようにすることも可能である。この場合、置換データ
を複数個用意し、その複数の置換データの１つを設定デ
ータと置き換えるように構成する。
セレクタ１２の１つを指定して設定入力Ｓ1〜Ｓnの１つ
に置換データを与えるように構成した場合を例示した
が、デコーダ１２より２つ以上のセレクタ１２を指定し
て設定入力Ｓ1〜Ｓnの２つ以上を置換データに置き換え
るようにすることも可能である。この場合、置換データ
を複数個用意し、その複数の置換データの１つを設定デ
ータと置き換えるように構成する。
【００１５】また、デジタル信号処理部１０で取り扱う
データとしては、映像データに限られるものではなく、
音声信号をデジタルデータに変換した音声データであっ
ても同様の処理が可能である。
データとしては、映像データに限られるものではなく、
音声信号をデジタルデータに変換した音声データであっ
ても同様の処理が可能である。
【００１６】
【発明の効果】本発明によれば、演算処理の条件を設定
する設定データを書き変えることなく演算処理の条件の
一部を変更することができるようになる。従って、設定
データを書き込むための回路を省略することが可能にな
るため、集積回路として構成した場合に外付けされる周
辺回路を簡略化することができ、この信号処理装置を搭
載する撮像装置のコストを削減することができる。
する設定データを書き変えることなく演算処理の条件の
一部を変更することができるようになる。従って、設定
データを書き込むための回路を省略することが可能にな
るため、集積回路として構成した場合に外付けされる周
辺回路を簡略化することができ、この信号処理装置を搭
載する撮像装置のコストを削減することができる。
【図１】本発明の信号処理装置の構成を示すブロック図
である。
である。
【図２】固体撮像装置の構成を示すブロック図である。
【図３】従来の信号処理装置の構成を示すブロック図で
ある。
ある。
１ ＣＣＤイメージセンサ ２ ＣＣＤドライバ ３ アナログ信号処理部 ４ Ａ／Ｄ変換器 ５ デジタル信号処理部 ６ Ｄ／Ａ変換器 ７ シリアルレジスタ １０ デジタル信号処理部 １１ シリアルレジスタ １２ セレクタ １３ デコーダ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−236386（ＪＰ，Ａ) 特開 平５−103400（ＪＰ，Ａ) 特開 平２−15725（ＪＰ，Ａ)
Claims (3)
- 【請求項１】 入力される第１のデジタルデータに対
し、複数の設定データにより指示される条件に従う演算
処理を施して第２のデジタルデータを出力するデジタル
信号処理部と、上記複数の設定データを記憶し、記憶し
た設定データを上記デジタル信号処理部に繰り返し供給
するレジスタと、上記設定データを変更するための置換
データが入力される入力端子と、上記設定データあるい
は上記置換データとを選択して上記デジタル信号処理部
に供給する複数のセレクタと、上記複数のセレクタの１
つもしくは２つ以上を選択的に動作させる選択回路とを
有し、上記レジスタから取り出される複数の設定データ
の１つまたは２つ以上を上記置換データに置き換えて上
記デジタル信号処理部に供給することを特徴とする信号
処理装置。 - 【請求項２】 上記入力端子は上記設定データのビット
数に応じたデータをパラレルに入力できることを特徴と
する請求項１に記載の信号処理装置。 - 【請求項３】 入力される第１のデジタルデータに対
し、複数の設定データにより指示される条件に従う演算
処理を施して第２のデジタルデータを出力するデジタル
信号処理部と、上記複数の設定データを記憶し、記憶し
た設定データを上記デジタル信号処理部に繰り返し供給
する不揮発性メモリと、上記デジタル信号処理部に供給
される設定データに置き換える置換データを供給する手
段と、上記設定データあるいは上記置換データの一方を
選択して上記デジタル信号処理部に供給する複数のセレ
クタと、上記複数のセレクタの１つもしくは２つ以上を
選択的に動作させる選択回路とを有し、上記不揮発性メ
モリから取り出される複数の設定データの１つまたは２
つ以上を上記置換データに置き換えて上記デジタル信号
処理部に供給することを特徴とする信号処理装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11845994A JP3172363B2 (ja) | 1994-05-31 | 1994-05-31 | 信号処理装置 |
| US08/450,725 US5638536A (en) | 1994-05-31 | 1995-05-26 | Signal processing apparatus capable of computing replacement data substituted for set data |
| KR1019950014103A KR100213957B1 (ko) | 1994-05-31 | 1995-05-31 | 설정데이타를치환데이타로치환하여연산할수있는신호처리장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11845994A JP3172363B2 (ja) | 1994-05-31 | 1994-05-31 | 信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07327150A JPH07327150A (ja) | 1995-12-12 |
| JP3172363B2 true JP3172363B2 (ja) | 2001-06-04 |
Family
ID=14737180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11845994A Expired - Fee Related JP3172363B2 (ja) | 1994-05-31 | 1994-05-31 | 信号処理装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5638536A (ja) |
| JP (1) | JP3172363B2 (ja) |
| KR (1) | KR100213957B1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3821911B2 (ja) * | 1997-05-02 | 2006-09-13 | 富士通株式会社 | メモリ初期化制御方式 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4392159B1 (en) * | 1980-02-01 | 1997-12-09 | Ampex | Method and apparatus for video signal processing |
| US4644349A (en) * | 1983-08-25 | 1987-02-17 | Matsushita Electric Industrial Co., Ltd. | Control unit including a circuit for controlling and setting control data for a digital processing circuit of a color television receiver |
| JPS6195629A (ja) * | 1984-10-16 | 1986-05-14 | Sony Corp | テレビジヨン受像機 |
| JPS6196833A (ja) * | 1984-10-17 | 1986-05-15 | Sony Corp | テレビ受像機 |
| JP3018366B2 (ja) * | 1989-02-08 | 2000-03-13 | ソニー株式会社 | ビデオ信号処理回路 |
| KR100261072B1 (ko) * | 1993-04-30 | 2000-07-01 | 윤종용 | 디지털 신호처리시스템 |
-
1994
- 1994-05-31 JP JP11845994A patent/JP3172363B2/ja not_active Expired - Fee Related
-
1995
- 1995-05-26 US US08/450,725 patent/US5638536A/en not_active Expired - Lifetime
- 1995-05-31 KR KR1019950014103A patent/KR100213957B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07327150A (ja) | 1995-12-12 |
| KR950035330A (ko) | 1995-12-30 |
| US5638536A (en) | 1997-06-10 |
| KR100213957B1 (ko) | 1999-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3904111B2 (ja) | 固体撮像装置及びその信号処理方法 | |
| KR100324592B1 (ko) | 자체 진단 로직을 가지는 씨모스 이미지 센서 및 그 진단 방법 | |
| JP3295077B2 (ja) | ビデオプロセッサシステム | |
| US6937279B1 (en) | Apparatus for converting analog image data into digital image data in CMOS image sensor | |
| US20220006966A1 (en) | Image sensing system and operating method thereof | |
| JP2004165749A (ja) | ガンマ補正電圧生成装置、ガンマ補正装置、表示装置 | |
| EP1107581A2 (en) | Image pickup apparatus | |
| US20090262210A1 (en) | Solid-state imaging apparatus, imaging system, and method of driving solid-state imaging apparatus | |
| US20050151883A1 (en) | Video display apparatus and video display method | |
| US5442465A (en) | Apparatus and method for controlling a linear imaging device | |
| US20020186223A1 (en) | Image processing apparatus and image processing system | |
| US20050012822A1 (en) | Timing generator, solid-state imaging device and camera system | |
| JP5115467B2 (ja) | 固体撮像素子及びその駆動方法 | |
| US5761348A (en) | Data processing apparatus with data bit width conversion | |
| JP3172363B2 (ja) | 信号処理装置 | |
| JP2016134907A (ja) | 固体撮像装置 | |
| US20080018742A1 (en) | Analog front-end device and imaging apparatus | |
| US7751097B2 (en) | Methods and apparatuses for changing driving sequence to output charge coupled device signal | |
| JP2004248003A (ja) | 撮像装置 | |
| JP6967173B1 (ja) | 撮像素子及び撮像装置 | |
| JPH0567203A (ja) | 信号処理用プロセツサ | |
| US20240111146A1 (en) | Photoelectric conversion device, camera module, endoscope, endoscope system, and apparatus | |
| JP2003348442A (ja) | テレビジョンカメラ装置 | |
| JP2003143616A (ja) | データ転送方法 | |
| JP3764963B2 (ja) | 画像表示装置、画像表示方法及び記憶媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090323 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090323 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100323 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110323 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110323 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120323 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130323 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130323 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140323 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |