JP3172168B2 - Method for manufacturing semiconductor integrated circuit device - Google Patents
Method for manufacturing semiconductor integrated circuit deviceInfo
- Publication number
- JP3172168B2 JP3172168B2 JP20324890A JP20324890A JP3172168B2 JP 3172168 B2 JP3172168 B2 JP 3172168B2 JP 20324890 A JP20324890 A JP 20324890A JP 20324890 A JP20324890 A JP 20324890A JP 3172168 B2 JP3172168 B2 JP 3172168B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- gas
- integrated circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置の製造技術に関し、特
に配線のドライエッチング化工に適用して有効な技術に
関するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for manufacturing a semiconductor integrated circuit device, and more particularly to a technique that is effective when applied to dry etching of wiring.
従来、シリコン（Si）基板上に形成される半導体集積
回路の配線材料には、電気抵抗が低い、シリコン酸化膜
との密着正が良い、加工が容易であるなどの理由からア
ルミニウム（Al）が使用されてきた。ところが、半導体
集積回路の高集積化に伴う配線の微細化によってストレ
スマイグレーション（SM）やエレクトロマイグレーショ
ン（EM）に起因するAl配線の断線不良が深刻な問題とな
ってきたため、Al配線を合金化（Cu、Si、Pdなどを添
加）したり、TiW、TiNなどのバリヤメタルと積層化した
りすることによって配線の高信頼化を図る積層配線技術
が実用化されるようになった。このような積層配線とし
ては、例えばTiW/Al−Cu−Si/TiW、TIN/Al−Cu−Si/TiN
などの三層配線が知られている。また、Alに代えてＷな
どの高融点金属やそのシリサイド（WSiX）を使用する配
線技術も実用化されるようになった。Conventionally, aluminum (Al) has been used as a wiring material for a semiconductor integrated circuit formed on a silicon (Si) substrate because of its low electric resistance, good adhesion with a silicon oxide film, and easy processing. Have been used. However, due to the miniaturization of wiring accompanying high integration of semiconductor integrated circuits, disconnection failure of Al wiring caused by stress migration (SM) and electromigration (EM) has become a serious problem. Laminated wiring technology has been put to practical use to improve the reliability of wiring by adding Cu, Si, Pd, etc.) or laminating with a barrier metal such as TiW, TiN. Examples of such a laminated wiring include TiW / Al-Cu-Si / TiW, TIN / Al-Cu-Si / TiN
Such three-layer wiring is known. In addition, a wiring technique using a refractory metal such as W or a silicide thereof (WSi x ) instead of Al has come into practical use.
上記した配線材料を用いて半導体基板上に配線を形成
するには、スパッタ法またはCVD法を用いて基板上に上
記配線材料の薄膜を堆積し、次いで上記薄膜上にレジス
トパターンを形成した後、マイクロ波プラズマエッチン
グ装置などを用いて上記薄膜のパターニングを行う。こ
のとき使用するエッチングガスは、配線材料の種類によ
って最適なものが選定され、例えばTiW、TiN、Ｗのエッ
チングにはSF6＋C2Cl3F3やSF6＋C2ClF5に代表されるSF6
とフロン（フルオロカーボン）との混合ガスが、またAl
−Cu−Si合金のエッチングにはBCl3＋Cl2などの塩素系
ガスがそれぞれ使用されている。なお、これらのガスを
使用した積層配線のドライエッチング加工については、
例えば特願平１−330223号などに記載がある。また、特
開平１−219182号公報には、タングステン膜をSiCl4、B
cl3またはクロロカーボンの何れかと、SF6との混合ガス
を用いてエッチングすることが記載されている。しか
し、タングステン側壁への付着効率の良いCl2を用いる
ことについては何ら記載されていない。To form a wiring on a semiconductor substrate using the above wiring material, a thin film of the wiring material is deposited on the substrate using a sputtering method or a CVD method, and then a resist pattern is formed on the thin film, The thin film is patterned using a microwave plasma etching apparatus or the like. The most suitable etching gas is selected depending on the type of wiring material. For example, for etching of TiW, TiN, and W, SF 6 + C 2 Cl 3 F 3 or SF 6 + C 2 ClF 5 typified by SF 6 + C 2 ClF 5 6
Gas mixture of chlorofluorocarbon and fluorocarbon
A chlorine-based gas such as BCl 3 + Cl 2 is used for etching the Cu—Si alloy. In addition, about the dry etching processing of the laminated wiring using these gases,
For example, it is described in Japanese Patent Application No. 1-330223. Japanese Patent Application Laid-Open No. 1-219182 discloses that a tungsten film is made of SiCl 4 , B
either as cl 3 or chlorocarbon, it is described to be etched using a mixed gas of SF 6. However, there is no description about the use of Cl 2 having a high adhesion efficiency to the tungsten side wall.
ところが、前記TiW、TiN、Ｗのエッチングに使用され
ているC2Cl3F3やC2ClF5などのフロンガスは、下記のよ
うな理由から、今後の半導体集積回路装置の製造プロセ
スでは使用ができなくなると考えられているため、これ
らのフロンガスに代わる新たなエッチングガスの開発が
急務の課題となっている。However, CFCs such as C 2 Cl 3 F 3 and C 2 ClF 5 used for etching the TiW, TiN, and W are not used in the future semiconductor integrated circuit device manufacturing process for the following reasons. Since it is considered impossible to do so, development of a new etching gas to replace these chlorofluorocarbon gases is an urgent issue.
フロンガスは、環境保護の見地からその使用が規制さ
れつつある。The use of Freon gas is being regulated from the viewpoint of environmental protection.
分子中に炭素（Ｃ）を含有するフロンガスは、側壁保
護膜を形成し易いことから、異方性エッチングに適した
ガスとして利用されてきたが、その反面、炭素はパーチ
クル源ともなり易いため、エッチング装置のクリーン代
の見地から炭素を含有しないガスの使用が望まれてい
る。Freon gas containing carbon (C) in its molecule has been used as a gas suitable for anisotropic etching because it is easy to form a side wall protective film. On the other hand, since carbon is also likely to be a particle source, It is desired to use a gas containing no carbon from the viewpoint of the clean cost of the etching apparatus.
SF6＋フロン系混合ガスは、下地SiO2膜やレジストに
対する選択比が低い。The SF 6 + CFC-based mixed gas has a low selectivity to the underlying SiO 2 film and the resist.
SF6＋フロン系混合ガスの発光スペクトルは、フロン
分子中の炭素の存在に起因して広い波形を有しているた
め、発光スペクトルによるエッチングの自動終点検出が
困難であり、現状では下地をある程度オーバーエッチン
グせざるを得ない。Since the emission spectrum of SF 6 + Freon-based gas mixture has a wide waveform due to the presence of carbon in the Freon molecules, it is difficult to automatically detect the etching end point by the emission spectrum. It has to be over-etched.
本発明は、上記した課題に着目してなされたものであ
り、その目的はフロンガスに代わる新たなエッチングガ
スを使用した配線加工技術を提供することにある。The present invention has been made in view of the above-mentioned problem, and an object of the present invention is to provide a wiring processing technique using a new etching gas instead of a CFC gas.
本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述および添付図面から明らかになるであろ
う。The above and other objects and novel features of the present invention are as follows.
It will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの
概要を簡単に説明すれば、次のとおりである。The outline of a typical invention among the inventions disclosed in the present application will be briefly described as follows.
すなわち、本願の発明は、半導体基板上に堆積したＷ
を含む膜を、レジストの如きマスクを用いたドライエッ
チングによりパターン加工する際、エッチングガスとし
てSF6とCl2との混合ガスを使用し、半導体基板の表面温
度を０〜−40℃にするものである。In other words, the invention of the present application provides a method for depositing W on a semiconductor substrate.
When a film containing is patterned by dry etching using a mask such as a resist, a mixed gas of SF 6 and Cl 2 is used as an etching gas, and the surface temperature of the semiconductor substrate is set to 0 to −40 ° C. It is.
上記SF6は主としてエッチントを生成するガスであ
り、Cl2は側壁にレジストのスパッタ物や塩化物を付着
させるガスである。本発明者の実験によれは、SF6単独
でＷ膜をエッチングした場合は、側壁がアンダーカット
されてしまい、加工後の断面形状が逆テーパーとなって
しまったが、Cl2を添加した混合ガスでエッチングを行
った場合は、側壁の断面形状が垂直となったパターンを
得ることができた。上記混合ガス中のCl2の割合は、１
〜20％程度が好ましい。Cl2の割合が１％を下回ると側
壁でアンダーカットが発生する。他方、Cl2の割合が20
％を超えるとＷ膜のエッチングレートが低下するため
に、対レジスト選択比が低下する。The SF 6 is a gas that mainly generates an etchant, and the Cl 2 is a gas that causes a sputter or a chloride of a resist to adhere to a side wall. Mixing accordance to the present inventor's experiment, when etching the W film in SF 6 alone, sidewalls will be undercut, the cross-sectional shape of the post-processing has become a reverse taper, with the addition of Cl 2 When etching was performed using gas, a pattern in which the cross-sectional shape of the side wall was vertical could be obtained. The ratio of Cl 2 in the above mixed gas is 1
About 20% is preferable. If the ratio of Cl 2 is less than 1%, an undercut occurs on the side wall. On the other hand, if the proportion of Cl 2 is 20
%, The etching rate of the W film is reduced, so that the selectivity to resist is reduced.
前述した発明と同様、SF6とCl2とからなる混合ガスに
少量の窒素ガスを添加することにより、Ｗ膜のアンダー
カットをより確実に防止することができる。この効果
は、特にCVD法で堆積したＷ膜において顕著であった。
その理由としては、CVD法で堆積したＷ膜はスパッタ法
で堆積した膜に比べて膜質が疎であるため、アンダーカ
ットが発生し易いからと考えられる。本発明者の実験に
よれば、窒素を添加する場合の好ましい混合比は、Cl2
が１〜25％程度、窒素が５〜20％程度、残りがSF6であ
った。また、本発明で使用する上記混合ガス（SF6＋Cl2
またはSF6＋Cl2＋N2）をＷシリサイド（WSiX）、または
Ｗシリサイド/Wからなるゲート電極のドライエッチング
に適用することにより、同様の効果を得ることができ
た。As in the above-mentioned invention, by adding a small amount of nitrogen gas to the mixed gas composed of SF 6 and Cl 2 , the undercut of the W film can be more reliably prevented. This effect was particularly remarkable in the W film deposited by the CVD method.
This is probably because the W film deposited by the CVD method has a lower film quality than the film deposited by the sputtering method, so that an undercut is easily generated. According to the experiments of the present inventors, the preferred mixing ratio when adding nitrogen is Cl 2
There about 1% to 25%, nitrogen about 5-20%, the remainder was SF 6. Further, the mixed gas (SF 6 + Cl 2) used in the present invention is used.
Alternatively, the same effect can be obtained by applying SF 6 + Cl 2 + N 2 ) to dry etching of a gate electrode composed of W silicide (WSi x ) or W silicide / W.
以下、本発明を実施例により説明する。 Hereinafter, the present invention will be described with reference to examples.
〔実施例１〕 第４図は、本実施例１で使用するマイクロ波プラズマ
エッチング装置（（株）日立製作所、「Ｍ−308AT」）
１の要部断面図である。図において２はマグネトロンを
内蔵したマイクロ波発生源、３は上記マイクロ波発生源
２で発生した2.45G Hzのマイクロ波を石英ベルジャ４で
囲まれたチャンバーに導く導波管である。５および６は
上記マイクロ波の電場とそれに対して垂直に形成される
磁場との相互作用によってプラズマ中の電子にサイクロ
トロン運動を生じさせるソレノイドコイルである。７は
下部ステージ、８は半導体ウエハ、９は上記半導体ウエ
ハ８にバイアスを印加する高周波電源、10は上記半導体
ウエハ８の温度調整を行うサーキュレータである。11は
チャンバー内を排気する真空ポンプに接続された排気
管、12はチャンバー内にエッチングガスを供給するガス
供給管である。[Example 1] Fig. 4 shows a microwave plasma etching apparatus ("M-308AT", Hitachi, Ltd.) used in Example 1 of the present invention.
1 is a sectional view of a main part of FIG. In the figure, reference numeral 2 denotes a microwave generation source having a built-in magnetron, and reference numeral 3 denotes a waveguide for guiding the microwave of 2.45 GHz generated by the microwave generation source 2 to a chamber surrounded by a quartz bell jar 4. Reference numerals 5 and 6 denote solenoid coils which cause cyclotron motion of electrons in the plasma by the interaction between the electric field of the microwave and the magnetic field formed perpendicular thereto. Reference numeral 7 denotes a lower stage, 8 denotes a semiconductor wafer, 9 denotes a high-frequency power supply for applying a bias to the semiconductor wafer 8, and 10 denotes a circulator for adjusting the temperature of the semiconductor wafer 8. Reference numeral 11 denotes an exhaust pipe connected to a vacuum pump that exhausts the inside of the chamber, and 12 denotes a gas supply pipe that supplies an etching gas into the chamber.
まず第１図（ａ）に示すように、シリコン単結晶から
なる半導体ウエハ８上にSiO2膜20およびTiW膜21を順次
堆積した後、TiW膜21上に所定のパターンを有するレジ
スト22を形成した。上記SiO2膜20は、テトラエトキシシ
ランを反応ガスに用いたプラズマCVD法で、またTiW膜21
はスパッタ法でそれぞれ堆積した。次に、上記半導体ウ
エハ８をマイクロ波プラズマエッチング装置１の下部ス
テージ７上に載置し、チャンバー内を排気してウエハ温
度を40℃に設定した後、ガス供給管12を通じてチャンバ
ー内にSF620sccm、BCl350sccmをそれぞれ供給した。こ
のときのチャンバー内の気圧は、16mmTorrであった。続
いて2.45GHzのマイクロ波を850W供給し、下部ステージ
７に2MHzのバイアスを10W印加してTiW膜21のエッチング
を行った（第１図（ｂ））。このときのTiW膜21、レジ
スト22、SiO2膜20のエッチングレートは、それぞれ500n
m/分、360nm/分、56nm/分であり、対レジスト選択比、
対SiO2選択比は、それぞれ1.4、9.0であった。一方、SF
6とC2Cl3F3とからなる混合ガスを用いて上記TiW膜21の
エッチングを行った場合におけるTiW膜21、レジスト2
2、SiO2膜20のエッチングレートは、それぞれ400nm/
分、450nm/分、195nm/分であり、対レジスト選択比、対
SiO2選択比は、それぞれ0.9、2.1であった。すなわち、
本実施例１のエッチング方法によればTiW膜のエッチン
グレートが従来技術よりも1.25倍増加し、対レジスト選
択比、対SiO2選択比がそれぞれ1.5倍、4.3倍向上した。First, as shown in FIG. 1A, an SiO 2 film 20 and a TiW film 21 are sequentially deposited on a semiconductor wafer 8 made of silicon single crystal, and then a resist 22 having a predetermined pattern is formed on the TiW film 21. did. The SiO 2 film 20 is formed by a plasma CVD method using tetraethoxysilane as a reaction gas and a TiW film 21.
Were deposited by sputtering. Next, the semiconductor wafer 8 is placed on the lower stage 7 of the microwave plasma etching apparatus 1, the chamber is evacuated to set the wafer temperature at 40 ° C., and SF 6 is introduced into the chamber through the gas supply pipe 12. 20 sccm and BCl 3 50 sccm were supplied respectively. At this time, the pressure in the chamber was 16 mmTorr. Subsequently, the TiW film 21 was etched by supplying a microwave of 2.45 GHz at 850 W and applying a bias of 2 W to the lower stage 7 at 10 W (FIG. 1B). TiW film 21 at this time, the resist 22, the etching rate of the SiO 2 film 20, respectively 500n
m / min, 360 nm / min, 56 nm / min, selectivity to resist,
The selectivity to SiO 2 was 1.4 and 9.0, respectively. Meanwhile, SF
The TiW film 21 and the resist 2 in the case where the TiW film 21 was etched using a mixed gas of 6 and C 2 Cl 3 F 3
2.The etching rate of the SiO 2 film 20 is 400 nm /
Min, 450 nm / min, and 195 nm / min.
The SiO 2 selectivity was 0.9 and 2.1, respectively. That is,
According to the etching method of Example 1, the etching rate of the TiW film was increased by 1.25 times as compared with the conventional technique, and the selectivity to resist and the selectivity to SiO 2 were improved by 1.5 times and 4.3 times, respectively.
なお、上記SiO2膜20に代えてBPSG（Boro Phospho Sil
icate Glass）、PSG、モノシランを反応ガスに用いたプ
ラズマCVD法で堆積したSiO2膜をそれぞれ用いた場合に
もほぼ同様の結果を得ることができた。Instead of the SiO 2 film 20 BPSG (Boro Phospho Sil
Approximately the same results were obtained when each of the SiO 2 films deposited by the plasma CVD method using icate Glass), PSG, and monosilane as the reaction gas was used.
〔実施例２〕 第２図（ａ）に示すように、半導体ウエハ８上にSiO2
膜20を堆積した後、SiO2膜20上にTiW膜21a、Al−Si−Cu
合金膜23、TiW膜21bを順次堆積した後、TiW膜21b上にレ
ジスト22を形成した。上記SiO2膜20は、テトラエトキシ
シランを反応ガスに用いたプラズマCVD法で、またTiW膜
21a,21b、Al−Si−Cu合金膜23はスパッタ法でそれぞれ
堆積した。次に、上記半導体ウエハ８をマイクロ波プラ
ズマエッチング装置１の下部ステージ７上に載置し、チ
ャンバー内を排気してウエハ温度を40℃に設定した後、
TiW膜21a、Al−Si−Cu合金膜23、TiW膜21bを順次エッチ
ングした。TiW膜21a,21bのエッチングには、SF6とC2Cl3
F3とからなる混合ガスを、またAl−Si−Cu合金膜23のエ
ッチングには、BCl3とCl2とからなる混合ガスをそれぞ
れ用いた（第２図（ｂ））。このとき、Al−Si−Cu合金
膜23のエッチングによって削られるレジスト量は従来と
変わらなかったが、TiW層21a,21bのエッチングによって
削られるレジスト量は、SF6とC2Cl3F3とからなる混合ガ
スを用いる従来技術に比べて大幅に低減された。また、
TiW膜21aをオーバーエッチングした際におけるSiO2膜20
の削れ量も従来技術に比べて大幅に低減された。Example 2 As shown in FIG. 2A, SiO 2 was formed on a semiconductor wafer 8.
After depositing the layer 20, TiW film 21a on the SiO 2 film 20, Al-Si-Cu
After sequentially depositing the alloy film 23 and the TiW film 21b, a resist 22 was formed on the TiW film 21b. The SiO 2 film 20 is formed by a plasma CVD method using tetraethoxysilane as a reaction gas, and a TiW film.
21a, 21b, and the Al-Si-Cu alloy film 23 were deposited by sputtering. Next, the semiconductor wafer 8 is placed on the lower stage 7 of the microwave plasma etching apparatus 1 and the chamber is evacuated to set the wafer temperature at 40 ° C.
The TiW film 21a, the Al—Si—Cu alloy film 23, and the TiW film 21b were sequentially etched. For etching the TiW films 21a and 21b, SF 6 and C 2 Cl 3
A mixed gas consisting of F 3 Prefecture, also in the etching of the Al-Si-Cu alloy film 23, was used as a mixed gas of BCl 3 and Cl 2 Metropolitan (FIG. 2 (b)). At this time, the amount of the resist cut by etching the Al-Si-Cu alloy film 23 did not change the conventional, resist the amount of cut by etching the TiW layer 21a, 21b is SF 6 and C 2 Cl 3 F 3 Compared with the prior art using a mixed gas consisting of Also,
SiO 2 film 20 when TiW film 21a is over-etched
The amount of scraping was also greatly reduced compared to the prior art.
〔実施例３〕 第３図（ａ）に示すように、シリコン単結晶からなる
半導体ウエハ８上にBPSG膜24およびＷ膜25を順次堆積し
た後、Ｗ膜25上にレジスト22を形成した。上記BPSG膜24
はCVD法で、またＷ膜25はスパッタ法でそれぞれ堆積し
た。次に、上記半導体ウエハ８をマイクロ波プラズマエ
ッチング装置１の下部ステージ７上に載置し、チャンバ
ー内を排気して下部ステージ７温度を−60℃に設定した
後、ガス供給管12を通じてチャンバー内にSF663sccm、C
l27sccmをそれぞれ供給した。このときのチャンバー内
の気圧は、10mmTorrであった。また、半導体ウエハ８の
表面温度を０〜−40℃程度に設定するため、下部ステー
ジ７の温度を−40〜−70℃程度の範囲内としている。続
いてマイクロ波のパワーを850Wとし、下部ステージ７に
13.56MHzのバイアスを120W印加してＷ膜25のエッチング
を行うことにより、サイドエッチング層０μｍの垂直エ
ッチングを実現することができた（第３図（ｂ））。ま
た、下部ステージ７に2.0MHzのバイアスを10W印加した
場合も同様の結果が得られた。一方、SF6のみによって
エッチングを行った場合には、Ｗ膜25がサイドエッチン
グされてしまった。Example 3 As shown in FIG. 3A, after a BPSG film 24 and a W film 25 were sequentially deposited on a semiconductor wafer 8 made of silicon single crystal, a resist 22 was formed on the W film 25. Above BPSG film 24
Is deposited by a CVD method, and the W film 25 is deposited by a sputtering method. Next, the semiconductor wafer 8 is placed on the lower stage 7 of the microwave plasma etching apparatus 1, and the inside of the chamber is evacuated to set the temperature of the lower stage 7 at −60 ° C. SF 6 63sccm, C
l 2 7sccm each were fed. At this time, the pressure in the chamber was 10 mmTorr. Further, in order to set the surface temperature of the semiconductor wafer 8 to about 0 to −40 ° C., the temperature of the lower stage 7 is set in a range of about −40 to −70 ° C. Next, the power of the microwave was set to 850 W
By applying a bias of 13.56 MHz to 120 W and etching the W film 25, vertical etching of the side etching layer of 0 μm was realized (FIG. 3 (b)). Similar results were obtained when a 2.0 MHz bias was applied to the lower stage 7 at 10 W. On the other hand, when the etching is performed only by SF 6 is, W film 25 had been side-etched.
半導体基板上に堆積したＷを含む膜を、マスクを用い
たドライエッチングによりパターン加工する際、エッチ
ングガスとしてSF6とCl2との混合ガスを使用し、半導体
基板の表面温度を０〜−40℃にする本願発明によれば、
下記の効果を得ることができる。A film containing W deposited on the semiconductor substrate, when the pattern processed by dry etching using a mask, using a mixed gas of SF 6 and Cl 2 as etching gas, the surface temperature of the semiconductor substrate 0-40 ° C
The following effects can be obtained.
（１）．フロン系ガスを用いることなくＷ膜の垂直エッ
チングを実現することができる。(1). Vertical etching of the W film can be realized without using a chlorofluorocarbon-based gas.
（２）.SF6＋フロン系混合ガスを用いる従来技術に比べ
て、対レジスト選択比および対SiO2選択比が向上する。(2) The selectivity to resist and the selectivity to SiO 2 are improved as compared with the conventional technique using SF 6 + fluorocarbon mixed gas.
（３）.SF6、Cl2はいずれも分子中に炭素を含有しない
ので、SF6＋フロン系混合ガスを用いる従来技術に比べ
て、エッチング装置内のパーチクルを低減することがで
きる。(3) Since both SF 6 and Cl 2 do not contain carbon in the molecule, the number of particles in the etching apparatus can be reduced as compared with the prior art using SF 6 + fluorocarbon-based mixed gas.
（４）.SF6、Cl2はいずれも分子中に炭素を含有しない
ので、塩素の発光スペクトル（401nm、430nmもしくは36
5nm）を終点検出波長として利用することができ、これ
によりエッチングの自動終点検出が可能となる。(4) Since neither SF 6 nor Cl 2 contains carbon in the molecule, the emission spectrum of chlorine (401 nm, 430 nm or 36 nm)
5 nm) can be used as the end point detection wavelength, thereby enabling automatic end point detection of etching.
第１図（ａ）、（ｂ）は、本発明の一実施例である半導
体集積回路装置の製造方法をそれぞれ示す半導体基板の
要部断面図、 第２図（ａ）、（ｂ）は、本発明の他の実施例である半
導体集積回路装置の製造方法をそれぞれ示す半導体基板
の要部断面図、 第３図（ａ）、（ｂ）は、本発明のさらに他の実施例で
ある半導体集積回路装置の製造方法をそれぞれ示す半導
体基板の要部断面図、 第４図は、マイクロ波プラズマエッチング装置の要部断
面図である。 １……マイクロ波プラズマエッチング装置、２……マイ
クロ波発生源、３……導波管、４……石英ベルジャ、5,
6……ソレノイドコイル、７……下部ステージ、８……
半導体ウエハ、９……高周波電源、10……サーキュレー
タ、11……排気管、12……ガス供給管、20……SiO2膜、
21,21a,21b……TiW膜、22……レジスト、23……Al−Si
−Cu膜、24……BPSG膜、25……Ｗ膜。1 (a) and 1 (b) are cross-sectional views of main parts of a semiconductor substrate showing a method of manufacturing a semiconductor integrated circuit device according to an embodiment of the present invention, respectively. FIGS. 3A and 3B are cross-sectional views of a main part of a semiconductor substrate showing a method of manufacturing a semiconductor integrated circuit device according to another embodiment of the present invention. FIGS. FIG. 4 is a cross-sectional view of a main part of a semiconductor substrate showing a method of manufacturing an integrated circuit device. FIG. 4 is a cross-sectional view of a main part of a microwave plasma etching apparatus. 1 ... microwave plasma etching apparatus, 2 ... microwave generation source, 3 ... waveguide, 4 ... quartz bell jar, 5,
6 ... solenoid coil, 7 ... lower stage, 8 ...
Semiconductor wafer, 9 ...... high frequency power source, 10 ...... circulator 11 ...... exhaust pipe, 12 ...... gas supply pipe, 20 ...... SiO 2 film,
21,21a, 21b ... TiW film, 22 ... Resist, 23 ... Al-Si
-Cu film, 24 ... BPSG film, 25 ... W film.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−94521（ＪＰ，Ａ) 特開 平２−34920（ＪＰ，Ａ) 特開 昭63−164221（ＪＰ，Ａ) 特開 平１−166539（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3065 C23F 4/00 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-2-94521 (JP, A) JP-A-2-34920 (JP, A) JP-A-63-164221 (JP, A) JP-A-1- 166539 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/3065 C23F 4/00
Claims (6)
スクを用いたドライエッチングによりパターン加工する
際、エッチングガスとしてSF6とCl2とからなる混合ガス
を使用し、前記半導体基板の表面温度を０〜−40℃に設
定することを特徴とする半導体集積回路装置の製造方
法。When a film containing W deposited on a semiconductor substrate is patterned by dry etching using a mask, a mixed gas of SF 6 and Cl 2 is used as an etching gas, A method for manufacturing a semiconductor integrated circuit device, wherein a surface temperature is set at 0 to -40C.
スクを用いたドライエッチングによりパターン加工する
際、エッチングガスとしてSF6Cl2とからなる混合ガスを
使用し、前記半導体基板の表面温度を０〜−40℃に設定
し、前記半導体基板にバイアスを印加することを特徴と
する半導体集積回路装置の製造方法。2. When a film containing W deposited on a semiconductor substrate is subjected to pattern processing by dry etching using a mask, a mixed gas comprising SF 6 Cl 2 is used as an etching gas, and A method for manufacturing a semiconductor integrated circuit device, wherein a temperature is set to 0 to -40C and a bias is applied to the semiconductor substrate.
置の製造方法において、前記混合ガスにおけるCl2の割
合が１〜20％であることを特徴とする半導体集積回路装
置の製造方法。3. The method for manufacturing a semiconductor integrated circuit device according to claim 1, wherein the ratio of Cl 2 in said mixed gas is 1 to 20%.
置の製造方法において、前記混合ガスに窒素ガスを添加
することを特徴とする半導体集積回路装置の製造方法。4. The method for manufacturing a semiconductor integrated circuit device according to claim 1, wherein a nitrogen gas is added to said mixed gas.
置の製造方法において、前記Ｗを含む膜は、前記半導体
基板上に絶縁膜を介して堆積されていることを特徴とす
る半導体集積回路装置の製造方法。5. The method for manufacturing a semiconductor integrated circuit device according to claim 1, wherein the film containing W is deposited on the semiconductor substrate via an insulating film. Device manufacturing method.
スクを用いたドライエッチングにより加工する際にエッ
チングガスとして用いるSF6とCl2との混合ガスに窒素ガ
スを添加することを特徴とする半導体集積回路装置の製
造方法。6. A nitrogen-containing gas is added to a mixed gas of SF 6 and Cl 2 used as an etching gas when a film containing W deposited on a semiconductor substrate is processed by dry etching using a mask. Of manufacturing a semiconductor integrated circuit device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20324890A JP3172168B2 (en) | 1990-07-31 | 1990-07-31 | Method for manufacturing semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20324890A JP3172168B2 (en) | 1990-07-31 | 1990-07-31 | Method for manufacturing semiconductor integrated circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0487332A JPH0487332A (en) | 1992-03-19 |
| JP3172168B2 true JP3172168B2 (en) | 2001-06-04 |
Family
ID=16470886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20324890A Expired - Lifetime JP3172168B2 (en) | 1990-07-31 | 1990-07-31 | Method for manufacturing semiconductor integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3172168B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101723507B (en) * | 2009-12-11 | 2011-05-18 | 华南理工大学 | Three-dimensional concrete filling material for water treatment and preparation method thereof |
| US8641599B2 (en) * | 2009-09-22 | 2014-02-04 | Ci Sheng Liao | Sexual aid device |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04254326A (en) * | 1991-02-06 | 1992-09-09 | Nec Corp | Dry etching method of silicide film |
| JPH06104217A (en) * | 1992-09-18 | 1994-04-15 | Hitachi Ltd | Etching method |
| JP2000294544A (en) * | 1999-04-08 | 2000-10-20 | Nec Corp | Dry etching method |
| US7183215B2 (en) * | 2004-07-21 | 2007-02-27 | Hewlett-Packard Development Company, L.P. | Etching with electrostatically attracted ions |
| JP5296291B2 (en) | 2005-12-08 | 2013-09-25 | いすゞ自動車株式会社 | Exhaust gas purification system |
| CN116157900A (en) * | 2021-07-14 | 2023-05-23 | 株式会社日立高新技术 | Plasma processing method |
-
1990
- 1990-07-31 JP JP20324890A patent/JP3172168B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8641599B2 (en) * | 2009-09-22 | 2014-02-04 | Ci Sheng Liao | Sexual aid device |
| CN101723507B (en) * | 2009-12-11 | 2011-05-18 | 华南理工大学 | Three-dimensional concrete filling material for water treatment and preparation method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0487332A (en) | 1992-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3271359B2 (en) | Dry etching method | |
| JP4690512B2 (en) | Method for reducing polymer deposition on etched vertical metal lines, corrosion of etched metal lines and corrosion during wet cleaning of etched metal features | |
| JPH0493022A (en) | Method of etching silicon | |
| JP3170791B2 (en) | Method for etching Al-based material film | |
| JP3403374B2 (en) | Method for etching organic film, method for manufacturing semiconductor device, and method for forming pattern | |
| KR100493486B1 (en) | Method for etching a conductive layer | |
| JP3172168B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
| JP3318801B2 (en) | Dry etching method | |
| JP2891952B2 (en) | Method for manufacturing semiconductor device | |
| US5741742A (en) | Formation of aluminum-alloy pattern | |
| JP3440735B2 (en) | Dry etching method | |
| US5277757A (en) | Dry etching method | |
| JP3067737B2 (en) | Plasma etching method for vanadium oxide film | |
| JP3258240B2 (en) | Etching method | |
| JP3760843B2 (en) | Manufacturing method of semiconductor device | |
| JPH08130206A (en) | Plasma etching method of al based metal layer | |
| JP3225532B2 (en) | Dry etching method | |
| JP3324466B2 (en) | Dry etching method for metal wiring | |
| JPH05136101A (en) | Manufacture of semiconductor integrated circuit device | |
| JP3326868B2 (en) | Method of forming aluminum-based pattern | |
| JP3191344B2 (en) | Copper film etching method | |
| JP3160389B2 (en) | Dry etching method | |
| JP3225559B2 (en) | Dry etching method | |
| JPH07263426A (en) | Dry etching of laminated wiring | |
| JPH05182937A (en) | Dry-etching method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080323 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090323 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090323 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100323 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110323 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110323 Year of fee payment: 10 |