JP3170627U - 半導体パッケージ構造 - Google Patents

半導体パッケージ構造 Download PDF

Info

Publication number
JP3170627U
JP3170627U JP2011004051U JP2011004051U JP3170627U JP 3170627 U JP3170627 U JP 3170627U JP 2011004051 U JP2011004051 U JP 2011004051U JP 2011004051 U JP2011004051 U JP 2011004051U JP 3170627 U JP3170627 U JP 3170627U
Authority
JP
Japan
Prior art keywords
chip
package structure
semiconductor package
concave grooves
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011004051U
Other languages
English (en)
Inventor
仁忠 陳
仁忠 陳
桂玲 莊
桂玲 莊
Original Assignee
坤遠科技股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 坤遠科技股▲ふん▼有限公司 filed Critical 坤遠科技股▲ふん▼有限公司
Application granted granted Critical
Publication of JP3170627U publication Critical patent/JP3170627U/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】チップ接着剤層の脱落状況が抑制されると共に、チップのエッジとリード部の間の使用可能空間を増すことができる半導体パッケージ構造を提供する。【解決手段】半導体パッケージ構造は、チップ、リードフレーム及びチップ接着剤層を包含する。該リードフレームに内から外に順にチップ接着部、中間部及びリード部が画定され、そのうちチップ接着部に複数の凹形溝が設けられてチップの下に位置する。チップ接着剤層は該複数の凹形溝に充満され、且つ該チップが接着される。【選択図】図５

Description

本考案は一種の半導体パッケージ構造に係り、特に四角形平面の無リードパッケージであるQFN (Quad Flat Non-leaded package)に適用されて、層脱落の問題を減らせる半導体パッケージ構造を指す。
周知の半導体チップは、絶縁熱可塑性樹脂の封止樹脂体（Ｅｎｃａｐｓｕｌａｔｅｄ
ｂｏｄｙ）で密封され、チップを保護して外界環境からの侵害を防止し、並びにリードフレームを半導体パッケージのチップとプリント回路板の電気的接続を形成し、たとえばQFN (Quad Flat Non-leaded package)に適用される。
図１は周知の半導体パッケージ構造の部分断面図である。図示される周知のパッケージ構造は、まずリードフレーム１の、チップ３を載置する平面に、直接チップ接着剤層４を塗布し、さらに、チップ３をチップ接着剤層４上に置き、チップ３の接着の目的を達成する。接着性を十分に確保するため、通常は接着剤をチップ３のエッジより特定距離Ｄオーバーフローさせるよう規定される。このような周知のパッケージ構造の欠点は、チップ３のエッジよりオーバーフローした接着剤がリードフレーム１のリード部２に付着する可能性があることである。
図２は別の周知の半導体パッケージ構造の部分断面図である。図示される周知のパッケージ構造はリードフレーム５上にあって、チップ８のエッジ以外の部分に凹形溝７が設置され、リードフレーム５にチップ接着剤層９が塗布され、並びにチップ８が置かれた後に、接着剤がオーバーフローして凹形溝７内に至り、これにより接着剤がリードフレームのリード部６に付着する状況が減らされる。しかし、このような周知のパッケージ構造は凹形溝７の占拠する位置のためにワイヤボンディングに使用できる空間が減らされる。
本考案の主要な目的は、一種の半導体パッケージ構造を提供することにあり、それは層脱落の問題を減少できる前提の下で、ワイヤボンディングに使用できる空間を増すことにある。
上述の目的を達成するため、本考案の半導体パッケージ構造はチップ、リードフレーム及びチップ接着剤層を包含する。
上述のリードフレームは内から外に順にチップ接着部、中間部及びリード部が画定され、そのうち、該チップ接着部に複数の凹形溝が設置され、且つ該凹形溝は特に該チップの真下に設置される。上述のチップ接着剤層は該複数の凹形溝に充満する一方で、チップを接着し、該チップを該リードフレーム上に固定する。
上述の複数の凹形溝はＵ形溝とされ得て、チップ接着部の平面は中間部に較べて低く、これによりチップ接着剤層の接着度をアップできる。上述の複数の凹形溝はまたその他の形状とされ得て、たとえば断面視で垂直面と斜面からなる溝とされ、且つ同様に、チップ接着部の平面は中間部が他の部分より低くされ得る。
上述の複数の凹形溝は各種の幾何形状とされ得て、チップ接着部の表面に配置されて配列される。たとえば平面視によると、多層の口形配列、Ｘ形配列を呈するか、或いは一つのＸ形溝、Ｘ形溝を囲む外側口形溝、及びＸ形溝に交錯する一つの内側口形溝の組み合わせとされる。
リードフレームの材料は合金とされ得る。チップはボンディングワイヤでリード部に接続され得る。
上述の構造設計により、チップ接着剤層は複数の凹形溝により結合強度が増され、それとリードフレーム間の層脱落の状況が抑制される。このほか、従来はチップエッジとリード部の間に設けられていた凹形溝がチップ接着部に移されることにより、チップエッジとリード部の間の空間の利用の自由度が増し、たとえば、ボンディングワイヤで接続されるチップエッジとリード部の間の距離を短縮でき、ワイヤボンディング接続強度が増し、またワイヤボンディングのコストも節約できる。
周知の半導体パッケージ構造の部分断面図である。 別の一種の周知の半導体パッケージ構造の部分断面図である。 本考案の第１のより良い実施例のチップ接着前の半導体パッケージ構造の平面図である。 本考案の第１のより良い実施例のチップ接着後の半導体パッケージ構造の平面図である。 本考案の第１のより良い実施例の半導体パッケージ構造の部分断面図である。 本考案の第２のより良い実施例の半導体パッケージ構造の部分断面図である。 本考案の第３のより良い実施例の半導体パッケージ構造の部分断面図である。 本考案の第４のより良い実施例の半導体パッケージ構造の部分断面図である。 本考案の第５のより良い実施例のチップ接着前の半導体パッケージ構造の平面図である。 本考案の第６のより良い実施例のチップ接着前の半導体パッケージ構造の平面図である。
図３から図５は第１のより良い実施例のチップ接着前と後の半導体パッケージ構造の平面図及び部分断面図である。図示される半導体パッケージ構造はリードフレーム１０、チップ２０、チップ接着剤層２１及び封止層２３を包含する。内から外に、リードフレーム１０は、チップ接着部１１（点線表示の領域）、中間部１２及びリード部１３を包含する。
前述のチップ接着部１１に複数の凹形溝１４が設置される。本実施例では該複数の凹形溝１４は平面視によると複数の口形溝とされ、多層に配列され、且つ各溝１４はＵ形壁面輪郭を有するＵ形溝とされる。
チップ接着時に、まず、チップ接着剤を所定のチップ接着部１１上に塗布してチップ接着剤層２１を形成し、最後にチップ２０をチップ接着剤層２１上に置く。チップ接着後、複数の凹形溝１４はチップ２０の真下に位置し（またチップ接着部１１の範囲内に位置する）、チップ接着剤層２１は一方で複数の凹形溝１４に充満し、もう一方でチップ２０が接着される。
チップ接着のステップの後、さらにボンディングワイヤ２２の両端がそれぞれチップ２０とリード部１３に半田付けされる。その後、さらに封止層の成形ステップが実行される。この半田付けステップと封止層の成形ステップは周知の技術であるため、詳細な説明は行わない。
本実施例中、リードフレーム１０は合金材料とされ、チップ接着剤はエポキシ樹脂とされ、封止層２３はモールディング成形され、チップ２０とボンディングワイヤ２２を被覆する。
チップ接着部１１に複数の凹形溝１４が開設されることにより、チップ接着剤層２１はさらに緊密にリードフレーム１０に接合され、層脱落の発生が抑制される。このほか、このようなパッケージ構造は４面樹脂オーバーフローの規則に制限されないため、チップエッジからリード部までの間の使用可能空間を拡大する。
図６を参照されたい。図６は本考案の第２のより良い実施例の半導体パッケージ構造の部分断面図である。本実施例は第１の実施例と類似し、同様にチップ接着部３０において、チップ３３の真下に複数の凹形溝３２が設置され、且つチップ接着剤層３４は一方で複数の凹形溝３２に充満し、もう一方でチップ３３が接着される。特に、本実施例では、チップ接着部３０の平面は中間部３１より低く、図５のチップ接着部１１と中間部１２が平らに揃えられているのとは異なる。このような構造は第１の実施例よりもさらに良好な接着能力を有し、さらに層脱落の問題を抑制できる。
図７を参照されたい。図７は本考案の第３のより良い実施例の半導体パッケージ構造の部分断面図である。本実施例は第１の実施例と類似し、同様にチップ接着部３６において、チップ３９の真下に複数の凹形溝３８が設置され、且つチップ接着剤層４０は一方で複数の凹形溝３８に充満し、もう一方でチップ３９が接着される。特に、本実施例では、各溝３８が断面視で垂直面と斜面から構成される。このような構造はチップ接着剤層がさらに緊密にリードフレームに接合し、層脱落の発生を抑制する長所を有し、また同様に４面の樹脂オーバーフローの規則の制限を受けず、これによりチップエッジとリード部の間すなわち中間部３７の使用可能空間を増す。
図８を参照されたい。図８は本考案の第４のより良い実施例の半導体パッケージ構造の部分断面図である。本実施例は第３の実施例と類似し、同様にチップ接着部４１において、チップ４４の真下に垂直面と斜面からなる複数の凹形溝４３が設置され、且つチップ接着剤層４５は一方で複数の凹形溝４３に充満し、もう一方でチップ４４が接着される。特に、本実施例では、チップ接着部４１の平面レベルが中間部４２より低く、図７のチップ接着部３６と中間部３７のように平らに揃えられてはいない。このような構造は、第３の実施例に較べて、より良好な接着能力を有し、さらに層脱落の問題を抑制できる。
図９を参照されたい。図９は本考案の第５のより良い実施例の半導体パッケージ構造の平面図である。本実施例で特に強調されることは、複数の溝が二つの交錯する細長溝５１ａ、５１ｂを指し、平面視によると、Ｘ形溝５１を構成し、チップ接着部５２の表面に設置されて配列されている。
図１０を参照されたい。図１０は本考案の第６のより良い実施例の半導体パッケージ構造の平面図である。本実施例で特に強調されることは、複数の溝がＸ形溝５３、該Ｘ形溝５３を囲む外側口形溝５５、及びＸ形溝５３に交錯する内側口形溝５４の組み合わせとされ、これらの溝がチップ接着部５６の表面に設置されている。
以上述べたことは、本考案の実施例にすぎず、本考案の実施の範囲を限定するものではなく、本考案の権利請求の範囲に基づきなし得る同等の変化と修飾は、いずれも本考案の権利のカバーする範囲内に属するものとする。
１、５ リードフレーム
２、６ リード部
３、８ チップ
４、９ チップ接着剤層
７ 凹形溝
Ｄ 特定距離
１０ リードフレーム
１１、３０、３６、４１、５２、５６ チップ接着部
１２、３１、３７、４２ 中間部
１３ リード部
１４、３２、３８、４３ 凹形溝
２２ ボンディングワイヤ
２３ 封止層
５１、５３ Ｘ形溝
５１ａ、５１ｂ 細長溝
５４、５５ 口形溝

Claims (5)

  1. 半導体パッケージ構造において、
    チップと、内から外に順にチップ接着部、中間部、及びリード部が画定され、該チップ接着部に複数の凹形溝が設置されて該複数の凹形溝が該チップの直下に位置するリードフレームと、該複数の溝に充満し且つ該チップが接着されたチップ接着剤層とを包含したことを特徴とする、半導体パッケージ構造。
  2. 請求項１記載の半導体パッケージ構造において、該複数の凹形溝はＵ形溝とされることを特徴とする、半導体パッケージ構造。
  3. 請求項１記載の半導体パッケージ構造において、該複数の凹形溝は垂直面と斜面で構成された溝であることを特徴とする、半導体パッケージ構造。
  4. 請求項１記載の半導体パッケージ構造において、該複数の凹形溝は平面視で多層の口形をなすように該チップ接着部の表面に設置されたことを特徴とする、半導体パッケージ構造。
  5. 請求項１記載の半導体パッケージ構造において、該複数の凹形溝はＸ形を呈するように該チップ接着部の表面に設置されたことを特徴とする、半導体パッケージ構造。
JP2011004051U 2011-06-02 2011-07-13 半導体パッケージ構造 Expired - Fee Related JP3170627U (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100210026 2011-06-02
TW100210026U TWM413971U (en) 2011-06-02 2011-06-02 Semiconductor package structure

Publications (1)

Publication Number Publication Date
JP3170627U true JP3170627U (ja) 2011-09-22

Family

ID=46421961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011004051U Expired - Fee Related JP3170627U (ja) 2011-06-02 2011-07-13 半導体パッケージ構造

Country Status (2)

Country Link
JP (1) JP3170627U (ja)
TW (1) TWM413971U (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016188763A (ja) * 2015-03-30 2016-11-04 株式会社フジクラ 半導体パッケージおよび圧力センサパッケージ
JP2018067613A (ja) * 2016-10-19 2018-04-26 三菱電機株式会社 ダイパッド、半導体装置、および、半導体装置の製造方法
JP2018206990A (ja) * 2017-06-06 2018-12-27 アイシン精機株式会社 電子部品の接合構造
JP2020174203A (ja) * 2020-07-10 2020-10-22 マクセルホールディングス株式会社 半導体装置
JP7483955B2 (ja) 2017-08-25 2024-05-15 京セラ株式会社 パワーモジュール用基板およびパワーモジュール

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016188763A (ja) * 2015-03-30 2016-11-04 株式会社フジクラ 半導体パッケージおよび圧力センサパッケージ
JP2018067613A (ja) * 2016-10-19 2018-04-26 三菱電機株式会社 ダイパッド、半導体装置、および、半導体装置の製造方法
US10658271B2 (en) 2016-10-19 2020-05-19 Mitsubishi Electric Corporation Die pad including projections
JP2018206990A (ja) * 2017-06-06 2018-12-27 アイシン精機株式会社 電子部品の接合構造
JP7081088B2 (ja) 2017-06-06 2022-06-07 株式会社アイシン 電子部品の接合構造
JP7483955B2 (ja) 2017-08-25 2024-05-15 京セラ株式会社 パワーモジュール用基板およびパワーモジュール
JP2020174203A (ja) * 2020-07-10 2020-10-22 マクセルホールディングス株式会社 半導体装置
JP7011685B2 (ja) 2020-07-10 2022-01-27 マクセル株式会社 半導体装置

Also Published As

Publication number Publication date
TWM413971U (en) 2011-10-11

Similar Documents

Publication Publication Date Title
JP5707902B2 (ja) 半導体装置及びその製造方法
KR101563911B1 (ko) 반도체 패키지
JP3170627U (ja) 半導体パッケージ構造
US8125063B2 (en) COL package having small chip hidden between leads
TWI654729B (zh) 半導體裝置及其製造方法
JP2005354068A (ja) 側面が封止材で取り囲まれた半導体パッケージ、それを製造するのに利用されるモールド、及びそれを利用した半導体パッケージの製造方法
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
JP6479099B2 (ja) センサパッケージ構造
JP2017135230A (ja) 半導体装置およびその製造方法
JP2007281129A (ja) 積層型半導体装置
JP2006253514A (ja) 固体撮像装置と固体撮像装置の製造方法
KR20030087742A (ko) 열방출 특성을 개선한 멀티 칩 패키지
JP6204088B2 (ja) 半導体装置
KR20100069007A (ko) 반도체 패키지 및 그 제조 방법
KR101391081B1 (ko) 플립칩 반도체 패키지 및 그 제조방법
JP2018190882A (ja) 半導体装置
JP2005252074A (ja) 半導体装置及び電子装置
JP6487584B1 (ja) 圧力センサーパッケージ構造
US8723334B2 (en) Semiconductor device including semiconductor package
CN112908984A (zh) 一种带有散热片的ssd堆叠封装结构及其制作方法
US20140252581A1 (en) Lead frame and substrate semiconductor package
JP2002252313A (ja) ヒートスプレッダ及び半導体装置
JP2015103782A (ja) 半導体装置
KR100610916B1 (ko) 반도체패키지
TWI466262B (zh) 電磁干擾遮蔽層連接至接地訊號之導線架型半導體封裝構造

Legal Events

Date Code Title Description
R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140831

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees