JP3170017B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP3170017B2 JP3170017B2 JP35865691A JP35865691A JP3170017B2 JP 3170017 B2 JP3170017 B2 JP 3170017B2 JP 35865691 A JP35865691 A JP 35865691A JP 35865691 A JP35865691 A JP 35865691A JP 3170017 B2 JP3170017 B2 JP 3170017B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- semiconductor device
- lead
- ground
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Abstract
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【０００１】[0001]
【産業上の利用分野】本発明は、高速信号で動作させる
半導体チップ等の高周波素子を収納した半導体装置に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device containing a high-frequency element such as a semiconductor chip operated by a high-speed signal.
【０００２】[0002]
【従来の技術】上記半導体装置として、セラミック又は
樹脂等からなるパッケージに高周波素子を気密に封入し
てなる半導体装置、又は高周波素子を樹脂内部に気密に
封止してなる半導体装置がある。2. Description of the Related Art As the semiconductor device, there is a semiconductor device in which a high-frequency element is hermetically sealed in a package made of ceramic or resin, or a semiconductor device in which a high-frequency element is hermetically sealed inside a resin.
【０００３】これらの半導体装置においては、図２１に
示したように、その周囲４方又は２方等に、高速信号を
伝える細帯状をした金属製の信号線路用リード２０を延
出している。そして、信号線路用リード２０をストレー
ト状態のまま又はガルウイング状（図ではガルウイング
状としている）等に折曲して、その信号線路用リード２
０外端を基板３０の信号回路用接続パッド３２ａにはん
だ付け等により接続し、半導体装置１０を基板３０に実
装できるようにしている。そして、信号線路用リード２
０を介して、半導体装置１０に収納した高周波素子４０
と基板３０の信号回路３２との間を高速信号を伝えるこ
とができるようにしている。In these semiconductor devices, as shown in FIG. 21, metal signal line leads 20 in the form of a narrow band for transmitting a high-speed signal extend around four or two sides thereof. Then, the signal line lead 20 is bent in a straight state or in a gull wing shape (in the drawing, a gull wing shape) or the like, and the signal line lead 2 is formed.
The outer end is connected to the signal circuit connection pad 32a of the substrate 30 by soldering or the like so that the semiconductor device 10 can be mounted on the substrate 30. And the signal line lead 2
0, the high-frequency element 40 housed in the semiconductor device 10
And a signal circuit 32 on the substrate 30 to transmit a high-speed signal.
【０００４】この半導体装置１０の信号線路用リード２
０内端を接続したパッケージ１２の信号線路２２は、そ
の上方又はその下方に、メタルベース１６、メタライズ
層１４、金属板状のキャップ５０等のグランドプレーン
を備えて、その信号線路２２をストリップ線路構造又は
マイクロストリップ線路構造とし、信号線路２２の特性
インピーダンスを高周波素子４０の信号回路の持つ特性
インピーダンスの５０Ω等にマッチングさせている。そ
して、パッケージ１２の信号線路２２を高周波信号を挿
入損失、反射損失等の伝送損失少なく効率良く伝えるこ
とができるようにしている。The signal line lead 2 of the semiconductor device 10
The signal line 22 of the package 12 to which the inner end is connected is provided with a ground plane such as a metal base 16, a metallized layer 14, and a metal plate-shaped cap 50 above or below the package. It has a structure or a microstrip line structure, and the characteristic impedance of the signal line 22 is matched to the characteristic impedance of the signal circuit of the high-frequency element 40 such as 50Ω. The signal line 22 of the package 12 can efficiently transmit a high-frequency signal with little transmission loss such as insertion loss and reflection loss.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、上記半
導体装置１０においては、その周囲に延出した信号線路
用リード２０を、単に空気中に晒していて、その信号線
路用リード２０の特性インピーダンスを、信号線路用リ
ード２０内端に連なる半導体装置１０の内部回路、即ち
パッケージ１２の信号線路２２や半導体装置１０に収納
した高周波素子４０の信号回路の持つ特性インピーダン
スの５０Ω等にマッチングさせていなかった。However, in the semiconductor device 10, the signal line leads 20 extending therearound are simply exposed to the air, and the characteristic impedance of the signal line leads 20 is reduced. The internal impedance of the semiconductor device 10 connected to the inner end of the signal line lead 20, that is, the characteristic impedance of the signal line 22 of the package 12 or the signal impedance of the signal circuit of the high-frequency element 40 housed in the semiconductor device 10 is not matched with 50Ω.
【０００６】そのため、半導体装置１０周囲に延出した
信号線路用リード２０をストレート状態のまま又はガル
ウイング状等に折曲して、その信号線路用リード２０外
端を基板の信号回路用接続パッド３２ａに接続し、半導
体装置１０を基板３０に実装した状態において、高速信
号を、信号線路用リード２０を介して、半導体装置１０
に収納した高周波素子４０と基板の信号回路３２との間
を伝えた場合に、信号線路用リード２０を伝わる高速信
号の挿入損失、反射損失等が大きくて、その信号線路用
リード２０を高速信号を伝送損失少なく効率良く伝える
ことができなかった。このことは、１０ＧＨｚ以上の超
高速信号を、信号線路用リード２０を伝えた場合に顕著
であった。Therefore, the signal line lead 20 extending around the semiconductor device 10 is bent in a straight state or a gull-wing shape or the like, and the outer end of the signal line lead 20 is connected to the signal circuit connection pad 32a of the substrate. In a state where the semiconductor device 10 is mounted on the substrate 30, a high-speed signal is transmitted through the signal line lead 20 to the semiconductor device 10.
When the signal is transmitted between the high-frequency element 40 housed in the substrate and the signal circuit 32 of the board, the insertion loss and reflection loss of the high-speed signal transmitted through the signal line lead 20 are large, and the signal line lead 20 is Could not be transmitted efficiently with little transmission loss. This was remarkable when an ultra-high-speed signal of 10 GHz or more was transmitted through the signal line lead 20.
【０００７】本発明は、このような課題に鑑みてなされ
たもので、半導体装置周囲に延出した信号線路用リード
を高速信号を伝送損失少なく効率良く伝えることのでき
る半導体装置を提供することを目的としている。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and it is an object of the present invention to provide a semiconductor device capable of efficiently transmitting a high-speed signal with a small transmission loss to a signal line lead extending around the semiconductor device. The purpose is.
【０００８】[0008]
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置は、高周波素子を収納した半導
体装置の周囲に信号線路用リードを延出した半導体装置
において、前記信号線路用リードの両側にグランド用リ
ードを並べて設けて、前記信号線路用リードをコプレナ
ー線路構造とすると共に、そのコプレナー線路構造とし
た信号線路用リードとグランド用リードとを、共に同じ
側の誘電体フィルムの表面に備えて、前記信号線路用リ
ードの幅Ｗ、前記信号線路用リードとそれに隣合うグラ
ンド用リードとの側面間の距離Ｓ、前記誘電体フィルム
の比誘電率εとその厚さＨをそれぞれ調整し、前記信号
線路用リードの特性インピーダンスを信号線路用リード
内端に連なる前記半導体装置の内部回路の特性インピー
ダンスにマッチングさせたことを特徴としている。In order to achieve the above object, a semiconductor device according to the present invention is a semiconductor device having a signal line lead extending around a semiconductor device containing a high-frequency element. Ground leads are provided side by side on both sides of the lead, and the signal line lead has a coplanar line structure, and the signal line lead and the ground lead having the coplanar line structure are both formed of a dielectric film on the same side. In preparation for the surface, the width W of the signal line lead, the distance S between the side surfaces of the signal line lead and the adjacent ground lead, the relative permittivity ε of the dielectric film, and the thickness H thereof are respectively defined. And adjusting the characteristic impedance of the signal line lead to the characteristic impedance of the internal circuit of the semiconductor device connected to the inner end of the signal line lead. It is characterized in that is.
【０００９】ここで、コプレナー線路構造とは、信号線
路両側にグランド線路を、信号線路と同一平面上にそれ
ぞれ並べて備えた線路構造をいう。Here, the coplanar line structure means a line structure in which ground lines are provided on both sides of the signal line and are arranged on the same plane as the signal line.
【００１０】本発明の半導体装置においては、信号線路
用リードとグランド用リードとを共に備えた面に対して
反対側の誘電体フィルムの表面にグランド層を備えるよ
うにすることを好適としている。In the semiconductor device of the present invention, it is preferable that a ground layer is provided on the surface of the dielectric film opposite to the surface provided with both the signal line lead and the ground lead.
【００１１】[0011]
【作用】上記構成の半導体装置においては、その周囲に
延出した信号線路用リードの両側にグランド用リードを
それぞれ並べて備えて、信号線路用リードをコプレナー
線路構造としている。コプレナー線路構造とした信号線
路用リードとその両側のグランド用リードとは、共に同
じ側の誘電体フィルム表面にそれぞれ備えている。そし
て、信号線路用リードの幅Ｗ、信号線路用リードとそれ
に隣合うグランド用リードとの側面間の距離Ｓ、誘電体
フィルムの比誘電率εとその厚さＨをそれぞれ調整し
て、信号線路用リードの特性インピーダンスを信号線路
用リード内端に連なる半導体装置の内部回路、即ち高周
波素子を収納したパッケージに備えた信号線路や高周波
素子の信号回路の持つ特性インピーダンスにマッチング
させている。In the semiconductor device having the above structure, ground leads are arranged side by side on both sides of a signal line lead extending therearound, and the signal line lead has a coplanar line structure. The signal line lead having the coplanar line structure and the ground leads on both sides thereof are both provided on the same surface of the dielectric film. Then, the width W of the signal line lead, the distance S between the side surfaces of the signal line lead and the adjacent ground lead, the relative permittivity ε of the dielectric film and the thickness H thereof are adjusted, respectively. The characteristic impedance of the lead for the signal line is matched to the characteristic impedance of the internal circuit of the semiconductor device connected to the inner end of the lead for the signal line, that is, the signal line provided in the package containing the high-frequency element or the signal circuit of the high-frequency element.
【００１２】そのため、半導体装置周囲に延出した信号
線路用リードとその両側に備えたグランド用リードとを
ストレート状態のまま又はガルウイング状等に折曲し
て、それらの信号線路用リード外端とグランド用リード
外端とを基板の信号回路用接続パッドとグランド回路用
接続パッドとにそれぞれ接続し、半導体装置を基板に実
装した状態において、信号線路用リードを介して、半導
体装置に収納した高周波素子と基板の信号回路との間を
高速信号を伝えた場合に、信号線路用リードを伝わる高
速信号の挿入損失、反射損失等を少なく抑えることがで
きる。For this reason, the signal line leads extending around the semiconductor device and the ground leads provided on both sides thereof are bent straight or in a gull-wing shape, and are connected to the outer ends of the signal line leads. The outer end of the ground lead is connected to the signal circuit connection pad and the ground circuit connection pad of the board, respectively, and in a state where the semiconductor device is mounted on the board, the high frequency stored in the semiconductor device via the signal line lead. When a high-speed signal is transmitted between the element and the signal circuit of the substrate, insertion loss, reflection loss, and the like of the high-speed signal transmitted through the signal line lead can be reduced.
【００１３】また、信号線路用リードとグランド用リー
ドとを共に備えた面に対して反対側の誘電体フィルムの
表面にグランド層を備えた本発明の半導体装置にあって
は、信号線路用リードを備えた面に対して反対側の誘電
体フィルムの表面に備えたグランド層を接地して、その
グランド層により誘電体フィルムの表面に備えた信号線
路用リードの特性インピーダンスを、半導体装置の内部
回路に正確にマッチングさせることができる。そして、
信号線路用リードを伝える高速信号の挿入損失、反射損
失等をより少なく抑えることができる。Further, in the semiconductor device of the present invention having the ground layer on the surface of the dielectric film opposite to the surface having both the signal line lead and the ground lead, The ground layer provided on the surface of the dielectric film opposite to the surface provided with the ground is grounded, and the characteristic impedance of the signal line lead provided on the surface of the dielectric film is grounded by the ground layer inside the semiconductor device. It can be accurately matched to the circuit. And
Insertion loss, reflection loss, and the like of a high-speed signal transmitted through the signal line lead can be further reduced.
【００１４】[0014]
【実施例】次に、本発明の実施例を図面に従い説明す
る。図１ないし図３はそれぞれ本発明の半導体装置の好
適な実施例を示し、図１と図２はそれらの正面断面図、
図３はそれらの一部破断平面図である。以下、これらの
図中の半導体装置を説明する。Next, an embodiment of the present invention will be described with reference to the drawings. 1 to 3 show preferred embodiments of a semiconductor device according to the present invention, respectively. FIGS. 1 and 2 are front sectional views thereof,
FIG. 3 is a partially cutaway plan view thereof. Hereinafter, the semiconductor devices in these figures will be described.
【００１５】図において、１００，１０１は、高周波素
子４０を収納した半導体装置である。In FIG. 1, reference numerals 100 and 101 denote semiconductor devices containing a high-frequency element 40.
【００１６】半導体装置１００，１０１は、セラミッ
ク、金属等で形成したパッケージ１２，１２０に高周波
素子４０を気密に封入して形成している。The semiconductor devices 100 and 101 are formed by hermetically sealing a high-frequency element 40 in packages 12 and 120 made of ceramic, metal, or the like.
【００１７】具体的には、図１に示したパッケージ１２
にあっては、Ｃｕ−Ｗ合金等からなるメタルベース１６
で底面を封じたパッケージ１２のキャビティ１８内に、
高速信号で動作させる半導体チップ等の高周波素子４０
を収容している。More specifically, the package 12 shown in FIG.
Is a metal base 16 made of a Cu-W alloy or the like.
In the cavity 18 of the package 12 whose bottom is sealed with
High-frequency element 40 such as a semiconductor chip operated by a high-speed signal
Is housed.
【００１８】図２に示したパッケージ１２０にあって
は、セラミック板１２ｂで底面を封じたパッケージ１２
０のキャビティ１８内に、高速信号で動作させる半導体
チップ等の高周波素子４０を収容している。In the package 120 shown in FIG. 2, the package 12 whose bottom is sealed with a ceramic plate 12b is used.
A high-frequency element 40 such as a semiconductor chip operated by a high-speed signal is accommodated in the cavity 18 of the “0”.
【００１９】これらのパッケージ１２，１２０のキャビ
ティ１８上方は、金属製のキャップ５０で気密に封じて
いる。そして、キャビティ１８内に高周波素子４０を気
密に封入している。The upper portions of the cavities 18 of the packages 12, 120 are hermetically sealed with a metal cap 50. The high frequency element 40 is hermetically sealed in the cavity 18.
【００２０】半導体装置１００，１０１周囲の４方又は
２方（図では４方としている）等には、細帯状の金属製
の信号線路用リード２０をそれぞれ延出している。On the four sides or two sides (the four sides in the figure) around the semiconductor devices 100 and 101, metal strip-shaped signal line leads 20 are extended.
【００２１】具体的には、図１と図２に示したように、
パッケージ１２，１２０周囲の階段面１２ａ，１２０ａ
に備えたメタライズ等からなる信号線路２２外端に信号
線路用リード２０内端をろう付け接続して、信号線路用
リード２０をパッケージ１２，１２０外方に延出してい
る。Specifically, as shown in FIGS. 1 and 2,
Stair surfaces 12a, 120a around packages 12, 120
The signal line lead 20 extends outside the packages 12 and 120 by brazing the inner end of the signal line lead 20 to the outer end of the signal line 22 made of metallization or the like.
【００２２】半導体装置１００，１０１に収納した高周
波素子４０の信号回路用電極４２は、ワイヤ４６等を介
して、パッケージのキャビティ１８周囲に備えた信号線
路２２内端に接続している。The signal circuit electrode 42 of the high frequency element 40 housed in the semiconductor devices 100 and 101 is connected to the inner end of the signal line 22 provided around the cavity 18 of the package via a wire 46 or the like.
【００２３】以上の構成は、従来の半導体装置と同様で
あるが、図の半導体装置１００，１０１では、信号線路
用リード２０両側に、細帯状のグランド用リード６０
を、信号線路用リード２０と微小距離あけて、信号線路
用リード２０と同一平面上に、信号線路用リード２０と
ほぼ平行にそれぞれ並べて備えている。そして、信号線
路用リード２０を、コプレナー線路構造としている。The above configuration is the same as that of the conventional semiconductor device. However, in the semiconductor devices 100 and 101 shown in the figure, a narrow strip-shaped ground lead 60 is provided on both sides of the signal line lead 20.
Are arranged on the same plane as the signal line lead 20 at a minute distance from the signal line lead 20 and substantially in parallel with the signal line lead 20. The signal line lead 20 has a coplanar line structure.
【００２４】具体的には、図３に示したように、信号線
路２２両側のパッケージ周囲の階段面１２ａ，１２０ａ
に、メタライズ等からなる細幅のグランド線路２４を、
信号線路２２と微小距離あけて、信号線路２２とほぼ平
行にそれぞれ並べて備えている。そして、その信号線路
２２両側のグランド線路２４外端に、細帯状の金属製の
グランド用リード６０をそれぞれろう付け接続してい
る。そして、それらのグランド用リード６０を信号線路
用リード２０両側のパッケージ１２，１２０外方に、信
号線路用リード２０と微小距離あけて、信号線路用リー
ド２０と同一平面上に、信号線路用リード２０とほぼ平
行にそれぞれ並べて延出している。More specifically, as shown in FIG. 3, the step surfaces 12a and 120a around the package on both sides of the signal line 22 are provided.
In addition, a narrow ground line 24 made of metallized
The signal lines 22 are arranged in parallel with the signal lines 22 at a very small distance from each other. Then, strip-shaped metal ground leads 60 are brazed to outer ends of the ground line 24 on both sides of the signal line 22, respectively. Then, the ground leads 60 are placed outside the packages 12 and 120 on both sides of the signal line leads 20 at a small distance from the signal line leads 20 and on the same plane as the signal line leads 20. 20 and extend substantially parallel to each other.
【００２５】グランド線路２４内端は、図３に示したよ
うに、半導体装置のキャビティ１８内に収納した高周波
素子４０のグランド用電極４４に、ワイヤ４６等を介し
て、接続している。As shown in FIG. 3, the inner end of the ground line 24 is connected to a ground electrode 44 of a high-frequency element 40 housed in the cavity 18 of the semiconductor device via a wire 46 or the like.
【００２６】半導体装置１００，１０１外方に延出した
信号線路用リード２０とその両側に微小距離あけてほぼ
平行に並べて備えたグランド用リード６０とは、共に同
じ側の誘電体フィルム７０表面にそれぞれ備えている。The signal line leads 20 extending outwardly from the semiconductor devices 100 and 101 and the ground leads 60 arranged in parallel with a small distance on both sides thereof are provided on the surface of the dielectric film 70 on the same side. Each has it.
【００２７】具体的には、図３に示したように、パッケ
ージ１２，１２０周囲に延出した信号線路用リード２０
とその両側のグランド用リード６０との上面に亙って、
耐熱性のあるポリイミドフィルム等の誘電体フィルム７
０を連続して被着して、それらの信号線路用リード２０
とグランド用リード６０とを共に同じ側の誘電体フィル
ム７０表面にそれぞれ備えている。More specifically, as shown in FIG. 3, the signal line leads 20 extending around the packages 12 and 120 are provided.
And the ground leads 60 on both sides of the
Dielectric film 7 such as heat-resistant polyimide film
0 continuously, and the signal line leads 20
And a ground lead 60 are both provided on the surface of the dielectric film 70 on the same side.
【００２８】その際には、パッケージ周囲の階段面１２
ａ，１２０ａの信号線路２２外端に接続した信号線路用
リード２０内端とグランド線路２４外端に接続したグラ
ンド用リード６０内端との上面にも上記誘電体フィルム
７０を連続して被着して、それらの信号線路用リード２
０内端とグランド用リード６０内端とを共に上記と同じ
側の誘電体フィルム７０表面にそれぞれ備えている。At this time, the stair surface 12 around the package
The dielectric film 70 is continuously applied to the upper surfaces of the inner ends of the signal line leads 20 connected to the outer ends of the signal lines 22a and 120a and the inner ends of the ground leads 60 connected to the outer ends of the ground lines 24. Then, those signal line leads 2
Both the inner end of the zero and the inner end of the ground lead 60 are provided on the surface of the dielectric film 70 on the same side as the above.
【００２９】誘電体フィルム７０表面に備えたコプレナ
ー線路構造とした信号線路用リード２０は、その特性イ
ンピーダンスを、信号線路用リード２０の幅Ｗ、信号線
路用リード２０とそれに隣合うグランド用リード６０と
の側面間の距離Ｓ、誘電体フィルム７０の比誘電率εと
その厚さＨをそれぞれ調整して、半導体装置１００，１
０１の内部回路、即ちパッケージ１２，１２０の信号線
路２２や高周波素子４０の信号回路の持つ特性インピー
ダンスの５０Ω等にマッチングさせている。言い換えれ
ば、上記パラメータ値Ｗ、Ｓ、ε、Ｈにより決定される
信号線路用リード２０の特性インピーダンスを、半導体
装置１００，１０１の内部回路の持つ特性インピーダン
スにマッチングさせている。The signal line lead 20 having a coplanar line structure provided on the surface of the dielectric film 70 has the characteristic impedance of the width W of the signal line lead 20, the signal line lead 20 and the adjacent ground lead 60. Of the semiconductor device 100, 1 by adjusting the distance S between the side surfaces of the semiconductor device 100, the dielectric constant ε of the dielectric
01 is matched with the characteristic impedance of the signal line 22 of the packages 12 and 120 and the signal circuit of the high-frequency element 40 such as 50Ω. In other words, the characteristic impedance of the signal line lead 20 determined by the parameter values W, S, ε, and H is matched with the characteristic impedance of the internal circuits of the semiconductor devices 100 and 101.
【００３０】図１ないし図３に示した半導体装置１０
０，１０１は、それぞれ以上のように構成している。The semiconductor device 10 shown in FIGS.
0 and 101 are configured as described above.
【００３１】これらの半導体装置１００，１０１によれ
ば、図４と図５に示したように、半導体装置１００，１
０１周囲にそれぞれ延出した信号線路用リード２０とグ
ランド用リード６０とを共にストレート状態のまま又は
ガルウイング状（図ではガルウイング状としている）等
に折曲して、それらの信号線路用リード２０外端とグラ
ンド用リード６０外端とを基板３０の信号回路用接続パ
ッド３２ａとグランド回路用接続パッド（図示せず）と
にそれぞれ接続し、半導体装置１００，１０１を基板３
０に実装して、信号線路用リード２０を介して、半導体
装置１００，１０１に収納した高周波素子４０と基板の
信号回路３２との間に高速信号を伝えた場合に、信号線
路用リード２０の特性インピーダンスを半導体装置１０
０，１０１の内部回路の持つ特性インピーダンスにマッ
チングさせているので、信号線路用リード２０を伝わる
高速信号の挿入損失、反射損失等を少なく抑えることが
できる。そして、信号線路用リード２０を高速信号を伝
送損失少なく効率良く伝えることが可能となる。According to these semiconductor devices 100 and 101, as shown in FIG. 4 and FIG.
The signal line lead 20 and the ground lead 60 extending around each of the signal line leads 01 are bent in a straight state or in a gull-wing shape (in the figure, a gull-wing shape) or the like. The ends and the outer ends of the ground leads 60 are connected to the signal circuit connection pads 32 a and the ground circuit connection pads (not shown) of the substrate 30, respectively, and the semiconductor devices 100 and 101 are connected to the substrate 3.
0, and when a high-speed signal is transmitted between the high-frequency element 40 housed in the semiconductor devices 100 and 101 and the signal circuit 32 of the substrate via the signal line lead 20, the signal line lead 20 Characteristic impedance of semiconductor device 10
Since the impedance is matched to the characteristic impedance of the internal circuits 0 and 101, insertion loss and reflection loss of a high-speed signal transmitted through the signal line lead 20 can be reduced. Then, the signal line lead 20 can efficiently transmit a high-speed signal with little transmission loss.
【００３２】図６と図７は本発明の半導体装置の他の好
適な実施例を示し、図６はその正面断面図、図７はその
一部省略破断平面図である。以下、この図中の半導体装
置を説明する。FIGS. 6 and 7 show another preferred embodiment of the semiconductor device of the present invention. FIG. 6 is a front sectional view thereof, and FIG. 7 is a partially cutaway plan view thereof. Hereinafter, the semiconductor device in this figure will be described.
【００３３】図の半導体装置１０２では、図６に示した
ように、高周波素子４００を樹脂８０内部に気密に封止
している。In the illustrated semiconductor device 102, the high-frequency element 400 is hermetically sealed inside the resin 80 as shown in FIG.
【００３４】半導体装置１０２周囲の４方又は２方（図
では２方としている）等には、細帯状の金属製の信号線
路用リード２００をそれぞれ延出している。On the four sides or two sides (two sides in the figure) of the semiconductor device 102, metal strips 200 made of metal strips are extended.
【００３５】具体的には、図６に示したように、信号線
路用リード２００内端を樹脂８０内部に埋め込んだ状態
で、信号線路用リード２００を樹脂８０外方に延出して
いる。More specifically, as shown in FIG. 6, the signal line leads 200 extend outward from the resin 80 with the inner ends of the signal line leads 200 embedded in the resin 80.
【００３６】信号線路用リード２００内端は、図６に示
したように、半導体装置１０２に収納した高周波素子４
００の信号回路用電極４２０に、ギャングボンディング
法により、直接にはんだ付け接続している。The inner end of the signal line lead 200 is, as shown in FIG.
00 is directly soldered to the signal circuit electrode 420 by a gang bonding method.
【００３７】以上の構成は、従来の半導体装置と同様で
あるが、図の半導体装置１０２では、信号線路用リード
２００両側に、細帯状のグランド用リード６００を、信
号線路用リード２００と微小距離あけて、信号線路用リ
ード２００とほぼ平行にそれぞれ並べて備えている。そ
して、信号線路用リード２００を、コプレナー線路構造
としている。The above structure is the same as that of the conventional semiconductor device. However, in the semiconductor device 102 shown in the figure, a narrow strip-shaped ground lead 600 is provided on both sides of the signal line lead 200 by a small distance from the signal line lead 200. In addition, they are arranged substantially parallel to the signal line leads 200, respectively. The signal line lead 200 has a coplanar line structure.
【００３８】具体的には、図７に示したように、信号線
路用リード２００内端両側の樹脂８０に、細帯状の金属
製のグランド用リード６００内端をそれぞれ埋め込んで
いる。そして、それらのグランド用リード６００を、信
号線路用リード２００両側の樹脂８０外方に、信号線路
用リード２００と微小距離あけて、信号線路用リード２
００と同一平面上に、信号線路用リード２００とほぼ平
行にそれぞれ並べて延出している。Specifically, as shown in FIG. 7, the inner ends of the strip-shaped metal ground leads 600 are embedded in the resin 80 on both sides of the inner ends of the signal line leads 200, respectively. Then, these ground leads 600 are placed outside the resin 80 on both sides of the signal line leads 200 by a small distance from the signal line leads 200, so that the signal line leads 2 are formed.
On the same plane as that of the signal line 00, the signal line leads 200 are arranged and extended substantially in parallel with each other.
【００３９】グランド用リード６００内端は、図７に示
したように、樹脂８０内部に封止した高周波素子のグラ
ンド用電極４４０に、ギャングボンディング法により、
直接にはんだ付け接続している。As shown in FIG. 7, the inner end of the ground lead 600 is connected to the ground electrode 440 of the high-frequency element sealed in the resin 80 by a gang bonding method.
Direct soldering connection.
【００４０】信号線路用リード２００とその両側に微小
距離あけてほぼ平行に並べて備えたグランド用リード６
００とは、共に同じ側の誘電体フィルム７００表面にそ
れぞれ備えている。A signal line lead 200 and a ground lead 6 arranged side by side in parallel with a small distance therebetween.
00 are respectively provided on the surface of the dielectric film 700 on the same side.
【００４１】具体的には、図７に示したように、樹脂８
０外方に延出した信号線路用リード２００とその両側の
グランド用リード６００との上面に亙って、耐熱性のポ
リイミドフィルム等の誘電体フィルム７００を連続して
被着して、それらの信号線路用リード２００とグランド
用リード６００とを共に同じ側の誘電体フィルム７００
表面にそれぞれ備えている。Specifically, as shown in FIG.
A dielectric film 700 such as a heat-resistant polyimide film is continuously applied over the upper surfaces of the signal line leads 200 extending outward and the ground leads 600 on both sides thereof. Both the signal line lead 200 and the ground lead 600 are on the same side of the dielectric film 700.
Each is provided on the surface.
【００４２】その際には、誘電体フィルム７００内端
を、信号線路用リード２００内端とグランド用リード６
００内端とを埋め込んだ樹脂８０に共に埋め込んでい
る。そして、樹脂８０に埋め込んだ信号線路用リード２
００内端とグランド用リード６００内端との上面に亙っ
ても誘電体フィルム７００を連続して被着して、それら
の信号線路用リード２００内端とグランド用リード６０
０内端とを共に上記と同じ側の誘電体フィルム７００表
面にそれぞれ備えている。そして、信号線路用リード２
００とグランド用リード６００とをその全長に亙って共
に同じ側の誘電体フィルム７００表面にそれぞれ連続し
て備えている。In this case, the inner end of the dielectric film 700 is connected to the inner end of the signal line lead 200 and the ground lead 6.
00 and the inner end are embedded in the embedded resin 80. Then, the signal line lead 2 embedded in the resin 80
The dielectric film 700 is continuously applied over the upper surface of the inner end of the signal line lead 200 and the inner end of the ground lead 600, and the inner end of the signal line lead 200 and the ground lead 60.
0 are both provided on the surface of the dielectric film 700 on the same side as the above. And the signal line lead 2
00 and the ground lead 600 are continuously provided on the surface of the dielectric film 700 on the same side over the entire length thereof.
【００４３】誘電体フィルム７００表面に備えたコプレ
ナー線路構造とした信号線路用リード２００は、その特
性インピーダンスを、信号線路用リード２００の幅Ｗ、
信号線路用リード２００とそれに隣合うグランド用リー
ド６００との側面間の距離Ｓ、誘電体フィルム７００の
比誘電率εとその厚さＨをそれぞれ調整して、半導体装
置１０２の内部回路、即ち高周波素子４００の信号回路
の持つ特性インピーダンスの５０Ω等にマッチングさせ
ている。言い換えれば、上記パラメータ値Ｗ、Ｓ、ε、
Ｈにより決定される信号線路用リード２００の特性イン
ピーダンスを、半導体装置１０２の内部回路の持つ特性
インピーダンスの５０Ω等にマッチングさせている。The signal line lead 200 having a coplanar line structure provided on the surface of the dielectric film 700 has its characteristic impedance determined by the width W of the signal line lead 200,
By adjusting the distance S between the side surfaces of the signal line lead 200 and the adjacent ground lead 600, the relative permittivity ε of the dielectric film 700 and the thickness H thereof, the internal circuit of the semiconductor device 102, The impedance is matched to the characteristic impedance of the signal circuit of the element 400 such as 50Ω. In other words, the parameter values W, S, ε,
The characteristic impedance of the signal line lead 200 determined by H is matched to the characteristic impedance of the internal circuit of the semiconductor device 102 such as 50Ω.
【００４４】図６と図７に示した半導体装置１０２は、
以上のように構成している。The semiconductor device 102 shown in FIG. 6 and FIG.
The configuration is as described above.
【００４５】この半導体装置１０２によれば、図８に示
したように、半導体装置１０２周囲に延出した信号線路
用リード２００とグランド用リード６００とを共にスト
レート状態のまま又はガルウイング状（図ではガルウイ
ング状としている）等に折曲して、それらの信号線路用
リード２００外端とグランド用リード６００外端とを基
板３００の信号回路用接続パッド３２０ａとグランド回
路用接続パッド（図示せず）とにそれぞれ接続し、半導
体装置１０２を基板３００に実装して、信号線路用リー
ド２００を介して、半導体装置１０２に収納した高周波
素子４００と基板の信号回路３２０との間を高速信号を
伝えた場合に、信号線路用リード２００の特性インピー
ダンスを高周波素子４００の信号回路の持つ特性インピ
ーダンスにマッチングさせているので、信号線路用リー
ド２００を伝わる高速信号の挿入損失、反射損失等を少
なく抑えることができる。そして、信号線路用リード２
００を高速信号を伝送損失少なく効率良く伝えることが
可能となる。According to the semiconductor device 102, as shown in FIG. 8, both the signal line lead 200 and the ground lead 600 extending around the semiconductor device 102 are kept straight or in a gull-wing shape (in the figure, And the outer ends of the signal line leads 200 and the ground leads 600 are connected to the signal circuit connection pads 320a and the ground circuit connection pads (not shown) of the substrate 300. And the semiconductor device 102 was mounted on the substrate 300, and a high-speed signal was transmitted between the high-frequency element 400 housed in the semiconductor device 102 and the signal circuit 320 of the substrate via the signal line lead 200. In this case, the characteristic impedance of the signal line lead 200 matches the characteristic impedance of the signal circuit of the high-frequency element 400. Since is grayed, it is possible to suppress the insertion loss of the high-speed signal transmitted through the signal line lead 200, the reflection loss and the like less. And the signal line lead 2
00 can efficiently transmit a high-speed signal with little transmission loss.
【００４６】なお、上述半導体装置１００，１０１，１
０２において、場合によっては、図９と図１０に示した
半導体装置１０３、図１１と図１２に示した半導体装置
１０４、図１３と図１４に示した半導体装置１０５のよ
うに、誘電体フィルム７０，７００を、信号線路用リー
ド２０，２００とその両側のグランド用リード（図示せ
ず）との上面でなく、それらの下面に亙って連続して被
着して、それらの信号線路用リード２０，２００とグラ
ンド用リードとを共に同じ側の誘電体フィルム７０，７
００表面にそれぞれ備えるようにしても良い。そして、
信号線路用リード２０，２００の幅Ｗ、信号線路用リー
ド２０，２００とそれに隣合うグランド用リードとの側
面間の距離Ｓ、誘電体フィルム７０，７００の比誘電率
εとその厚さＨをそれぞれ調整して、誘電体フィルム７
０，７００表面に備えた信号線路用リード２０，２００
の特性インピーダンスを半導体装置１０３，１０４，１
０５の内部回路の持つ特性インピーダンスの５０Ω等に
それぞれマッチングさせても良い。The above semiconductor devices 100, 101, 1
02, the semiconductor film 103 shown in FIGS. 9 and 10, the semiconductor device 104 shown in FIGS. 11 and 12, and the semiconductor film 105 shown in FIGS. , 700 are continuously applied not on the upper surfaces of the signal line leads 20 and 200 and the ground leads (not shown) on both sides but on the lower surfaces thereof. 20 and 200 and the ground lead are on the same side of the dielectric films 70 and 7
00 surface. And
The width W of the signal line leads 20 and 200, the distance S between the side surfaces of the signal line leads 20 and 200 and the adjacent ground lead, the relative permittivity ε of the dielectric films 70 and 700, and the thickness H thereof are shown in FIG. Adjust the dielectric film 7
Signal line leads 20 and 200 provided on the surface 0,700
Characteristic impedance of the semiconductor devices 103, 104, 1
05 may be matched to the characteristic impedance of the internal circuit of 50.
【００４７】但しそうした場合は、図１０、図１２、図
１４にそれぞれ示したように、半導体装置１０３，１０
４，１０５のパッケージ１２，１２０の信号線路２２外
端とグランド線路２４外端や高周波素子の信号用電極と
グランド用電極にそれぞれ接続する信号線路用リード２
０，２００内端とグランド用リード（図示せず）内端と
の下面、及び基板の信号回路用パッド３２ａ，３２０ａ
とグランド回路用接続パッド（図示せず）にそれぞれ接
続する信号線路用リード２０，２００外端とグランド用
リード（図示せず）外端との下面に亙っても誘電体フィ
ルム７０，７００を連続して被着して、それらの信号線
路用リード２０，２００内外端やグランド用リード内外
端の特性インピーダンスを半導体装置１０３，１０４，
１０５の内部回路の持つ特性インピーダンスの５０Ω等
にそれぞれ的確にマッチングさせることは不可能とな
る。However, in such a case, as shown in FIGS. 10, 12, and 14, the semiconductor devices 103, 10
The signal line leads 2 connected to the outer ends of the signal lines 22 and the outer ends of the ground lines 24 of the packages 12 and 120 of the 4,105 and the signal electrodes and the ground electrodes of the high-frequency elements, respectively.
0, 200 and the lower surfaces of the inner ends of the ground leads (not shown), and the signal circuit pads 32a, 320a on the substrate.
The dielectric films 70 and 700 are also provided over the lower surfaces of the outer ends of the signal line leads 20 and 200 and the outer ends of the ground leads (not shown), which are connected to the ground line and connection pads (not shown) for the ground circuit, respectively. The characteristic impedance of the inner and outer ends of the signal line leads 20 and 200 and the inner and outer ends of the ground leads are continuously applied to the semiconductor devices 103, 104,
It is impossible to exactly match each of the characteristic impedances of the internal circuit 105 to 50Ω or the like.
【００４８】図１５と図１６、図１７と図１８、図１９
と図２０はそれぞれ本発明のもう一つの半導体装置の好
適な実施例を示し、図１５と図１７と図１９はそれらの
正面断面図、図１６と図１８と図２０はそれらの使用状
態を示す正面断面図である。以下、これらの図中の半導
体装置を説明する。FIGS. 15 and 16, FIGS. 17 and 18, and FIGS.
And FIG. 20 show a preferred embodiment of another semiconductor device of the present invention, respectively. FIGS. 15, 17 and 19 are front sectional views thereof, and FIGS. FIG. Hereinafter, the semiconductor devices in these figures will be described.
【００４９】図の半導体装置１０６，１０７，１０８で
は、信号線路用リード２０，２００とその両側のグラン
ド用リード（図示せず）とを共に備えた面に対して反対
側の誘電体フィルム７０，７００表面に、銅箔等からな
るグランド層９０，９００を連続して広く備えている。
そして、信号線路用リード２０，２００をグランド付コ
プレナー線路構造としている。In the semiconductor devices 106, 107, and 108 shown in the figure, the dielectric film 70, opposite to the surface provided with both the signal line leads 20, 200 and the ground leads (not shown) on both sides thereof. Ground layers 90 and 900 made of copper foil or the like are continuously and widely provided on the surface of 700.
The signal line leads 20 and 200 have a coplanar line structure with a ground.
【００５０】グランド層９０，９００外端には、グラン
ド層９０，９００と同じ銅箔等からなる細帯状のグラン
ド層用リード９２，９２０を延設している。そして、そ
のグランド層用リード９２，９２０外端を半導体装置１
０６，１０７，１０８を実装する基板３０，３００のグ
ランド回路用接続パッド３４ａ，３４０ａにはんだ付け
等により接続して、グランド層９０，９００を接地でき
るようにしている。At the outer ends of the ground layers 90 and 900, thin band-shaped ground layer leads 92 and 920 made of the same copper foil or the like as the ground layers 90 and 900 extend. Then, the outer ends of the ground layer leads 92 and 920 are connected to the semiconductor device 1.
The ground layers 90 and 900 can be grounded by soldering or the like to the ground circuit connection pads 34a and 340a of the boards 30 and 300 on which the boards 06, 107 and 108 are mounted.
【００５１】その他は、前述図１ないし図５と図６ない
し図８に示した半導体装置１００，１０１，１０２とそ
れぞれ同様に構成していて、それらの作用も、下記の点
を除いて、前述図１ないし図５と図６ないし図８にそれ
ぞれ示した半導体装置１００，１０１，１０２と同様で
あり、それらの同一部材には同一符号を付し、それらの
説明を省略する。In other respects, the semiconductor devices 100, 101, and 102 shown in FIGS. 1 to 5 and FIGS. 6 to 8 are configured in the same manner. The semiconductor devices are the same as the semiconductor devices 100, 101, and 102 shown in FIGS. 1 to 5 and FIGS. 6 to 8, respectively, and the same members are denoted by the same reference numerals and description thereof will be omitted.
【００５２】これらの半導体装置１０６，１０７，１０
８によれば、図１６、図１８、図２０にそれぞれ示した
ように、信号線路用リード２０，２００を搭載した面に
対して反対側の誘電体フィルム７０，７００表面に備え
たグランド層９０，９００をグランド層用リード９２，
９２０を介して基板３０，３００のグランド回路用接続
パッド３４ａ，３４０ａに接続して接地し、信号線路用
リード２０，２００の特性インピーダンスを半導体装置
１０６，１０７，１０８の内部回路の持つ特性インピー
ダンスの５０Ω等にそれぞれ正確にマッチングさせるこ
とができる。そして、信号線路用リード２０，２００を
伝える１０ＧＨｚ以上の超高速信号等の高速信号の挿入
損失、反射損失等をより少なく抑えることができる。These semiconductor devices 106, 107, 10
According to FIG. 8, as shown in FIGS. 16, 18, and 20, respectively, the ground layers 90 provided on the surfaces of the dielectric films 70, 700 opposite to the surfaces on which the signal line leads 20, 200 are mounted. , 900 to the ground layer lead 92,
920 is connected to the ground circuit connection pads 34a and 340a of the substrates 30 and 300 and grounded, and the characteristic impedance of the signal line leads 20 and 200 is set to the characteristic impedance of the internal circuit of the semiconductor devices 106, 107 and 108. It is possible to accurately match each to 50Ω or the like. Further, insertion loss and reflection loss of a high-speed signal such as an ultra-high-speed signal of 10 GHz or more transmitting the signal line leads 20 and 200 can be further reduced.
【００５３】なお、上述半導体装置１００，１０１，１
０２，１０３，１０４，１０５，１０６，１０７，１０
８では、グランド用リード６０，６００内端を直接に又
はグランド線路２４を介して高周波素子４０，４００の
グランド回路用電極４４，４４０に接続しているが、本
発明は、グランド回路用電極を持たない高周波素子を収
容した半導体装置、又はグランド用リード内端を高周波
素子のグランド回路用電極に接続せずに、信号線路用リ
ード両側に備えたグランド用リード外端を基板のグラン
ド回路用接続パッドに接続して接地するようにして用い
る半導体装置にも利用可能であり、そのような半導体装
置に利用しても、上述半導体装置１００，１０１，１０
２，１０３，１０４，１０５，１０６，１０７，１０８
とほぼ同様な作用を持つ半導体装置を形成できる。The above-described semiconductor devices 100, 101, 1
02, 103, 104, 105, 106, 107, 10
In FIG. 8, the inner ends of the ground leads 60 and 600 are connected to the ground circuit electrodes 44 and 440 of the high-frequency elements 40 and 400 either directly or via the ground line 24. A semiconductor device containing a high-frequency element that is not provided, or the ground-lead outer end provided on both sides of the signal line lead is connected to the board ground circuit without connecting the inner end of the ground lead to the ground circuit electrode of the higher-frequency element The present invention is also applicable to a semiconductor device used to be connected to a pad and grounded.
2,103,104,105,106,107,108
A semiconductor device having substantially the same operation as that described above can be formed.
【００５４】[0054]
【発明の効果】以上説明したように、本発明の半導体装
置においては、半導体装置周囲外方に延出した信号線路
用リードをその両側に並べて備えたグランド用リードと
共に同じ側の誘電体フィルム表面にそれぞれ備えて、信
号線路用リードの幅Ｗ、信号線路用リードとそれに隣合
うグランド用リードとの側面間の距離Ｓ、誘電体フィル
ムの比誘電率εとその厚さＨをそれぞれ調整し、信号線
路用リードの特性インピーダンスを半導体装置の内部回
路の持つ特性インピーダンスの５０Ω等にマッチングさ
せている。As described above, in the semiconductor device of the present invention, the signal line leads extending outward from the periphery of the semiconductor device are arranged on both sides of the signal line leads together with the ground leads. To adjust the width W of the signal line lead, the distance S between the side surfaces of the signal line lead and the adjacent ground lead, the relative permittivity ε of the dielectric film and its thickness H, respectively. The characteristic impedance of the signal line lead is matched to the characteristic impedance of the internal circuit of the semiconductor device such as 50Ω.
【００５５】また、信号線路用リードとグランド用リー
ドとを共に備えた面に対して反対側の誘電体フィルム表
面にグランド層を備えた本発明の半導体装置において
は、そのグランド層を用いて誘電体フィルム表面に備え
た信号線路用リードをグランド付コプレナー線路構造と
して、その信号線路用リードの特性インピーダンスを半
導体装置の内部回路の持つ特性インピーダンスに正確に
マッチングさせている。Further, in the semiconductor device of the present invention in which the ground layer is provided on the surface of the dielectric film opposite to the surface provided with both the signal line lead and the ground lead, the ground layer is used for the dielectric. The signal line leads provided on the surface of the body film have a coplanar line structure with a ground, and the characteristic impedance of the signal line leads is accurately matched to the characteristic impedance of the internal circuit of the semiconductor device.
【００５６】そのため、本発明の半導体装置によれば、
半導体装置周囲に延出した信号線路用リードとその両側
に並べて備えたグランド用リードとをストレート状態の
まま又はガルウイング状等に折曲して、それらの信号線
路用リード外端とグランド用リード外端とを基板の信号
回路用接続パッドとグランド回路用接続パッドとにそれ
ぞれ接続し、半導体装置を基板に実装した状態におい
て、信号線路用リードを介して、半導体装置に収納した
高周波素子と基板の信号回路との間を高速信号を伝えた
場合に、信号線路用リードを伝わる高速信号の挿入損
失、反射損失等を少なく抑えることができる。そして、
１０ＧＨｚ以上等の超高速信号であっても、それらの高
速信号を、信号線路用リードを伝送損失少なく効率良く
伝えることが可能となる。Therefore, according to the semiconductor device of the present invention,
The signal line leads extending around the semiconductor device and the ground leads provided side by side are bent in a straight state or in a gull-wing shape or the like, and the outer ends of these signal line leads and the ground leads are removed. With the ends connected to the signal circuit connection pads and the ground circuit connection pads of the board, respectively, and in a state where the semiconductor device is mounted on the board, the high-frequency element housed in the semiconductor device and the board are connected via the signal line leads. When a high-speed signal is transmitted to and from a signal circuit, insertion loss, reflection loss, and the like of the high-speed signal transmitted through the signal line lead can be reduced. And
Even for ultra-high-speed signals such as 10 GHz or higher, those high-speed signals can be transmitted efficiently through the signal line leads with little transmission loss.
【図１】本発明の半導体装置の正面断面図である。FIG. 1 is a front sectional view of a semiconductor device of the present invention.
【図２】本発明の半導体装置の正面断面図である。FIG. 2 is a front sectional view of the semiconductor device of the present invention.
【図３】本発明の半導体装置の一部省略破断平面図であ
る。FIG. 3 is a partially cutaway plan view of the semiconductor device of the present invention.
【図４】本発明の半導体装置の使用例を示す正面断面図
である。FIG. 4 is a front sectional view showing a usage example of the semiconductor device of the present invention.
【図５】本発明の半導体装置の使用例を示す正面断面図
である。FIG. 5 is a front sectional view showing a usage example of the semiconductor device of the present invention.
【図６】本発明の半導体装置の正面断面図である。FIG. 6 is a front sectional view of the semiconductor device of the present invention.
【図７】本発明の半導体装置の一部省略破断平面図であ
る。FIG. 7 is a partially cutaway plan view of the semiconductor device of the present invention.
【図８】本発明の半導体装置の使用例を示す正面断面図
である。FIG. 8 is a front sectional view showing a usage example of the semiconductor device of the present invention.
【図９】本発明の半導体装置の正面断面図である。FIG. 9 is a front sectional view of the semiconductor device of the present invention.
【図１０】本発明の半導体装置の使用例を示す正面断面
図である。FIG. 10 is a front sectional view showing a usage example of the semiconductor device of the present invention.
【図１１】本発明の半導体装置の正面断面図である。FIG. 11 is a front sectional view of the semiconductor device of the present invention.
【図１２】本発明の半導体装置の使用例を示す正面断面
図である。FIG. 12 is a front sectional view showing a usage example of the semiconductor device of the present invention.
【図１３】本発明の半導体装置の正面断面図である。FIG. 13 is a front sectional view of the semiconductor device of the present invention.
【図１４】本発明の半導体装置の使用例を示す正面断面
図である。FIG. 14 is a front sectional view showing a usage example of the semiconductor device of the present invention.
【図１５】本発明の半導体装置の正面断面図である。FIG. 15 is a front sectional view of the semiconductor device of the present invention.
【図１６】本発明の半導体装置の使用例を示す正面断面
図である。FIG. 16 is a front sectional view showing a usage example of the semiconductor device of the present invention.
【図１７】本発明の半導体装置の正面断面図である。FIG. 17 is a front sectional view of the semiconductor device of the present invention.
【図１８】本発明の半導体装置の使用例を示す正面断面
図である。FIG. 18 is a front sectional view showing a usage example of the semiconductor device of the present invention.
【図１９】本発明の半導体装置の正面断面図である。FIG. 19 is a front sectional view of the semiconductor device of the present invention.
【図２０】本発明の半導体装置の使用例を示す正面断面
図である。FIG. 20 is a front sectional view showing a usage example of the semiconductor device of the present invention.
【図２１】従来の半導体装置の使用例を示す正面断面図
である。FIG. 21 is a front sectional view showing an example of use of a conventional semiconductor device.
１０ 半導体装置 ２０ 信号線路用リード ３０ 基板 ３２ａ 信号回路用接続パッド ３４ａ グランド回路用接続パッド ４０ 高周波素子 ６０ グランド用リード ７０ 誘電体フィルム ８０ 樹脂 ９０ グランド層 １００、１０１、１０２、１０３、１０４ 半導体装置 １０５、１０６、１０７、１０８ 半導体装置 ２００ 信号線路用リード ３００ 基板 ３２０ａ 信号回路用接続パッド ３４０ａ グランド回路用接続パッド ４００ 高周波素子 ６００ グランド用リード ７００ 誘電体フィルム Reference Signs List 10 semiconductor device 20 signal line lead 30 substrate 32a signal circuit connection pad 34a ground circuit connection pad 40 high frequency element 60 ground lead 70 dielectric film 80 resin 90 ground layer 100, 101, 102, 103, 104 semiconductor device 105 , 106, 107, 108 Semiconductor device 200 Lead for signal line 300 Substrate 320a Connection pad for signal circuit 340a Connection pad for ground circuit 400 High frequency element 600 Ground lead 700 Dielectric film
フロントページの続き (56)参考文献 特開 昭62−274754（ＪＰ，Ａ) 特開 平３−42859（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/02 H01P 5/08 Continuation of the front page (56) References JP-A-62-274754 (JP, A) JP-A-3-42859 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 23 / 02 H01P 5/08
Claims (2)
に信号線路用リードを延出した半導体装置において、前
記信号線路用リードの両側にグランド用リードを並べて
設けて、前記信号線路用リードをコプレナー線路構造と
すると共に、そのコプレナー線路構造とした信号線路用
リードとグランド用リードとを、共に同じ側の誘電体フ
ィルムの表面に備えて、前記信号線路用リードの特性イ
ンピーダンスを、前記半導体装置の内部回路の特性イン
ピーダンスにマッチングさせたことを特徴とする半導体
装置。1. A periphery of the semiconductor equipment housing the high-frequency element
To a semiconductor device which extends a signal line leads, the ground lead parallel base on both sides of the signal line lead
The signal line lead is provided with a coplanar line structure.
Internal together, and the coplanar line structure and the signal line lead and the ground lead, in preparation for both the surface of the same side of the dielectric film, the characteristic impedance of the previous SL signal line leads, before Symbol semiconductor device to the semiconductor device is characterized in that is matched to the characteristic impedance of the circuit.
を共に備えた面に対して反対側の誘電体フィルムの表面
にグランド層を備えた請求項１記載の半導体装置。2. A semiconductor device according to claim 1, further comprising a ground layer on the surface of the opposite side of the dielectric film and the signal line lead and the ground lead to the plane which includes both.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35865691A JP3170017B2 (en) | 1991-12-27 | 1991-12-27 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35865691A JP3170017B2 (en) | 1991-12-27 | 1991-12-27 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05183310A JPH05183310A (en) | 1993-07-23 |
| JP3170017B2 true JP3170017B2 (en) | 2001-05-28 |
Family
ID=18460443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35865691A Expired - Lifetime JP3170017B2 (en) | 1991-12-27 | 1991-12-27 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3170017B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4197234B2 (en) | 2001-12-28 | 2008-12-17 | 三菱電機株式会社 | Optical communication device |
| JP2006041272A (en) * | 2004-07-28 | 2006-02-09 | Matsushita Electric Ind Co Ltd | Semiconductor device and package therefor |
-
1991
- 1991-12-27 JP JP35865691A patent/JP3170017B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05183310A (en) | 1993-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2601867B2 (en) | Semiconductor integrated circuit mounting substrate, method of manufacturing the same, and semiconductor integrated circuit device | |
| US5451818A (en) | Millimeter wave ceramic package | |
| JPH0812887B2 (en) | High-speed integrated circuit package | |
| JPH0321089B2 (en) | ||
| JPH0766949B2 (en) | IC package | |
| US5852391A (en) | Microwave/millimeter-wave functional module package | |
| JP3570887B2 (en) | High frequency wiring board | |
| JP3170017B2 (en) | Semiconductor device | |
| JP3305589B2 (en) | Mounting structure of high frequency semiconductor device | |
| JP3034672B2 (en) | Semiconductor device package | |
| JP3112253B2 (en) | High frequency semiconductor device | |
| JP2000164764A (en) | Mounting structure for high-frequency wiring board | |
| JPH10178306A (en) | Semiconductor device for high frequency | |
| JP3181036B2 (en) | Mounting structure of high frequency package | |
| JP3297607B2 (en) | High frequency circuit package | |
| JPH09148524A (en) | High frequency circuit device | |
| JP3126503B2 (en) | Semiconductor device | |
| JP3305020B2 (en) | Mounting structure of cavity-down type semiconductor device | |
| JPH0126109Y2 (en) | ||
| JPH0427170Y2 (en) | ||
| JPS6348129Y2 (en) | ||
| JP2666156B2 (en) | Film carrier for high frequency IC | |
| JP3261094B2 (en) | Mounting structure of high frequency wiring board | |
| JP2541336B2 (en) | Method of connecting integrated circuit device | |
| JPH0314486A (en) | Package for electronic part |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20080316 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090316 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20120316 |