JP3162283B2 - 走査線変換装置及びフリッカ除去装置 - Google Patents

走査線変換装置及びフリッカ除去装置

Info

Publication number
JP3162283B2
JP3162283B2 JP00078596A JP78596A JP3162283B2 JP 3162283 B2 JP3162283 B2 JP 3162283B2 JP 00078596 A JP00078596 A JP 00078596A JP 78596 A JP78596 A JP 78596A JP 3162283 B2 JP3162283 B2 JP 3162283B2
Authority
JP
Japan
Prior art keywords
frequency component
amplitude
vertical
signal
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00078596A
Other languages
English (en)
Other versions
JPH09191450A (ja
Inventor
順司 助野
禎之 井上
尚利 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP00078596A priority Critical patent/JP3162283B2/ja
Priority to DE69629423T priority patent/DE69629423T2/de
Priority to DE69633586T priority patent/DE69633586T2/de
Priority to EP03002299A priority patent/EP1307056B1/en
Priority to EP96304736A priority patent/EP0751682B1/en
Priority to US08/673,378 priority patent/US5822008A/en
Publication of JPH09191450A publication Critical patent/JPH09191450A/ja
Application granted granted Critical
Publication of JP3162283B2 publication Critical patent/JP3162283B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Television Systems (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、パーソナルコンピ
ュータ(以下、パソコンと記す。)等より出力されるノ
ンインターレース画像を、インターレース画像に変換し
テレビジョン(以下、テレビ、あるいはTVと記す。)
等の表示装置に表示する際の走査線変換装置に関するも
のである。
【0002】
【従来の技術】近年、パソコンの需要が世界各国で急成
長している。しかし、現在普及しつつあるパソコンの多
くは企業、あるいは個人がビジネス用に購入したもので
ある。したがって、今後は家庭への普及が最大の課題と
なってくる。パソコンを家庭内に普及させるためには、
操作の簡単化、低価格化以外に、家族で使用することを
考慮した製品開発が望まれる。最近になり、多くのパソ
コンメーカーより操作性を考慮した一体型パソコンが発
売されている。これら製品群は、パソコン本体、ディス
プレイ、ハードディスク、フロッピーディスク、CD−
ROM等を一体型にまとめることにより機器同士の接続
をユーザが行わなくてもよい構成になっている。また、
各社とも初期インストールソフトウェア(メニュー表
示、操作の説明等のソフトウェア)に工夫をこらしパソ
コンの操作性の向上を図っている。
【0003】しかし、上述の一体型パソコンは個人をタ
ーゲットとしており、家庭(家族)をターゲットとした
ものではない。上記一体型パソコンは従来のパソコンと
同様に15インチ程度のディスプレイの前でユーザがキ
ーボード、あるいはマウスを操作してCD−ROM、あ
るいはゲーム等を楽しむものである。一方、家庭(家
族)をターゲットとした製品開発においては、パソコン
のきめ細やかな画像、あるいは音声を家族全員で視聴す
るために大きなディスプレイ上にパソコン画面を表示す
る必要がある。また、操作に関しても従来のキーボー
ド、およびマウスを使用するのではなく、オーディオビ
ジアル機器(以下、AV機器と記す。)等の家電製品に
用いられるワイヤレスリモコン等を用いて離れた場所か
らパソコンを操作できる必要がある。
【0004】家庭用をターゲットとしたディスプレイモ
ニタの開発に際しては以下のような問題点を有する。一
般に表示用装置としてパソコン用のディスプレイを用い
た場合は、同一サイズのテレビに比べディスプレイの価
格が4倍程度になる。家庭用にパソコンを普及させるに
あたってはこの価格差(価格)が非常に問題になる。一
方、パソコンの出力(表示画像)を従来の家庭用テレビ
画面上に表示する方法がある。その際、パソコンの表示
画面が順次走査(以下、ノンインターレース走査と記
す。)であるのに対して、テレビの表示はインターレー
ス走査であるため、ノンインターレース走査で送られて
きた画像データ(以下、ノンインターレース画像と記
す。)をインターレース走査の画像(以下、インターレ
ース画像と記す。)に変換する必要がある。その場合、
テレビ画面上にフリッカが発生して非常に見苦しい画像
になる。以下、パソコン、およびテレビの画面表示方
法、フリッカの発生要因、および従来のフリッカ除去回
路を組み込んだ走査線変換装置について説明する。
【0005】まず始め、パソコンの画面表示方法(画面
表示モード)について簡単に説明する。パソコンの画面
表示モードに関しては複数のモードが存在する。その中
で、よく用いられているVGA規格について簡単に説明
する。VGA規格では、1ラインの有効画像数を640
画素とし、1フレームの有効走査線数を480ラインと
規定している。また、ディスプレイ上には上記画像をノ
ンインターレースで表示する。なお、フレーム周波数に
関しては明確な規定がない。(およそ60Hzのフレー
ム周波数で出力される場合が多い。)次に、テレビの画
面表示方法(画面表示モード)について説明する。IT
U−R勧告BT.601(システム525)によるとテ
レビ画面の水平方向の有効画素数は720画素(13.
5MHzサンプリング時)、1フレームの有効走査線数
は486ラインとなっている。また、テレビはフィール
ド周波数が59.94Hzのインターレース画像として
ディスプレイ上に表示される。従って、パソコンより出
力されるVGA出力を単純にインターレース画像に変換
しテレビ画面に表示するとフリッカが発生し非常に見苦
しい画像になる。
【0006】次に、図12〜図14を用いてノンインタ
ーレース画像をインターレース画像に変換する際に発生
するフリッカの発生プロセスについて簡単に説明する。
図12はノンインターレース画像の空間周波数の特性を
示す図であり、走査線数525ライン、フレーム周波数
60Hzの場合を示している。図において、横軸は時間
軸方向の空間周波数を示し、縦軸は垂直方向の空間周波
数を示している。ノンインターレース画像の場合は時間
軸方向には60Hzの間隔で、また垂直方向には525
ラインの間隔で上記ノンインターレース画像の空間周波
数上の特性(以下、周波数スペクトラムと記す。)が繰
り返し現れる。(図12参照)
【0007】図13はインターレース画像の空間周波数
特性を示す図であり、詳しくは、図12に示す周波数ス
ペクトラムを有するノンインターレース画像をインター
レース画像に変換した際の空間周波数上の特性(周波数
スペクトラム)を示している。(フィールド周波数60
Hz、走査線数525本のインターレース画像)なお、
図中、横軸は時間軸方向の空間周波数を示し、縦軸は垂
直方向の空間周波数を示す。ノンインターレース画像を
インターレース画像に変換した際に発生するフリッカ
は、垂直方向の高域成分が時間軸方向からみた場合垂直
方向の低域成分に折り返してくるため発生する。図中斜
線を施した部分が時間軸方向からみた際の、垂直方向の
高域成分折り返し部分(フリッカ成分)に相当する。
【0008】図14はインターレース画像の2次元周波
数特性を示す図である。図中、横軸は水平方向の空間周
波数を示し、縦軸は垂直方向の空間周波数を示す。な
お、図中斜線を施した部分が、2次元周波数上での上記
垂直方向の折り返し成分(フリッカ成分)となる。従っ
て、垂直方向の高域成分を抑圧することによりフリッカ
を除去することができる。
【0009】図15は従来の走査線変換装置のブロック
構成図である。なお、この従来例ではVGA規格に基づ
く信号をNTSC標準画像に変換する場合について説明
する。図において、1a〜1cはVGA信号(VGA規
格に基づくR、G、B信号)の入力端子、2はVGA信
号の同期信号の入力端子、3a〜3cは入力されたアナ
ログ映像信号をディジタル映像信号に変換するアナログ
/ディジタル変換回路(以下、A/D変換回路、あるい
はA/Dと記す。)、4は入力端子2より入力されるV
GA信号の同期信号より垂直同期信号、および水平同期
信号を検出する第1の同期検出回路、5は第1の同期検
出回路4より出力される同期信号を基準にしてクロック
を発生する第1のPLL回路、6a〜6cは入力された
ディジタル映像信号の垂直方向の低域成分を抽出する第
1の垂直低域通過フィルタ(以下、第1のVLPFと記
す。)、7a〜7cは第1のVLPF6a〜6cより出
力されるディジタル映像信号を記憶するフレームメモリ
である。
【0010】8は上記第1のVLPF6a〜6c中のラ
インメモリ23a,23b、および上記フレームメモリ
7a〜7cへのディジタル映像信号の書き込み、および
読み出し制御信号を発生する第1のメモリ制御回路、9
a〜9cはフレームメモリ7a〜7cより出力されるデ
ィジタル映像信号をアナログ映像信号に変換するディジ
タル/アナログ変換回路(以下、D/A変換回路、ある
いはD/Aと記す。)、10は入力されたR、G、B信
号を、輝度信号(以下、Y信号と記す。)、および2つ
の色差信号(以下、R−Y信号、およびB−Y信号と記
す。)に変換するマトリクス回路、11は第2の同期検
出回路12より出力される同期信号を基準にしてクロッ
クを発生する第2のPLL回路、12は入力端子16よ
り入力されるTV側の同期信号より垂直同期信号、水平
同期信号等を検出する第2の同期検出回路である。
【0011】13は、マトリクス回路10より出力され
るY信号に垂直同期信号、および水平同期信号を付加す
る同期付加回路、14はマトリクス回路10より出力さ
れる2つの色差信号(R−Y信号、およびB−Y信号)
を変調色信号(以下、C信号と記す。)に変換するクロ
マエンコーダ回路、15aおよび15bはY信号および
C信号の出力端子、16はTV側の同期信号の入力端子
である。
【0012】図16は例えば特開平7−95490号公
報に示された従来の第1のVLPFのブロック構成図で
ある。図において、20はディジタル映像信号の入力端
子、21は第1のメモリ制御回路8より出力されるメモ
リ制御信号の入力端子、22はディジタル映像信号の出
力端子、23a,23bは入力されたディジタル映像信
号を1ライン遅延するラインメモリ、24a,24bは
入力されたディジタル映像信号に0.25を乗算する乗
算回路、25は入力されたディジタル映像信号に0.5
を乗算する乗算回路、26は加算回路である。図17は
図16に示す第1のVLPFの周波数特性を示す図であ
る。図において、横軸は垂直方向の空間周波数を、縦軸
には振幅特性を示す。
【0013】以下、図15〜図17を用いて従来の走査
線変換装置の動作を説明する。なお、本従来例ではVG
A規格に基づき入力されたノンインターレース画像をイ
ンターレース画像に変換し出力する場合について説明す
る。入力端子1a〜1cを介して入力されたR、G、お
よびB信号はA/D変換回路3a〜3cでディジタル映
像信号に変換される。一方、入力端子2を介して入力さ
れたVGA信号の同期信号は第1の同期検出回路4で垂
直同期信号、および水平同期信号が分離される。第1の
同期検出回路4で分離された水平同期信号は第1のPL
L回路5に入力される。第1のPLL回路5では上記入
力された水平同期信号を基準にしてVGA側の基準クロ
ックを発生する。第1のPLL回路5で発生した上記ク
ロックはA/D変換回路3a〜3c、および第1のメモ
リ制御回路8へ入力される。なお、第1の同期検出回路
4で検出された垂直同期信号、および水平同期信号は第
1のメモリ制御回路8へも入力される。
【0014】第1のメモリ制御回路8では第1の同期検
出回路4より出力されるVGA信号の水平同期信号を用
いて第1のVLPF6中のラインメモリ23a,23b
へのディジタル映像信号の書き込みおよび読み出し制御
信号を発生する。例えば、上記ラインメモリ23a,2
3bにFIFO(ファーストインファーストアウト)メ
モリを使用した場合は、第1のメモリ制御回路8からは
書き込みおよび読み出し時のラインアドレスリセット信
号、書き込みおよび読み出し可能信号(ENABL信
号)、ならびに書き込みおよび読み出しクロック信号が
出力される。また、第1のメモリ制御回路8では第1の
同期検出回路4より出力される垂直同期信号、および水
平同期信号を用いてフレームメモリ7a〜7cへのディ
ジタル映像信号の書き込み制御信号も発生する。なお、
フレームメモリ7a〜7cの具体的な制御方式に関して
は後述する。また、本従来例では第1のVLPF6中の
ラインメモリ23a,23bに上記FIFOメモリを用
いるものとする。
【0015】A/D変換回路3a〜3cでディジタル映
像信号に変換されたR、G、およびB信号は第1のVL
PF6a〜6cへ入力される。以下、図22を用いて第
1のVLPF6の動作を説明する。入力端子20を介し
て入力されたディジタル映像信号は乗算回路24a、お
よびラインメモリ23aに入力される。ラインメモリ2
3aでは入力されたディジタル映像信号を1ライン遅延
し出力する。ラインメモリ23aより出力されたディジ
タル映像信号は乗算回路25、およびラインメモリ23
bへ入力される。ラインメモリ23bでは,ラインメモ
リ23aと同様に入力されたディジタル映像信号を1ラ
イン遅延して出力する。ラインメモリ23bの出力は乗
算回路24bに入力される。
【0016】乗算回路24a,24bに入力されたディ
ジタル映像信号は0.25が乗算され出力される。(具
体的には、データが2ビットシフトされ出力される。)
また、乗算回路25へ入力されたディジタル映像信号は
0.5が乗算され出力される。(具体的には、データが
1ビットシフトされ出力される。)乗算回路24a,2
4b、および乗算回路25の出力は加算回路26で加算
され、垂直方向の高域成分が除去され出力端子22を介
してフレームメモリ7へ出力される。なお、図23に上
記第1のVLPF6の周波数特性を示した。また、ライ
ンメモリ23a,23bは、入力端子21を介して第1
のメモリ制御回路8より出力される上記データ書き込み
制御信号、およびデータ読み出し制御信号に基づき上記
ディジタル映像信号のメモリ内への書き込み、および読
み出し制御を行う。
【0017】第1のVLPF6a〜6cで垂直高域成分
が除去されたディジタル映像信号はフレームメモリ7a
〜7cへ入力される。以下、フレームメモリ7への上記
ディジタル映像信号の書き込み動作について説明する。
第1のメモリ制御回路8では60Hzのフレーム周波数
で入力されるノンインターレースのディジタル映像信号
をフィールド周波数60Hzのインターレースのディジ
タル映像信号に変換するための制御信号をフレームメモ
リ7へ出力する。具体的には、フレームメモリ7への書
き込み時にフレーム構造で入力されるディジタル映像信
号をフィールド構造に変換し書き込む。
【0018】以下、第1のメモリ制御回路8より出力さ
れるフレームメモリ7へのデータ書き込み制御信号の発
生方法について説明する。まず始め、第1の同期検出回
路4より垂直同期信号が入力されると第1のメモリ制御
回路8では次にフレームメモリ7に書き込むディジタル
映像信号のフィールドを設定する。そして、前記フィー
ルド設定結果が第1フィールドの場合は奇数ラインのみ
をフレームメモリ7へ書き込むための制御信号を発生
し、第2フィールドの場合は偶数ラインのみをフレーム
メモリ7へ書き込むための制御信号を発生する。なお、
上記制御は第1の同期検出回路4より出力される水平同
期信号を用いて上記偶数/奇数ラインを判別し行う。な
お、その際、本従来例ではフレームメモリ7へはVGA
信号の有効映像信号部分のみが書き込まれるように制御
する。
【0019】フレームメモリ7a〜7cに入力されたノ
ンインターレースのディジタル映像信号は第1のメモリ
制御回路8より出力される上記書き込み制御信号に基づ
きフィールド構造のディジタル映像信号(インターレー
ス構造のディジタル映像信号)に変換されフレームメモ
リ7a〜7c内へ記憶される。なお、本従来例ではフレ
ームメモリ7は第1フィールド用、および第2フィール
ド用の2枚のフィールドメモリで構成されているものと
する。よって、上記ノンインターレース構造のディジタ
ル映像信号をフレームメモリ7へ書き込む際は1フィー
ルドごとに使用する上記フィールドメモリを切り換え
る。その際に、フィールドメモリの切り換え制御信号も
上記フィールド判別結果に基づき上記第1のメモリ制御
回路8より出力される。
【0020】一方、入力端子16を介して入力されたT
V側の同期信号は第2の同期検出回路12で垂直同期信
号、および水平同期信号が検出される。その際、フィー
ルドの判別も上記第2の同期検出回路12で行われる。
第2のPLL回路11では、第2の同期検出回路12で
検出された水平同期信号を基準にしてテレビ側の基準ク
ロックを発生する。第2のPLL回路11で発生した上
記クロックはD/A変換回路9a〜9c、および第1の
メモリ制御回路8へ入力される。なお、第2の同期検出
回路12で検出された垂直同期信号、水平同期信号、お
よびフィールド判別結果は第1のメモリ制御回路8へも
入力される。
【0021】第1のメモリ制御回路8では、テレビ側の
上記垂直同期信号、水平同期信号、およびフィールド判
別結果をもとに上記フレームメモリ7内に記憶されたイ
ンターレース画像を読み出すための読み出し制御信号
(上記フィールドメモリの切り換え信号、データの読み
出しアドレス、読み出し制御信号など)を発生する。フ
レームメモリ7a〜7cでは第1のメモリ制御回路8よ
り出力される上記読み出し制御信号に基づきインターレ
ース構造のディジタル映像信号を出力する。
【0022】フレームメモリ7a〜7cより読み出され
たインターレース構造のディジタル映像信号はD/A変
換回路9a〜9cに入力される。D/A変換回路9a〜
9cでは入力されたインターレース構造のディジタル映
像信号をインターレース構造のアナログ映像信号に変換
する。D/A変換回路9a〜9cより出力されるR、
G、およびB信号は、マトリクス回路10でY信号、お
よび2つの色差信号(R−Y信号、およびB−Y信号)
に変換される。マトリクス回路10より出力されるY信
号は同期付加回路13で垂直同期信号、および水平同期
信号が付加された後に出力端子15aを介して出力され
る。なお、同期付加回路13は第2の同期検出回路12
より出力される垂直同期信号、水平同期信号、およびフ
ィールド判別結果に基づき同期信号を発生しY信号に付
加する。
【0023】また、2つの色差信号(R−Y信号、およ
びB−Y信号)はクロマエンコーダ回路14で変調色信
号(C信号)に変換され出力端子15bを介して出力さ
れる。なお、クロマエンコードの際(2つの色差信号を
変調色信号に変換する際)には第2の同期検出回路12
より出力される垂直同期信号、水平同期信号、およびフ
ィールド判別結果に基づき2つの色差信号に変調を施
す。変調の施された変調色信号(C信号)は出力端子1
5bを介して出力される。
【0024】
【発明が解決しようとする課題】従来の走査線変換装置
は以上のように構成されているので、ノンインターレー
ス画像をインターレース画像に変換する際に発生するフ
リッカは除去できるものの垂直方向の周波数帯域が制限
されるため垂直解像度が低下する。すなわち、従来の走
査線変換装置により除去されるフリッカ成分の中には垂
直解像度成分を含んでおり単純に垂直方向の帯域を制限
しただけでは垂直解像度が落ち、特にディスプレイ上の
細かい文字等が読めない等の問題点が生じる。
【0025】また、上述のようにノンインターレース画
像をインターレース画像に変換する際には解像度の低下
が避けられない。よって、細かい文字等を読もうとすれ
ば拡大機能が必要となる。従来、前記拡大機能の手法と
して単純に第2フィールドの映像信号を第1フィールド
内の隣接する上下2ラインの映像信号を用いて平均値補
間するという手法、あるいは第2フィールドの映像信号
を第1フィールドと同一の映像信号で補間する等の手法
が採られてきた。しかし、第2フィールドの映像信号を
第1フィールド内の隣接する上下2ラインの映像信号か
ら平均値補間して作る拡大の場合には、第1フィールド
の映像信号は原信号そのものであるため明瞭な映像であ
るのに対して、第2フィールドの映像信号は第1フィー
ルドの映像信号の上下2ラインの平均値補間であるため
第1フィールドの映像に比べてぼやけた映像となる。よ
って、上述のようにして作られた第1フィールド画像と
第2フィールド画像をインターレース画像として表示す
ると、画面全体がフリッカを起こしているような見え視
覚上非常に見苦しい。また、第2フィールドの映像信号
を第1フィールドの映像信号と同一の映像信号で補間す
る場合には、第1フィールド映像と第2フィールド映像
の間には画像の明瞭さにずれはないが、画像のエッジ部
分でフリッカを発生するという問題が発生する。
【0026】この発明は上記のような問題点を解決する
ためになされたもので、フリッカを視覚的に低減すると
ともに垂直方向の解像度の低下を抑えることができる走
査線変換装置及びフリッカ除去装置を得ることを目的と
する。
【0027】
【課題を解決するための手段】本願請求項1に記載の走
査線変換装置は、1フレーム単位で入力されるノンイン
ターレース画像を1フィールド単位のインターレース画
像に変換する走査線変換装置において、入力されたノン
インターレース画像の垂直高域成分と垂直低域成分とを
分離する第1の周波数分離手段と、上記ノンインターレ
ース画像の垂直高域成分から垂直高域−水平高域成分と
垂直高域−水平低域成分とを分離する第2の周波数分離
手段と、上記入力されるノンインターレース画像の垂直
高域−水平高域成分の振幅の絶対値を所定値と比較し、
比較結果を出力する比較手段と、上記比較手段の比較結
に基づき上記垂直高域−水平低域成分の振幅を変換す
る振幅変換手段と、上記第1の周波数分離手段で分離さ
れた垂直低域成分と上記第2の周波数分離手段で分離さ
れた垂直高域−水平高域成分、および上記振幅変換手段
の出力を加算する加算手段を有し、上記振幅変換手段で
上記垂直高域−水平低域成分の振幅を変換する際、上記
比較手段で上記垂直高域−水平高域成分の振幅の絶対値
が所定値以下である場合には、上記振幅変換手段の出力
信号の極性が上記振幅変換手段の入力信号の極性に対し
て反対となるように構成するとともに、上記加算手段よ
り出力される1フレーム単位のノンインターレース画像
より所定のラインを間引くことにより1フィールド単位
のインターレース画像を生成するように構成するもので
ある。
【0028】請求項2に記載の走査線変換装置は、1フ
レーム単位で入力されるノンインターレース画像を1フ
ィールド単位のインターレース画像に変換する走査線変
換装置において、入力されたノンインターレース画像の
垂直高域成分と垂直低域成分とを分離する第1の周波数
分離手段と、上記ノンインターレース画像の垂直高域成
分から垂直高域−水平高域成分と垂直高域−水平低域成
分とを分離する第2の周波数分離手段と、上記入力され
るノンインターレース画像の上記垂直高域−水平高域成
分の振幅の絶対値を所定値と比較し、比較結果を出力す
る比較手段と、上記比較手段の比較結果に基づき上記垂
直高域成分の振幅を変換する振幅変換手段と、上記第1
周波数分離手段で分離された垂直低域成分と上記振幅
変換手段の出力を加算する加算手段を有し、上記振幅変
換手段で上記垂直高域成分の振幅を変換する際、上記比
較手段で上記垂直高域−水平高域成分の振幅の絶対値が
所定値以下である場合には、上記振幅変換手段の出力信
号の極性が上記振幅変換手段の入力信号の極性に対して
反対となるように構成するとともに、上記加算手段より
出力される1フレーム単位のノンインターレース画像よ
り所定のラインを間引くことにより1フィールド単位の
インターレース画像を生成するように構成するものであ
る。
【0029】請求項3に記載の走査線変換装置は、1フ
レーム単位で入力されるノンインターレース画像を1フ
ィールド単位のインターレース画像に変換する走査線変
換装置において、入力されたノンインターレース画像の
垂直高域成分と垂直低域成分とを分離する第1の周波数
分離手段と、上記ノンインターレース画像の垂直高域成
分から垂直高域−水平高域成分と垂直高域−水平低域成
分とを分離する第2の周波数分離手段と、上記入力され
るノンインターレース画像とその平均値との差の絶対値
を所定値と比較し、比較結果を出力する比較手段と、上
記比較手段の比較結果に基づき上記垂直高域−水平低域
成分の振幅を変換する振幅変換手段と、上記第1の周波
数分離手段で分離された垂直低域成分と上記第2の周波
数分離手段で分離された垂直高域−水平高域成分、およ
び上記振幅変換手段の出力を加算する加算手段を有し、
上記振幅変換手段で上記垂直高域−水平低域成分の振幅
を変換する際、上記比較手段で上記垂直高域−水平高域
成分の振幅の絶対値が所定値以下である場合には、上記
振幅変換手段の出力信号の極性が上記振幅変換手段の入
力信号の極性に対して反対となるように構成するととも
に、上記加算手段より出力される1フレーム単位のノン
インターレース画像より所定のラインを間引くことによ
り1フィールド単位のインターレース画像を生成するよ
うに構成するものである。請求項4に記載の走査線変換
装置は、1フレーム単位で入力されるノンインターレー
ス画像を1フィールド単位のインターレース画像に変換
する走査線変換装置において、入力されたノンインター
レース画像の垂直高域成分と垂直低域成分とを分離する
周波数分離手段と、上記入力されるノンインターレース
画像とその平均値との差の絶対値を所定値と比較し、比
較結果を出力する比較手段と、上記比較手段の比較結果
に基づき上記垂直高域成分の振幅を変換する振幅変換
段と、上記周波数分離手段で分離された垂直低域成分と
上記振幅変換手段の出力を加算する加算手段を有し、上
記振幅変換手段で上記垂直高域成分の振幅を変換する
際、上記比較手段で上記垂直高域−水平高域成分の振幅
の絶対値が所定値以下である場合には、上記振幅変換手
段の出力信号の極性が上記振幅変換手段の入力信号の極
性に対して反対となるように構成するとともに、上記加
算手段より出力される1フレーム単位のノンインターレ
ース画像より所定のラインを間引くことにより1フィー
ルド単位のインターレース画像を生成するように構成す
るものである。
【0030】
【0031】
【0032】請求項5に記載のフリッカ除去装置は、
力される映像信号中に含まれるフリッカ成分を除去する
フリッカ除去装置において、入力映像信号の垂直高域成
分と垂直低域成分とを分離する第1の周波数分離手段
と、上記入力映像信号の垂直高域成分から垂直高域−水
平高域成分と垂直高域−水平低域成分とを分離する第2
の周波数分離手段と、上記入力映像信号の垂直高域−水
平高域成分の振幅の絶対値を所定値と比較し、比較結果
を出力する比較手段と、上記比較手段の比較結果に基づ
き上記垂直高域−水平低域成分の振幅を変換する振幅変
換手段と、上記第1の周波数分離手段で分離された垂直
低域成分と上記第2の周波数分離手段で分離された垂直
高域−水平高域成分、および上記振幅変換手段の出力を
加算する加算手段を有し、上記振幅変換手段で上記垂直
高域−水平低域成分の振幅を変換する際、上記比較手段
で上記垂直高域−水平高域成分の振幅の絶対値が所定値
以下である場合には、上記振幅変換手段の出力信号の極
性が上記振幅変換手段の入力信号の極性に対して反対
なるように構成するものである。請求項6に記載のフリ
ッカ除去装置は、入力される映像信号中に含まれるフリ
ッカ成分を除去するフリッカ除去装置において、入力映
像信号の垂直高域成分と垂直低域成分とを分離する第1
周波数分離手段と、上記入力映像信号の垂直高域成分
から垂直高域−水平高域成分と垂直高域−水平低域成分
とを分離する第2の周波数分離手段と、上記入力映像信
号の上記垂直高域−水平高域成分の振幅の絶対値を所定
値と比較し、比較結果を出力する比較手段と、上記比較
手段の比較結果に基づき上記垂直高域成分の振幅を変換
する振幅変換手段と、上記第1の周波数分離手段で分離
された垂直低域成分と上記振幅変換手段の出力を加算す
る加算手段を有し、上記振幅変換手段で上記垂直高域成
分の振幅を変換する際、上記比較手段で上記垂直高域−
水平高域成分の振幅の絶対値が所定値以下である場合に
は、上記振幅変換手段の出力信号の極性が上記振幅変換
手段の入力信号の極性に対して反対となるように構成す
るものである。請求項7に記載のフリッカ除去装置は、
入力される映像信号中に含まれるフリッカ成分を除去す
るフリッカ除去装置において、入力映像信号の垂直高域
成分と垂直低域成分とを分離する第1の周波数分離手段
と、上記入力映像信号の垂直高域成分から垂直高域−水
平高域成分と垂直高域−水平低域成分とを分離する第2
の周波数分離手段と、上記入力映像信号とその平均値と
の差の絶対値を所定値と比較し、比較結果を出力する比
較手段と、上記比較手段の比較結果に基づき上記垂直高
域−水平低域成分の振幅を変換する振幅変換手段と、上
記第1の周波数分離手段で分離された垂直低域成分と上
記第2の周波数分離手段で分離された垂直高域−水平高
域成分、および上記振幅変換手段の出力を加算する加算
手段を有し、上記振幅変換手段で上記垂直高域−水平低
域成分の振幅を変換する際、上記比較手段で上記垂直高
域−水平高域成分の振幅の絶対値が所定値以下である場
合には、上記振幅変換手段の出力信号の極性が上記振幅
変換手段の入力信号の極性に対して反対となるように構
成するものである請求項8に記載のフリッカ除去装置
は、入力される映像信号中に含まれるフリッカ成分を除
去するフリッカ除去装置において、入力映像信号の垂直
高域成分と垂直低域成分とを分離する周波数分離手段
と、 上記入力映像信号とその平均値との差の絶対値を所
定値と比較し、比較結果を出力する比較手段と、上記比
較手段の比較結果に基づき上記垂直高域成分の振幅を変
換する振幅変換手段と、上記周波数分離手段で分離され
た垂直低域成分と上記振幅変換手段の出力を加算する加
算手段を有し、上記振幅変換手段で上記垂直高域成分の
振幅を変換する際、上記比較手段で上記垂直高域−水平
高域成分の振幅の絶対値が所定値以下である場合には、
上記振幅変換手段の出力信号の極性が上記振幅変換手段
の入力信号の極性に対して反対となるように構成するも
のである。
【0033】
【0034】
【0035】
【0036】
【0037】
【0038】
【0039】
【課題を解決するための手段】 以下、本発明をその実施
の形態を示す図面に基づいて具体的に説明する。 実施の形態1. 図1は本発明の実施の形態1である走査線変換装置のブ
ロック構成図である。なお、本実施の形態1でも、従来
例と同様にVGA規格に基づく信号をNTSC標準画像
に変換する場合について説明する。図において、1a〜
1cはVGA信号(VGA規格に基づくR、G、および
B信号)の入力端子、2はVGA信号の同期信号の入力
端子、3a〜3cはマトリクス回路10で輝度信号(Y
信号)、および2つの色差信号に変換されたアナログ映
像信号をディジタル映像信号に変換するA/D変換回
路、4は入力端子2より入力されるVGA信号の同期信
号より垂直同期信号、および水平同期信号を検出する第
1の同期検出回路、5は第1の同期検出回路4より出力
される同期信号を基準にしてクロックを発生する第1の
PLL回路、7a〜7cは第1のフリッカ除去回路31
より出力される輝度信号(Y信号)、A/D変換回路3
b,3cより出力される2つの色差信号(R−Y信号、
およびB−Y信号)を記憶するフレームメモリである。
【0040】9a〜9cはフレームメモリ7a〜7cよ
り出力されるディジタル映像信号をアナログ映像信号に
変換するD/A変換回路、10は入力されたR、G、お
よびB信号を、Y信号、および2つの色差信号(R−Y
信号、およびB−Y信号)に変換するマトリクス回路、
11は第2の同期検出回路12より出力されるTV側の
同期信号を基準にしてクロックを発生する第2のPLL
回路、12は入力端子16より入力されるTV側の同期
信号より垂直同期信号、水平同期信号等を検出する第2
の同期検出回路である。
【0041】13はD/A変換回路9aより出力される
Y信号に垂直同期信号、および水平同期信号を付加する
同期付加回路、14はD/A変換回路9b,9cより出
力される2つの色差信号(R−Y信号、およびB−Y信
号)を変調色信号(C信号)に変換するクロマエンコー
ダ回路、15a、および15bはY信号、およびC信号
の出力端子、16は同期信号の入力端子である。
【0042】30a,30bはマトリクス回路10より
出力されるR−Y信号、およびB−Y信号の水平方向の
信号帯域を制限する帯域制限フィルタ(以下、LPFと
記す。)、31は入力されたY信号中のフリッカ成分を
除去する第1のフリッカ除去回路、32は上記第1のフ
リッカ除去回路31中のラインメモリ23a,23b、
ラインメモリ43、および上記フレームメモリ7a〜7
cへのディジタル映像信号の書き込み、および読み出し
制御信号を出力する第2のメモリ制御回路である。
【0043】図2は図1における第1のフリッカ除去回
路31のブロック構成図である。図において、6はディ
ジタル映像信号(Y信号)の垂直低域成分を抽出する第
1のVLPF、40はY信号の入力端子、41は第2の
メモリ制御回路32より出力されるメモリ制御信号の入
力端子、42はY信号の出力端子、43は入力されたY
信号を1ライン遅延するラインメモリ、44はラインメ
モリ43より出力される1ライン遅延されたY信号から
第1のVLPF6より出力される垂直低域成分を減算す
る減算回路である。上記ラインメモリ43の出力より第
1のVLPF6の出力を減算することによりY信号の垂
直高域成分が分離される。46および51はレジスタ、
50および52は加算回路、47は減算回路、49はリ
ミッタである。また、48は入力された垂直高域−水平
高域成分より水平方向の直流成分を検出する第1の直流
検出回路(以下、第1のDC検出回路と記す。)であ
り、45はY信号の垂直高域−水平低域成分を抽出する
第1の水平低域通過フィルタ(以下、第1のHLPFと
記す。)である。
【0044】図3は図2における第1のHLPF45の
ブロック構成図である。図においてて、60はディジタ
ル映像信号(Y信号)の垂直高域成分の入力端子、61
はY信号の垂直高域−水平低域成分の出力端子、62
a,62bは入力された上記Y信号の垂直高域成分を1
クロック遅延するレジスタ、63a,63bは入力され
た上記Y信号の垂直高域成分に0.25を乗算する乗算
回路、64は入力された上記Y信号の垂直高域成分に
0.5を乗算する乗算回路、65は加算回路である。図
4は本発明の実施の形態1である走査線変換装置の動作
を説明するための図である。同図は実施の形態1の2次
元周波数上の特性(周波数スペクトラム)を示してい
る。図において、横軸は水平方向の空間周波数を示し、
縦軸は垂直方向の空間周波数を示す。
【0045】以下、本実施の形態1の概念について簡単
に説明する。従来例でも述べたが、図20中に斜線を施
して示した垂直高域成分にはフリッカ成分以外に、垂直
方向の解像度成分も含まれている。従来の走査線変換装
置ではフリッカ成分を除去するために垂直方向の解像度
成分をも含めた垂直高域成分すべてを除去していた。そ
のため垂直方向の解像度が落ちディスプレイ上の細かい
文字等が読めないといった問題点が生じた。
【0046】一般に、大面積で発生するフリッカは小面
積で発生するフリッカに比べ視覚上非常に目立つ。すな
わち、細かい文字部分などで発生するフリッカは視覚上
あまり気にならないのに対して、図、あるいは表等の横
線部分等に発生するフリッカは視覚上非常に気になる。
人間の目は、視覚上フリッカが検知されるとその周辺の
画像までフリッカを発生しているように検知され、大面
積でフリッカが発生しているように見える。また、フリ
ッカはフリッカの発生面積以外に垂直高域成分の振幅に
も依存する。すなわち、垂直高域成分の小振幅成分に関
してはフリッカが発生しても視覚的にあまり気にならな
いのに対して、大振幅成分に関しては視覚上非常に気に
なる。
【0047】本実施の形態1では、上記大面積のフリッ
カを発生させる要因である上記垂直高域成分より視覚上
フリッカの目立たない垂直高域−水平高域成分を分離す
る。そして、分離された上記垂直高域−水平高域成分を
垂直高域成分の除去された画像に加えることにより垂直
解像度を向上する。さらに、上述のように小振幅のフリ
ッカ成分は視覚上あまり気にならないので、リミッタ4
9によりフリッカ成分を多く含む垂直高域−水平低域成
分よりフリッカの目立たない小振幅成分のみを抽出し、
出力画像にフィードバック(加算)することによりさら
なる垂直解像度の向上をはかる。さらに、本実施の形態
1では第1のDC検出回路48において垂直高域−水平
高域成分から水平方向の直流成分を検出し、直流成分が
検出されたか否かによってリミッタ49のリミッタ形状
(特性)を切り換えることにより、垂直高域−水平低域
成分の出力画像へのフィードバック量を調整することに
より、従来の走査線変換装置において取りきれなかった
フリッカ成分をも除去することができる。
【0048】本実施の形態1では、上記操作により視覚
上フリッカの目立たない垂直解像度成分を出力画像に加
えるので、フリッカの発生を抑えることができるととも
に、細かい文字部分での垂直解像度が向上するので細か
い文字等も認識することができる。図4に本実施の形態
1の2次元周波数上での周波数特性を示した。図中斜線
を施した部分が上記垂直高域−水平低域成分である。
【0049】以下、図1〜図4、および図22を用いて
本実施の形態1の走査線変換装置の動作を説明する。な
お、本実施の形態1においても、従来例と同様にVGA
規格に基づき入力されたノンインターレース画像をイン
ターレース画像に変換し出力する場合について説明す
る。入力端子1a〜1cを介して入力されたR、G、お
よびB信号は、マトリクス回路10でY信号、および2
つの色差信号(R−Y信号、およびB−Y信号)に変換
される。マトリクス回路10より出力される2つの色差
信号(R−Y信号、およびB−Y信号)は、LPF30
a,30bで水平方向の帯域が半分に制限される。(な
お、色差信号は輝度信号(Y信号)に比べ視覚的に目立
たないので信号帯域を半分に制限しても画質はほとんど
劣化しない。)マトリクス回路10より出力されるY信
号、およびLPF30a,30bより出力されるR−
Y、およびB−Y信号はA/D変換回路3a〜3cでデ
ィジタル映像信号(ディジタル信号)に変換される。そ
の際、上記2つの色差信号の信号帯域は上述のようにL
PF30a,30bでY信号の半分に制限されるので、
A/D変換時のサンプリングクロックをY信号のサンプ
リングクロックの半分に設定してディジタル映像信号に
変換するものとする。
【0050】一方、入力端子2を介して入力されたVG
A信号の同期信号は第1の同期検出回路4で垂直同期信
号、および水平同期信号が検出される。第1の同期検出
回路4で検出された水平同期信号は第1のPLL回路5
に入力される。第1のPLL回路5では上記入力された
水平同期信号を基準にしてVGA側の基準クロックを発
生する。第1のPLL回路5で発生した上記クロックは
A/D変換回路3a〜3c、第1のフリッカ除去回路3
1および第2のメモリ制御回路32へ入力される。その
際、上述のように2つの色差信号を処理する際に用いら
れるクロックはY信号を処理する際に用いられるクロッ
クの半分の周波数に分周され出力される。また、第1の
同期検出回路4で検出された垂直同期信号、および水平
同期信号は第2のメモリ制御回路32へも入力される。
【0051】第2のメモリ制御回路32では第1の同期
検出回路4より出力されるVGA信号の水平同期信号を
用いて第1のフリッカ除去回路31中のラインメモリ2
3a,23b、およびラインメモリ43へのディジタル
映像信号の書き込み制御信号、および読み出し制御信号
を発生する。例えば、上記ラインメモリ23a,23
b、およびラインメモリ43を従来例と同様にFIFO
メモリを用いて構成した場合は、第2のメモリ制御回路
32からは書き込みおよび読み出し時のラインアドレス
リセット信号、書き込みおよび読み出し可能信号(EN
ABL信号)、ならびに書き込みおよび読み出しクロッ
ク信号が出力される。また、第2のメモリ制御回路32
では第1の同期検出回路4より出力される垂直同期信
号、および水平同期信号を用いてフレームメモリ7a〜
7cへのディジタル映像信号の書き込み制御信号も発生
する。なお、フレームメモリ7a〜7cの具体的な制御
方式に関しては後述する。
【0052】A/D変換回路3aでディジタル映像信号
に変換されたY信号は第1のフリッカ除去回路31へ入
力される。以下、図2を用いて第1のフリッカ除去回路
31の動作を説明する。入力端子40を介して入力され
たY信号は第1のVLPF6、およびラインメモリ43
へ入力される。図22を用いて第1のVLPF6の動作
を説明する。入力端子20を介して入力されたY信号は
乗算回路24a、およびラインメモリ23aに入力され
る。ラインメモリ23aでは入力されたY信号を1ライ
ン遅延し出力する。ラインメモリ23aより出力された
Y信号は乗算回路25、およびラインメモリ23bへ入
力される。ラインメモリ23bでは,ラインメモリ23
aと同様に入力されたY信号を1ライン遅延して出力す
る。ラインメモリ23bの出力は乗算回路24bに入力
される。なお、ラインメモリ23a,23bの制御は入
力端子21を介して第2のメモリ制御回路32より出力
される上記データ書き込み、および読み出し制御信号を
用いて行うものとする。
【0053】乗算回路24a,24bに入力されたY信
号は0.25が乗算され出力される。また、乗算回路2
5に入力されたY信号は0.5が乗算され出力される。
乗算回路24a,24b、および乗算回路25の出力は
加算回路26で加算され、垂直高域成分が除去され出力
端子22を介して第1のVLPF6より出力される。一
方、ラインメモリ43に入力されたY信号は1ライン遅
延され出力される。なお、ラインメモリ43の制御は入
力端子41を介して第2のメモリ制御回路32より出力
される上記データ書き込み、および読み出し制御信号を
用いて行うものとする。
【0054】減算回路44ではラインメモリ43より出
力される1ライン遅延されたY信号より第1のVLPF
6より出力されるY信号の垂直低域成分を減算すること
によりY信号の垂直高域成分を分離する。(なお、ライ
ンメモリ43では入力されたY信号と第1のVLPF6
より出力される垂直低域成分との位相(群遅延)をあわ
せるためにY信号を1ライン遅延する。)減算回路44
の出力は第1のHLPF45とレジスタ46へ入力され
る。以下、図3を用いて第1のHLPF45の動作を説
明する。
【0055】入力端子60を介して入力された上記Y信
号の垂直高域成分は、レジスタ62aおよび乗算回路6
3aに入力される。レジスタ62aで1クロック遅延さ
れたY信号の垂直高域成分は、レジスタ62b、および
乗算回路64へ入力される。また、レジスタ62bで1
クロック遅延されたY信号の垂直高域成分は乗算回路6
3bに入力される。乗算回路63a,63bに入力され
たY信号の垂直高域成分は0. 25が乗算されて出力さ
れる。同様に、乗算回路64に入力されたY信号の垂直
高域成分は0. 5が乗算されて出力される。乗算回路6
3a,63b、および64の出力は加算回路65で加算
され、水平高域成分(Y信号の垂直高域−水平高域成
分)が除去されて出力端子61を介して出力される。な
お、第1のHLPF45中のレジスタ62a,62b、
ならびにフリッカ除去回路31中のレジスタ46および
51へは第1のPLL回路5よりクロックが供給される
ものとする。
【0056】第1のHLPF45で分離されたY信号の
垂直高域−水平低域成分はリミッタ回路49に入力され
るとともに、減算回路47へ入力される。減算回路47
ではレジスタ46で1クロック遅延された上記Y信号の
垂直高域成分より、第1のHLPF45から出力される
上記Y信号の垂直高域−水平低域成分を減算し、Y信号
の垂直高域−水平高域成分を出力する。(なお、レジス
タ46ではY信号の垂直高域成分と第1のHLPF45
より出力されるY信号の垂直高域−水平低域成分との位
相をあわせるためにY信号の垂直高域成分を1クロック
遅延する。)減算回路47の出力は第1のDC検出回路
48および加算回路50に入力される。
【0057】第1のDC検出回路48では、減算回路4
7より出力されるY信号の垂直高域−水平高域成分から
Y信号の水平方向の直流成分(DC成分)を検出する。
以下、簡単に本実施の形態1に示す第1のDC検出回路
48の動作について説明する。第1のDC検出回路48
ではまず始めに、入力されたY信号の垂直高域−水平高
域成分をあらかじめ定められた値と比較することにより
水平方向の直流成分を検出する。具体的には、上記入力
されたY信号の垂直高域−水平高域成分の振幅をYHH
としたとき、例えば、YHH≦a、かつYHH≧−aの
場合直流成分を検出したと判断する。(aは正の実数)
なお、aを3程度に設定してシミュレーションを行った
結果、良好な結果が得られた。(なお、YHHの振幅は
−127以上128以下でシミュレーションを行っ
た。)
【0058】リミッタ49では入力された上記Y信号の
垂直高域−水平低域成分の振幅を制限し出力する。図
6、および図7にリミッタ49の入出力特性の1実施例
を示す。図6および図7に示すように、リミッタ49で
は第1のDC検出回路48より出力されるDC検出情報
をもとにリミッタ形状(特性)を切り換える。具体的に
は第1のDC検出回路48で直流成分が検出された場
合、本実施の形態1では図6に示すような特性のリミッ
タを用いてY信号中のフリッカ成分のさらなる低減をは
かる。なお、詳細は後述する。直流成分が検出されなか
った場合には、本実施の形態1では図7に示すような特
性をもつリミッタでY信号の垂直高域−水平低域成分の
振幅値を制限し出力する。リミッタ49の出力は加算回
路50に入力される。加算回路50ではリミッタ49の
出力と減算回路47の出力を加算する。加算回路50の
出力は加算回路52に入力される。加算回路52ではレ
ジスタ51の出力と加算回路50の出力を加算する。以
下、図6および図7に示すような特性をもつリミッタ4
9の動作を図5、図8および図9を用いて説明する。
【0059】図5は第1のVLPF出力信号中に含まれ
る残留フリッカ成分を示す図である。図の斜線部が残留
フリッカ成分である。上述に示すように、大面積で発生
するフリッカは小面積で発生するフリッカに比べ非常に
視覚上目立つ。すなわち、細かい文字部分などで発生す
るフリッカは視覚上あまり気にならないのに対して、
図、あるいは表等の横線部分等に発生するフリッカは視
覚上非常に気になる。また、フリッカはフリッカの発生
面積以外に垂直高域成分の振幅にも依存する。すなわ
ち、垂直高域成分の小振幅成分に関してはフリッカが発
生しても視覚上あまり気にならないのに対して、大振幅
成分に関しては視覚上非常に気になる。
【0060】したがって、本実施の形態1では、入力さ
れるY信号の垂直高域−水平高域成分の振幅に応じてリ
ミッタ49の形状(特性)を切り換えることにより上記
残留フリッカ成分を抑圧する。以下、図8、および図9
を用いてリミッタ49の効果を説明する。図8は表の横
線部分などに見られるような水平方向は直流成分であり
垂直方向には大振幅の高域成分を有するY信号が入力さ
れた場合のリミッタ49の動作を説明する図である。図
9はディスプレイ上の細かい文字等に見られるような水
平方向の直流成分をもたないY信号が入力された場合の
リミッタ49の動作を説明する図である。
【0061】以下、水平方向の直流成分を含んだ垂直方
向に大振幅成分を有するY信号が入力された際のリミッ
タ49の動作を図8を用いて説明する。図8(a)にY
信号の入力波形、第1のVLPF6の出力、および第1
のフリッカ除去回路31の出力を示す。同図(b)に減
算回路44の出力を示す。同図(c)にリミッタ49の
出力を示す。第1のフリッカ除去回路31に図8(a)
に示すような垂直方向のステップ波形が入力されると第
1のVLPF6で垂直高域成分が除去される。その際、
上述のように入力されたY信号は水平方向の直流成分で
あり、垂直方向には大振幅の高域成分を有するステップ
波形であるためステップの立ち上がり部分において上記
残留フリッカ成分(図5参照)によるフリッカが発生す
る。(前述のように大振幅のフリッカは視覚上気にな
る。)
【0062】同図(b)は第1のVLPF6で分離され
た垂直高域成分の出力波形である。本実施の形態1の第
1のフリッカ除去回路31では上述のような水平方向の
直流成分を含んだY信号が入力されるとリミッタ49は
図6に示すようなリミッタ形状が選択される。図6に示
すようなリミッタ形状をもつリミッタ49に図8(b)
に示す上記垂直高域成分を入力すると、同図(c)に示
すような出力が得られる。上記リミッタ49の出力を加
算回路50および52で垂直低域成分に加算することに
より、第1のVLPF6の出力よりもさらに滑らかな立
ち上がりエッジになる。(同図(a)参照)結果、残留
フリッカ成分を視覚上完全に除去することができる。す
なわち、水平方向の直流成分を含んだY信号の垂直高域
成分を図6に示すような逆特性のもつリミッタ49に入
力し、その出力をY信号の垂直低域成分に加算すること
により、第1のVLPF6で除去しきれなかったフリッ
カ成分をほぼ完全に除去することができるため良好な画
像を得ることができる。
【0063】一方、水平方向の直流成分を含まないY信
号が入力された際のリミッタ49の動作を図9を用いて
説明する。図9(a)にY信号の入力波形、第1のVL
PF6の出力、および第1のフリッカ除去回路31の出
力を示す。同図(b)に減算回路44の出力を示す。同
図(c)にリミッタ49の出力を示す。第1のフリッカ
除去回路31に図9(a)に示すような垂直方向のステ
ップ波形が入力されると第1のVLPF6で垂直高域成
分が除去される。その際、上述のようにステップの立ち
上がり部分において上記残留フリッカ成分が発生する
が、前述のように水平方向に直流成分を含まないためフ
リッカは視覚上気にならない。
【0064】同図(b)は第1のVLPF6で分離され
た垂直高域成分の出力波形である。本実施の形態1の第
1のフリッカ除去回路31では、上述のような水平方向
に直流成分を含まないY信号が入力されるとリミッタ4
9は図7に示すようなリミッタ形状が選択される。図7
に示すようなリミッタ形状をもつリミッタ49に図9
(b)に示す上記垂直高域成分を入力すると、同図
(c)に示すような出力が得られる。上記リミッタ49
の出力を加算回路50および52で垂直低域成分に加算
することにより、同図(a)に示すように第1のVLP
F6の出力よりも鋭い立ち上がりエッジが得られる。結
果、垂直方向の解像度が向上する。すなわち、水平方向
に直流成分を含まないY信号の垂直高域成分を図7に示
すような特性をもつリミッタ49に入力し、その出力を
Y信号の垂直低域成分に加算することにより、垂直方向
の解像度を向上することができるためさらに細かい文字
等を識別することができる。
【0065】第1のフリッカ除去回路31でフリッカ成
分の除去されたY信号、およびA/D変換回路3b,3
cより出力される2つの色差信号(R−Y信号、および
B−Y信号)はフレームメモリ7a〜7cへ入力され
る。以下、フレームメモリ7への上記ディジタル映像信
号の書き込み動作について説明する。第2のメモリ制御
回路32では60Hzのフレーム周波数で入力されるノ
ンインターレースのディジタル映像信号をフィールド周
波数60Hzのインターレースのディジタル映像信号に
変換するための制御信号をフレームメモリ7へ出力す
る。具体的には、フレームメモリ7への書き込み時にフ
レーム構造で入力されるディジタル映像信号をフィール
ド構造に変換し書き込む。
【0066】以下、第2のメモリ制御回路32より出力
されるフレームメモリ7へのデータ書き込み制御信号の
発生方法について説明する。まず始め、第1の同期検出
回路4より垂直同期信号が入力されると第2のメモリ制
御回路32では次にフレームメモリ7に書き込むフィー
ルドを設定する。そして、上記フィールド設定結果が第
1フィールドの場合は奇数ラインをフレームメモリ7へ
書き込むための制御信号を発生し、第2フィールドの場
合は偶数ラインをフレームメモリ7へ書き込むための制
御信号を発生する。なお、上記制御は第1の同期検出回
路4より出力される水平同期信号を用いて上記偶数/奇
数ラインを判別し上記制御信号発生する。その際、本
実施の形態1では従来例の場合と同様にフレームメモリ
7へはVGA信号の有効映像信号部分のみが書き込まれ
るように制御する。
【0067】フレームメモリ7a〜7cに入力されたノ
ンインターレースのディジタル映像信号は第2のメモリ
制御回路32より出力される上記書き込み制御信号に基
づきフィールド構造のディジタル映像信号(インターレ
ース構造のディジタル映像信号)に変換されフレームメ
モリ7a〜7c内へ記憶される。なお、本実施の形態1
では従来例と同様に、フレームメモリ7は第1フィール
ド用および第2フィールド用の2枚のフィールドメモリ
で構成されているものとする。よって、上記第2のメモ
リ制御回路32では、インターレース構造に変換された
ディジタル映像信号をフレームメモリ7へ書き込むため
に上記2つのフィールドメモリの切り換え信号を上記フ
ィールド判別結果に基づき発生する。具体的には奇数ラ
インのデータを第1フィールド用のフィールドメモリに
書き込み、偶数ラインのデータを第2フィールドのフィ
ールドメモリに書き込む。また、第2のメモリ制御回路
32ではフレームメモリ7へのデータの書き込み制御信
号(データの書き込みアドレス、フィールドメモリの切
り換え信号、書き込み制御信号など)を第1の同期検出
回路4で検出された垂直同期信号、および水平同期信号
をもとに発生する。
【0068】一方、入力端子16を介して入力されたT
V側の同期信号は第2の同期検出回路12で垂直同期信
号、および水平同期信号が検出される。その際、フィー
ルドの判別も上記第2の同期検出回路12で行われる。
第2のPLL回路11では、第2の同期検出回路12で
検出された水平同期信号を基準にしてテレビ側の基準ク
ロックを発生する。その際、色差信号のサンプリングク
ロックの周波数はY信号のサンプリングクロックの周波
数の半分に分周される。第2のPLL回路11で発生し
た上記クロックはD/A変換回路9a〜9c、および第
2のメモリ制御回路32へ入力される。なお、第2の同
期検出回路12で検出された垂直同期信号、水平同期信
号、およびフィールド判別結果は第2のメモリ制御回路
32へも入力される。
【0069】第2のメモリ制御回路32では、上記垂直
同期信号、水平同期信号、およびフィールド判別結果を
もとに上記フレームメモリ7内に記憶されたインターレ
ース画像を読み出すための読み出し制御信号(上記フィ
ールドメモリの切り換え信号、データの読み出しアドレ
ス、読み出し制御信号など)を発生する。フレームメモ
リ7a〜7cでは第2のメモリ制御回路32より出力さ
れる上記読み出し制御信号に基づきインターレース構造
のディジタル映像信号を出力する。
【0070】フレームメモリ7a〜7cより読み出され
たインターレース構造のディジタル映像信号はD/A変
換回路9a〜9cに入力される。D/A変換回路9a〜
9cでは入力されたインターレース構造のディジタル映
像信号をインターレース構造のアナログ映像信号に変換
する。D/A変換回路9aより出力されるY信号は同期
付加回路13で垂直同期信号、および水平同期信号が付
加された後に出力端子15aを介して出力される。な
お、同期付加回路13は第2の同期検出回路12より出
力される垂直同期信号、水平同期信号、およびフィール
ド判別結果に基づき同期信号を発生しY信号に付加す
る。
【0071】また、D/A変換回路9b,9cより出力
される2つの色差信号(R−Y信号、およびB−Y信
号)はクロマエンコーダ回路14で変調色信号(C信
号)に変換され出力端子15bを介して出力される。な
お、クロマエンコードの際(2つの色差信号を変調色信
号に変換する際)には第2の同期検出回路12より出力
される垂直同期信号、水平同期信号、およびフィールド
判別結果に基づき2つの色差信号に変調を施す。
【0072】なお、本実施の形態1ではR、G、および
B信号の状態で入力されたVGA信号をマトリクス回路
10においてあらかじめY信号、および2つの色差信号
(R−Y信号、およびB−Y信号)に変換した後に信号
処理を行っている。これは、2つの理由による。
【0073】1つは人間の目のフリッカの検知特性に起
因する。人間の視覚はY信号に発生するフリッカについ
ては非常に敏感に検知するが、色差信号に発生するフリ
ッカに関してあまり敏感ではないということに起因す
る。コンピュータシミュレーションにより2つの色差信
号に上記アルゴリズムに基づきフリッカ除去を行った結
果、フリッカ除去を行わなかった場合と比較してフリッ
カ除去に関してはほとんど効果が得られなかった。その
反面、フリッカ除去を行った画像に関しては色差信号の
垂直方向の解像度の低下が目立った。
【0074】また、R、G、およびB信号の状態で入力
された画像(映像)に関しては従来例でも示したように
R、G、およびB信号すべての画像データにフリッカ除
去を施さないと視覚上検知できるフリッカを除去できな
い。従って、実施の形態1では入力画像データ(R、
G、およびB信号)をマトリクス回路10でY信号、お
よび2つの色差信号(R−Y信号、およびB−Y信号)
に変換した後に、Y信号の信号処理系のみにフリッカ除
去回路31を設けフリッカ成分を除去する。これによ
り、視覚上フリッカ成分の目立たない色差信号に関して
はフリッカ除去を行わないので、従来の走査線変換装置
と比較してフリッカ除去回路31の個数を3つから1つ
に減らすことができる。また、フリッカの目立たない色
差信号に関してはフリッカ除去を行わないため垂直方向
の解像度成分も十分に確保することができ出力画像の解
像度の低下を最小限に抑えることができる効果がある。
【0075】2つめは、人間の色差信号に対する視覚特
性に起因する。これは、人間の視覚はY信号の変化に関
しては敏感に検知するが色差信号の変化に関してはあま
り敏感ではないことに起因する。すなわち、上記2つの
色差信号(R−Y信号、およびB−Y信号)の水平方向
の信号帯域をY信号の半分にしても人間の目にはその違
い(色信号帯域の違い)を検知することができない。よ
って、本実施の形態1ではマトリクス回路10より出力
される2つの色差信号をLPF30a,30bを用いて
水平方向の信号帯域を半分に制限する。そして、LPF
30a,30bより出力される2つの色差信号をA/D
変換回路3b,3cでディジタル映像信号(ディジタル
信号)に変換する際のサンプリングクロックの周波数を
Y信号のサンプリングクロックの周波数の半分で行う。
よって、1フレームあたりの色差信号のデータ数を従来
例と比較して半分にすることができるのでフレームメモ
リ7b,7cのメモリ容量を半分にすることができ回路
規模を削減することができる効果がある。また、2つの
色差信号の処理系のクロック周波数を半分にすることが
できるので上記走査線変換装置、あるいはフリッカ除去
回路31をLSI化した際消費電力を抑えることができ
る効果がある。
【0076】本実施の形態1の走査線変換装置は、以上
のように垂直高域成分より視覚的にフリッカの目立たな
い垂直高域−水平高域成分を抽出し原信号(出力画像)
にフィードバックするとともに、目につくフリッカ成分
を含む垂直高域−水平低域成分についてもDC検出情報
をもとにリミッタ形状(特性)を切り換えたリミッタで
抑圧してフィードバックするように構成されているた
め、視覚上気になるフリッカを十分抑えられるとともに
垂直解像度についても向上が見られる。よって、表の横
線部分等に発生するフリッカを低減できるとともに、デ
ィスプレイ上の細かい文字等を認識することもできる効
果がある。上記走査線変換方式をコンピュータシミュレ
ーションにより効果を確認した結果、垂直方向の解像度
が改善され細かい文字の識別も従来例と比較して向上し
た。また、表の横線部分などに発生するフリッカも本走
査線変換方式を採用することによりほぼ完全に除去する
ことができる。
【0077】また、本実施の形態1に示す第1のフリッ
カ除去回路31は従来の第1のVLPF6に簡単な回路
を追加するだけで実現することができ回路規模を極端に
増加することなしに良好な出力画像を得ることができる
効果がある。
【0078】実施の形態2.次に、本発明の実施の形態
2を説明する。実施の形態2における走査線変換装置は
図1に示す第1のフリッカ除去回路31の構成、および
動作のみが実施の形態1と異なる。よって、第1のフリ
ッカ除去回路31の詳細な構成、および動作のみ説明
し、実施の形態1と同一部分の説明は省略する。
【0079】図10は本発明の実施の形態2における第
1のフリッカ除去回路のブロック構成図である。なお、
図中、実施の形態1と同一記号を記したものは構成、お
よび動作が同一であるので詳細な説明は省略する。図に
おいて、70はY信号より水平方向の直流成分を検出す
る第2のDC検出回路である。また、図11は本発明の
実施の形態2における第2のDC検出回路70のブロッ
ク構成図である。図において、80はY信号の入力端
子、81は直流検出情報の出力端子、82は減算回路、
83は平均値回路、84は遅延回路、85は比較回路で
ある。
【0080】次に、実施の形態2の概念について簡単に
説明する。実施の形態2では、映像信号の垂直高域成分
に含まれる垂直方向の解像度成分を抽出し、出力画像に
フィードバック(加算)することにより垂直方向の解像
度の向上をはかる。具体的には、入力される映像信号が
水平方向に直流成分をもつか否かに応じて映像信号の垂
直高域成分にかけるリミッタの形状(特性)を切り換え
ることにより、フリッカ成分を抑制しつつ解像度成分を
出力画像に戻して垂直方向の解像度を向上する。
【0081】次に、実施の形態2の第1のフリッカ除去
回路31の動作を図1、図10および図11を用いて説
明する。A/D変換回路3aでディジタル映像信号に変
換されたY信号は第1のフリッカ除去回路31へ入力さ
れる。入力端子40を介して入力されたY信号は第1の
VLPF6、およびラインメモリ43へ入力される。な
お、第1のVLPF6の構成、および動作は実施の形態
1と同一なので詳細な動作の説明は省略する。
【0082】第1のVLPF6で分離された垂直低域成
分は減算回路44、および加算回路52へ入力される。
一方、入力されたY信号はラインメモリ43で1ライン
遅延され減算回路44、ならびに第2のDC検出回路7
0に入力される。減算回路44はラインメモリ43より
出力されるY信号から第1のVLPF6より出力される
Y信号の垂直低域成分を減算してY信号の垂直高域成分
を出力する。減算回路44より出力されたY信号の垂直
高域成分はリミッタ49へ入力される。
【0083】第2のDC検出回路70ではラインメモリ
43より出力される1ライン遅延されたY信号から水平
方向の直流成分(DC成分)を検出する。以下、図11
を用いて簡単に本実施の形態2に示す第2のDC検出回
路70の動作について説明する。入力端子80を介して
入力されたY信号は平均値回路83、および遅延回路8
4へ入力される。平均値回路83では前後2サンプル
点、つまり5点の平均を求め、その出力を減算回路82
に入力する。ただし、平均値回路83はこれに限るもの
ではない。一方、遅延回路84に入力されたY信号は平
均値回路83の出力と位相がそろえられ出力される。減
算回路82では遅延回路84より出力されるY信号から
平均値回路83の出力を減算し、Y信号の誤差信号を出
力する。減算回路82より出力されるY信号の誤差信号
は比較回路85に入力される。比較回路85では入力さ
れたY信号の誤差信号をあらかじめ定められた値と比較
することにより水平方向の直流成分を検出する。具体的
には、上記入力されたY信号の誤差信号の振幅をYEと
したとき、例えば、YE≦a、かつYE≧−aの場合直
流成分を検出したと判断する。(aは正の実数)
【0084】リミッタ49では第2のDC検出回路70
より出力される直流成分検出情報に基づきリミッタ形状
(特性)を切り換え、入力された上記Y信号の垂直高域
成分の振幅を制限し出力する。なお、リミッタ49の特
性(図6および図7参照)、構成、および動作は実施の
形態1と同一であり詳細な動作の説明は省略する。
【0085】加算回路52では第1のVLPF6より出
力されるY信号の垂直低域成分と、リミッタ49の出力
が加算される。フリッカ除去回路31でフリッカ成分の
除去されたY信号、およびA/D変換回路3b,3cよ
り出力される2つの色差信号(R−Y、およびB−Y信
号)はフレームメモリ7a〜7cでノンインターレース
構造からインターレース構造に変換され出力される。
【0086】本実施の形態2に示すフリッカ除去回路3
1は従来の第1のVLPF6にリミッタ49と第2のD
C検出回路70を追加するだけで実現することができ、
回路規模を極端に増加することなしに良好な出力画像を
得ることができるともに従来の第1のVLPF6では除
去できなかった残留フリッカ成分を除去できる効果があ
る。
【0087】
【0088】
【0089】
【0090】
【0091】
【0092】
【0093】
【0094】
【0095】
【0096】
【0097】
【0098】
【0099】
【0100】
【0101】
【0102】
【0103】
【0104】
【0105】
【0106】
【0107】
【0108】
【0109】
【0110】
【0111】
【0112】
【0113】
【0114】
【0115】
【0116】
【0117】
【0118】
【0119】
【0120】
【0121】
【0122】
【0123】
【0124】
【0125】
【0126】
【0127】
【0128】
【0129】
【0130】実施の形態1及び実施の形態2ではリミッ
タ49の形状(図6、および図7参照)を直流成分とそ
れ以外で切り換えたがこれに限るものではなく、第1の
DC検出回路48での直流検出レベルを複数種類用意し
ておき、上記複数種類の検出レベルに応じてリミッタ4
9の形状を変えるように構成してもよい。
【0131】実施の形態1では減算回路47より出力さ
れるY信号の垂直高域−水平高域成分を用いて水平方向
の直流成分を検出したがこれに限るものではなく、例え
ば、減算回路44より出力されるY信号の垂直高域成分
より水平方向の直流成分を検出する、あるいは入力され
たY信号より直接水平方向の直流成分を検出しても同様
の効果を奏することは言うまでもない。実施の形態2に
ついても上記に準じた変形が可能である。また、実施の
形態ではリミッタ49で第1のHLPF45より入力さ
れる垂直高域−水平低域成分の振幅を抑圧する場合につ
いて述べたが、若干フリッカが発生するが上記垂直高域
−水平低域成分の振幅を増大させ出力画像にフィードバ
ックしてもよくその際は垂直解像度がさらにあがる。ま
た、上記リミッタ49は複数の振幅変換データを有して
おり、それをユーザ、あるいはパソコンなどが絵柄を判
別して切り換えて(例えば、解像度を必要とするときは
2倍に設定し、フリッカを完全に除去したい場合は0.
5倍に設定し、その他の場合は1.0に設定する等)も
同様の効果を奏する。
【0132】なお、上記実施の形態1及び実施の形態2
ではノンインターレース画像の一例としてパソコンのV
GA信号を用いて走査線変換装置の動作を説明したがこ
れに限るものではなく、ノンインターレースで入力され
る画像(例えば、現在欧州で規格審議が進んでいるDV
B、米国で規格化が進んでいるATV、あるいは日本で
規格化が進んでいるISDBのようなディジタル放送で
送られてくるノンインターレース画像、あるいはパソコ
ンの他の表示モード時の画像など。)をインターレース
画像に変換する場合なら上記走査線変換装置を用いてフ
リッカ成分を除去して出力すれば同様の効果を奏する。
【0133】また、実施の形態1及び実施の形態2では
R、G、およびB信号をマトリクス回路10でY信号、
および2つの色差信号(R−Y信号、およびB−Y信
号)に変換した後にY信号のフリッカ成分のみ除去した
がこれに限るものではなく、R、G、およびB信号中に
含まれるフリッカ成分を上記フリッカ除去回路31で除
去して出力してもよい。また、R−Y信号、およびB−
Y信号よりフリッカ成分を上記フリッカ除去回路31で
除去してもよい。また、色差信号中のフリッカ成分を除
去する際は輝度信号中のフリッカ成分を除去する場合と
フリッカ除去回路31の特性、あるいは構成を変えても
よい。また、各色差信号で上記フリッカ除去回路31の
特性、あるいは構成を変えてもよいことはいうまでもな
い。
【0134】なお、実施の形態1及び実施の形態2にお
いて、細かい文字などのない画像、あるいは視距離が長
い場合は従来例に示すように垂直方向の高域成分を除去
した画像を出力するように走査線変換装置を構成しても
よい。また、上記実施の形態ではマトリクス回路10で
輝度信号(Y信号)と2つの色差信号(R−Y信号、お
よびB−Y信号)に変換したがこれに限るものではな
く、例えば、輝度信号(Y信号)と2つの色信号(U、
およびV信号)、あるいは輝度信号(Y信号)、および
他の色信号に変換した後にY信号からフリッカ成分を除
去し、インターレース画像に変換しても同様の効果を奏
することはいうまでもない。また、2つの色差信号を変
調色信号に変換した後に走査線変換を行ってもよい。
【0135】また、実施の形態1及び実施の形態2では
水平方向の低域通過フィルタ、垂直方向の低域通過フィ
ルタをそれぞれ図3、図22に示すように構成したがフ
ィルタの構成(タップ数、フィルタの形状、および種類
(FIRフィルタ,IIRフィルタなど))、および周
波数特性などはこれに限るものではない。また、実施の
形態1及び実施の形態2では、垂直方向の高域通過フィ
ルタを入力信号より垂直低域通過フィルタの出力を減算
することにより構成したがこれに限るものではない。例
えば、垂直高域通過フィルタ、および垂直低域通過フィ
ルタを別々に構成する、あるいは、垂直高域通過フィル
タを用いて垂直高域成分を分離した後、入力信号より上
記垂直高域成分を減算することにより垂直低域通過フィ
ルタを構成してもよい。同様に、水平低域通過フィル
タ、および水平高域通過フィルタを別々に構成する、あ
るいは、水平高域通過フィルタを用いて水平高域成分を
分離した後、入力信号より上記水平高域成分を減算する
ことにより水平低域通過フィルタを構成してもよい。な
お、実施の形態1及び実施の形態2ではフレーム単位で
入力されるノンインターレース画像の場合について説明
したが、これに限るものではない。たとえば、ノンイン
ターレース画像をフリッカ除去を行わずインターレース
画像に変換し伝送、あるいは再生されたフリッカも上記
実施の形態1及び実施の形態2に示すフリッカ除去回路
を用いれば同様の効果を奏する。具体的には、入力され
たインターレース画像をメモリなどを用いたフィールド
フレーム変換回路によってノンインターレース画像に再
構成すれば、上記実施の形態1及び実施の形態2に示す
フリッカ除去回路は、垂直解像度を必要以上に損うこと
なく、インターレース画像中に含まれるフリッカを除去
できる。
【0136】
【発明の効果】本発明は、以上説明したように構成され
ているので、以下に示すような効果を奏する。
【0137】請求項1の発明によれば、視覚上非常にフ
リッカが気になる表などの横線部分等が存在するような
画像に対しては、上記垂直高域−水平低域成分に対して
逆特性の振幅特性をもつ上記振幅変換手段に加えて出力
するので図1に示す残留フリッカ成分に起因するフリッ
カの発生を抑えることができ、一方フリッカを生じさせ
ない垂直方向の解像度成分をもつ画像に対しては、上記
振幅変換手段において上記垂直高域−水平低域成分より
垂直方向の解像度を抽出して出力するので垂直方向の解
像度を向上することができる。さらに、第2の周波数分
離手段によりフリッカの目立つ垂直高域−水平低域成分
と、比較的フリッカの目立たない垂直高域−水平高域成
分を分離し、垂直高域−水平低域成分に対しては上記第
1の振幅変換手段によりフリッカの抑制、あるいは解像
度の向上をし、解像度成分である垂直高域−水平高域成
分に対してはそのまま原信号に戻すのでさらなる解像度
の向上が望める。
【0138】加えて、従来の走査線変換装置に簡単な回
路を追加するだけで実現でき、回路規模を極端に増加す
ることなしにフリッカの発生を抑えることができるとと
もに、垂直方向の解像度を向上することができ、良好な
出力画像を得ることができる。
【0139】請求項2に記載の発明によれば、視覚上非
常にフリッカが気になる表などの横線部分等が存在する
ような画像に対しては、上記垂直高域成分に対して逆特
性の振幅特性をもつ上記振幅変換手段に加えて出力する
ので図5に示す残留フリッカ成分に起因するフリッカの
発生を抑えることができ、フリッカを生じさせない垂直
方向の解像度成分をもつ画像に対しては、上記振幅変換
手段において上記垂直高域−水平低域成分より垂直方向
の解像度成分を抽出し出力するので垂直方向の解像度を
向上することができる。
【0140】加えて、従来の走査線変換装置に簡単な回
路を追加するだけで実現でき、回路規模を極端に増加す
ることなしにフリッカの発生を抑えることができる。ま
た、垂直方向の解像度を向上することができ、良好な出
力画像を得ることができる効果がある。さらに、本発明
の請求項1記載の走査線変換装置に比べても簡単な回路
構成でフリッカの発生を抑えることができ、垂直方向の
解像度の向上ができる。
【0141】また、請求項1及び2の発明の何れにおい
ても、上記入力されたノンインターレース画像の垂直
域−水平高域成分の振幅を所定値と比較し、比較結果に
基づき振幅変換手段を制御しているので、非常に簡単な
回路構成で上記直流成分を確実に検出できる。また、請
求項3及び4の発明によれば、請求項1及び2におけ
る、垂直高域−水平高域成分の振幅値と所定値との比較
結果に基づく振幅変換手段の制御の代わりに、ノンイン
ターレース画像とその平均値との差と所定値との比較結
果に基づいて、振幅変換手段を制御しているので、それ
ぞれ請求項1及び2と同様の効果を得ることができる。
【0142】
【0143】
【0144】
【0145】請求項5に記載のフリッカ除去装置によれ
ば、大面積のフリッカを発生させる要因である垂直高域
成分より視覚上フリッカの目立たない垂直高域−水平高
域成分の振幅の絶対値を所定値と比較し、その比較結果
に基づいて、振幅変換手段を制御する、例えば、リミッ
タ形状(特性)を切り換えることとしているので、垂直
高域−水平低域成分の出力画像へのフィードバック量を
調整して、従来装置において取りきれなかったフリッカ
成分をも除去することができる。加えて、従来の装置に
対して簡単な回路を追加するだけで実現することがで
き、回路規模を極端に増加することなしに良好な出力画
像を得ることができる効果がある。また、請求項6に記
載の発明によれば、入力される映像信号垂直高域−水平
高域成分の振幅の絶対値が所定値以下かどうかに応じて
映像信号の垂直高域成分にかけるリミッタの形状(特
性)を切り換えることにより、フリッカ成分を抑制でき
るから、解像度成分を出力画像に戻すことで垂直方向の
解像度を向上できる。また、請求項5及び6の何れにお
いても、垂直方向の解像度を向上した場合に、非常に細
かいフォントを用いた文字等を読む場合拡大機能が必要
となるが、独自の拡大機能を盛り込むことによりディス
プレイ上の細かい文字等も読めるようにできる。また、
請求項7及び8の発明によれば、請求項5及び6におけ
る、垂直高域−水平高域成分の振幅値と所定値との比較
結果に基づく振幅変換手段の制御の代わりに、ノンイン
ターレース画像とその平均値との差と所定値との比較結
果に基づいて、振幅変換手段を制御しているので、それ
ぞれ請求項5及び6と同様の効果を得ることができる。
【図面の簡単な説明】
【図1】 この発明の実施の形態1である走査線変換装
置のブロック構成図である。
【図2】 図1におけるフリッカ除去回路31のブロッ
ク構成図である。
【図3】 図2における第1のHLPF45のブロック
構成図である。
【図4】 この発明の実施の形態1である走査線変換装
置の動作を説明するための図である。
【図5】 第1のVLPF6に含まれる残留フリッカ成
分を示す図である。
【図6】 この発明の実施の形態1におけるリミッタの
入出力特性を示す図である。
【図7】 この発明の実施の形態1におけるリミッタの
入出力特性を示す図である。
【図8】 この発明の実施の形態1におけるリミッタの
効果を示す図である。
【図9】 この発明の実施の形態1におけるリミッタの
効果を示す図である。
【図10】 この発明の実施の形態2である第1のフリ
ッカ除去回路31のブロック構成図である。
【図11】 この発明の実施の形態2における第2のD
C検出回路70のブロック構成図である。
【図12】 ノンインターレース画像の空間周波数特性
を示す図である。
【図13】 インターレース画像の空間周波数特性を示
す図である。
【図14】 インターレース画像の2次元周波数特性を
示す図である。
【図15】 従来の走査線変換装置のブロック構成図で
ある。
【図16】 第1のVLPF6のブロック構成図であ
る。
【図17】 図16に示す第1のVLPF6の周波数特
性を示す図である。
【符号の説明】
6 第1のVLPF、7 フレームメモリ、23 ライ
ンメモリ、24 乗算回路、25 乗算回路、26 加
算回路、31 フリッカ除去回路、32 第2のメモリ
制御回路、43 ラインメモリ、44 減算回路、45
第1のHLPF、46 レジスタ、47 減算回路、
48 第1のDC検出回路、49 リミッタ、50 加
算回路、51 レジスタ、52 加算回路、62 レジ
スタ、63乗算回路、64 乗算回路、65 加算回
路、70 第2のDC検出回路、82 減算回路、83
平均値回路、84 遅延回路、85 比較回路。
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04N 7/01

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】 1フレーム単位で入力されるノンインタ
    ーレース画像を1フィールド単位のインターレース画像
    に変換する走査線変換装置において、 入力されたノンインターレース画像の垂直高域成分と垂
    直低域成分とを分離する第1の周波数分離手段と、 上記ノンインターレース画像の垂直高域成分から垂直高
    域−水平高域成分と垂直高域−水平低域成分とを分離す
    る第2の周波数分離手段と、 上記入力されるノンインターレース画像の垂直高域−水
    平高域成分の振幅の絶対値を所定値と比較し、比較結果
    を出力する比較手段と、 上記比較手段の比較結果 に基づき上記垂直高域−水平低
    域成分の振幅を変換する振幅変換手段と、 上記第1の周波数分離手段で分離された垂直低域成分と
    上記第2の周波数分離手段で分離された垂直高域−水平
    高域成分、および上記振幅変換手段の出力を加算する加
    算手段を有し、 上記振幅変換手段で上記垂直高域−水平低域成分の振幅
    を変換する際、上記比較手段で上記垂直高域−水平高域
    成分の振幅の絶対値が所定値以下である場合には、上記
    振幅変換手段の出力信号の極性が上記振幅変換手段の入
    力信号の極性に対して反対となるように構成するととも
    に、上記加算手段より出力される1フレーム単位のノン
    インターレース画像より所定のラインを間引くことによ
    り1フィールド単位のインターレース画像を生成するよ
    うに構成したことを特徴とする走査線変換装置。
  2. 【請求項2】 1フレーム単位で入力されるノンインタ
    ーレース画像を1フィールド単位のインターレース画像
    に変換する走査線変換装置において、 入力されたノンインターレース画像の垂直高域成分と垂
    直低域成分とを分離する第1の周波数分離手段と、上記ノンインターレース画像の垂直高域成分から垂直高
    域−水平高域成分と垂直高域−水平低域成分とを分離す
    る第2の周波数分離手段と、 上記入力されるノンインターレース画像の上記垂直高域
    −水平高域成分の振幅の絶対値を所定値と比較し、比較
    結果を出力する比較手段と、 上記比較手段の比較結果 に基づき上記垂直高域成分の振
    幅を変換する振幅変換手段と、 上記第1の周波数分離手段で分離された垂直低域成分と
    上記振幅変換手段の出力を加算する加算手段を有し、 上記振幅変換手段で上記垂直高域成分の振幅を変換する
    際、上記比較手段で上記垂直高域−水平高域成分の振幅
    の絶対値が所定値以下である場合には、上記振幅変換手
    段の出力信号の極性が上記振幅変換手段の入力信号の極
    性に対して反対となるように構成するとともに、上記加
    算手段より出力される1フレーム単位のノンインターレ
    ース画像より所定のラインを間引くことにより1フィー
    ルド単位のインターレース画像を生成するように構成し
    たことを特徴とする走査線変換装置。
  3. 【請求項3】 1フレーム単位で入力されるノンインタ
    ーレース画像を1フィールド単位のインターレース画像
    に変換する走査線変換装置において、 入力されたノンインターレース画像の垂直高域成分と垂
    直低域成分とを分離する第1の周波数分離手段と、 上記ノンインターレース画像の垂直高域成分から垂直高
    域−水平高域成分と垂直高域−水平低域成分とを分離す
    る第2の周波数分離手段と、 上記入力されるノンインターレース画像とその平均値と
    の差の絶対値を所定値と比較し、比較結果を出力する比
    較手段と、 上記比較手段の比較結果に基づき上記垂直高域−水平低
    域成分の振幅を変換する振幅変換手段と、 上記第1の周波数分離手段で分離された垂直低域成分と
    上記第2の周波数分離手段で分離された垂直高域−水平
    高域成分、および上記振幅変換手段の出力を加算する加
    算手段を有し、 上記振幅変換手段で上記垂直高域−水平低域成分の振幅
    を変換する際、上記比較手段で上記垂直高域−水平高域
    成分の振幅の絶対値が所定値以下である場合には、上記
    振幅変換手段の出力信号の極性が上記振幅変換手段の入
    力信号の極性に対して反対となるように構成するととも
    に、上記加算手段より出力される1フレーム単位のノン
    インターレース画像より所定のラインを間引くことによ
    り1フィ ールド単位のインターレース画像を生成するよ
    うに構成したことを特徴とする走査線変換装置。
  4. 【請求項4】 1フレーム単位で入力されるノンインタ
    ーレース画像を1フィールド単位のインターレース画像
    に変換する走査線変換装置において、 入力されたノンインターレース画像の垂直高域成分と垂
    直低域成分とを分離する周波数分離手段と、 上記入力されるノンインターレース画像とその平均値と
    の差の絶対値を所定値と比較し、比較結果を出力する比
    較手段と、 上記比較手段の比較結果に基づき上記垂直高域成分の振
    幅を変換する振幅変換手段と、 上記周波数分離手段で分離された垂直低域成分と上記振
    幅変換手段の出力を加算する加算手段を有し、 上記振幅変換手段で上記垂直高域成分の振幅を変換する
    際、上記比較手段で上記垂直高域−水平高域成分の振幅
    の絶対値が所定値以下である場合には、上記振幅変換手
    段の出力信号の極性が上記振幅変換手段の入力信号の極
    性に対して反対となるように構成するとともに、上記加
    算手段より出力される1フレーム単位のノンインターレ
    ース画像より所定のラインを間引くことにより1フィー
    ルド単位のインターレース画像を生成するように構成し
    たことを特徴とする走査線変換装置。
  5. 【請求項5】 入力される映像信号中に含まれるフリッ
    カ成分を除去するフリッカ除去装置において、 入力映像信号の垂直高域成分と垂直低域成分とを分離す
    る第1の周波数分離手段と、 上記入力映像信号の垂直高域成分から垂直高域−水平高
    域成分と垂直高域−水平低域成分とを分離する第2の周
    波数分離手段と、 上記入力映像信号の垂直高域−水平高域成分の振幅の絶
    対値を所定値と比較し、比較結果を出力する比較手段
    と、 上記比較手段の比較結果 に基づき上記垂直高域−水平低
    域成分の振幅を変換する振幅変換手段と、 上記第1の周波数分離手段で分離された垂直低域成分と
    上記第2の周波数分離手段で分離された垂直高域−水平
    高域成分、および上記振幅変換手段の出力を加算する加
    算手段を有し、 上記振幅変換手段で上記垂直高域−水平低域成分の振幅
    を変換する際、上記比較手段で上記垂直高域−水平高域
    成分の振幅の絶対値が所定値以下である場合には、上記
    振幅変換手段の出力信号の極性が上記振幅変換手段の入
    力信号の極性に対して反対となるように構成したことを
    特徴とするフリッカ除去装置。
  6. 【請求項6】 入力される映像信号中に含まれるフリッ
    カ成分を除去するフリッカ除去装置において、 入力映像信号の垂直高域成分と垂直低域成分とを分離す
    第1の周波数分離手段と、上記入力映像信号の垂直高域成分から垂直高域−水平高
    域成分と垂直高域−水平低域成分とを分離する第2の周
    波数分離手段と、 上記入力映像信号の上記垂直高域−水平高域成分の振幅
    の絶対値を所定値と比較し、比較結果を出力する比較手
    段と、 上記比較手段の比較結果 に基づき上記垂直高域成分の振
    幅を変換する振幅変換手段と、 上記第1の周波数分離手段で分離された垂直低域成分と
    上記振幅変換手段の出力を加算する加算手段を有し、 上記振幅変換手段で上記垂直高域成分の振幅を変換する
    際、上記比較手段で上記垂直高域−水平高域成分の振幅
    の絶対値が所定値以下である場合には、上記振幅変換手
    段の出力信号の極性が上記振幅変換手段の入力信号の極
    性に対して反対となるように構成したことを特徴とする
    フリッカ除去装置。
  7. 【請求項7】 入力される映像信号中に含まれるフリッ
    カ成分を除去するフリッカ除去装置において、 入力映像信号の垂直高域成分と垂直低域成分とを分離す
    る第1の周波数分離手段と、 上記入力映像信号の垂直高域成分から垂直高域−水平高
    域成分と垂直高域−水平低域成分とを分離する第2の周
    波数分離手段と、 上記入力映像信号とその平均値との差の絶対値を所定値
    と比較し、比較結果を出力する比較手段と、 上記比較手段の比較結果に基づき上記垂直高域−水平低
    域成分の振幅を変換する振幅変換手段と、 上記第1の周波数分離手段で分離された垂直低域成分と
    上記第2の周波数分離手段で分離された垂直高域−水平
    高域成分、および上記振幅変換手段の出力を加算する加
    算手段を有し、 上記振幅変換手段で上記垂直高域−水平低域成分の振幅
    を変換する際、上記比較手段で上記垂直高域−水平高域
    成分の振幅の絶対値が所定値以下である場合には、上記
    振幅変換手段の出力信号の極性が上記振幅変換手段の入
    力信号の極性に対して反対となるように構成したことを
    特徴とするフリッカ除去装置
  8. 【請求項8】 入力される映像信号中に含まれるフリッ
    カ成分を除去するフリッカ除去装置において、 入力映像信号の垂直高域成分と垂直低域成分とを分離す
    る周波数分離手段と、 上記入力映像信号とその平均値との差の絶対値を所定値
    と比較し、比較結果を出力する比較手段と、 上記比較手段の比較結果に基づき上記垂直高域成分の振
    幅を変換する振幅変換手段と、 上記周波数分離手段で分離された垂直低域成分と上記振
    幅変換手段の出力を加算する加算手段を有し、 上記振幅変換手段で上記垂直高域成分の振幅を変換する
    際、上記比較手段で上記垂直高域−水平高域成分の振幅
    の絶対値が所定値以下である場合には、上記振幅変換手
    段の出力信号の極性が上記振幅変換手段の入力信号の極
    性に対して反対となるように構成したことを特徴とする
    フリッカ除去装置。
JP00078596A 1995-06-30 1996-01-08 走査線変換装置及びフリッカ除去装置 Expired - Fee Related JP3162283B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP00078596A JP3162283B2 (ja) 1996-01-08 1996-01-08 走査線変換装置及びフリッカ除去装置
DE69629423T DE69629423T2 (de) 1995-06-30 1996-06-27 Vorrichtung zur Flimmerreduzierung
DE69633586T DE69633586T2 (de) 1995-06-30 1996-06-27 Einrichtung zur Abtastumsetzung mit verbesserter vertikaler Auflösung und Vorrichtung zur Flimmerreduzierung
EP03002299A EP1307056B1 (en) 1995-06-30 1996-06-27 Scan conversion apparatus with improved vertical resolution and flicker reduction apparatus
EP96304736A EP0751682B1 (en) 1995-06-30 1996-06-27 Flicker reduction apparatus
US08/673,378 US5822008A (en) 1995-06-30 1996-06-28 Scan conversion apparatus with improved vertical resolution and flicker reduction apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00078596A JP3162283B2 (ja) 1996-01-08 1996-01-08 走査線変換装置及びフリッカ除去装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP31097198A Division JP3418558B2 (ja) 1996-01-12 1998-10-30 走査線変換装置及びフリッカ除去装置

Publications (2)

Publication Number Publication Date
JPH09191450A JPH09191450A (ja) 1997-07-22
JP3162283B2 true JP3162283B2 (ja) 2001-04-25

Family

ID=11483362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00078596A Expired - Fee Related JP3162283B2 (ja) 1995-06-30 1996-01-08 走査線変換装置及びフリッカ除去装置

Country Status (1)

Country Link
JP (1) JP3162283B2 (ja)

Also Published As

Publication number Publication date
JPH09191450A (ja) 1997-07-22

Similar Documents

Publication Publication Date Title
JP3418558B2 (ja) 走査線変換装置及びフリッカ除去装置
US5822008A (en) Scan conversion apparatus with improved vertical resolution and flicker reduction apparatus
US7477319B2 (en) Systems and methods for deinterlacing video signals
JP2572043B2 (ja) 逐次走査システム
KR100403364B1 (ko) 영상 신호의 디인터레이스 방법 및 장치
JP2603813B2 (ja) 順次走査ビデオ信号処理装置
JP2000137469A (ja) 画素数変換装置
JP3258999B2 (ja) 走査線変換装置
JP3162283B2 (ja) 走査線変換装置及びフリッカ除去装置
WO2012073866A1 (ja) 信号処理装置、信号処理方法、信号処理プログラムおよび表示装置
JP3879431B2 (ja) 走査線変換装置
JP3213682B2 (ja) 走査線変換装置及びフリッカ除去装置
JP3772427B2 (ja) フリッカ除去装置
KR100943902B1 (ko) 디지털 tv 모니터용 범용 영상 처리 장치
JP3894379B2 (ja) フリッカ除去装置
KR100268142B1 (ko) 영상 신호 처리를 위한 장치 및 방법
JPH1098694A (ja) 画像信号の走査変換方法及び回路
JP3746441B2 (ja) 映像信号処理装置
Winzker et al. P‐10: Integrated Display Architecture for Ultra‐Portable Multimediaprojectors
JPH0516783Y2 (ja)
JPH08307893A (ja) カラー動画・静止画変換機構
KR100404218B1 (ko) 디지털 티브이의 영상 출력 장치
JP2002185932A (ja) 映像信号処理装置
Oistama et al. A highly integrated processor for improved quality television
JPH02248178A (ja) 高品位テレビジョン表示装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010213

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080223

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090223

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100223

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100223

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees