JP3159843B2 - 液晶駆動電圧発生回路 - Google Patents
液晶駆動電圧発生回路Info
- Publication number
- JP3159843B2 JP3159843B2 JP21985893A JP21985893A JP3159843B2 JP 3159843 B2 JP3159843 B2 JP 3159843B2 JP 21985893 A JP21985893 A JP 21985893A JP 21985893 A JP21985893 A JP 21985893A JP 3159843 B2 JP3159843 B2 JP 3159843B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- liquid crystal
- bias
- output
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims description 184
- 238000005513 bias potential Methods 0.000 claims description 100
- 230000004044 response Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 29
- 239000011159 matrix material Substances 0.000 description 16
- 239000013256 coordination polymer Substances 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3692—Details of drivers for data electrodes suitable for passive matrices only
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3681—Details of drivers for scan electrodes suitable for passive matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/664—Non-linear conversion not otherwise provided for in subgroups of H03M1/66
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/76—Simultaneous conversion using switching tree
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
置に用いられる液晶駆動電圧発生回路、特に駆動電圧を
変えてコントラストを調整する集積回路化に適した液晶
駆動電圧発生回路に関するものである。
例えば特願平4−54814号に記載されるものがあ
る。この駆動電圧発生回路では、バイアス電位調整回路
を付加させることにより、従来外付け部品であったコン
トラスト調整用の可変抵抗を不要にした。また、駆動電
圧発生回路のバイアス回路を構成する抵抗とバイアス電
位調整回路の抵抗の温度係数を同一とすることにより、
抵抗の温度による変化をキャンセルできた。
液晶駆動電圧発生回路では消費電力と画質を良くするこ
ととがトレードオフの関係となり、両者を同時に満足す
る液晶駆動電圧発生回路が望まれていた。
発生回路は、前述の課題を解決するために、第1の電源
電位に接続され、液晶駆動用バイアス電位を出力するバ
イアス回路と、第2の電源電位とバイアス回路との間に
接続され、バイアス電位を調整するバイアス電位調整回
路とを有し、バイアス回路から液晶パネル駆動用の液晶
駆動電圧を発生する。
に用いるバイアス発生回路は、直列に接続された複数の
抵抗手段と、これら抵抗手段にそれぞれ並列に接続さ
れ、制御信号によってオン/オフ制御されるバイアス回
路抵抗可変回路とから構成される。
用いるバイアス電位調整回路は、直列に接続された複数
の抵抗手段が2組並列に接続され、これら抵抗手段にそ
れぞれ並列に接続され、それぞれが制御信号によって各
抵抗手段を短絡/非短絡制御されるスイッチ回路とを有
する。なお、複数の抵抗手段のうち1組はバイアス回路
可変抵抗回路を制御する制御信号によって第2の電源電
位とバイアス回路との間から非接続状態となる。
アス電位調整回路は、各スイッチ回路に与えられる制御
信号およびバイアス回路可変抵抗回路を制御する制御信
号によって全体としての抵抗値が制御され、結果として
バイアス電位調整回路に与える電位レベルを制御する。
用いるバイアス発生回路は入力される制御信号にしたが
って、直列に接続された抵抗手段の抵抗値が変わるよう
作用し、結果として液晶パネル駆動用の液晶駆動電圧が
変更されるのである。
圧発生回路の回路図、図2は、この液晶駆動電圧発生回
路が用いられる液晶マトリクスパネル駆動装置の一構成
例を示す回路図である。まず最初に液晶マトリクスパネ
ル駆動装置について図2を参照しつつ説明する。
ネル10を駆動する装置である。液晶パネル10は、複
数の走査電極11とそれと交差配置された複数の信号電
極12とを有し、その各交差箇所には、図示しない液晶
がマトリクス状に配列されている。この液晶マトリクス
パネル駆動装置には、液晶駆動電圧である選択電圧VS1
, VS2 及び非選択電圧VNS1 ,VNS2を有する信号を
発生する液晶駆動電圧発生回路20と、所定の信号レベ
ルがシフトして繰り返すパターンのレベルを有する信号
が出力される走査回路30とが設けられている。走査回
路30の出力には、走査回路30の出力信号とこの出力
信号がインバータ31で反転された信号とによってオ
ン,オフ制御される電子スイッチ回路32が接続されて
いる。電子スイッチ回路32は、走査回路30の出力信
号及びその反転信号によってオン,オフ制御される複数
の電子スイッチ32a,32bで構成される。これらの
電子スイッチ32a,32bは液晶駆動電圧発生回路2
0の出力と走査電極11との間の導通/非導通を制御す
る。
液晶の点灯/非点灯を決定するシリアルデータをパラレ
ルデータに変換する直/並列変換回路40が設けられ
る。直/並列変換回路40の出力にはラインメモリ41
が接続されている。ラインメモリ41の出力には、ライ
ンメモリ41の出力信号と、この出力信号がインバータ
42で反転された信号とによってオン,オフ制御される
電子スイッチ回路43が接続されている。電子スイッチ
回路43は、ラインメモリ41の出力信号及びその反転
信号によってオン,オフ制御される複数の電子スイッチ
43a,43bで構成されている。複数の電子スイッチ
43a,43bは、液晶駆動電圧発生回路20の出力と
信号電極12との間の導通/非導通を制御している。
走査回路30から所定の信号が出力されると、電子スイ
ッチ回路32の電子スイッチ32a,32bがオン,オ
フ動作する。この動作により、液晶駆動電圧発生回路2
0から出力された選択電圧VS1及び非選択電圧VNS1を
有する信号が電子スイッチ回路32を通して液晶パネル
10の走査電極11に入力される。これと同時に、液晶
の点灯/非点灯を決定するシリアルデータが直/並列変
換回路40でパラレルデータに変換される。パラレルデ
ータはラインメモリ41を介して電子スイッチ回路43
の電子スイッチ43a,43bに供給され、電子スイッ
チ43a,43bがオン,オフ動作する。したがって、
液晶駆動電圧発生回路20により出力された液晶の選択
電圧VS2及び非選択電圧VNS2を有する信号が電子スイ
ッチ43a,43bを通して液晶パネル10の信号電極
12へ与えられる。そのため、走査電極11と信号電極
12に印加された信号の持つ電位の差により、液晶パネ
ル10内の液晶が点灯/非点灯する。
発生回路について図1を参照しつつ説明する。第1の実
施例の液晶駆動電圧発生回路は、高電源電位Vaが印加
される第1電源電位入力端子201と、ノード102
と、低電源電位Vbが印加される第2電源電位入力端子
203と、第1選択信号CP1が入力される第1選択信
号入力端子204と、第2選択信号CP2が入力される
第2選択信号入力端子205と、選択電圧VS1 ,VS2
及び非選択電圧VNS1,VNS2を有する信号を出力する第
1〜第4出力端子206〜209と、論理レベルを有す
る第1〜第5の制御信号(例えば、コントラストデータ
信号)C1〜C5を入力する第1〜第5の制御信号入力
端子221〜225とを有している。
2との間には、液晶駆動用バイアス電位V1〜V5を有
する信号を出力するバイアス回路230が接続されてい
る。バイアス回路230の出力には、第2選択信号入力
端子205から入力される第2選択信号CP2とこの第
2選択信号CP2がインバータ236で反転された信号
とによってオン,オフ制御される電子スイッチ回路26
1a〜264bが接続される。電子スイッチ回路261a
〜264bの出力には第1〜第4の出力端子206〜2
09が接続されている。ノード202と第2電源電位入
力端子203との間には、バイアス電位V1〜V5を調
整するバイアス電位調整回路400が接続されている。
直列に接続された第1抵抗手段(例えば、分圧抵抗)2
71〜275からなる第1抵抗分圧回路と、複数個の直
列に接続された第2抵抗手段(例えば、分圧抵抗)30
1〜305からなる第2抵抗分圧回路とを有する。第1
抵抗分圧回路はノード202と第2電源電位入力端子2
03との間に接続され、第2抵抗分圧回路はノード20
2と第2電源電位入力端子203との間に第1のスイッ
チ回路291を介して接続される。第1のスイッチ回路
291はその制御端子が第1選択信号入力端子204に
接続されている。第1のスイッチ回路291は第1選択
信号CP1により、第2抵抗分圧回路の一端と第2電源
電位入力端子203との間の導通/非導通を制御してい
る。第1の実施例においては第1のスイッチ回路291
はNMOSFETで構成されている。
第6スイッチ回路281〜285が並列に接続されてい
る。第1の実施例では第2〜第6スイッチ回路281〜
285はそれぞれNMOSFETで構成されている。各
第2抵抗手段301〜305には第7〜第11スイッチ
回路311〜315が並列に接続されている。第1の実
施例では第7〜第11スイッチ回路311〜315につ
いてもそれぞれNMOSFETで構成されている。第2
及び第7スイッチ回路281 ,311の制御端子は共
通に第1の制御信号入力端子221に接続されている。
第3及び第8スイッチ回路282 ,312の制御端子
は共通に第2の制御信号入力端子222に接続されてい
る。第4及び第9スイッチ回路283 ,313の制御
端子は共通に第3の制御信号入力端子223に接続され
ている。第5及び第10スイッチ回路284 ,314
の制御端子は共通に第4の制御信号入力端子224に接
続されている。第6及び第12スイッチ回路285 ,
315の制御端子は共通に第5の制御信号入力端子22
5に接続されている。したがって、第2〜第6スイッチ
回路281〜285および第7〜第11スイッチ回路3
11〜315はそれぞれ第1〜第5の制御信号C1〜C
5に応答して第1抵抗手段271〜275および第2抵
抗手段301〜305のそれぞれを短絡させる。
された第3抵抗手段(例えば、分圧抵抗)211〜21
5からなる第3抵抗分圧回路と、第3抵抗手段211〜
215のそれぞれに並列に接続されたバイアス抵抗可変
回路231〜235とから構成される。各バイアス抵抗
可変回路231〜235は、制御端子が第1選択信号入
力端子204に接続されている第12〜第16スイッチ
回路241〜245と、この第12〜第16スイッチ回
路241〜245にそれぞれ直列に接続される第4抵抗
手段251〜255とから構成される。各第3抵抗手段
211〜215のノード202側の一端は第1〜第5の
出力221〜225となっており、この第1〜第5の出
力からはそれぞれバイアス電位V1〜V5を有する信号
が出力される。第12〜第16スイッチ回路241〜2
45は第1選択信号CP1によりオン/オフ制御される
ため、第3抵抗分圧回路の各抵抗値は見掛け上第1選択
信号CP1に応答して変化することになる。
を示した回路図である。以下、第1の実施例のバイアス
回路230を図3を用いて更に詳細に説明する。第1の
実施例のバイアス回路230の第12および第13スイ
ッチ回路241 ,242はそれぞれPMOSFET2
41a ,242aおよびこれらPMOSFET241
a ,241bのゲートと第1選択信号入力端子204
との間に接続されたインバータ241b,242bとか
ら構成される。また、第14〜第16スイッチ回路24
3〜245はNMOSFET243a〜245a、PM
OSFET243b〜245bおよびインバータ243
c〜245cとからそれぞれ構成される。NMOSFE
T243a〜245aとPMOSFET243b〜24
5bとは並列に接続され、PMOSFET243b〜2
45bのゲートはインバータ243c〜245cを介し
てNMOSFET243a〜245aのゲートと共通に
第1選択信号入力端子204に接続される。
入力端子205に接続されたインバータ236と、入力
が第1電源電位入力端子201に接続され、出力が第1
出力端子206に接続され、制御入力が第2選択信号入
力端子205に接続された第1電子スイッチ261a
と、入力がバイアス回路230の第5出力225に接続
され、出力が第1出力端子206に接続され、制御入力
がインバータ236の出力に接続された第2電子スイッ
チ261bと、入力がバイアス回路230の第1出力2
21に接続され、出力が第2出力端子207に接続さ
れ、制御入力がインバータ236の出力に接続された第
3電子スイッチ262aと、入力がバイアス回路230
の第4出力224に接続され、出力が第2出力端子20
7に接続され、制御入力が第2選択信号入力端子205
に接続された第4電子スイッチ262bと、入力がバイ
アス回路230の第2出力222に接続され、出力が第
3出力端子208に接続され、制御入力がインバータ2
36の出力に接続された第5電子スイッチ263aと、
入力がバイアス回路230の第3出力223に接続さ
れ、出力が第3出力端子208に接続され、制御入力が
第2選択信号入力端子205に接続された第6電子スイ
ッチ263bと、入力が第1電源電位入力端子201に
接続され、出力が第4出力端子209に接続され、制御
入力がインバータ236の出力に接続された第7電子ス
イッチ264aと、入力がバイアス回路230の第5出
力225に接続され、出力が第4出力端子209に接続
され、制御入力が第2選択信号入力端子205に接続さ
れた第8電子スイッチ263bとから構成されている。
bは第2選択信号入力端子205から入力される第2選
択信号CP2とそれがインバータ236で反転された信
号とによって交互にオン,オフ動作する。したがって、
電子スイッチ回路260は第1〜第4出力端子から高電
源電位Vaおよびバイアス電位V1〜V5を選択電圧VS
1 ,VS2及び非選択電圧VNS1,VNS2としてこれらの電
位レベルを有した信号をそれぞれ出力する機能を有して
いる。
回路では第1電源電位入力端子201に印加される高電
源電位Vaを5V、第2電源電位入力端子203に印加
される低電源電位Vbを0Vに設定している。また、第
3抵抗手段211〜215の抵抗値は全て同一の3KΩ
に設定している。さらに、第4抵抗手段251〜255
の抵抗値は全て同一の1.5KΩである。各第1抵抗手
段271〜275の抵抗値を275〜271の順に0.
5KΩ、1.0KΩ、2.0KΩ、4.0KΩ、8.0
KΩに設定している。すなわち、第1抵抗手段274の
抵抗値は第1抵抗手段275の抵抗値の2倍、第1抵抗
手段273の抵抗値は第1抵抗手段274の抵抗値の2
倍、第1抵抗手段272の抵抗値は第1抵抗手段273
の抵抗値の2倍、第1抵抗手段271の抵抗値は第1抵
抗手段272の抵抗値の2倍となるように設定する。し
たがって第1抵抗手段275〜271の抵抗値の比は第
1抵抗手段275:第1抵抗手段274:第1抵抗手段
273:第1抵抗手段272:第1抵抗手段271=
1:2:4:8:16となる。同様に、第2抵抗手段3
01〜305の抵抗値の比は第2抵抗手段305:第2
抵抗手段304:第2抵抗手段303:第2抵抗手段3
02:第2抵抗手段301=1:2:4:8:16とな
るようそれぞれの抵抗値を0.25KΩ、0.5KΩ、
1.0KΩ、2.0KΩ、4.0KΩに設定している。
第2抵抗手段301〜305の抵抗値の比を第2電源電
位入力端子203から離れる度にその抵抗値が2倍にな
るように設定しているが、これは厳密に2倍とする必要
はなく、±15%程度の範囲内であればよい。
路の動作を説明する。この動作説明では図1の液晶駆動
電圧発生回路を1/16デューティの図2の液晶パネル
10に適用した場合を対象としており、液晶駆動電圧発
生回路のバイアス数は1/5である。
発生回路において、第1選択信号CP1および第2選択
信号CP2は図示しない選択信号発生回路より出力され
る。第1選択信号CP1は第1スイッチ回路(NMOS
FET)291と第12〜第16スイッチ回路241〜
246とを同時にオン/オフさせるよう制御する。ま
た、図示しないコントラストデータ発生回路から出力さ
れるコントラストデータC1〜C5を2進コードと考
え、C1側を上位ビット、C5側を下位ビットとし、そ
れらのコントラストデータC1〜C5の5ビットデータ
を16進表示した値をコントラストデータコードと定義
する。
発生回路に電源を投入すると、ノード202の電位(バ
イアス電位V5)は、低電源電位Vb =0Vであるた
め、0V以上の電位レベルになる。このバイアス電位V
5とコントラストデータコードとの関係を次の表1に示
すと共に、コントラストデータC1〜C5のタイムチャ
ートとそれに対応したバイアス電位V5を図4に示す。
動電圧発生回路の制御信号入力端子221〜225に図
示しないコントラストデータ発生回路から出力されたコ
ントラストデータC1〜C5が入力される。このコント
ラストデータC1〜C5が全て“L”レベル(コントラ
ストデータコードでは“00”)のとき、第2〜第6の
スイッチ回路281〜285および第7〜第11スイッ
チ回路311〜315が全てオフする。そのため、第1
抵抗手段271〜275および第2抵抗手段301〜3
05の抵抗値の合成抵抗値(約5.17KΩ)と、バイ
アス回路230の抵抗値との合成抵抗値(約5KΩ)と
で、Va−Vb=5Vを分圧した約2.54Vがノード
202上の電位レベル(バイアス電位V5)となる。
ち、コントラストデータC1〜C4が“L”レベルで、
コントラストデータC5のみが“H”レベル)のとき、
第6スイッチ回路285および第11スイッチ回路31
5のみがオンする。この第6スイッチ回路285のオン
抵抗および第11スイッチ回路315のオン抵抗と第1
抵抗手段271〜274および第2抵抗手段301〜3
04の抵抗値の合成抵抗値(約5.04KΩ)と、バイ
アス回路230の抵抗値との合成抵抗値(約15KΩ)
とで、Va−Vb=5Vを分圧した約2.51Vがバイ
アス電位V5となる。
ントラストデータC1〜C3,C5が“L”レベル、C
4のみが“H”レベル)のとき、第5スイッチ回路28
4および第10スイッチ回路314のみがオンする。こ
の第5スイッチ回路284および第10スイッチ回路3
14のオン抵抗と第1抵抗手段271〜273,275
および第2抵抗手段301〜303,305の抵抗値の
合成抵抗値(約4.87KΩ)と、バイアス回路230
の抵抗値との合成抵抗値(約5KΩ)とで、Va−Vb
=5Vを分圧した約2.47Vがバイアス電位V5とな
る。
ントラストデータC1〜C3が“L”レベル、C4,C
5が“H”レベル)のとき、第4,5,10および11
スイッチ回路284,285,314および315がオ
ンする。この第4,5,10および11スイッチ回路2
84,285,314および315のオン抵抗と第1抵
抗手段271〜273および第2抵抗手段301〜30
3の抵抗値の合成抵抗値(約4.74KΩ)と、バイア
ス回路230の抵抗値との合成抵抗値(約5KΩ)と
で、Va−Vb=5Vを分圧した約2.43Vがバイア
ス電位V5となる。
ストデータコードが“04”から順に“1E”まで変化
したとき、第2〜第6のスイッチ回路281〜285お
よび第7〜第11スイッチ回路311〜315がコント
ラストデータに対応してオンすることになる。したがっ
て、第2〜第6のスイッチ回路281〜285および第
7〜第11スイッチ回路311〜315のオン抵抗を考
慮したバイアス電位調整回路400の合成抵抗値と、バ
イアス回路230との合成抵抗値(約5KΩ)とで、V
a−Vb=5Vを分圧した分圧値とで決まるがバイアス
電位V5が徐々に低くなっていく。
E”のとき、コントラストデータC5のみが“L”レベ
ルであり、C1〜C4が“H”レベルのため、第2〜第
5のスイッチ回路281〜284および第7〜第10ス
イッチ回路311〜314がオンする。これら第2〜第
5のスイッチ回路281〜284および第7〜第10ス
イッチ回路311〜314のオン抵抗の合成抵抗と第6
及び第11スイッチ回路285および305の合成抵抗
値(約0.32KΩ)と、バイアス回路230との合成
抵抗値(約5KΩ)とで、Va−Vb=5Vを分圧した
約0.30Vがバイアス電位V5となる。
き、コントラストデータC1〜C5の全てが“H”レベ
ルとなるため、第2〜第6のスイッチ回路281〜28
5および第7〜第11スイッチ回路311〜315の全
てがオンする。これら第2〜第6のスイッチ回路281
〜285および第7〜第11スイッチ回路311〜31
5のオン抵抗の合成抵抗値(約0.18KΩ)と、バイ
アス回路230との合成抵抗値(約5KΩ)とで、Va
−Vb=5Vを分圧した約0.17Vがバイアス電位V
5となる。
決まれば、バイアス電位V5が決定されることになる。
したがって、表1及び図4から明らかなように、図示し
ないコントラストデータ発生回路より出力されたコント
ラストデータC1〜C5により、バイアス電位V5は
0.17〜2.54Vの範囲を32段階に、コントラス
トデータコードが大きくなるにつれ、バイアス電位調整
回路400によって単調減少するように制御される。
との接続点における電位であるバイアス電位V1と、以
下同様に各第3抵抗手段212〜215の接続点おける
電位であるバイアス電位V2,V3,V4,V5とにお
いて、コントラストデータC1〜C5によって調整可能
なバイアス電位V5を基準にして、他のバイアス電位V
1〜V4を表すと、それぞれ次のようになり、バイアス
電位V5によって他のバイアス電位V1〜V4が決定さ
れる。
5)の調整範囲は、2.46〜4.83Vとなる。この
電圧範囲は、1/16デューティの液晶の25℃におけ
る一般的な駆動電圧が約4.2V程度であり、液晶の製
造変化や、温度変化に対して液晶駆動電圧が3.9〜
4.5Vに変化しても、充分に対応できる電圧レベルで
ある。
データC1〜C5によって調整される電圧の1ステップ
幅は、約70mVと細かくなっており、液晶のコントラス
トの微小調整もできるようになっている。もし、70mV
程度の細かい調整が不要なときには、コントラストデー
タC1〜C5、第1抵抗手段271〜275、第2抵抗
手段301〜305、第3抵抗手段211〜215およ
び第4抵抗手段251〜255の数は、5組から4組あ
るいは3組に減らせばよい。
4から入力される選択信号CP1および第2選択信号入
力端子205から入力される選択信号CP2と、出力端
子206〜209から出力される選択電圧VS1,VS2及
び非選択電圧VNS1,VNS2の電圧波形図である。
示しない選択信号発生回路から発生され、第1選択信号
入力端子204に入力されると、バイアス電位V1〜V
5が決定される。そして、第2選択信号CP2が図示し
ない選択信号発生回路から発生され、第2選択信号入力
端子205に入力されると、この第2選択信号CP2と
それがインバータ236で反転された信号とによって、
第1〜第7電子スイッチ261a〜144aと第2〜第
8電子スイッチ141b〜144bとが交互にオン/オ
フ動作し、バイアス回路230から出力されたバイアス
電位V1〜V5が第1〜第4出力端子211〜214へ
出力される。
CP2が“H”レベルのときにバイアス電位Vaが、第
2選択信号CP2が“L”レベルのときにバイアス電位
V5の選択電圧VNS1が出力される。第2出力端子20
7からは、第2選択信号CP2が“H”レベルのときに
バイアス電位V4が、第2選択信号CP2が“L”レベ
ルのときにバイアス電位V1の非選択電圧VS1が出力さ
れる。第3出力端子208からは、第2選択信号CP2
が“H”レベルのときにバイアス電位V5が、第2選択
信号CP2が“L”レベルのときにバイアス電位Va の
選択電圧VS2が出力される。また、第4出力端子209
からは、第2選択信号CP2が“H”レベルのときにバ
イアス電位V2が、第2選択信号CP2が“L”レベル
のときにバイアス電位V3の非選択電圧VNS2が出力さ
れる。
ら出力された選択電圧VS1及び非選択電圧VNS1を有す
る信号は、図2に示した液晶マトリックス駆動装置の電
子スイッチ回路32を構成する電子スイッチ32a,3
2bに与えられる。電子スイッチ32a,32bは走査
回路30の出力信号およびその出力信号がインバータ3
1によって反転された反転信号によってオン/オフ制御
される。電子スイッチ32a,32bを通った選択電圧
VS1及び非選択電圧VNS1を有する信号は液晶マトリッ
クス駆動装置の走査電極11に与えられる。
09から出力された選択電圧VS2及び非選択電圧VNS2
を有する信号は、図2に示した液晶マトリックス駆動装
置の電子スイッチ回路43を構成する電子スイッチ43
a,43bに与えられる。電子スイッチ43a,43b
はラインメモリ41の出力信号およびその出力信号がイ
ンバータ42によって反転された反転信号によってオン
/オフ制御される。電子スイッチ43a,43bを通っ
た選択電圧VS2及び非選択電圧VNS2を有する信号は液
晶マトリックス駆動装置の信号電極12に与えられる。
トは、ある電圧領域で、液晶の走査電極11と信号電極
12との電位差で決定される。そのため、表1のコント
ラストデータC1〜C5によって液晶のコントラストの
調整が行える。
の消費電流およびその出力波形のなまりについて説明す
る。この説明では前述した第1の実施例の液晶駆動電圧
発生回路の条件に加え、第1の実施例の液晶駆動電圧発
生回路の第1〜第4の電子スイッチ回路261a〜26
2bのオン抵抗値はすべて2KΩ、第5〜第8の電子ス
イッチ回路263a〜264bのオン抵抗値はすべて1
KΩとする。第2選択信号CP2の周波数は75Hzと
する。
装置の電子スイッチ32a,32bのオン抵抗値は56
KΩ、電子スイッチ43a,43bのオン抵抗値は75
KΩとする。走査電極11の1本当りの容量は270p
F、信号電極12の1本当りの容量は100pFとす
る。更に、液晶マトリックス駆動装置は走査電極11を
16本、信号電極12を100本有しているとする。
力波形図を参照しつつ第1の実施例の液晶駆動電圧発生
回路の消費電流およびその出力波形のなまりについて説
明する。第1の選択信号CP1が“H”レベルである最
初の期間をT1、“L”レベルである最初の期間をT
2、次に“H”レベルである期間をT3、続く“L”レ
ベルである期間をT4、続く“H”レベルである期間を
T5と定義する。なお、これらの期間T1〜T5は全て
等しい長さである。また、コントラストデータC1〜C
5はすべて“L”レベルであり、第2出力端子207か
ら出力される非選択電圧VNS1を有する信号が走査電極
11に与えられ、走査電極11の電位レベルがV4から
V1に変化する場合について以下に説明する。
1は“H”レベルである。このとき、第2選択信号CP
2が“H”レベルの状態では第2出力端子207からは
非選択電圧VNS1としてバイアス電位V4レベルを有す
る信号が出力される。コントラストデータC1〜C5は
すべて“L”レベルであるため、第1スイッチ回路29
1はオン、第2〜第11スイッチ回路281〜285,
301〜305は全てオフ、第12〜第16スイッチ回
路241〜245は全てオンしている。したがって、バ
イアス電位調整回路400の合成抵抗値は約5.17K
Ω、バイアス回路230の合成抵抗値は約5KΩなる。
Va−Vb=5Vであるため、期間T1における消費電
流は0.492mAとなる。
1は“L”レベルである。このとき、第2選択信号CP
2が“H”レベルであり、第2出力端子207からは非
選択電圧VNS1としてバイアス電位V4レベルを有する
信号が出力される。コントラストデータC1〜C5はす
べて“L”レベルであるため、第1〜第16スイッチ回
路291,281〜285,301〜305,241〜
245は全てオフしている。したがって、バイアス電位
調整回路400の合成抵抗値は約15.5KΩ、バイア
ス回路230の合成抵抗値は約15KΩなる。Va−V
b=5Vであるため、期間T2における消費電流は0.
164mAとなる。
は“H”レベルである。このとき、第2選択信号CP2
が“H”レベルの状態では第2出力端子207からは非
選択電圧VNS1としてバイアス電位V1レベルを有する
信号が出力される。このため、期間T3において走査電
極11の電位レベルがV4からV1に変化する。コント
ラストデータC1〜C5はすべて“L”レベルであるた
め、第1スイッチ回路291はオン、第2〜第11スイ
ッチ回路281〜285,301〜305は全てオフ、
第12〜第16スイッチ回路241〜245は全てオン
している。したがって、バイアス電位調整回路400の
合成抵抗値は約5.17KΩ、バイアス回路230の合
成抵抗値は約5KΩなる。Va−Vb=5Vであるた
め、期間T3における消費電流は0.492mAとな
る。
7の出力信号の電位レベルの経時的変化をを示す図であ
る。図6からわかるように出力信号の電位レベルは第1
選択信号CP1および第2選択信号CP2のようにディ
ジタル的な変化ではなく緩やかな曲線で表されるようア
ナログ的に変化する。このアナログ的に変化する期間
(なまり)は約65.7mSとなる。このなまりは第2
選択信号CP2のパルス幅の約7.89%である。
は“L”レベルである。このとき、第2選択信号CP2
が“L”レベルであり、第2出力端子207からは非選
択電圧VNS1としてバイアス電位V1レベルを有する信
号が出力される。コントラストデータC1〜C5はすべ
て“L”レベルであるため、第1〜第16スイッチ回路
291,281〜285,301〜305,241〜2
45は全てオフしている。したがって、バイアス電位調
整回路400の合成抵抗値は約15.5KΩ、バイアス
回路230の合成抵抗値は約15KΩなる。Va−Vb
=5Vであるため、期間T4における消費電流は0.1
64mAとなる。
るためその説明は省略する。以後、期間T1〜T4が繰
り返されることになる。ここで、走査電極11の電位レ
ベルがV4からV1に変化するときの第1の実施例の液
晶駆動電圧発生回路の消費電流は期間T1〜T4の平均
消費電流を意味する。前述したように各期間T1〜T4
の長さは等しいため、平均消費電流は単純平均化した約
0.328mAとなる。
C1〜C5はすべて“L”レベルであるという第1の実
施例の液晶駆動電圧発生回路の消費電流が最少のケース
を説明した。これとは対称的に、コントラストデータC
1〜C5はすべて“H”レベルである第1の実施例の液
晶駆動電圧発生回路の消費電流が最大のケースを上述の
説明と同様に計算すると、平均消費電流が約0.646
mAとなり、出力波形のなまりは第2選択信号CP2の
パルス幅の約7.89%である。
4814号に記載されている第1実施例の液晶駆動電圧
発生回路を用いた。この液晶駆動電圧発生回路の出力波
形のなまりが約7.89%になるように設定したとき、
最少の平均消費電流は約0.509mA、最大の平均消
費電流は約0.986mAとなる。
晶駆動電圧発生回路は特願平4−54814号に記載さ
れている第1実施例の液晶駆動電圧発生回路に比べて、
最少消費電流で約0.181mA(約35.6%)、最
大消費電流で約0.340mA(約34.5%)の減少
となっている。
の回路構成を変更せずに期間T1〜T4の長さを代える
ことにより平均消費電流を小さくすることが可能であ
る。期間T1〜T4の長さをT1:T2:T3:T4=
1:2:1:2とした例を第2の実施例として説明す
る。
1および第2の選択信号CP1,CP2および第1〜第
4出力端子206〜209の出力信号の波形図である。
以下図7および図1を参照しつつこの発明の第2の実施
例の液晶駆動電圧発生回路の動作を説明する。
1は“H”レベルである。このとき、第2選択信号CP
2が“H”レベルの状態では第2出力端子207からは
非選択電圧VNS1としてバイアス電位V4レベルを有す
る信号が出力される。コントラストデータC1〜C5は
すべて“L”レベルであるため、第1スイッチ回路29
1はオン、第2〜第11スイッチ回路281〜285,
301〜305は全てオフ、第12〜第16スイッチ回
路241〜245は全てオンしている。したがって、バ
イアス電位調整回路400の合成抵抗値は約5.17K
Ω、バイアス回路230の合成抵抗値は約5KΩなる。
Va−Vb=5Vであるため、期間T1における消費電
流は0.492mAとなる。
1は“L”レベルである。このとき、第2選択信号CP
2は“H”レベルであり、第2出力端子207からは非
選択電圧VNS1としてバイアス電位V4レベルを有する
信号が出力される。コントラストデータC1〜C5はす
べて“L”レベルであるため、第1〜第16スイッチ回
路291,281〜285,301〜305,241〜
245は全てオフしている。したがって、バイアス電位
調整回路400の合成抵抗値は約15.5KΩ、バイア
ス回路230の合成抵抗値は約15KΩなる。Va−V
b=5Vであるため、期間T2における消費電流は0.
164mAとなる。
は“H”レベルである。このとき、第2選択信号CP2
が“H”レベルの状態では第2出力端子207からは非
選択電圧VNS1としてバイアス電位V1レベルを有する
信号が出力される。このため、期間T3において走査電
極11の電位レベルがV4からV1に変化する。コント
ラストデータC1〜C5はすべて“L”レベルであるた
め、第1スイッチ回路291はオン、第2〜第11スイ
ッチ回路281〜285,301〜305は全てオフ、
第12〜第16スイッチ回路241〜245は全てオン
している。したがって、バイアス電位調整回路400の
合成抵抗値は約5.17KΩ、バイアス回路230の合
成抵抗値は約5KΩなる。Va−Vb=5Vであるた
め、期間T3における消費電流は0.492mAとな
る。
は“L”レベルである。このとき、第2選択信号CP2
は“L”レベルであり、第2出力端子207からは非選
択電圧VNS1としてバイアス電位V1レベルを有する信
号が出力される。コントラストデータC1〜C5はすべ
て“L”レベルであるため、第1〜第16スイッチ回路
291,281〜285,301〜305,241〜2
45は全てオフしている。したがって、バイアス電位調
整回路400の合成抵抗値は約15.5KΩ、バイアス
回路230の合成抵抗値は約15KΩなる。Va−Vb
=5Vであるため、期間T4における消費電流は0.1
64mAとなる。
るためその説明は省略する。以後、第1の実施例と同様
に期間T1〜T4が繰り返されることになる。ここで、
走査電極11の電位レベルがV4からV1に変化すると
きの第2の実施例の液晶駆動電圧発生回路の消費電流は
期間T1〜T4の平均消費電流を意味する。前述したよ
うに期間T2,T4の長さは期間T1,T3の長さの2
倍であるため、平均消費電流(コントラストデータC1
〜C5はすべて“L”レベルであるという第2の実施例
の液晶駆動電圧発生回路の消費電流が最少のケース)は
約0.273mAとなる。
ベルは第1の実施例と同様に、第1選択信号CP1およ
び第2選択信号CP2のようにディジタル的な変化では
なく緩やかな曲線で表されるようアナログ的に変化す
る。そしてこのアナログ的に変化する期間(なまり)
は、やはり第1の実施例と同様に第2選択信号CP2の
パルス幅の約7.89%である。
べて“H”レベルである第2の実施例の液晶駆動電圧発
生回路の消費電流が最大のケースを上述の説明と同様に
計算すると、平均消費電流が約0.540mAとなり、
出力波形のなまりは第2選択信号CP2のパルス幅の約
7.89%である。
圧発生回路では、第1の実施例の液晶駆動電圧発生回路
と比較すると、波形のなまりは変わらず、最少の消費電
流が約0.055mA(約16.8%)、最大の消費電
流が約0.107mA(約16.6%)減少している。
らに平均消費電流を小さくするため、第1実施例の液晶
駆動電圧発生回路の回路構成を変更せずに期間T1〜T
4の長さをT1:T2:T3:T4=1:3:1:3と
した。
1および第2の選択信号CP1,CP2および第1〜第
4出力端子206〜209の出力信号の波形図である。
第3の実施例の液晶駆動電圧発生回路の動作は第1の実
施例の液晶駆動電圧発生回路の動作と同じであるため、
その説明を省略する。
は、最少平均消費電流(コントラストデータC1〜C5
はすべて“L”レベルであるケース)は約0.246m
A、最大平均消費電流(コントラストデータC1〜C5
はすべて“H”レベルであるケース)は約0.486m
Aとなる。なお、出力波形のなまりは第2選択信号CP
2のパルス幅の約7.89%であり、第1の実施例の液
晶駆動電圧発生回路と同じである。
めに期間T1〜T4の長さを最大T1:T2:T3:T
4=1:8:1:8までにすることが可能である。ここ
で、期間T1〜T4の長さをT1:T2:T3:T4=
1:8:1:8としたとき、最少平均消費電流(コント
ラストデータC1〜C5はすべて“L”レベルであるケ
ース)は約0.200mA、最大平均消費電流(コント
ラストデータC1〜C5はすべて“H”レベルであるケ
ース)は約0.397mAとなる。なお、出力波形のな
まりは第2選択信号CP2のパルス幅の約7.89%で
あり、第1の実施例の液晶駆動電圧発生回路と同じであ
る。
さくするために期間T1〜T4の長さを変えたが、抵抗
が有する抵抗値を変えて消費電流を小さくすることも可
能である。各抵抗が有する抵抗値を変えた例である第4
の実施例について以下に説明する。
路構成は、第1の実施例の液晶駆動電圧発生回路と同じ
である。したがって、図1を参照しつつ第4の実施例の
液晶駆動電圧発生回路について説明する。
いては、第1抵抗手段271〜275のそれぞれが有す
る各抵抗値を第1抵抗手段275〜271の順に、0.
8KΩ、1.6KΩ、3.2KΩ、6.4KΩ、12.
8KΩに設定している。また、第2抵抗手段301〜3
05のそれぞれが有する各抵抗値を第2抵抗手段305
〜301の順に、0.2KΩ、0.4KΩ、0.8K
Ω、1.6KΩ、3.2KΩに設定している。さらに、
第3抵抗手段211〜215のそれぞれの抵抗値は全て
同一の5KΩに、第4抵抗手段251〜255のそれぞ
れの抵抗値は全て同一の1.25KΩに設定している。
段275〜271および第2抵抗手段301〜305の
抵抗値の比を第2電源電位入力端子203から離れる度
にその抵抗値が2倍になるように設定しているが、これ
は厳密に2倍とする必要はなく、±15%程度の範囲内
であればよい。なお、その他の条件については第1の実
施例と同一である。
の実施例の液晶駆動電圧発生回路を第1の実施例の液晶
駆動電圧発生回路と同一の条件で動作させた場合、第1
および第2の選択信号CP1,CP2と第1〜第4の出
力端子202〜209の出力信号の波形図は第1の実施
例と同じく図5のようになる。
費電流を期間T1〜T4の長さをT1:T2:T3:T
4=1:1:1:1として第1の実施例と同様に計算す
ると、最少平均消費電流(コントラストデータC1〜C
5はすべて“L”レベルであるケース)は約0.301
mA、最大平均消費電流(コントラストデータC1〜C
5はすべて“H”レベルであるケース)は約0.581
mAとなる。なお、出力波形のなまりは第2選択信号C
P2のパルス幅の約7.89%であり、第1の実施例の
液晶駆動電圧発生回路と同じである。
1〜T4の長さをT1:T2:T3:T4=1:2:
1:2〜1:8:1:8までにすることが可能である。
期間T1〜T4の長さに対する最少平均消費電流(コン
トラストデータC1〜C5はすべて“L”レベルである
ケース)、最大平均消費電流(コントラストデータC1
〜C5はすべて“H”レベルであるケース)および出力
波形のなまり(第2選択信号CP2のパルス幅に対する
もの)を表2に示している。
晶駆動電圧発生回路では第1の実施例の液晶駆動電圧発
生回路に比べて、より消費電流が小さくなっている。
て第1および第2の選択信号CP1,CP2のタイミン
グおよび液晶駆動電圧発生回路の抵抗が有する抵抗値を
変えてみた。しかしながら、液晶駆動電圧発生回路の抵
抗が有する抵抗値を変えることにより、出力波形のなま
りを小さくすることが可能である。この様な例を第5の
実施例として以下に示す。
路構成は、第1の実施例の液晶駆動電圧発生回路と同じ
である。したがって、図1を参照しつつ第5の実施例の
液晶駆動電圧発生回路について説明する。
いては、第1抵抗手段271〜275のそれぞれが有す
る各抵抗値を第1抵抗手段275〜271の順に、1.
6KΩ、3.2KΩ、6.4KΩ、12.8KΩ、2
5.6KΩ、に設定している。また、第2抵抗手段30
1〜305のそれぞれが有する各抵抗値を第2抵抗手段
305〜301の順に、0.1KΩ、0.2KΩ、0.
4KΩ、0.8KΩ、1.6KΩに設定している。さら
に、第3抵抗手段211〜215のそれぞれの抵抗値は
全て同一の10KΩに、第4抵抗手段251〜255の
それぞれの抵抗値は全て同一の0.625KΩに設定し
ている。
段275〜271および第2抵抗手段301〜305の
抵抗値の比を第2電源電位入力端子203から離れる度
にその抵抗値が2倍になるように設定しているが、これ
は厳密に2倍とする必要はなく、±15%程度の範囲内
であればよい。なお、その他の条件については第1の実
施例と同一である。
の実施例の液晶駆動電圧発生回路を第1の実施例の液晶
駆動電圧発生回路と同一の条件で動作させた場合、第1
および第2の選択信号CP1,CP2と第1〜第4の出
力端子202〜209の出力信号の波形図は第1の実施
例と同じく図5のようになる。
費電流を期間T1〜T4の長さをT1:T2:T3:T
4=1:1:1:1として第1の実施例と同様に計算す
ると、最少平均消費電流(コントラストデータC1〜C
5はすべて“L”レベルであるケース)は約0.452
mA、最大平均消費電流(コントラストデータC1〜C
5はすべて“H”レベルであるケース)は約0.852
mAとなる。なお、出力波形のなまりを第1の実施例と
同様に測定してみると、出力波形のアナログ的に変化す
る期間(なまり)は約62.0mSとなる。このなまり
は第2選択信号CP2のパルス幅の約7.44%であ
る。以上のように第5の実施例の液晶駆動電圧発生回路
では消費電流は第1の実施例よりも大きくなったが、出
力波形のなまりは第1の実施例よりも小さくなってい
る。
の液晶駆動電圧発生回路の期間T1〜T4の長さをT
1:T2:T3:T4=1:2:1:2〜1:8:1:
8までにすることが可能である。期間T1〜T4の長さ
に対する最少平均消費電流(コントラストデータC1〜
C5はすべて“L”レベルであるケース)、最大平均消
費電流(コントラストデータC1〜C5はすべて“H”
レベルであるケース)および出力波形のなまり(第2選
択信号CP2のパルス幅に対するもの)を表2に示して
いる。
ューティー、1/5バイアス、駆動電圧調整範囲2.4
6〜4.83V、1ステップ幅約70mVとして、32
段階のコントラスト調整が可能な液晶駆動電圧発生回路
について説明を行ってきた。そこで第6の実施例では1
/32デューティー、1/7バイアスの液晶パネルに用
いられる液晶駆動電圧発生回路を説明する。
1に示した第1の実施例の液晶駆動電圧発生回路のバイ
アス電位調整回路400に代えて、図9に示した他のバ
イアス電位調整回路900を用いる。第6の実施例の液
晶駆動電圧発生回路においてその他の回路は第1の実施
例の液晶駆動電圧発生回路と同じであるため説明を省略
し、図9を参照しつつ他のバイアス電位調整回路900
の説明のみを行う。
トラスト調整のためのコントラストデータの数をC1〜
C6の6ビットとした。したがって、他のバイアス電位
調整回路900は、複数個の直列に接続された第1抵抗
手段(例えば、分圧抵抗)271〜276からなる第1
抵抗分圧回路と、複数個の直列に接続された第2抵抗手
段(例えば、分圧抵抗)301〜306からなる第2抵
抗分圧回路とを有する。第1抵抗分圧回路はノード20
2と第2電源電位入力端子203との間に接続され、第
2抵抗分圧回路はノード202と第2電源電位入力端子
203との間に第1のスイッチ回路291を介して接続
される。第1のスイッチ回路291はその制御端子が第
1選択信号入力端子204に接続されている。第1のス
イッチ回路291は第1選択信号CP1により、第2抵
抗分圧回路の一端と第2電源電位入力端子203との間
の導通/非導通を制御している。第6の実施例において
は第1のスイッチ回路291はNMOSFETで構成さ
れている。
第6および第17スイッチ回路281〜286が並列に
接続されている。第6の実施例では第2〜第6および第
17スイッチ回路281〜286はそれぞれNMOSF
ETで構成されている。各第2抵抗手段301〜306
には第7〜第11および第18スイッチ回路311〜3
16が並列に接続されている。第1の実施例では第7〜
第11スイッチ回路311〜316についてもそれぞれ
NMOSFETで構成されている。第2及び第7スイッ
チ回路281 ,311の制御端子は共通に第1の制御
信号入力端子221に接続されている。第3及び第8ス
イッチ回路282 ,312の制御端子は共通に第2の
制御信号入力端子222に接続されている。第4及び第
9スイッチ回路283 ,313の制御端子は共通に第
3の制御信号入力端子223に接続されている。第5及
び第10スイッチ回路284 ,314の制御端子は共
通に第4の制御信号入力端子224に接続されている。
第6及び第12スイッチ回路285 ,315の制御端
子は共通に第5の制御信号入力端子225に接続されて
いる。第17及び第18スイッチ回路286 ,316
の制御端子は共通に第6の制御信号入力端子226に接
続されている。したがって、第2〜第6および第17ス
イッチ回路281〜286および第7〜第11および第
18スイッチ回路311〜316はそれぞれ第1〜第6
の制御信号C1〜C6に応答して第1抵抗手段271〜
276および第2抵抗手段301〜306のそれぞれを
短絡させる。
動電圧発生回路において、第1電源電位入力端子201
に印加される高電源電位Vaを10V、第2電源電位入
力端子203に印加される低電源電位Vbを0Vに設定
する。また、第3抵抗手段211,212,214,2
15の抵抗値は全て同一の6KΩに設定する。第3抵抗
手段213の抵抗値は18KΩに設定する。さらに、第
4抵抗手段251,252,254,255の抵抗値は
全て同一の0.85KΩとする。第4抵抗手段253の
抵抗値は2.55KΩとする。各第1抵抗手段271〜
276の抵抗値を276〜271の順に0.65KΩ、
1.3KΩ、2.6KΩ、5.2KΩ、10.4KΩ、
20.8KΩに設定する。すなわち、第1抵抗手段27
6〜271の抵抗値の比は第1抵抗手段276:第1抵
抗手段275:第1抵抗手段274:第1抵抗手段27
3:第1抵抗手段272:第1抵抗手段271=1:
2:4:8:16:32となる。同様に、第2抵抗手段
301〜306の抵抗値の比は第2抵抗手段306:第
2抵抗手段305:第2抵抗手段304:第2抵抗手段
303:第2抵抗手段302:第2抵抗手段301=
1:2:4:8:16:32となるようそれぞれの抵抗
値を0.095KΩ、0.19KΩ、0.38KΩ、
0.76KΩ、1.52KΩ、3.04KΩに設定す
る。
第2抵抗手段306〜301の抵抗値の比を第2電源電
位入力端子203から離れる度にその抵抗値が2倍にな
るように設定しているが、これは厳密に2倍とする必要
はなく、±10%程度の範囲内であればよい。
晶駆動電圧発生回路では、コントラストデータC1〜C
6によってバイアス電位V5を調整して、64段階のコ
ントラスト調整ができる。
段212との接続点における電位であるバイアス電位V
1と、以下同様に各第3抵抗手段212〜215の接続
点おける電位であるバイアス電位V2,V3,V4,V
5とにおいて、コントラストデータC1〜C6によって
調整可能なバイアス電位V5を基準にして、他のバイア
ス電位V1〜V4を表すと、それぞれ次のようになり、
バイアス電位V5によって他のバイアス電位V1〜V4
が決定される。
整範囲は、5.0〜10.0Vとなる。この電圧範囲
は、1/32デューティの液晶の駆動電圧として充分に
対応できる電圧レベルである。コントラストデータC1
〜C6により調整される電圧の1ステップ当りの幅は8
0mVであり、第6の実施例の液晶駆動電圧発生回路に
よれば液晶パネルのコントラストの微小調整も可能であ
る。
生回路の第1選択信号入力端子204から入力される選
択信号CP1および第2選択信号入力端子205から入
力される選択信号CP2と、出力端子206〜209か
ら出力される選択電圧VS1,VS2及び非選択電圧VNS
1,VNS2の電圧波形図である。
費電流およびその出力波形のなまりについて図10を参
照しつつ説明する。この説明では前述した第6の実施例
の液晶駆動電圧発生回路の条件に加え、第1の実施例の
液晶駆動電圧発生回路の第1〜第4の電子スイッチ回路
261a〜262bのオン抵抗値はすべて0.4KΩ、
第5〜第8の電子スイッチ回路263a〜264bのオ
ン抵抗値はすべて1KΩとする。第2選択信号CP2の
周波数は75Hzとする。
装置の電子スイッチ32a,32bのオン抵抗値は1
1.2KΩ、電子スイッチ43a,43bのオン抵抗値
は75KΩとする。走査電極11の1本当りの容量は2
70pF、信号電極12の1本当りの容量は140pF
とする。更に、液晶マトリックス駆動装置は走査電極1
1を32本、信号電極12を100本有しているとす
る。
〜T5が全て等しいような第1および第2の選択信号C
P1,CP2が図10のように第6の実施例の液晶駆動
電圧発生回路に入力されているとする。第1の実施例と
同様にして消費電流およびその出力波形のなまりについ
て求めると、期間T1における消費電流は0.958m
Aとなる。期間T2における消費電流は0.121mA
となる。期間T3においては、走査電極11の電位レベ
ルがV4からV1に変化する。この期間T3における消
費電流は0.492mAとなり、出力波形のなまりは第
2選択信号CP2のパルス幅の約6.89%である。期
間T4における消費電流は0.121mAとなる。
るためその説明は省略する。以後、期間T1〜T4が繰
り返されることになる。ここで、走査電極11の電位レ
ベルがV4からV1に変化するときの第6の実施例の液
晶駆動電圧発生回路の消費電流は期間T1〜T4の平均
消費電流を意味する。前述したように各期間T1〜T4
の長さは等しいため、平均消費電流は単純平均化した約
0.540mAとなる。
C1〜C6はすべて“L”レベルであるという第6の実
施例の液晶駆動電圧発生回路の消費電流が最少のケース
を説明した。これとは対称的に、コントラストデータC
1〜C6がすべて“H”レベルである第6の実施例の液
晶駆動電圧発生回路の消費電流が最大のケースを上述の
説明と同様に計算すると、平均消費電流が約1.048
mAとなる。
実施例の液晶駆動電圧発生回路においては消費電流を小
さくするために期間T1〜T4の長さを最大T1:T
2:T3:T4=1:9:1:9までにすることが可能
である。ここで、期間T1〜T4の長さをT1:T2:
T3:T4=1:9:1:9としたとき、最少平均消費
電流(コントラストデータC1〜C5はすべて“L”レ
ベルであるケース)は約0.205mA、最大平均消費
電流(コントラストデータC1〜C5はすべて“H”レ
ベルであるケース)は約0.402mAとなる。なお、
出力波形のなまりは第2選択信号CP2のパルス幅の約
6.89%である。
圧発生回路について説明する。第7の実施例の液晶駆動
電圧発生回路は図1に示した第1の実施例の液晶駆動電
圧発生回路のバイアス回路230に代えて図11に示し
た他のバイアス回路1100を、電子スイッチ回路26
0に代えて図12に示した他の電子スイッチ回路120
0を用いると共に、第1〜第11のスイッチ回路29
1,281〜285,301〜305をPMOSFET
で構成した。
液晶駆動電圧発生回路に用いた他のバイアス回路110
0の回路構成について説明する。なお、図3に示される
バイアス回路230と同一部分には同一符号を付してそ
の説明を省略する。
1〜215と、第3抵抗手段211〜215のそれぞれ
に並列に接続されたバイアス抵抗可変回路1231〜1
235とから構成される。バイアス抵抗可変回路123
1,1232は、それぞれNMOSFET241c ,
242cおよびこれらと直列に接続された第4抵抗手段
251,252およびインバータ241b,242bと
から構成される。インバータ241b,242bは、P
MOSFET241c ,241cのゲートと第1選択
信号入力端子204との間に接続される。バイアス抵抗
可変回路1233〜1235は、第4抵抗手段253〜
255、PMOSFET243d〜245d、NMOS
FET243e〜245eおよびインバータ243c〜
245cとから構成される。PMOSFET243d〜
245dとNMOSFET243e〜245eとはたが
いに並列に接続されてアナログスイッチを構成し、この
アナログスイッチと第4抵抗手段251〜255とが直
列に接続される。NMOSFET243e〜245eの
ゲートはインバータ243c〜245cを介してPMO
SFET243d〜245dのゲートと共通に第1選択
信号入力端子204に接続される。
液晶駆動電圧発生回路に用いた他の電子スイッチ回路1
200の回路構成について説明する。なお、図1に示さ
れる電子スイッチ回路260と同一部分には同一符号を
付してその説明を省略する。
入力端子205に接続されたインバータ237と、入力
が第1電源電位入力端子201に接続され、出力が第1
出力端子206に接続され、制御入力がインバータ23
7の出力に接続された第1電子スイッチ261aと、入
力がバイアス回路230の第5出力225に接続され、
出力が第1出力端子206に接続され、制御入力が第2
選択信号入力端子205に接続された第2電子スイッチ
261bと、入力がバイアス回路230の第1出力22
1に接続され、出力が第2出力端子207に接続され、
制御入力が第2選択信号入力端子205に接続された第
3電子スイッチ262aと、入力がバイアス回路230
の第4出力224に接続され、出力が第2出力端子20
7に接続され、制御入力がインバータ237の出力に接
続された第4電子スイッチ262bと、入力がバイアス
回路230の第2出力222に接続され、出力が第3出
力端子208に接続され、制御入力が第2選択信号入力
端子205に接続された第5電子スイッチ263aと、
入力がバイアス回路230の第3出力223に接続さ
れ、出力が第3出力端子208に接続され、制御入力が
インバータ237の出力に接続された第6電子スイッチ
263bと、入力が第1電源電位入力端子201に接続
され、出力が第4出力端子209に接続され、制御入力
が第2選択信号入力端子205に接続された第7電子ス
イッチ264aと、入力がバイアス回路230の第5出
力225に接続され、出力が第4出力端子209に接続
され、制御入力がインバータ237の出力に接続された
第8電子スイッチ263bとから構成されている。
晶駆動電圧発生回路には第1電源電位入力端子201に
低電源電位Vbを第2電源電位入力端子203に高電源
電位Vaを印加する。なお、第7の実施例の液晶駆動電
圧発生回路において上述した以外の回路については、第
1の実施例の液晶駆動電圧発生回路と同一である。
生回路の第1選択信号入力端子204から入力される選
択信号CP1および第2選択信号入力端子205から入
力される選択信号CP2と、出力端子206〜209か
ら出力される選択電圧VS1,VS2及び非選択電圧VNS
1,VNS2の電圧波形図である。
御信号入力端子221〜225に図示しないコントラス
トデータ発生回路から出力されたコントラストデータC
1〜C5が全て“L”レベルのとき、第2〜第6のスイ
ッチ回路281〜285および第7〜第11スイッチ回
路311〜315が全てオンする。そのため、第1抵抗
手段271〜275および第2抵抗手段301〜305
のそれぞれの両端が短絡される。即ち、第1の実施例と
は全く逆に、コントラストデータコードが“00”のと
き液晶駆動電圧(V5-Vb)が一番大きく約5.0V
となり、コントラストデータコードが“1F”のとき液
晶駆動電圧(V5-Vb)が一番小さく約2.46Vと
なる。
Vb,V1〜V5の関係は、Vb<V1<V2<V3<
V4<V5≦Vaとなっている。また、1/5デューテ
ィの場合、V1〜V4のレベルは次のように表される。
の実施例の液晶駆動電圧発生回路をその他の条件は第1
の実施例の液晶駆動電圧発生回路と同一の条件で動作さ
せた場合、第1および第2の選択信号CP1,CP2と
第1〜第4の出力端子202〜209の出力信号の波形
図を図13として示す。
少平均消費電流、最大平均消費電流、出力波形のなまり
は第1の実施例とほぼ同様の利点があるという結果が得
られる。
動電圧発生回路を説明する。第8の実施例の液晶駆動電
圧発生回路では図1に示した第1の実施例の液晶駆動電
圧発生回路の第1〜第11のスイッチ回路291,28
1〜285,301〜305をNMOSFETとPMO
SFETとからなり、NMOSFETと同じ動作をする
アナログスイッチでで構成した。
の最少平均消費電流、最大平均消費電流、出力波形のな
まりは第1の実施例とほぼ同様の利点があるという結果
が得られる。
圧発生回路を説明する。この発明の第9の実施例の液晶
駆動電圧発生回路では図1に示した第1の実施例の液晶
駆動電圧発生回路のバイアス電位調整回路400を図1
4に示す他のバイアス電位調整回路1400で構成し
た。
回路で用いるバイアス電位調整回路1400を示す図で
ある。バイアス電位調整回路1400は、複数個の直列
に接続された第1抵抗手段(例えば、分圧抵抗)271
〜275からなる第1抵抗分圧回路と、複数個の直列に
接続された第2抵抗手段(例えば、分圧抵抗)301〜
305からなる第2抵抗分圧回路とを有する。第1抵抗
分圧回路はノード202と第2電源電位入力端子203
との間に接続され、第2抵抗分圧回路はノード202と
第2電源電位入力端子203との間に第19のスイッチ
回路292を介して接続される。第19のスイッチ回路
292はその制御端子が第1選択信号入力端子204に
接続され、一方の電極がノード202に、他方の電極が
第2抵抗分圧回路に接属されている。第19のスイッチ
回路292は第1選択信号CP1により、第2抵抗分圧
回路の一端と第2電源電位入力端子203との間の導通
/非導通を制御している。第9の実施例においては第1
9のスイッチ回路292はNMOSFETで構成されて
いる。
第6スイッチ回路281〜285が並列に接続されてい
る。第1の実施例では第2〜第6スイッチ回路281〜
285はそれぞれNMOSFETで構成されている。各
第2抵抗手段301〜305には第7〜第11スイッチ
回路311〜315が並列に接続されている。第1の実
施例では第7〜第11スイッチ回路311〜315につ
いてもそれぞれNMOSFETで構成されている。第2
及び第7スイッチ回路281 ,311の制御端子は共
通に第1の制御信号入力端子221に接続されている。
第3及び第8スイッチ回路282 ,312の制御端子
は共通に第2の制御信号入力端子222に接続されてい
る。第4及び第9スイッチ回路283 ,313の制御
端子は共通に第3の制御信号入力端子223に接続され
ている。第5及び第10スイッチ回路284 ,314
の制御端子は共通に第4の制御信号入力端子224に接
続されている。第6及び第12スイッチ回路285 ,
315の制御端子は共通に第5の制御信号入力端子22
5に接続されている。したがって、第2〜第6スイッチ
回路281〜285および第7〜第11スイッチ回路3
11〜315はそれぞれ第1〜第5の制御信号C1〜C
5に応答して第1抵抗手段271〜275および第2抵
抗手段301〜305のそれぞれを短絡させる。
の最少平均消費電流、最大平均消費電流、出力波形のな
まりは第1の実施例とほぼ同様の利点があるという結果
が得られる。
電圧発生回路を説明する。この発明の第10の実施例の
液晶駆動電圧発生回路では第7の実施例の液晶駆動電圧
発生回路のバイアス電位調整回路400を図14に示す
他のバイアス電位調整回路1400で構成した。
路の最少平均消費電流、最大平均消費電流、出力波形の
なまりは第7の実施例とほぼ同様の利点があるという結
果が得られる。
電圧発生回路を説明する。この発明の第11の実施例の
液晶駆動電圧発生回路では第9の実施例の液晶駆動電圧
発生回路のバイアス電位調整回路1400の第2〜第1
1および第19のスイッチ回路281〜285,301
〜305,292をNMOSFETとPMOSFETと
からなり、NMOSFETと同じ動作をするアナログス
イッチでで構成した。
路の最少平均消費電流、最大平均消費電流、出力波形の
なまりは第9の実施例とほぼ同様の利点があるという結
果が得られる。
電圧発生回路を説明する。この発明の第12の実施例の
液晶駆動電圧発生回路では図1に示した第1の実施例の
液晶駆動電圧発生回路のバイアス電位調整回路400を
図15に示す他のバイアス電位調整回路1500で構成
した。
生回路で用いるバイアス電位調整回路1500を示す図
である。バイアス電位調整回路1500は、複数個の直
列に接続された第1抵抗手段(例えば、分圧抵抗)27
1〜275からなる第1抵抗分圧回路と、この第1抵抗
手段271〜275それぞれと並列に接続された第6〜
第10の調整抵抗可変回路321〜325とから構成さ
れる。第1抵抗分圧回路はノード202と第2電源電位
入力端子203との間に接続される。第6〜第10の調
整抵抗可変回路321〜325はそれぞれ第5抵抗手段
331〜335とこれらにそれぞれ直列に接続され、制
御端子が第1の制御信号入力端子204に接続される第
20〜第24スイッチ回路341〜345とを有する。
第12の実施例では第20〜第24スイッチ回路341
〜345はNMOSFETで構成されている。
第6スイッチ回路281〜285が並列に接続されてい
る。第12の実施例では第2〜第6スイッチ回路281
〜285はそれぞれNMOSFETで構成されている。
第2スイッチ回路281の制御端子は第1の制御信号入
力端子221に接続されている。第3スイッチ回路28
2の制御端子は第2の制御信号入力端子222に接続さ
れている。第4スイッチ回路283の制御端子は第3の
制御信号入力端子223に接続されている。第5スイッ
チ回路284の制御端子は第4の制御信号入力端子22
4に接続されている。第6スイッチ回路285の制御端
子は第5の制御信号入力端子225に接続されている。
したがって、第2〜第6スイッチ回路281〜285は
それぞれ第1〜第5の制御信号C1〜C5に応答して第
1抵抗手段271〜275それぞれを短絡させる。
路の最少平均消費電流、最大平均消費電流、出力波形の
なまりは第1の実施例とほぼ同様の利点があるという結
果が得られる。
電圧発生回路を説明する。この発明の第13の実施例の
液晶駆動電圧発生回路では第7の実施例の液晶駆動電圧
発生回路のバイアス電位調整回路400を図15に示す
他のバイアス電位調整回路1500で構成した。
路の最少平均消費電流、最大平均消費電流、出力波形の
なまりは第7の実施例とほぼ同様の利点があるという結
果が得られる。
のでなく、種々の変形が可能である。例えば、バイアス
電位調整回路として、図15に示したバイアス電位調整
回路1500の第5抵抗手段331〜335と第20〜
第24スイッチ回路341〜345とを逆に接続した例
である図16に示したバイアス電位調整回路1600を
用いることもできる。また、バイアス回路230の第1
〜第5のバイアス抵抗可変回路231〜235の第4抵
抗手段251〜255と第12〜第16スイッチ回路2
41〜245とを逆に接続した例である図17に示した
バイアス回路1700を用いることもできる。
CP2を同時に変化するようにして図18に示すような
出力波形を得ることも可能である。
よれば、バイアス電位調整回路およびバイアス回路に選
択信号によって制御される電圧調整手段を設けたため、
従来の液晶駆動電圧発生回路に比べ、消費電力が小さく
しかも波形のなまりも少ない液晶駆動電圧発生回路が得
られる。
回路の回路図。
図。
図。
ス電位V5を示す図。
2に対する出力波形図。
2に対する出力波形図。
2に対する出力波形図。
の回路図。
P2に対する出力波形図。
図。
回路図。
P2に対する出力波形図。
路の回路図。
回路の回路図。
回路図。
ときの出力波形図。
チ回路 201,203 第1,第2
電源電位入力端子 206〜209 第1〜第4
出力端子 221〜226 制御信号入
力端子 230 バイアス回
路 211〜215 分圧抵抗 260 電子スイッ
チ回路 261a,261b〜264a,264b 電子スイッ
チ 400 バイアス電
位調整回路 291,271〜275 第1〜第6
のスイッチ回路 271〜276 第1の抵抗
手段 301〜305 第2の抵抗
手段 311〜315 第7〜第1
1のスイッチ回路 241〜245 第12〜第
16のスイッチ回路 211〜215 第3の抵抗
手段 251〜255 第4の抵抗
手段 C1〜C6 コントラ
ストデータ CP1,CP2 第1,第2
選択信号
Claims (5)
- 【請求項1】 複数の液晶駆動用バイアス電位を出力す
るバイアス回路と、前記バイアス電位を調整するバイア
ス電位調整回路とを備え、前記バイアス回路から出力さ
れる複数のバイアス電位に基づいて液晶駆動電圧を発生
する液晶駆動電圧発生回路において、 前記バイアス回路は第1電源電位端子に接続され、か
つ、複数の第1抵抗手段が直列接続された第1抵抗手段
群と前記第1抵抗手段の抵抗値を第1の制御信号に応答
して変化させるバイアス抵抗可変回路とを有し、 前記バイアス電位調整回路は前記バイアス回路と第2電
源電位端子との間に接続され、かつ第1端子および第2
端子をそれぞれ有する複数の直列接続された第2抵抗手
段からなる第2抵抗手段群と、この第2抵抗手段とそれ
ぞれ並列に接続され、第3端子に入力される信号に応答
して第1端子および第2端子間の導通/非導通を制御す
る複数の第1スイッチ回路と、第1の制御信号に応答し
て導通/非導通を制御する第2スイッチ回路を介して前
記第2抵抗手段群と並列に接続され、第1端子および第
2端子をそれぞれ有する複数の直列接続された第3抵抗
手段からなる第3抵抗手段群と、この第3抵抗手段とそ
れぞれ並列に接続され、第3端子に入力される信号に応
答して第1端子および第2端子間の導通/非導通を制御
する複数の第3スイッチ回路と、その各第1および第3
スイッチ回路の第3端子に接続され第2の制御信号をそ
れぞれ入力する複数の制御信号入力端子とを有すること
を特徴とする液晶駆動電圧発生回路。 - 【請求項2】 前記バイアス抵抗可変回路は前記第1抵
抗手段のそれぞれと並列に接続される複数の抵抗可変回
路を有することを特徴とする請求項1記載の液晶駆動電
圧発生回路。 - 【請求項3】 前記複数の抵抗可変回路のそれぞれは、
抵抗手段と、この抵抗手段に直列に接続され、前記第1
の制御信号に応答して導通/非導通を制御するスイッチ
回路とを有することを特徴とする請求項2記載の液晶駆
動電圧発生回路。 - 【請求項4】 前記バイアス回路から複数のバイアス電
位を受け取り、第3の制御信号に基づいて前記複数のバ
イアス電位を選択して出力する出力回路をさらに有する
ことを特徴とする請求項1記載の液晶駆動電圧発生回
路。 - 【請求項5】 前記第1の制御信号は第1の状態である
期間と第2の状態である期間とを有し、前記第1の制御
信号が第1の状態のときは前記第2のスイッチ回路およ
び第3のスイッチ回路を導通状態にし、前記第1の制御
信号が第2の状態のときは前記第2のスイッチ回路およ
び第3のスイッチ回路を非導通状態にし、かつ前記第1
の制御信号が第1の状態である期間が前記第1の制御信
号が第2の状態である期間より短いことを特徴とする請
求項3記載の液晶駆動電圧発生回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21985893A JP3159843B2 (ja) | 1993-09-03 | 1993-09-03 | 液晶駆動電圧発生回路 |
KR1019940020308A KR100264364B1 (ko) | 1993-09-03 | 1994-08-17 | 액정 구동전압 발생회로 |
US08/297,120 US5498932A (en) | 1993-09-03 | 1994-08-29 | Drive voltage generating circuit having a contrast control function |
DE69415446T DE69415446T2 (de) | 1993-09-03 | 1994-09-01 | Einrichtung zur Steuerspannungserzeugung mit Kontrastregelung |
EP94113651A EP0642112B1 (en) | 1993-09-03 | 1994-09-01 | Drive voltage generating circuit having a contrast control function |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21985893A JP3159843B2 (ja) | 1993-09-03 | 1993-09-03 | 液晶駆動電圧発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0772829A JPH0772829A (ja) | 1995-03-17 |
JP3159843B2 true JP3159843B2 (ja) | 2001-04-23 |
Family
ID=16742165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21985893A Expired - Fee Related JP3159843B2 (ja) | 1993-09-03 | 1993-09-03 | 液晶駆動電圧発生回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5498932A (ja) |
EP (1) | EP0642112B1 (ja) |
JP (1) | JP3159843B2 (ja) |
KR (1) | KR100264364B1 (ja) |
DE (1) | DE69415446T2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5689278A (en) * | 1995-04-03 | 1997-11-18 | Motorola | Display control method |
US5867057A (en) * | 1996-02-02 | 1999-02-02 | United Microelectronics Corp. | Apparatus and method for generating bias voltages for liquid crystal display |
KR100446525B1 (ko) * | 1996-06-25 | 2004-11-03 | 삼성전자주식회사 | 밧데리 용량 표시 장치 및 방법 |
JP2000066644A (ja) * | 1998-08-25 | 2000-03-03 | Sony Corp | プラズマアドレス型液晶表示装置の駆動装置 |
TW521240B (en) * | 1998-12-10 | 2003-02-21 | Sanyo Electric Co | Liquid crystal driving integrated circuit |
JP3573984B2 (ja) * | 1998-12-15 | 2004-10-06 | 三洋電機株式会社 | 液晶駆動集積回路 |
JP3584830B2 (ja) | 1999-03-30 | 2004-11-04 | セイコーエプソン株式会社 | 半導体装置並びにそれを用いた液晶装置及び電子機器 |
JP3799869B2 (ja) | 1999-03-30 | 2006-07-19 | セイコーエプソン株式会社 | 電源回路を搭載した半導体装置並びにそれを用いた液晶装置及び電子機器 |
KR100489874B1 (ko) * | 2001-05-23 | 2005-05-17 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
JP2005037746A (ja) | 2003-07-16 | 2005-02-10 | Mitsubishi Electric Corp | 画像表示装置 |
JP4623712B2 (ja) * | 2004-07-02 | 2011-02-02 | ルネサスエレクトロニクス株式会社 | 階調電圧選択回路、ドライバ回路、液晶駆動回路、液晶表示装置 |
JP5143599B2 (ja) * | 2008-03-13 | 2013-02-13 | オンセミコンダクター・トレーディング・リミテッド | 液晶駆動装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4646079A (en) * | 1984-09-12 | 1987-02-24 | Cornell Research Foundation, Inc. | Self-scanning electroluminescent display |
JPS6429925U (ja) * | 1987-08-13 | 1989-02-22 | ||
DE4009404A1 (de) * | 1990-03-23 | 1991-09-26 | Telefonbau & Normalzeit Gmbh | Schaltungsanordnung zur spannungsversorgung der zeilen- und spaltentreiber einer fluessigkristallanzeigevorrichtung |
JP2695981B2 (ja) * | 1990-10-05 | 1998-01-14 | 株式会社東芝 | 液晶表示器駆動電源回路 |
US5336978A (en) * | 1991-11-18 | 1994-08-09 | Alessio David S | Drive circuit for electroluminescent lamps |
JPH05257120A (ja) * | 1992-03-13 | 1993-10-08 | Oki Electric Ind Co Ltd | 液晶駆動電圧発生回路 |
-
1993
- 1993-09-03 JP JP21985893A patent/JP3159843B2/ja not_active Expired - Fee Related
-
1994
- 1994-08-17 KR KR1019940020308A patent/KR100264364B1/ko not_active IP Right Cessation
- 1994-08-29 US US08/297,120 patent/US5498932A/en not_active Expired - Lifetime
- 1994-09-01 EP EP94113651A patent/EP0642112B1/en not_active Expired - Lifetime
- 1994-09-01 DE DE69415446T patent/DE69415446T2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE69415446D1 (de) | 1999-02-04 |
EP0642112A1 (en) | 1995-03-08 |
JPH0772829A (ja) | 1995-03-17 |
US5498932A (en) | 1996-03-12 |
KR100264364B1 (ko) | 2000-08-16 |
EP0642112B1 (en) | 1998-12-23 |
KR950009312A (ko) | 1995-04-21 |
DE69415446T2 (de) | 1999-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100348644B1 (ko) | 중간 탭을 구비하는 전압 증배기 | |
JP3594125B2 (ja) | Da変換器およびそれを用いた液晶駆動装置 | |
JP3159843B2 (ja) | 液晶駆動電圧発生回路 | |
KR100293962B1 (ko) | 액정표시패널을구동하는액정구동회로 | |
KR100553279B1 (ko) | 감마 보정 회로 및 감마 보정 회로를 구비한 패널 구동 장치 | |
KR101270457B1 (ko) | 디지털-아날로그 변환기 | |
US20020018059A1 (en) | Voltage generating circuit, and common electrode drive circuit, signal line drive circuit and gray-scale voltage generating circuit for display devices | |
JP3234043B2 (ja) | 液晶駆動用電源回路 | |
US20060023001A1 (en) | Source driver of liquid crystal display | |
KR100296204B1 (ko) | 액정 구동 회로 | |
JPH10319368A (ja) | 表示パネルの駆動装置 | |
US20100182348A1 (en) | Signal voltage generation circuit, display panel driving device, and display apparatus | |
US7385581B2 (en) | Driving voltage control device, display device and driving voltage control method | |
US6424281B1 (en) | DAC with adjusting digital codes corresponded to reference voltages | |
US7295142B2 (en) | Digital-to-analog converter with short integration time constant | |
JP4348318B2 (ja) | 階調表示基準電圧発生回路および液晶駆動装置 | |
US20090219307A1 (en) | Lcd driver circuit | |
KR100209251B1 (ko) | 전압/펄스폭 변환회로 | |
US7088356B2 (en) | Power source circuit | |
JP4856245B2 (ja) | デジタル/アナログ変換器 | |
KR101056319B1 (ko) | 액정 구동 회로 | |
JPH05257120A (ja) | 液晶駆動電圧発生回路 | |
EP1063558B1 (en) | Liquid-crystal display, electronic device, and power supply circuit for driving liquid-crystal display | |
CN117917721A (zh) | 伽马抽头电路和包括伽马抽头电路的显示装置 | |
JP2003009513A (ja) | 昇圧回路およびその電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090216 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090216 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |