JP3158598B2 - Semiconductor device and method of manufacturing the same - Google Patents
Semiconductor device and method of manufacturing the sameInfo
- Publication number
- JP3158598B2 JP3158598B2 JP2083392A JP2083392A JP3158598B2 JP 3158598 B2 JP3158598 B2 JP 3158598B2 JP 2083392 A JP2083392 A JP 2083392A JP 2083392 A JP2083392 A JP 2083392A JP 3158598 B2 JP3158598 B2 JP 3158598B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium nitride
- alloy
- nitride film
- titanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体装置およびその製
造方法に関し、特に半導体集積回路の電極配線であるア
ルミニウム系配線とその形成方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly to an aluminum-based wiring which is an electrode wiring of a semiconductor integrated circuit and a method of forming the same.
【０００２】[0002]
【従来の技術】従来、半導体集積回路、特にＳｉ−ＬＳ
Ｉ（大規模集積回路）の電極配線には、Ａｌ膜配線が用
いられてきた。この理由は、ＡｌがＳｉ基板となじみが
良いこと、加工がしやすいこと、下地との密着性が良い
こと等が挙げられる。2. Description of the Related Art Conventionally, semiconductor integrated circuits, in particular, Si-LS
Al film wiring has been used for the electrode wiring of I (large-scale integrated circuit). This is because Al is well compatible with the Si substrate, is easy to process, and has good adhesion to the base.
【０００３】[0003]
【発明が解決しようとする課題】半導体集積回路の集積
度の向上に伴い、電極配線に流れる電流密度が増加する
と、Ａｌ膜配線の各種の信頼性上の問題が表面化してき
た。すなわち、浅い接合とのコンタクトの信頼性、ヒロ
ックの発生による配線間の短絡、エレクトロマイグレー
ションやストレスマイグレーションによる断線などであ
る。When the current density flowing through the electrode wiring increases with the improvement in the degree of integration of the semiconductor integrated circuit, various reliability problems of the Al film wiring have surfaced. That is, reliability of contact with a shallow junction, short-circuiting between wirings due to generation of hillocks, disconnection due to electromigration or stress migration, and the like.
【０００４】コンタクトの信頼性の確保には、Ａｌ−Ｓ
ｉ合金膜配線を使用する手法、およびＳｉの拡散を防止
するＴｉＮなどのバリア膜を不純物拡散層とＡｌ膜配線
との間に挿入する手法が有効である。しかし、ＴｉＮ膜
をＡｌ膜で被覆すると、Ａｌ粒径が小さくなってエレク
トロマイグレーション耐性が悪くなる。ヒロックの発生
は、１９８７年，６月１６日に発行された米国特許ＵＳ
Ｐ．Ｎｏ．４，６７３，６２３に開示されているよう
に、Ａｌ−Ｓｉ合金膜とＴｉ膜とを交互に堆積した多層
膜を用いることによって軽減される。しかし、Ｔｉ膜の
厚さを薄くするとヒロックが発生し、厚くすると抵抗値
が増大する。従って、４，６７３，６２３特許の手法は
製造上の再現性に問題があり、しかも、エレクトロマイ
グレーション耐性について何ら配慮していない。[0004] To secure the reliability of the contact, Al-S
A method using an i-alloy film wiring and a method of inserting a barrier film such as TiN for preventing the diffusion of Si between the impurity diffusion layer and the Al film wiring are effective. However, when the TiN film is covered with the Al film, the Al particle size becomes small, and the electromigration resistance deteriorates. The occurrence of hillocks was caused by the US patent issued on June 16, 1987, US Pat.
P. No. As disclosed in U.S. Pat. No. 4,673,623, it is reduced by using a multilayer film in which an Al-Si alloy film and a Ti film are alternately deposited. However, when the thickness of the Ti film is reduced, hillocks are generated, and when the thickness is increased, the resistance value increases. Therefore, the method of the 4,673,623 patent has a problem in reproducibility in manufacturing and does not consider electromigration resistance at all.
【０００５】エレクトロマイグレーション耐性は、１９
７７年，４月１２日に発行された米国特許 ＵＳＰ．Ｎ
ｏ．４，０１７，８９０に開示されているように、Ｔｉ
膜をＡｌ−Ｃｕ膜で挟んだ３層膜を用いることによって
改善される。しかし、抵抗の増加が避けられない。The electromigration resistance is 19
U.S. Patent No. USP. N
o. As disclosed in US Pat. No. 4,017,890, Ti
It is improved by using a three-layer film in which the film is sandwiched between Al-Cu films. However, an increase in resistance is inevitable.
【０００６】ストレスマイグレーションは配線に加わる
熱応力などにより配線が変形を起こすことによって生じ
ると考えられている。Ａｌ−Ｓｉ−Ｃｕ合金膜は比較的
ストレスマイグレーション耐性が強いとされている。It is considered that the stress migration is caused by the deformation of the wiring due to the thermal stress applied to the wiring. It is said that the Al—Si—Cu alloy film has relatively strong stress migration resistance.
【０００７】このように、個々の問題に対してはそれぞ
れ有効なアプローチがなされている。しかし、いくつか
の問題に対して同時に有効な手段は知られていない。As described above, effective approaches have been taken for individual problems. However, no effective means is known for some problems at the same time.
【０００８】従って、本発明の第１の目的はヒロックが
発生し難くエレクトロマイグレーション耐性およびスト
レスマイグレーション耐性が良好な電極配線を有する半
導体装置およびその製造方法を提供することにある。SUMMARY OF THE INVENTION Accordingly, a first object of the present invention is to provide a semiconductor device having an electrode wiring which hardly generates hillocks and has good electromigration resistance and stress migration resistance, and a method of manufacturing the same.
【０００９】[0009]
【課題を解決するための手段】本発明の半導体装置は、
Ａｌ−Ｓｉ−Ｃｕ合金膜と窒化チタン膜とを交互に２層
宛積層した構造を含む多層膜からなる電極配線を有して
いる。ここで、当該窒化チタン膜は化学量論的にチタン
を過剰に含むものである。または、Ａｌ−Ｓｉ−Ｃｕ合
金膜の粒界およびＡｌ−Ｓｉ−Ｃｕ合金膜と窒化チタン
膜との界面にはＴｉ−Ａｌ金属間化合物が形成されてい
る。According to the present invention, there is provided a semiconductor device comprising:
Two layers of Al-Si-Cu alloy film and titanium nitride film alternately
It has an electrode wiring made of a multilayer film including a laminated structure . Here, the titanium nitride film is stoichiometrically titanium
In excess. Or, Ti-Al intermetallic compound at the interface between the grain boundaries and Al-Si-Cu alloy film and a titanium nitride film of Al-Si-Cu alloy film is formed.
【００１０】また、本発明の半導体装置の製造方法は、
シリコンウェーハの所定の絶縁膜にＡｌ−Ｓｉ−Ｃｕ合
金膜を堆積し前記Ａｌ−Ｓｉ−Ｃｕ合金膜が熱塑性変形
を起こさない温度で化学量論的にチタンを過剰に含む窒
化チタン膜を堆積して２層膜を形成する工程と、前記２
層膜形成工程を少なくとも１回繰り返して多層膜を形成
する工程と、前記多層膜を所定形状にパターニングした
のち熱処理を行ないＴｉ−Ａｌ金属間化合物を形成する
工程とを有している。Further, the method of manufacturing a semiconductor device according to the present invention comprises:
Depositing an Al-Si-Cu alloy film on a predetermined insulating film of a silicon wafer, and depositing a titanium nitride film containing stoichiometrically excessive titanium at a temperature at which the Al-Si-Cu alloy film does not undergo thermoplastic deformation. Forming a two-layer film by
The method includes a step of forming a multilayer film by repeating the layer film forming step at least once, and a step of forming a Ti-Al intermetallic compound by performing a heat treatment after patterning the multilayer film into a predetermined shape.
【００１１】更に、前記所定の絶縁膜にチタン膜および
窒化チタン膜を形成してからＡｌ−Ｓｉ−Ｃｕ合金膜と
窒化チタン膜の多層膜を形成してもよい。Further, after forming a titanium film and a titanium nitride film on the predetermined insulating film, a multilayer film of an Al—Si—Cu alloy film and a titanium nitride film may be formed.
【００１２】[0012]
【実施例】図１（ａ）〜（ｃ）、図２を参照して本発明
の一実施例についてその製造工程に沿って説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to FIGS. 1 (a) to 1 (c) and FIG.
【００１３】まず、図１（ａ）に示すように、比抵抗１
０Ω−ｃｍのｐ型シリコン基板１０１の表面に厚さ約１
μｍの酸化シリコン膜１０２を形成する。実際の半導体
装置では、フィールド酸化膜やトランジスタを形成した
後に層間絶縁膜を堆積し、コンタクト穴を開孔したウェ
ーハを準備するのであるが、ここでは、説明の便宜上、
図１（ａ）でこのようなウェーハを代表させることにす
る。 次に、図１（ｂ）に示すように、厚さ３０ｎｍの
チタン膜１０３をＤＣマグネトロン・スパッタリング装
置を利用して堆積する。ターゲットはチタン板、ターゲ
ットに加わる電力は０．４ｋＷ，雰囲気は圧力８×１０
-3Ｔｏｒｒのアルゴン・ガス、基板加熱は行なわない。
続いて、厚さ１００ｎｍの窒化チタン膜１０４を堆積す
る。ターゲットはチタン板、ターゲットに加わる電力は
０．４ｋＷ，雰囲気は圧力３×１０-3Ｔｏｒｒのアルゴ
ン・ガスと窒素ガスを１：１の割合で含む混合ガス、基
板加熱温度は３５０℃である。続いて、厚さ２００ｎｍ
のＡｌ−１ｗｔ％Ｓｉ−０．５ｗｔ％Ｃｕ合金膜１０５
を堆積する。ターゲットは、Ａｌ−１ｗｔ％Ｓｉ−０．
５ｗｔ％Ｃｕ板、ターゲットに加わる電力は７ｋＷ，雰
囲気は圧力６×１０-3Ｔｏｒｒのアルゴン・ガス、基板
加熱温度は３００℃から４００℃、好ましくは３５０℃
である。次に、基板温度を３００℃以下の温度、好まし
くは１００℃前後に低下させたのち、厚さ３０ｎｍの窒
化チタン膜１０６を反応性スパッタリング法により形成
する。基板温度以外の条件は窒化チタン膜１０４の形成
と同じである。Ａｌ−１ｗｔ％Ｓｉ−０．５ｗｔ％Ｃｕ
合金膜１０５は、２００℃から３００℃の範囲のある温
度以上で熱塑性変形を起こし、ヒロックが発生する恐れ
がある。従って窒化チタン膜の形成は高々２００℃の基
板温度で行なう。次に、厚さ２００ｎｍのＡｌ−１ｗｔ
％Ｓｉ−０．５ｗｔ％Ｃｕ合金膜１０７をスパッタリン
グ法により形成する。条件はＡｌ−１ｗｔ％Ｓｉ−０．
５ｗｔ％Ｃｕ合金膜１０５の形成と同じである。次に、
厚さ３０ｎｍの窒化チタン膜１０８を反応性スパッタリ
ング法により形成する。条件は窒化チタン膜１０６の形
成と同じである。First, as shown in FIG.
A thickness of about 1 is formed on the surface of a p-type silicon substrate 101 of 0 Ω-cm.
A silicon oxide film 102 of μm is formed. In an actual semiconductor device, an interlayer insulating film is deposited after forming a field oxide film and a transistor, and a wafer having a contact hole is prepared, but here, for convenience of explanation,
FIG. 1A shows such a wafer. Next, as shown in FIG. 1B, a titanium film 103 having a thickness of 30 nm is deposited using a DC magnetron sputtering apparatus. The target is a titanium plate, the power applied to the target is 0.4 kW, the atmosphere is a pressure of 8 × 10
Argon gas of -3 Torr, substrate heating not performed.
Subsequently, a titanium nitride film 104 having a thickness of 100 nm is deposited. The target was a titanium plate, the power applied to the target was 0.4 kW, the atmosphere was a mixed gas containing argon gas and nitrogen gas at a pressure of 3 × 10 −3 Torr at a ratio of 1: 1, and the substrate heating temperature was 350 ° C. Subsequently, a thickness of 200 nm
Al-1wt% Si-0.5wt% Cu alloy film 105
Is deposited. The target was Al-1 wt% Si-0.
5 wt% Cu plate, power applied to the target is 7 kW, atmosphere is argon gas at a pressure of 6 × 10 −3 Torr, and substrate heating temperature is 300 ° C. to 400 ° C., preferably 350 ° C.
It is. Next, after lowering the substrate temperature to 300 ° C. or lower, preferably about 100 ° C., a 30 nm-thick titanium nitride film 106 is formed by a reactive sputtering method. Conditions other than the substrate temperature are the same as those for forming the titanium nitride film 104. Al-1wt% Si-0.5wt% Cu
The alloy film 105 may undergo thermoplastic deformation at a certain temperature in the range of 200 ° C. to 300 ° C. or more, and hillocks may be generated. Therefore, the formation of the titanium nitride film is performed at a substrate temperature of at most 200 ° C. Next, a 200 nm thick Al-1 wt
% Si-0.5 wt% Cu alloy film 107 is formed by a sputtering method. The conditions are Al-1 wt% Si-0.
This is the same as the formation of the 5 wt% Cu alloy film 105. next,
A titanium nitride film 108 having a thickness of 30 nm is formed by a reactive sputtering method. The conditions are the same as those for forming the titanium nitride film 106.
【００１４】チタン膜１０３の形成ないし窒化チタン膜
１０８の形成までの工程は同一のＤＣマグネトロン・ス
パッタリング装置内で真空を維持したまま行なう。The steps from the formation of the titanium film 103 to the formation of the titanium nitride film 108 are performed in the same DC magnetron sputtering apparatus while maintaining a vacuum.
【００１５】次に、図１（ｃ）に示すように、フォトリ
ソグラフィー技術または電子ビームリソグラフィー技術
により選択的に被着したフォトレジスト膜をマスクとし
て、塩素ガスを用いた反応性イオンエッチングにより、
前述した積層膜をパターニングして電極配線１０９を形
成する。窒化チタン膜１０４，１０６および１０８およ
びＡｌ−Ｓｉ−Ｃｕ合金膜１０５および１０７は、いず
れも塩素ガスを用いた反応性イオンエッチング可能であ
る。Next, as shown in FIG. 1C, using a photoresist film selectively deposited by photolithography or electron beam lithography as a mask, reactive ion etching using chlorine gas is performed.
The electrode wiring 109 is formed by patterning the above-described laminated film. Each of the titanium nitride films 104, 106 and 108 and the Al—Si—Cu alloy films 105 and 107 can be subjected to reactive ion etching using chlorine gas.
【００１６】窒化チタン膜１０８は、フォトリソグラフ
ィー工程において反射防止膜として作用する。例えば波
長３６５ｎｍのｉ線に対して反射率は約２０％である
（Ａｌ−Ｓｉ−Ｃｕ合金膜の反射率は９０％以上あ
る）。The titanium nitride film 108 functions as an anti-reflection film in a photolithography process. For example, the reflectance is about 20% for an i-line having a wavelength of 365 nm (the reflectance of the Al-Si-Cu alloy film is 90% or more).
【００１７】次に、４５０℃，３０分の熱処理を行ない
電極配線とシリコン基板とのコンタクトを良好にする。Next, heat treatment is performed at 450 ° C. for 30 minutes to improve the contact between the electrode wiring and the silicon substrate.
【００１８】次に、プラズマＣＶＤ法により、図２に示
すように、厚さ１μｍの窒化シリコン膜１１０をカバー
膜として形成する。Next, as shown in FIG. 2, a silicon nitride film 110 having a thickness of 1 μm is formed as a cover film by a plasma CVD method.
【００１９】本実施例では窒化チタン膜１０４，１０６
および１０８の形成を反応性スパッタリング法によって
いる。そうすると化学量論的にＴｉを過剰に含んだ窒化
チタン膜が形成される（Ｘ−線回折分析（ＸＲＤ）によ
り、Ｔｉ，Ｔｉ2 Ｎ，ＴｉＮなどの存在が確認でき
る）。通常のバリア膜として窒化チタン膜を利用すると
きは、一度空気中に取り出した後、窒素雰囲気中で熱処
理を行なう。前述したように、本実施例では多層膜の形
成を全工程を同じ真空を維持したまま行なうのである。
従って、コンタクトを良好にするためのシンタリングに
おいて、窒化チタン膜１０４，１０６，１０８中の過剰
なＴｉとＡｌ−Ｓｉ−Ｃｕ合金膜との反応が起き、Ｔｉ
−Ｓｉ化合物およびＴｉ−Ａｌ化合物が形成される。こ
の場合、Ｔｉ−Ｓｉ化合物の方ができ易いのでＴｉ−Ａ
ｌ化合物の形成が抑制される。また、Ｔｉ−Ｓｉ化合物
の方が抵抗が低い。ＸＲＤおよび透過型電子顕微鏡によ
る観察によれば、ＴｉＡｌ3 ，Ｔｉ9 Ａｌ23またはＴｉ
8 Ａｌ24などのＴｉ−Ａｌ化合物がＡｌ−Ｓｉ−Ｃｕ合
金膜とＴｉＮ膜との界面およびＡｌ−Ｓｉ−Ｃｕ合金膜
の粒界に存在していることが確認できる。従って、Ａｌ
−Ｓｉ−Ｃｕ合金膜と窒化チタン膜とは互いにＴｉ−Ａ
ｌ化合物により接合されていると考えることができる。In this embodiment, the titanium nitride films 104 and 106 are used.
And 108 are formed by a reactive sputtering method. Then, a titanium nitride film stoichiometrically excessively containing Ti is formed (X-ray diffraction analysis (XRD) confirms the presence of Ti, Ti 2 N, TiN, etc.). When a titanium nitride film is used as a normal barrier film, it is once taken out into the air and then heat-treated in a nitrogen atmosphere. As described above, in this embodiment, the formation of the multilayer film is performed in all steps while maintaining the same vacuum.
Therefore, in sintering for improving the contact, excessive Ti in the titanium nitride films 104, 106, and 108 reacts with the Al—Si—Cu alloy film, and Ti
-Si compound and Ti-Al compound are formed. In this case, the Ti-Si compound is easier to form, so Ti-A
1 The formation of the compound is suppressed. The resistance of the Ti—Si compound is lower. According to observation by XRD and transmission electron microscope, TiAl 3 , Ti 9 Al 23 or TiAl 3
Ti-Al compound such as 8 Al 24 can be confirmed to be present in the grain boundary of the interface and the Al-Si-Cu alloy film with Al-Si-Cu alloy film and a TiN film. Therefore, Al
-Si-Cu alloy film and titanium nitride film are mutually Ti-A
It can be considered that they are joined by one compound.
【００２０】チタン膜１０３と窒化チタン膜１０４とか
らなる２層膜はＡｌ−Ｓｉ−Ｃｕ合金膜１０５と下地基
板（ｐ型シリコン基板１０１の表面に酸化シリコン膜１
０２を形成したもの）との間の応力バッファとして作用
するばかりでなくＡｌ−Ｓｉ−Ｃｕ合金膜１０５とｐ型
シリコン基板１０１の表面部に選択的に形成された図示
しない不純物拡散層との間の拡散バリアとして作用す
る。Ｔｉ膜１０３は前述した不純物拡散層のＳｉと反応
してチタンシリサイド膜を形成し、コンタクト抵抗を下
げる。シリコン基板の不純物拡散層と接触しない電極配
線、例えば絶縁膜に設けられた開口を埋めるタングステ
ンなどを介してコンタクトをとる電極配線などでは、窒
化チタン膜１０４／チタン膜１０３を設ける必要はな
い。The two-layer film composed of the titanium film 103 and the titanium nitride film 104 is composed of an Al—Si—Cu alloy film 105 and an underlying substrate (a silicon oxide film 1
02) as well as between the Al—Si—Cu alloy film 105 and an impurity diffusion layer (not shown) selectively formed on the surface of the p-type silicon substrate 101. Acts as a diffusion barrier. The Ti film 103 reacts with the Si of the impurity diffusion layer described above to form a titanium silicide film, and lowers the contact resistance. It is not necessary to provide the titanium nitride film 104 / titanium film 103 for an electrode wiring that does not contact the impurity diffusion layer of the silicon substrate, for example, an electrode wiring that makes contact through tungsten or the like filling an opening provided in an insulating film.
【００２１】Ａｌ−Ｓｉ−Ｃｕ合金膜１０５および１０
７は電極配線の主な導電路をなす。間に挟まれた窒化チ
タン膜１０６は、Ａｌ−Ｓｉ−Ｃｕ合金膜１０５または
１０７のいずれか一方で発生したボイドが他方へ伝播す
るのを防止する。また、前述したＴｉ−Ａｌ金属間化合
物は、Ａｌ−Ｓｉ−Ｃｕ合金膜におけるボイドの核の発
生と成長を阻止する。このことを確認するため、配線幅
０．２５μｍ、４μｍ等、種々の試料について、５００
℃，３０分の熱処理を行ない、光学顕微鏡によりボイド
の有無を調べた。酸化シリコン膜１０２を設けたシリコ
ン基板にＡｌ−Ｓｉ−Ｃｕ合金単層膜を形成したもので
は、大小さまざまのボイドが観察されたが、本実施例の
ものでは全然観察されなかった。また、ヒロックも観察
されなかった。Al—Si—Cu alloy films 105 and 10
Reference numeral 7 denotes a main conductive path of the electrode wiring. The titanium nitride film 106 interposed therebetween prevents voids generated in one of the Al-Si-Cu alloy films 105 and 107 from propagating to the other. Further, the above-described Ti-Al intermetallic compound prevents the generation and growth of void nuclei in the Al-Si-Cu alloy film. In order to confirm this, various samples having a wiring width of 0.25 μm, 4 μm, etc.
A heat treatment was performed at 30 ° C. for 30 minutes, and the presence or absence of voids was examined using an optical microscope. In the case where the Al—Si—Cu alloy single layer film was formed on the silicon substrate provided with the silicon oxide film 102, various sizes of voids were observed, but in the present example, none of them was observed. No hillocks were observed.
【００２２】窒化チタン膜１０８は、電極配線最上層の
ストレスバッファとして作用するほか、前述のように、
フォトリソグラフィーにおける乱反射を少なくする作用
を有している。The titanium nitride film 108 acts as a stress buffer on the uppermost layer of the electrode wiring, and as described above,
It has the effect of reducing diffuse reflection in photolithography.
【００２３】ＴｉＮおよびＴｉＡｌ3 のビッカース硬度
はそれぞれＡｌの１００倍および５０倍の大きさを有し
ている。従って、本実施例の電極配線の硬度も大きい。
ビッカーズ硬度を測定してみたところ、３１から５３程
度の値が得られた。The Vickers hardness of TiN and TiAl 3 is 100 times and 50 times that of Al, respectively. Therefore, the hardness of the electrode wiring of this embodiment is also high.
When the Vickers hardness was measured, a value of about 31 to 53 was obtained.
【００２４】以上のことから、本実施例の電極配線はス
トレスマイグレーション耐性が良好であると期待でき
る。第１に窒化チタン膜を使用していること、第２にＡ
ｌ−Ｓｉ−Ｃｕ合金膜がＴｉ−Ａｌ金属間化合物を介し
て窒化チタン膜と接合していること、第３に中間の窒化
チタン膜１０６によりＡｌ−Ｓｉ−Ｃｕ合金膜間のボイ
ドの伝播が阻止されていること、最後に５００℃の熱処
理後にボイドが発生してないことがその理由として挙げ
られる。From the above, it can be expected that the electrode wiring of this embodiment has good stress migration resistance. First, a titanium nitride film is used.
Third, the l-Si-Cu alloy film is bonded to the titanium nitride film via the Ti-Al intermetallic compound. Third, the propagation of voids between the Al-Si-Cu alloy films is caused by the intermediate titanium nitride film 106. The reason is that it is prevented and no void is generated after the heat treatment at 500 ° C. at last.
【００２５】次に、エレクトロマイグレーション耐性に
ついて説明する。Next, the electromigration resistance will be described.
【００２６】図３に、Ａｌ−Ｓｉ−Ｃｕ合金単層膜電極
配線（厚さ５００ｎｍ）およびＴｉＮｘ／Ａｌ−Ｓｉ−
Ｃｕ積層膜（本実施例）電極配線の試験結果を示す。配
線幅はいずれも４．０μｍ，電流密度は５×１０6 Ａ／
ｃｍ2 ，周囲温度は２４２℃である。サンプル数はいず
れも２０個前後である。熱処理前は両者に殆んど差は認
められないが、４５０℃，３０分の熱処理を行なうと著
しい差が認められる。これは、窒化チタン膜とＡｌ−Ｓ
ｉ−Ｃｕ合金膜との界面およびＡｌ−Ｓｉ−Ｃｕ合金膜
の粒界にＴｉ−Ａｌ金属間化合物が形成され、Ａｌの輸
送が抑制されるからであると考えられる。Ｔｉ−Ａｌ金
属間化合物は高抵抗であるが、微量のため、そのための
抵抗増加は高々５％以下で無視できるものであった。す
なわち、本実施例の見かけ上の抵抗率は５×１０-6Ω−
ｃｍであるが、主たる導電路であるＡｌ−Ｓｉ−Ｃｕ合
金膜にのみ電流が流れると仮定すると導電路の抵抗率は
４×１０-6Ω−ｃｍとなり、Ａｌ−Ｓｉ−Ｃｕ合金単層
膜のそれにほぼ一致する。ＴｉＮはＡｌ−Ｃｕ合金膜と
反応は起こさない。Ｔｉ−Ａｌ金属間化合物は、窒化チ
タン膜に化学量論的に過剰に含まれている小量のＴｉが
Ａｌと反応することによって形成される。更に、前述し
たように、ＳｉとＴｉとの反応により抑制される。この
２つが抵抗増加が無視できる理由であると考えられる。
従って、再現性よく電極配線を形成することができる。FIG. 3 shows an Al—Si—Cu alloy single-layer film electrode wiring (thickness: 500 nm) and TiNx / Al—Si—
The test results of the electrode wiring of the Cu laminated film (this embodiment) are shown. The wiring width was 4.0 μm and the current density was 5 × 10 6 A /
cm 2 and ambient temperature is 242 ° C. The number of samples is about 20 in each case. Before the heat treatment, there is almost no difference between the two, but when the heat treatment is performed at 450 ° C. for 30 minutes, a remarkable difference is observed. This is because the titanium nitride film and Al-S
This is considered to be because a Ti-Al intermetallic compound is formed at the interface with the i-Cu alloy film and at the grain boundaries of the Al-Si-Cu alloy film, and Al transport is suppressed. Although the Ti-Al intermetallic compound has a high resistance, the resistance increase due to the trace amount is negligible at most 5% or less. That is, the apparent resistivity of this embodiment is 5 × 10 −6 Ω−.
cm, but assuming that a current flows only through the Al-Si-Cu alloy film which is the main conductive path, the resistivity of the conductive path becomes 4 × 10 -6 Ω-cm, and the Al-Si-Cu alloy single-layer film Almost matches that of. TiN does not react with the Al-Cu alloy film. The Ti-Al intermetallic compound is formed by reacting a small amount of Ti, which is stoichiometrically excessive in the titanium nitride film, with Al. Further, as described above, it is suppressed by the reaction between Si and Ti. These two are considered to be reasons why the resistance increase can be ignored.
Therefore, the electrode wiring can be formed with high reproducibility.
【００２７】図４に配線幅Ｗ＝０．２５μｍの場合のエ
レクトロマイグレーション試験結果を示す。試験条件
は、電流密度１×１０7 Ａ／ｃｍ2 ，周囲温度２９０℃
である。サンプル数はいずれも２０前後である。FIG. 4 shows an electromigration test result when the wiring width W is 0.25 μm. The test conditions were a current density of 1 × 10 7 A / cm 2 and an ambient temperature of 290 ° C.
It is. The number of samples is about 20 in each case.
【００２８】Ａｌ−Ｓｉ−Ｃｕ合金単層膜配線（Ａｌの
平均粒径２μｍ）および窒化チタン膜／Ｔｉ膜上に形成
したＡｌ−Ｓｉ−Ｃｕ合金膜（厚さ５００ｎｍ，平均粒
径０．７μｍ）ではいずれも２時間以内に全数不良とな
ったが、本実施例の電極配線（Ａｌ平均粒径０．４μ
ｍ）では１００時間経過しても全く不良は発生しなかっ
た。通常行なわれる条件（電流密度１×１０6 Ａ／ｃｍ
2 ，温度２５０℃）では、恐らく１０００時間以上の長
時間にわたって正常に動作すると期待することができよ
う。Al—Si—Cu alloy single-layer film wiring (Al average grain size 2 μm) and Al—Si—Cu alloy film (thickness 500 nm, average grain size 0.7 μm) formed on titanium nitride film / Ti film ), All of them were defective within 2 hours, but the electrode wiring of this example (Al average particle diameter 0.4 μm) was used.
In m), no defect occurred even after 100 hours. Normal conditions (current density 1 × 10 6 A / cm
2 , at a temperature of 250 ° C.), one could expect to operate normally for long periods of time, probably over 1000 hours.
【００２９】なお、本実施例の場合、Ａｌの平均粒径は
０．４μｍであり、配線幅Ｗが０．２５μｍ程度に小さ
くなると、Ａｌ−Ｓｉ−Ｃｕ合金膜１０５および１０７
はそれぞれバンブー構造を有することになる。このこと
はエレクトロマイグレーション耐性上好ましいことはい
うまでもない。In this embodiment, the average particle diameter of Al is 0.4 μm, and when the wiring width W is reduced to about 0.25 μm, the Al—Si—Cu alloy films 105 and 107
Have a bamboo structure. Needless to say, this is preferable in terms of electromigration resistance.
【００３０】なお、以上の説明において、Ａｌ−Ｓｉ−
Ｃｕ合金膜のＳｉおよびＣｕの割合は、実施例のものに
限るわけではなく、半導体装置の配線として通常使用さ
れる範囲であれば良いことは当業者にとって明らかであ
ろう。In the above description, Al-Si-
It will be apparent to those skilled in the art that the proportions of Si and Cu in the Cu alloy film are not limited to those in the embodiment, but may be within a range normally used as wiring of a semiconductor device.
【００３１】[0031]
【発明の効果】以上説明したように、本発明の半導体装
置は、Ａｌ−Ｓｉ−Ｃｕ合金膜と窒化チタン膜とを交互
にそれぞれ少なくとも２層宛積層した多層膜からなる電
極配線を有している。Ａｌ−Ｓｉ−Ｃｕ合金膜の粒界お
よびＡｌ−Ｓｉ−Ｃｕ合金膜と窒化チタン膜との界面に
はＴｉ−Ａｌ金属間化合物が形成されている。機械的な
硬度の大きい窒化チタン膜とＡｌ−Ｓｉ−Ｃｕ膜とがＴ
ｉ−Ａｌ金属間化合物を介して接合しているので変形し
難く、ストレスマイグレーション耐性が良好である。As described above, the semiconductor device of the present invention has an electrode wiring composed of a multi-layer film in which at least two Al-Si-Cu alloy films and titanium nitride films are alternately laminated. I have. Ti-Al intermetallic compounds are formed at the grain boundaries of the Al-Si-Cu alloy film and at the interface between the Al-Si-Cu alloy film and the titanium nitride film. Titanium nitride film and Al-Si-Cu film having high mechanical hardness are T
Since they are joined via the i-Al intermetallic compound, they are hardly deformed and have good stress migration resistance.
【００３２】また、窒化チタン膜をＡｌ−Ｓｉ−Ｃｕ膜
の熱塑性変形温度以下の温度で形成し、最上層に窒化チ
タン膜を設けることによりヒロックの発生を防止するこ
とができる。また、Ｔｉ−Ａｌ金属間化合物の存在は、
Ａｌ−Ｓｉ−Ｃｕ合金膜におけるボイドの発生を防止す
る。更に、Ａｌ−Ｓｉ−Ｃｕ合金膜を窒化チタン膜で分
割しているのでＡｌ−Ｓｉ−Ｃｕ合金膜間のボイドの伝
播は阻止される。従って、Ａｌの輸送による電極配線の
断線は起り難く、ＴｉＮ膜の厚さ方向の抵抗は小さく、
電流通路は確保されるので、エレクトロマイグレーショ
ン耐性は良好である。また、窒化チタン膜に含まれてい
るＴｉのうち反応に寄与するものは少量であり、その
上、ＳｉとＴｉが反応してＴｉ−Ａｌ金属間化合物の形
成は抑制される。従って、低抵抗の電極配線が再現性よ
く得られる。Further, by forming the titanium nitride film at a temperature lower than the thermoplastic deformation temperature of the Al-Si-Cu film and providing the titanium nitride film on the uppermost layer, generation of hillocks can be prevented. Also, the presence of the Ti-Al intermetallic compound
The generation of voids in the Al-Si-Cu alloy film is prevented. Further, since the Al-Si-Cu alloy film is divided by the titanium nitride film, the propagation of voids between the Al-Si-Cu alloy films is prevented. Therefore, disconnection of the electrode wiring due to the transport of Al is unlikely to occur, and the resistance in the thickness direction of the TiN film is small.
Since the current path is secured, the electromigration resistance is good. In addition, a small amount of Ti included in the titanium nitride film contributes to the reaction, and furthermore, Si and Ti react to suppress the formation of the Ti-Al intermetallic compound. Therefore, a low-resistance electrode wiring can be obtained with good reproducibility.
【００３３】更にまた窒化チタン膜／Ｔｉ膜の２層膜を
形成してからＡｌ−Ｓｉ−Ｃｕ合金膜と窒化チタン膜の
多層膜を形成すれば、シリコン基板の不純物拡散層と良
好な電極配線が得られる。この場合、ストレスマイグレ
ーション耐性はいっそう改善されると考えられる。Furthermore, by forming a two-layer film of a titanium nitride film / Ti film and then forming a multilayer film of an Al—Si—Cu alloy film and a titanium nitride film, an impurity diffusion layer of a silicon substrate and good electrode wiring can be obtained. Is obtained. In this case, it is considered that the stress migration resistance is further improved.
【図１】本発明の一実施例をその製造方法に沿って説明
するため（ａ）〜（ｃ）に分図して示す工程順断面図で
ある。FIGS. 1A to 1C are cross-sectional views in the order of steps, illustrating one embodiment of the present invention along a manufacturing method thereof.
【図２】本発明の一実施例の説明に使用する断面図であ
る。FIG. 2 is a cross-sectional view used for describing one embodiment of the present invention.
【図３】本発明の一実施例における配線（配線幅Ｗ＝
４．０μｍ）のエレクトロマイグレーション耐性を示す
グラフである。FIG. 3 shows an example of a wiring (wiring width W =
4 is a graph showing electromigration resistance of 4.0 μm).
【図４】本発明の一実施例における配線（配線幅Ｗ＝
０．２５μｍ）のエレクトロマイグレーション耐性を示
すグラフである。FIG. 4 shows a wiring (wiring width W =
10 is a graph showing electromigration resistance of 0.25 μm).
１０１ ｐ型シリコン基板 １０２ 酸化シリコン膜 １０３ チタン膜 １０４ 窒化チタン膜 １０５ Ａｌ−Ｓｉ−Ｃｕ合金膜 １０６ 窒化チタン板 １０７ Ａｌ−Ｓｉ−Ｃｕ合金膜 １０８ 窒化チタン膜 １０９ 電極配線 １１０ 窒化シリコン膜 Reference Signs List 101 p-type silicon substrate 102 silicon oxide film 103 titanium film 104 titanium nitride film 105 Al-Si-Cu alloy film 106 titanium nitride plate 107 Al-Si-Cu alloy film 108 titanium nitride film 109 electrode wiring 110 silicon nitride film
フロントページの続き (56)参考文献 特開 昭64−59937（ＪＰ，Ａ) 特開 昭60−119751（ＪＰ，Ａ) 特開 昭62−114241（ＪＰ，Ａ) 特開 平４−18760（ＪＰ，Ａ) 特開 昭64−72542（ＪＰ，Ａ) 特開 昭63−29548（ＪＰ，Ａ) 特開 昭55−91843（ＪＰ，Ａ) 特開 昭61−121455（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 Continuation of the front page (56) References JP-A-64-59937 (JP, A) JP-A-60-119951 (JP, A) JP-A-62-114241 (JP, A) JP-A-4-18760 (JP) JP-A-64-72542 (JP, A) JP-A-63-29548 (JP, A) JP-A-55-91843 (JP, A) JP-A-61-121455 (JP, A) (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/3205
Claims (6)
−Ｓｉ−Ｃｕ合金膜と化学量論的にチタンを過剰に含む
窒化チタン膜とを交互に２層宛積層した構造を含む多層
膜で選択的に被覆してなる電極配線を有することを特徴
とする半導体装置。A predetermined insulating film of a silicon chip is made of Al
-Having electrode wiring selectively covered with a multilayer film including a structure in which two layers of a Si -Cu alloy film and a stoichiometrically excessive titanium nitride film are alternately laminated. A semiconductor device characterized by the above-mentioned.
−Ｓｉ−Ｃｕ合金膜と窒化チタン膜とを交互に２層宛積
層した構造を含む多層膜で選択的に被覆してなる電極配
線を有し、前記Ａｌ−Ｓｉ−Ｃｕ合金膜の粒界および窒
化チタン膜との界面にＴｉ−Ａｌ金属間化合物が形成さ
れていることを特徴とする半導体装置。2. The method according to claim 1, wherein the predetermined insulating film of the silicon chip is made of Al.
-Deposition of two layers of Si-Cu alloy film and titanium nitride film alternately
An electrode arrangement selectively covered with a multilayer film including a layered structure
A semiconductor device having a line, wherein a Ti-Al intermetallic compound is formed at a grain boundary of the Al-Si-Cu alloy film and at an interface with the titanium nitride film.
ン膜、第１の窒化チタン膜、第１のＡｌ−Ｓｉ−Ｃｕ合
金膜、第２の窒化チタン膜および第２のＡｌ−Ｓｉ−Ｃ
ｕ合金膜を含む多層膜で選択的に被覆し前記多層膜を第
３の窒化チタン膜で被覆してなる電極配線を有し、前記
第１の窒化チタン膜、第２の窒化チタン膜、及び第３の
窒化チタン膜は化学量論的にチタンを過剰に含むもので
あることを特徴とする半導体装置。3. A predetermined insulating film of a silicon chip is formed of a titanium film, a first titanium nitride film, a first Al—Si—Cu alloy film, a second titanium nitride film, and a second Al—Si—C
an electrode wiring formed by selectively coating with a multilayer film including a u-alloy film and coating the multilayer film with a third titanium nitride film ;
A first titanium nitride film, a second titanium nitride film, and a third
Titanium nitride films are stoichiometrically rich in titanium
Wherein a in.
ン膜、第１の窒化チタン膜、第１のＡｌ−Ｓｉ−Ｃｕ合
金膜、第２の窒化チタン膜および第２のＡｌ−Ｓｉ−Ｃ
ｕ合金膜を含む多層膜で選択的に被覆し前記多層膜を第
３の窒化チタン膜で被覆してなる電極配線を有し、前記
第１のＡｌ−Ｓｉ−Ｃｕ合金膜および前記第２のＡｌ−
Ｓｉ−Ｃｕ合金膜の粒界および窒化チタン膜との界面に
Ｔｉ−Ａｌ金属間化合物を有することを特徴とする半導
体装置。 4. A predetermined insulating film of a silicon chip is
Film, first titanium nitride film, first Al-Si-Cu alloy
Gold film, second titanium nitride film and second Al-Si-C
selectively coated with a multilayer film including a u-alloy film, and
3. The first Al-Si-Cu alloy film and the second Al-
A semiconductor comprising a Ti-Al intermetallic compound at an interface between a grain boundary of a Si-Cu alloy film and a titanium nitride film.
Body device.
−Ｓｉ−Ｃｕ合金膜を堆積し前記Ａｌ−Ｓｉ−Ｃｕ合金
膜が熱塑性変形を起こさない温度で化学量論的にチタン
を過剰に含む窒化チタン膜を堆積して２層膜を形成する
工程と、 前記２層膜形成工程を少なくとも１回繰り返して多層膜
を形成する工程と、 前記多層膜を所定形状にパターニングしたのち熱処理を
行ないＴｉ−Ａｌ金属間化合物を形成する工程とを有す
ることを特徴とする半導体装置の製造方法。5. A method according to claim 1, wherein a predetermined insulating film of the silicon wafer is formed of Al.
Depositing a titanium nitride film containing stoichiometrically excess titanium at a temperature at which the Al-Si-Cu alloy film does not undergo thermoplastic deformation, forming a two-layer film; Forming a multi-layer film by repeating the two-layer film forming step at least once, and forming a Ti-Al intermetallic compound by performing a heat treatment after patterning the multi-layer film into a predetermined shape. Manufacturing method of a semiconductor device.
ン膜および化学量論的にチタンを過剰に含む第１の窒化
チタン膜を順次に堆積する工程と、 Ａｌ−Ｓｉ−Ｃｕ合金膜を堆積し前記Ａｌ−Ｓｉ−Ｃｕ
膜が熱塑性変形を起こさない温度で化学量論的にチタン
を過剰に含む第２の窒化チタン膜を堆積して２層膜を形
成する工程と、 前記２層膜形成工程を少なくとも１回繰返して多層膜を
形成する工程と、 前記多層膜を所定形状にパターニングしたのち熱処理を
行なってＴｉ−Ａｌ金属間化合物を形成する工程とを有
することを特徴とする半導体装置の製造方法。6. A step of sequentially depositing a titanium film and a stoichiometrically excessive titanium nitride film on a predetermined insulating film of a silicon wafer; and depositing an Al—Si—Cu alloy film. The Al-Si-Cu
Depositing a second titanium nitride film containing stoichiometrically excess titanium at a temperature at which the film does not undergo thermoplastic deformation to form a two-layer film, and repeating the two-layer film forming step at least once. the method of manufacturing a semiconductor device, characterized in that it comprises a step of forming a multilayer film, and forming the multilayer film by performing heat treatment after patterning into a predetermined shape Ti-Al intermetallic compound.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2083392A JP3158598B2 (en) | 1991-02-26 | 1992-02-06 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3-53931 | 1991-02-26 | ||
| JP5393191 | 1991-02-26 | ||
| JP2083392A JP3158598B2 (en) | 1991-02-26 | 1992-02-06 | Semiconductor device and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0653216A JPH0653216A (en) | 1994-02-25 |
| JP3158598B2 true JP3158598B2 (en) | 2001-04-23 |
Family
ID=26357820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2083392A Expired - Fee Related JP3158598B2 (en) | 1991-02-26 | 1992-02-06 | Semiconductor device and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3158598B2 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6126806A (en) * | 1998-12-02 | 2000-10-03 | International Business Machines Corporation | Enhancing copper electromigration resistance with indium and oxygen lamination |
| KR20000059847A (en) * | 1999-03-09 | 2000-10-05 | 윤종용 | Method of manufacturing metallization structure suppressing void for semiconductor device |
| KR20000073343A (en) * | 1999-05-10 | 2000-12-05 | 김영환 | Interconnect Structure for Semiconductor Device |
| JP5194393B2 (en) * | 2006-06-23 | 2013-05-08 | 東京エレクトロン株式会社 | Manufacturing method of semiconductor device |
| JP4621645B2 (en) * | 2006-08-25 | 2011-01-26 | Ｏｋｉセミコンダクタ株式会社 | Manufacturing method of semiconductor device |
| JP5655308B2 (en) * | 2010-01-07 | 2015-01-21 | ヤマハ株式会社 | Manufacturing method of semiconductor device |
| KR101985937B1 (en) * | 2012-07-11 | 2019-06-05 | 삼성전자주식회사 | Semiconductor devices and method of manufacturing the same |
-
1992
- 1992-02-06 JP JP2083392A patent/JP3158598B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0653216A (en) | 1994-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5345108A (en) | Semiconductor device having multi-layer electrode wiring | |
| JP2811131B2 (en) | Wiring connection structure of semiconductor device and method of manufacturing the same | |
| US4937652A (en) | Semiconductor device and method of manufacturing the same | |
| US5312772A (en) | Method of manufacturing interconnect metallization comprising metal nitride and silicide | |
| KR0145649B1 (en) | Semiconductor device and fabrication process thereof | |
| EP0843895B1 (en) | Method of manufacturing a metal interconnect structure for an integrated circuit with improved electromigration reliability | |
| JP3422055B2 (en) | Electrode wiring of semiconductor device | |
| JP3353727B2 (en) | Method for forming wiring structure of semiconductor device | |
| JP3149846B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3104534B2 (en) | Semiconductor device and its manufacturing method. | |
| US20070032075A1 (en) | Deposition method for wiring thin film | |
| JP3158598B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH02137230A (en) | Integrated circuit device | |
| JP2757796B2 (en) | Semiconductor integrated circuit device | |
| JP3194793B2 (en) | Method for manufacturing semiconductor device | |
| JP3128961B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3277909B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2757780B2 (en) | Semiconductor device | |
| JP3109269B2 (en) | Method for manufacturing semiconductor device | |
| JPH05102154A (en) | Semiconductor device | |
| JP3096551B2 (en) | Method for manufacturing semiconductor device | |
| JPH05102148A (en) | Semiconductor device | |
| JP2723023B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0574961A (en) | Manufacture of semiconductor device | |
| JPH0695516B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010116 |
|
| LAPS | Cancellation because of no payment of annual fees |