JP3156693B2 - Inrush current prevention circuit - Google Patents
Inrush current prevention circuitInfo
- Publication number
- JP3156693B2 JP3156693B2 JP04819999A JP4819999A JP3156693B2 JP 3156693 B2 JP3156693 B2 JP 3156693B2 JP 04819999 A JP04819999 A JP 04819999A JP 4819999 A JP4819999 A JP 4819999A JP 3156693 B2 JP3156693 B2 JP 3156693B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power supply
- circuit
- current prevention
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、突入電流防止回路
に関し、特に、電源を投入するときには、抵抗素子を介
在させてコンバータの入力コンデンサを充電し、この入
力コンデンサの充電が完了した後には、上記抵抗素子と
並列に接続された定常時用トランジスタをオンさせるこ
とにより、この定常時用トランジスタを介して上記コン
バータに電源供給する突入電流防止回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inrush current prevention circuit, and more particularly to a circuit for charging an input capacitor of a converter via a resistance element when power is turned on. The present invention relates to a rush current prevention circuit for supplying power to the converter via the steady-state transistor by turning on a steady-state transistor connected in parallel with the resistance element.
【０００２】[0002]
【従来の技術】従来の突入電流防止回路として、特開平
９−９１０４６号公報に開示された図３に示すような突
入電流防止回路が知られている。大容量入力平滑コンデ
ンサ１００は、スイッチ１１０をオンにすると、突入電
流によって直後に充電される。このとき、突入電流は、
電流検出抵抗１２０における降下電圧として検出された
上、抵抗１３０を介してベースに印加されてトランジス
タ１４０をオン状態にする。2. Description of the Related Art As a conventional inrush current prevention circuit, there is known an inrush current prevention circuit as shown in FIG. 3 disclosed in Japanese Patent Application Laid-Open No. 9-91046. When the switch 110 is turned on, the large-capacity input smoothing capacitor 100 is immediately charged by the inrush current. At this time, the inrush current is
The voltage is detected as a voltage drop at the current detection resistor 120 and is applied to the base via the resistor 130 to turn on the transistor 140.
【０００３】トランジスタ１４０がオン状態となると、
ゲート・ソース間短絡により突入電流防止抵抗バイパス
ＦＥＴ１５０はオフ状態となる。すなわち、スイッチ１
１０がオンされた直後における突入電流は、ピーク値Ｖ
／Ｒの値に抑制される。ここで、Ｖは、直流入力電源１
６０の電源電圧の値を示し、Ｒは、電流検出抵抗１２０
の抵抗値を示している。When the transistor 140 is turned on,
The inrush current prevention resistor bypass FET 150 is turned off due to the gate-source short circuit. That is, switch 1
The inrush current immediately after the switch 10 is turned on is the peak value V
/ R. Here, V is a DC input power supply 1
60 indicates the value of the power supply voltage of 60, and R is the current detection resistor 120
Are shown.
【０００４】ところで、スイッチ１１０および突入電流
防止抵抗バイパスＦＥＴ１５０を介して直流入力電源１
６０が定常的に大容量入力平滑コンデンサ１００に供給
されている状態で、大容量入力平滑コンデンサ１００な
どが実装された電源パッケージが負荷を接続したまま直
流入力電源１６０に対して抜き差しすると、大容量入力
平滑コンデンサ１００からの電荷が長い期間にわたって
抵抗１７０ａとツェナーダイオード１７０ｂとを介して
放電されることとなるため、直流入力電源１６０は、大
容量入力平滑コンデンサ１００の充放電時間に比べて速
い周期で断続される。By the way, a DC input power supply 1 is connected via a switch 110 and an inrush current prevention resistor bypass FET 150.
When the power supply package mounted with the large-capacity input smoothing capacitor 100 and the like is connected to and disconnected from the DC input power supply 160 while the load is connected, the large-capacity Since the charge from the input smoothing capacitor 100 is discharged through the resistor 170a and the Zener diode 170b for a long period, the DC input power supply 160 has a cycle that is shorter than the charging and discharging time of the large-capacity input smoothing capacitor 100. Intermittent.
【０００５】従って、大容量入力平滑コンデンサ１００
に電荷が十分残留した状態を初期状態として、大容量入
力平滑コンデンサ１００が初期状態から直流入力電源１
６０により再び充電されるおそれがある。Therefore, the large-capacity input smoothing capacitor 100
The state in which the electric charge sufficiently remains in the DC input power supply 1
There is a possibility that the battery will be charged again by 60.
【０００６】しかし、再充電時の充電突入電流は、スイ
ッチ１１０がオンされた直後におけるものに比べて小さ
いことから、充電突入電流によってはトランジスタ１４
０はオン状態におかれることなく、オン状態にある突入
電流防止抵抗バイパスＦＥＴ１５０を介して瞬時に流れ
てしまう。However, the charging inrush current at the time of recharging is smaller than that immediately after the switch 110 is turned on.
0 flows instantaneously through the inrush current prevention resistor bypass FET 150 in the ON state without being in the ON state.
【０００７】そこで、コンデンサ１８０ａと抵抗１８０
ｂとの直列接続体としての直流入力電源断続検出回路を
配設することにより、負荷が接続されたまま電源パッケ
ージが直流入力電源１６０に対して抜き差しされると
き、コンデンサ１８０ａにより直流入力電源１６０によ
る大容量入力平滑コンデンサ１００の再充電が検出され
た場合にも、トランジスタ１４０をオン状態におくこと
によって再充電に際しての充電突入電流を抑制してい
る。Therefore, the capacitor 180a and the resistor 180
By providing a DC input power supply disconnection detection circuit as a series connection with the DC input power supply 160, when the power supply package is connected to or disconnected from the DC input power supply 160 with the load connected, the DC input power supply 160 Even when recharging of the large-capacity input smoothing capacitor 100 is detected, the charging rush current at the time of recharging is suppressed by keeping the transistor 140 on.
【０００８】[0008]
【発明が解決しようとする課題】上述した従来の突入電
流防止回路においては、次のような課題があった。近
年、入力電圧の変動範囲が広くなってきており、従来の
突入電流防止回路では、突入電流防止抵抗バイパスＦＥ
Ｔ１５０のゲート・ソース間電圧は、直流入力電源１６
０からの入力電圧に比例しており、直流入力電源１６０
の最小電圧でゲートカットオフ電圧より大きく、かつ、
直流入力電源１６０の最大電圧で絶対定格より小さい値
となるように設定されていなければならない。The above-mentioned conventional inrush current prevention circuit has the following problems. In recent years, the fluctuation range of the input voltage has been widened, and in the conventional inrush current prevention circuit, the inrush current prevention resistor bypass FE
The gate-source voltage of T150 is the same as the DC input power supply 16
0 and is proportional to the input voltage from
Greater than the gate cutoff voltage at the minimum voltage of
The maximum voltage of the DC input power supply 160 must be set to a value smaller than the absolute rating.
【０００９】このように、突入電流防止抵抗バイパスＦ
ＥＴ１５０のゲート・ソース間電圧が直流入力電源１６
０からの入力電圧に依存するため、入力電圧が低いとき
は突入電流防止抵抗バイパスＦＥＴ１５０のオン抵抗が
増加することで効率が低下し、入力電圧が高いときはゲ
ート・ソース間電圧が絶対定格に対して余裕がなくなる
おそれがある。Thus, the inrush current prevention resistor bypass F
When the gate-source voltage of the ET 150 is
Since it depends on the input voltage from 0, when the input voltage is low, the efficiency decreases due to the increase in the on-resistance of the inrush current prevention resistor bypass FET 150, and when the input voltage is high, the gate-source voltage is reduced to the absolute rating. On the other hand, there is a possibility that there is no room.
【００１０】本発明は、上記課題にかんがみてなされた
もので、直流入力電源からの入力電圧の変動が広い場合
にも適用可能な突入電流防止回路の提供を目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to provide an inrush current prevention circuit that can be used even when the input voltage from a DC input power supply has a wide variation.
【００１１】[0011]
【課題を解決するための手段】上記目的を達成するた
め、請求項１にかかる発明は、電源を投入するときに
は、抵抗素子を介在させてコンバータの入力コンデンサ
を充電し、この入力コンデンサの充電が完了した後に
は、上記抵抗素子と並列に接続された定常時用トランジ
スタをオンさせることにより、この定常時用トランジス
タを介して上記コンバータに電源供給する突入電流防止
回路において、上記定常時用トランジスタの制御端子
は、制御端子電圧をクランプするためのクランプ用トラ
ンジスタを接続するとともに、上記定常時用トランジス
タとして、ソース、ドレインおよびゲートをそれぞれ上
記電源の負極側、入力コンデンサおよびクランプ用トラ
ンジスタに接続する電界効果トランジスタを用いた構成
としてある。To achieve the above object, according to the first aspect of the present invention, when the power is turned on, the input capacitor of the converter is charged via a resistance element, and the input capacitor is charged. After completion, by turning on the steady-state transistor connected in parallel with the resistance element, in the rush current prevention circuit that supplies power to the converter via the steady-state transistor, the steady-state transistor Control terminal
Is connected to a clamping transistor for clamping the control terminal voltage and
Source, drain and gate
Negative side of power supply, input capacitor and clamp
The configuration uses a field-effect transistor connected to a transistor .
【００１２】すなわち、電源を投入するとき、定常時用
トランジスタをオフさせた状態で抵抗素子を介してコン
バータの入力コンデンサを充電する。そして、入力コン
デンサの充電が完了するとき、クランプ用トランジスタ
を用いて定常時用トランジスタにおける電圧をクランプ
させて定常時用トランジスタをオンさせることにより、
定常時用トランジスタを介したコンバータへの電源供給
を行う。That is, when the power is turned on, the input capacitor of the converter is charged via the resistance element in a state where the steady-state transistor is turned off. Then, when the charging of the input capacitor is completed, the voltage at the steady-state transistor is clamped using the clamping transistor to turn on the steady-state transistor,
Power is supplied to the converter via the regular transistor.
【００１３】ここで、定常時用トランジスタを、ソー
ス、ドレインおよびゲートをそれぞれ電源の負極側、入
力コンデンサおよびクランプ用トランジスタに接続する
電界効果トランジスタで構成してある。 Here, the steady-state transistor is constituted by a field-effect transistor having a source, a drain, and a gate connected to the negative side of the power supply, an input capacitor, and a clamping transistor, respectively.
【００１４】これにより、入力コンデンサの充電が完了
した後、定常時用トランジスタのソース・ドレイン間電
圧がゲートオン電圧に達すると、定常時用トランジスタ
がオンとなり、定常時用トランジスタを介してコンバー
タに電源供給を行うようになる。 Thus , when the source-drain voltage of the steady-state transistor reaches the gate-on voltage after the charging of the input capacitor is completed, the steady-state transistor is turned on, and power is supplied to the converter via the steady-state transistor. It will supply.
【００１５】クランプ用トランジスタは、定常時用トラ
ンジスタの制御端子に接続されて制御端子電圧をクラン
プするものであれば良く、構成の一例として、請求項２
にかかる発明は、上記請求項１に記載の突入電流防止回
路において、クランプ用トランジスタを、ソース、ドレ
インおよびゲートをそれぞれに定常時用トランジスタの
ゲート、電源の正極側および電源回路に接続する電界効
果トランジスタで構成してある。 [0015] clamping transistor, as long as it clamps the connection has been controlled terminal voltage to the control terminal of the transistor for a steady state, as an example of the configuration, according to claim 2
The invention according to claim 1 , wherein the inrush current prevention circuit according to claim 1 , wherein the clamping transistor has a source, a drain, and a gate connected to the gate of the steady-state transistor, the positive electrode of the power supply, and the power supply circuit, respectively. It is composed of transistors .
【００１６】すなわち、定常時用トランジスタのゲート
・ソース間電圧が電源回路からの出力電圧とクランプ用
トランジスタのゲートカットオフ電圧との差分に達する
と、クランプ用トランジスタがオフするため、定常時用
トランジスタのゲート・ソース間における充電が終了
し、定常時用トランジスタのゲート・ソース間の電圧が
電源回路からの出力電圧とクランプ用トランジスタのゲ
ートカットオフ電圧との差分でクランプされる。このと
き、入力コンデンサは、抵抗素子との時定数でゆっくり
と充電されており、この充電が完了すると、定常時用ト
ランジスタがオンとなってコンバータに電源供給を行
う。That is, when the gate-source voltage of the steady-state transistor reaches the difference between the output voltage from the power supply circuit and the gate cut-off voltage of the clamp transistor, the clamp transistor is turned off. Is completed, and the voltage between the gate and the source of the steady-state transistor is clamped by the difference between the output voltage from the power supply circuit and the gate cut-off voltage of the clamping transistor. At this time, the input capacitor is slowly charged with the time constant of the resistance element, and when this charging is completed, the steady-state transistor is turned on to supply power to the converter.
【００１７】電源回路の構成の一例として、請求項３に
かかる発明は、上記請求項２に記載の突入電流防止回路
において、電源回路は、エミッタをクランプ用トランジ
スタのゲートに接続するとともに、コレクタを電源の正
極側に接続した電源回路用トランジスタと、電源回路用
トランジスタのベースとコレクタとの間に介在される電
源回路用抵抗器と、カソード側を電源回路用トランジス
タのベースに接続するとともに、アノード側を電源の負
極側に接続したツェナーダイオードとを備える構成とし
てある。As an example of the configuration of the power supply circuit, the invention according to claim 3 is the rush current prevention circuit according to claim 2 , wherein the power supply circuit has an emitter connected to the gate of the clamping transistor and a collector connected to the collector. A power circuit transistor connected to the positive terminal of the power supply, a power circuit resistor interposed between the base and the collector of the power circuit transistor, and a cathode connected to the base of the power circuit transistor and connected to the anode And a Zener diode whose side is connected to the negative electrode side of the power supply.
【００１８】すなわち、コンバータ側に電源が投入され
たとき、電源回路用トランジスタのエミッタからクラン
プ用トランジスタのゲートに電圧供給を行い、一方、コ
ンバータ側への電源供給を遮断したとき、定常時用トラ
ンジスタのゲートからクランプ用トランジスタのドレイ
ン・ソース間ボディダイオード、電源回路用抵抗器およ
びツェナーダイオードなどを介した定常時用トランジス
タのソースまでの経路で放電することにより、突入電流
防止回路をリセットする。That is, when power is supplied to the converter side, a voltage is supplied from the emitter of the power supply circuit transistor to the gate of the clamping transistor. On the other hand, when the power supply to the converter side is cut off, the steady state transistor is supplied. The inrush current prevention circuit is reset by discharging on a path from the gate to the source of the steady-state transistor via the body diode between the drain and source of the clamping transistor, the resistor for the power supply circuit, the Zener diode, and the like.
【００１９】なお、電源投入時、電源とコンバータの入
力コンデンサとの間に介在される抵抗素子は、電圧降下
により電源からの入力電圧が所定値を超えないようにす
ることができれば良く、抵抗値を変更可能なものであっ
ても良いし、抵抗値があらかじめ設定されたものであっ
ても良い。When the power is turned on, the resistance element interposed between the power supply and the input capacitor of the converter only needs to prevent the input voltage from the power supply from exceeding a predetermined value due to a voltage drop. May be changeable, or the resistance value may be set in advance.
【００２０】後者の場合における構成の一例として、請
求項４にかかる発明は、上記請求項１〜請求項３のいず
れかに記載の突入電流防止回路において、抵抗素子を、
固定抵抗器で構成してある。すなわち、電源とコンバー
タの入力コンデンサとの間に介在された固定抵抗器は、
電源が投入されたとき、電圧降下によって電源からの入
力電圧が所定値を超えないようにしつつ、入力コンデン
サにおける充電をゆっくりと進行させる。[0020] As an example of the structure in the latter case, the invention according to claim 4 is the rush current prevention circuit according to any one of claims 1 to 3, a resistive element,
It consists of fixed resistors . That is, the fixed resistor interposed between the power supply and the input capacitor of the converter is:
When the power is turned on, the charging in the input capacitor is made to proceed slowly while preventing the input voltage from the power supply from exceeding a predetermined value due to a voltage drop.
【００２１】また、電源からの入力電圧を供給するコン
バータの構成の一例として、請求項５にかかる発明は、
上記請求項１〜請求項４のいずれかに記載の突入電流防
止回路において、コンバータを、ＤＣ−ＤＣコンバータ
としてある。すなわち、電源がＤＣ−ＤＣコンバータに
対して電圧供給を行うと、ＤＣ−ＤＣコンバータは、供
給された電圧値を変換して負荷回路に出力する。As an example of the configuration of a converter for supplying an input voltage from a power supply, the invention according to claim 5 is as follows.
The inrush current prevention circuit according to any one of claims 1 to 4 , wherein the converter is a DC-DC converter.
There is. That is, when the power supply supplies a voltage to the DC-DC converter, the DC-DC converter converts the supplied voltage value and outputs the converted voltage value to the load circuit.
【００２２】[0022]
【発明の実施の形態】以下、図面にもとづいて本発明の
実施形態を説明する。図１は、本発明の一実施形態にお
ける突入電流防止回路の構成を回路図により示してい
る。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram showing a configuration of an inrush current prevention circuit according to an embodiment of the present invention.
【００２３】突入電流防止回路１０の入力は、本発明に
いう電源である直流入力電源２０と入力スイッチ３０の
直列回路に接続され、突入電流防止回路１０の出力に
は、入力コンデンサ４０およびコンバータ５０の入力が
接続されている。なお、コンバータ５０の出力には、負
荷６０が接続されている。本実施形態では、コンバータ
５０として、ＤＣ−ＤＣコンバータを適用しているが、
本発明はコンバータに電源供給する際の突入電流を防止
することを目的とするとの観点から、ＤＣ−ＤＣコンバ
ータに限定されるものではない。An input of the inrush current prevention circuit 10 is connected to a series circuit of a DC input power supply 20 which is a power supply according to the present invention and an input switch 30, and an output of the inrush current prevention circuit 10 includes an input capacitor 40 and a converter 50. Input is connected. A load 60 is connected to the output of the converter 50. In the present embodiment, a DC-DC converter is applied as the converter 50.
The present invention is not limited to the DC-DC converter from the viewpoint of preventing an inrush current when supplying power to the converter.
【００２４】このような構成により、コンバータ５０の
入力に接続された入力コンデンサ４０へ過大なラッシュ
電流が流れるのを防止している。突入電流防止回路１０
には、入力コンデンサ４０の正極側に一端を接続した抵
抗１１が備えられており、抵抗１１の他端は、本発明に
いうクランプ用トランジスタであるＦＥＴ１２のドレイ
ンに接続されている。ＦＥＴ１２のソースは、本発明に
いう定常時用トランジスタの制御端子であるＦＥＴ１３
のゲートに接続され、ＦＥＴ１３のソースは、入力スイ
ッチ３０に接続される。Such a configuration prevents an excessive rush current from flowing into the input capacitor 40 connected to the input of the converter 50. Inrush current prevention circuit 10
Is provided with a resistor 11 having one end connected to the positive electrode side of the input capacitor 40, and the other end of the resistor 11 is connected to the drain of an FET 12, which is a clamping transistor according to the present invention. The source of the FET 12 is a control terminal of the transistor for steady state referred to in the present invention.
And the source of the FET 13 is connected to the input switch 30.
【００２５】ＦＥＴ１３のドレインは、入力コンデンサ
４０の負極側に接続され、ＦＥＴ１３のゲート・ソース
間には、抵抗１４とコンデンサ１５とが並列に接続され
ている。また、ＦＥＴ１３のソース・ドレイン間には、
本発明にいう抵抗素子である抵抗１６が配置してある。
なお、ＦＥＴ１２のゲートには、ゲート駆動電源回路１
７の出力が接続されている。The drain of the FET 13 is connected to the negative side of the input capacitor 40, and a resistor 14 and a capacitor 15 are connected in parallel between the gate and source of the FET 13. Further, between the source and the drain of the FET 13,
A resistor 16, which is a resistive element according to the present invention, is provided.
The gate of the FET 12 has a gate drive power supply circuit 1
7 are connected.
【００２６】本発明にいう電源回路であるゲート駆動電
源回路１７の一例として、図１ではドロッパ回路を示し
ており、トランジスタ１７ａのコレクタを入力コンデン
サ４０の正極側に接続するとともに、トランジスタ１７
ａのエミッタをＦＥＴ１２のゲートに接続し、トランジ
スタ１７ａのベースをツェナーダイオード１７ｂのカソ
ードに接続している。FIG. 1 shows a dropper circuit as an example of the gate drive power supply circuit 17 which is a power supply circuit according to the present invention. The collector of the transistor 17a is connected to the positive electrode of the input capacitor 40,
The emitter of a is connected to the gate of the FET 12, and the base of the transistor 17a is connected to the cathode of the Zener diode 17b.
【００２７】ツェナーダイオード１７ｂのアノードは、
ＦＥＴ１３のソースに接続され、トランジスタ１７ａの
コレクタ・ベース間には、抵抗１７ｃが接続されてい
る。ここで、トランジスタ１７ａは、本発明にいう電源
回路用トランジスタを構成し、抵抗１７ｃは、本発明に
いう電源回路用抵抗器を構成している。The anode of the Zener diode 17b is
The resistor 17c is connected between the source of the FET 13 and the collector and base of the transistor 17a. Here, the transistor 17a constitutes a power supply circuit transistor according to the present invention, and the resistor 17c constitutes a power supply circuit resistor according to the present invention.
【００２８】次に、本実施形態における突入電流防止回
路１０の動作を図２を参照しながら説明する。なお、図
２の（ｅ）に示すＲは、抵抗１６における抵抗値を示し
ている。入力スイッチ３０をオンにすると、ゲート駆動
電源回路１７から電圧Ｖｃｃが出力され、ＦＥＴ１２の
ゲートが駆動されてＦＥＴ１２がオンとなる。ＦＥＴ１
２がオンになると、直流入力電源２０の正極側から抵抗
１１、ＦＥＴ１２のドレイン・ソース間、ＦＥＴ１３の
ゲート・ソース間および入力スイッチ３０を介した電源
の負極側までの経路で電圧Ｖｉｎが供給され、ＦＥＴ１
３のゲート・ソース間が抵抗１１，１４およびコンデン
サ１５の時定数でゆっくりと充電される。Next, the operation of the inrush current prevention circuit 10 according to the present embodiment will be described with reference to FIG. Note that R shown in FIG. 2E indicates the resistance value of the resistor 16. When the input switch 30 is turned on, the voltage Vcc is output from the gate drive power supply circuit 17, the gate of the FET 12 is driven, and the FET 12 is turned on. FET1
When the switch 2 is turned on, the voltage Vin is supplied from the positive side of the DC input power supply 20 to the resistor 11, between the drain and source of the FET 12, between the gate and source of the FET 13, and to the negative side of the power supply via the input switch 30. , FET1
3 is slowly charged by the time constant of the resistors 11 and 14 and the capacitor 15.
【００２９】そして、ＦＥＴ１３のゲート・ソース間電
圧がＦＥＴ１３のゲートオン電圧Ｖｇｏｎに達すると、
ＦＥＴ１３がオンとなる。さらに、ＦＥＴ１３のゲート
・ソース間電圧がゲート駆動電源回路１７から出力され
た電圧ＶｃｃとＦＥＴ１２のゲートカットオフ電圧Ｖｇ
ｏｆｆの差分であるＶｃｃ−Ｖｇｏｆｆに達するとＦＥ
Ｔ１２がオフとなるため、ＦＥＴ１３のゲート・ソース
間の充電が終わり、ＦＥＴ１３のゲート・ソース間電圧
はＶｃｃ−Ｖｇｏｆｆでクランプされる。When the gate-source voltage of the FET 13 reaches the gate-on voltage Vgon of the FET 13,
The FET 13 turns on. Further, the gate-source voltage of the FET 13 is equal to the voltage Vcc output from the gate drive power supply circuit 17 and the gate cutoff voltage Vg of the FET 12.
When the difference reaches Vcc−Vgoff, which is the difference between
Since T12 is turned off, the charge between the gate and the source of the FET 13 ends, and the voltage between the gate and the source of the FET 13 is clamped at Vcc-Vgoff.
【００３０】また、入力スイッチ３０をオンにすると、
直流入力電源２０の正極側から入力コンデンサ４０、抵
抗１６および入力スイッチ３０を介した直流入力電源２
０の負極側までの経路で電圧Ｖｉｎが供給され、入力コ
ンデンサ４０が入力コンデンサ４０と抵抗１６の時定数
でゆっくりと充電される。そして、入力コンデンサ４０
の充電が完了すると、ＦＥＴ１３がオンとなるため、Ｆ
ＥＴ１３を経由してコンバータ５０に直流入力電源２０
からの電源供給が行われる。従って、定常動作時には、
抵抗１６による電力損失を防止することが可能となる。When the input switch 30 is turned on,
DC input power supply 2 from the positive side of DC input power supply 20 via input capacitor 40, resistor 16 and input switch 30
The voltage Vin is supplied through a path to the negative electrode side of 0, and the input capacitor 40 is slowly charged by the time constant of the input capacitor 40 and the resistor 16. And the input capacitor 40
Is completed, the FET 13 is turned on.
DC input power supply 20 to converter 50 via ET13
Is supplied from the power supply. Therefore, during normal operation,
Power loss due to the resistor 16 can be prevented.
【００３１】一方、入力スイッチ３０をオフにすると、
ＦＥＴ１３のゲート・ソース間は、ＦＥＴ１３のゲー
ト、抵抗１４およびＦＥＴ１３のソースの経路と、ＦＥ
Ｔ１３のゲート、ＦＥＴ１２のソース・ドレイン間ボデ
ィダイオード、抵抗１１，１７ｃ、ツェナーダイオード
１７ｂおよびＦＥＴ１３のソースの経路と、ＦＥＴ１３
のゲート、ＦＥＴ１２のソース・ドレイン間ボディダイ
オード、抵抗１１、コンバータ５０およびＦＥＴ１３の
ドレイン・ソース間の経路との三経路で放電されるた
め、突入電流防止回路１０はリセットされることとな
る。On the other hand, when the input switch 30 is turned off,
The path between the gate and the source of the FET 13, the path of the resistor 14 and the source of the FET 13,
The path of the gate of T13, the body diode between the source and the drain of the FET 12, the resistances 11 and 17c, the Zener diode 17b, and the source of the FET 13;
, The source-drain body diode of the FET 12, the resistor 11, the converter 50, and the path between the drain and the source of the FET 13, the rush current prevention circuit 10 is reset.
【００３２】このように、入力スイッチ３０をオンにす
るとき、入力コンデンサ４０を抵抗１６との時定数でゆ
っくりと充電させるとともに、入力コンデンサ４０の充
電が完了するとき、ＦＥＴ１３のゲート・ソース間電圧
を電圧Ｖｃｃとゲートカットオフ電圧Ｖｇｏｆｆとの差
分でクランプさせることにより、ＦＥＴ１３をオンにし
て直流入力電源２０からコンバータ５０に電源供給を行
うため、直流入力電源２０からの入力電圧の変動が広い
場合にも適用させることが可能となる。As described above, when the input switch 30 is turned on, the input capacitor 40 is slowly charged with the time constant of the resistor 16, and when the charging of the input capacitor 40 is completed, the gate-source voltage of the FET 13 is reduced. Is clamped by the difference between the voltage Vcc and the gate cutoff voltage Vgoff to turn on the FET 13 and supply power from the DC input power supply 20 to the converter 50. It can be applied to
【００３３】[0033]
【発明の効果】以上説明したように本発明は、定常時用
トランジスタを電源からの入力電圧に依存しない電圧で
駆動させることにより、電源からの入力電圧の変動が広
い場合にも適用可能な突入電流防止回路を提供すること
ができる。また、本発明によれば、回路内の電圧変化に
応じて、定常時用トランジスタをオン・オフ駆動させる
ことができる。As described above, according to the present invention, the steady-state transistor is driven at a voltage independent of the input voltage from the power supply, so that the inrush current can be applied even when the input voltage from the power supply varies widely. A current prevention circuit can be provided. Further, according to the present invention , the steady state transistor can be turned on / off in accordance with a voltage change in the circuit.
【００３４】さらに、請求項２にかかる発明によれば、
電圧の変化に対応させつつ、クランプ用トランジスタを
オン・オフ駆動させることができる。さらに、請求項３
にかかる発明によれば、簡単な素子を配列するだけで電
源回路を構成することができる。Further, according to the second aspect of the present invention,
The clamp transistor can be turned on and off while responding to a change in voltage. Further, claim 3
According to the present invention, a power supply circuit can be configured only by arranging simple elements.
【００３５】さらに、請求項４にかかる発明によれば、
あらかじめ所定の抵抗値を有する抵抗素子を配置するだ
けで良いため、構成を簡単化し、コストの低減を図るこ
とができる。さらに、請求項５にかかる発明によれば、
ＤＣ−ＤＣコンバータに電源供給する場合に適用するこ
とができる。Further, according to the invention of claim 4 ,
Since it is only necessary to arrange a resistance element having a predetermined resistance value in advance, the configuration can be simplified and the cost can be reduced. Further, according to the invention according to claim 5 ,
The present invention can be applied to a case where power is supplied to a DC-DC converter.
【図１】本実施形態における突入電流防止回路の構成を
示す回路図である。FIG. 1 is a circuit diagram illustrating a configuration of an inrush current prevention circuit according to an embodiment.
【図２】回路内における電流値および電圧値の変化を示
すグラフである。FIG. 2 is a graph showing changes in a current value and a voltage value in a circuit.
【図３】従来例における突入電流防止回路の構成を示す
回路図である。FIG. 3 is a circuit diagram showing a configuration of a rush current prevention circuit in a conventional example.
１０ 突入電流防止回路 １１ 抵抗 １２,１３ ＦＥＴ １４ 抵抗 １５ コンデンサ １６ 抵抗 １７ ゲート駆動電源回路 １７ａ トランジスタ １７ｂ ツェナーダイオード １７ｃ 抵抗 ２０ 直流入力電源 ３０ 入力スイッチ ４０ 入力コンデンサ ５０ コンバータ ６０ 負荷 DESCRIPTION OF SYMBOLS 10 Inrush current prevention circuit 11 Resistance 12,13 FET 14 Resistance 15 Capacitor 16 Resistance 17 Gate drive power supply circuit 17a Transistor 17b Zener diode 17c Resistance 20 DC input power supply 30 Input switch 40 Input capacitor 50 Converter 60 Load
Claims (5)
在させてコンバータの入力コンデンサを充電し、この入
力コンデンサの充電が完了した後には、上記抵抗素子と
並列に接続された定常時用トランジスタをオンさせるこ
とにより、この定常時用トランジスタを介して上記コン
バータに電源供給する突入電流防止回路において、 上記定常時用トランジスタの制御端子に、制御端子電圧
をクランプするためのクランプ用トランジスタを接続す
るとともに、 上記定常時用トランジスタとして、ソース、ドレインお
よびゲートをそれぞれ上記電源の負極側、入力コンデン
サおよびクランプ用トランジスタに接続する電界効果ト
ランジスタを用いた ことを特徴とする突入電流防止回
路。When a power supply is turned on, an input capacitor of a converter is charged through a resistance element, and after charging of the input capacitor is completed, a steady-state transistor connected in parallel with the resistance element is turned on. By turning on, in the rush current prevention circuit for supplying power to the converter via the steady state transistor, a clamp transistor for clamping a control terminal voltage is connected to the control terminal of the steady state transistor .
In addition, the source, drain and
And gate are connected to the negative side of
Field-effect transistor connected to the
An inrush current prevention circuit using a transistor .
ース、ドレインおよびゲートをそれぞれ上記定常時用ト
ランジスタのゲート、上記電源の正極側および電源回路
に接続する電界効果トランジスタを用いたことを特徴と
する請求項１記載の突入電流防止回路。 As claimed in claim 2 wherein said clamping transistor, claim to be the source, drain and gate of each gate of the steady state transistor, characterized by using the field effect transistor to be connected to the positive electrode side and the power supply circuit of the power source 2. The inrush current prevention circuit according to 1.
において、 上記電源回路が、エミッタを上記クランプ用トランジス
タのゲートに接続するとともに、コレクタを上記電源の
正極側に接続した電源回路用トランジスタと、 上記電源回路用トランジスタのベースとコレクタとの間
に介在される電源回路用抵抗器と、 カソード側を上記電源回路用トランジスタのベースに接
続するとともに、アノード側を上記電源の負極側に接続
したツェナーダイオードとを備えることを特徴とする突
入電流防止回路。 3. The power supply circuit according to claim 2 , wherein said power supply circuit has an emitter connected to a gate of said clamp transistor and a collector connected to a positive electrode of said power supply. A power circuit resistor interposed between the base and collector of the power circuit transistor; a cathode connected to the base of the power circuit transistor, and an anode connected to the negative electrode of the power supply. And an inrush current prevention circuit, comprising:
載の突入電流防止回路において、 上記抵抗素子が、固定抵抗器であることを特徴とする突
入電流防止回路。 4. A rush current preventing circuit according to any one of claims 1 to 3, said resistive element, rush current prevention circuit, which is a fixed resistor.
載の突入電流防止回路において、 上記コンバータが、ＤＣ−ＤＣコンバータであることを
特徴とする突入電流防止回路。 5. The inrush current prevention circuit according to any one of claims 1 to 4, said converter, rush current prevention circuit, which is a DC-DC converter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04819999A JP3156693B2 (en) | 1999-02-25 | 1999-02-25 | Inrush current prevention circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04819999A JP3156693B2 (en) | 1999-02-25 | 1999-02-25 | Inrush current prevention circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000250643A JP2000250643A (en) | 2000-09-14 |
| JP3156693B2 true JP3156693B2 (en) | 2001-04-16 |
Family
ID=12796724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04819999A Expired - Fee Related JP3156693B2 (en) | 1999-02-25 | 1999-02-25 | Inrush current prevention circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3156693B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015196632A1 (en) * | 2014-06-24 | 2015-12-30 | 中兴通讯股份有限公司 | Method and circuit for suppressing surge current of direct current power source |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112821369A (en) * | 2021-02-26 | 2021-05-18 | 浪潮(北京)电子信息产业有限公司 | Soft start circuit and FPGA system |
-
1999
- 1999-02-25 JP JP04819999A patent/JP3156693B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015196632A1 (en) * | 2014-06-24 | 2015-12-30 | 中兴通讯股份有限公司 | Method and circuit for suppressing surge current of direct current power source |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000250643A (en) | 2000-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10530256B1 (en) | Multi-level buck converter with reverse charge capability | |
| US10879811B2 (en) | Switching power supply device and semiconductor device | |
| WO2013123724A1 (en) | Quick discharge circuit | |
| WO2017094095A1 (en) | Inrush current prevention circuit | |
| US8184457B2 (en) | Switch mode power supply for in-line voltage applications | |
| JP7316164B2 (en) | switching power supply | |
| JP4315097B2 (en) | Switching power supply | |
| JPH0227682B2 (en) | ||
| US7848125B2 (en) | Keep-alive for power stage with multiple switch nodes | |
| US7898227B2 (en) | Non-synchronous boost converter including low-voltage device for load disconnection | |
| US20210075312A1 (en) | Power source input circuit and inverter-integrated electric compressor for vehicle comprising said circuit | |
| CN109038503B (en) | Hiccup type protection circuit of direct current power supply | |
| CN111464029B (en) | Current sensing controller for DC-DC converter | |
| JP4218862B2 (en) | Synchronous rectifier circuit for flyback converter | |
| WO2007015520A1 (en) | Power supply device | |
| JP3156693B2 (en) | Inrush current prevention circuit | |
| WO2017199716A1 (en) | Switch circuit with active snubber circuit, and dc-dc converter | |
| US20210367499A1 (en) | Driving circuit for switching element and switching circuit | |
| JP6137723B1 (en) | Non-voltage drop type power supply circuit and its application circuit | |
| US9077256B2 (en) | Method of forming a low power dissipation regulator and structure therefor | |
| JP4517579B2 (en) | Current control circuit | |
| CN105322789A (en) | Regulator circuit | |
| JP2016025774A (en) | Step-down type dc/dc converter | |
| JP2861246B2 (en) | Switching power supply | |
| JP2020188673A (en) | Electric circuit and power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |