JP3156669B2 - 演算処理機能付パケット型メモリシステムの制御方法 - Google Patents
演算処理機能付パケット型メモリシステムの制御方法Info
- Publication number
- JP3156669B2 JP3156669B2 JP18033598A JP18033598A JP3156669B2 JP 3156669 B2 JP3156669 B2 JP 3156669B2 JP 18033598 A JP18033598 A JP 18033598A JP 18033598 A JP18033598 A JP 18033598A JP 3156669 B2 JP3156669 B2 JP 3156669B2
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- arithmetic processing
- processing function
- packet
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bus Control (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、大容量のメモリＬ
ＳＩに用いて好適なパケット型メモリバス・インタフェ
ースを有するパケット型メモリＬＳＩに関し、特に、パ
ケット型メモリＬＳＩに演算処理機能を付加した演算処
理機能付パケット型メモリＬＳＩのメモリシステムの制
御方法に関する。
ＳＩに用いて好適なパケット型メモリバス・インタフェ
ースを有するパケット型メモリＬＳＩに関し、特に、パ
ケット型メモリＬＳＩに演算処理機能を付加した演算処
理機能付パケット型メモリＬＳＩのメモリシステムの制
御方法に関する。
【０００２】
【従来の技術】メモリＬＳＩと演算処理機能付メモリＬ
ＳＩを用いて演算処理機能付メモリシステムを構成する
技術として、例えば特開平１０−０４９４２８号公報
（特願平０８−２０４６６８号）の記載が参照される。
ＳＩを用いて演算処理機能付メモリシステムを構成する
技術として、例えば特開平１０−０４９４２８号公報
（特願平０８−２０４６６８号）の記載が参照される。
【０００３】また、この技術に関連して、特にパケット
型メモリＬＳＩと演算処理機能付パケット型メモリＬＳ
Ｉを用いて同様の演算処理機能付メモリシステムを構成
する技術が、本願に先行して出願され本願出願時未公開
の特願平０９−０９７５８７号に記載されている。
型メモリＬＳＩと演算処理機能付パケット型メモリＬＳ
Ｉを用いて同様の演算処理機能付メモリシステムを構成
する技術が、本願に先行して出願され本願出願時未公開
の特願平０９−０９７５８７号に記載されている。
【０００４】ここで、パケット型メモリＬＳＩとは、例
えば、Direct Rambus DRAM（ダイレクト・ランバス・ダ
イナミックランダムアクセスメモリ、「DRDRAM」とい
う）やSynchronous−Link DRAM（シンクロナス・リンク
・ダイナミックランダムアクセスメモリ、「SLDRAM」と
いう）のような、パケットを用いてメモリアクセスを行
うことを特徴とするメモリＬＳＩのことであり、その解
説は、「IEEE Micro」誌のNov／Dec，1997号、“Direct
Rambus Technology：The Next Main Memory Standar
d”，pp18−28、及び、同誌同号の“SLDRAM：High−Per
formance，Open−Standard Memory”，pp29−39に、詳
しい解説がある。
えば、Direct Rambus DRAM（ダイレクト・ランバス・ダ
イナミックランダムアクセスメモリ、「DRDRAM」とい
う）やSynchronous−Link DRAM（シンクロナス・リンク
・ダイナミックランダムアクセスメモリ、「SLDRAM」と
いう）のような、パケットを用いてメモリアクセスを行
うことを特徴とするメモリＬＳＩのことであり、その解
説は、「IEEE Micro」誌のNov／Dec，1997号、“Direct
Rambus Technology：The Next Main Memory Standar
d”，pp18−28、及び、同誌同号の“SLDRAM：High−Per
formance，Open−Standard Memory”，pp29−39に、詳
しい解説がある。
【０００５】また、コプロセッサ内蔵パケット型メモリ
ＬＳＩとは、パケット型メモリＬＳＩのＬＳＩ内部にコ
プロセッサを搭載したものであり、本明細書では、コプ
ロセッサ以外の演算処理機能を搭載したＬＳＩをも含め
て「演算処理機能付パケット型メモリＬＳＩ」という。
ＬＳＩとは、パケット型メモリＬＳＩのＬＳＩ内部にコ
プロセッサを搭載したものであり、本明細書では、コプ
ロセッサ以外の演算処理機能を搭載したＬＳＩをも含め
て「演算処理機能付パケット型メモリＬＳＩ」という。
【０００６】一般に、メモリシステムはメモリＬＳＩを
複数個並べて構成されているものであり、演算に使用す
るデータを格納する機能しか有していない。これに対し
て、上記特開平１０−０４９４２８号公報に記載される
演算処理機能付メモリシステムは、メモリＬＳＩと演算
処理機能付メモリＬＳＩとを用いて構成されているもの
であり、演算処理機能付メモリシステム内の演算処理機
能付メモリＬＳＩで演算処理を行うことを可能としたも
のである。
複数個並べて構成されているものであり、演算に使用す
るデータを格納する機能しか有していない。これに対し
て、上記特開平１０−０４９４２８号公報に記載される
演算処理機能付メモリシステムは、メモリＬＳＩと演算
処理機能付メモリＬＳＩとを用いて構成されているもの
であり、演算処理機能付メモリシステム内の演算処理機
能付メモリＬＳＩで演算処理を行うことを可能としたも
のである。
【０００７】また、上記特願平０９−０９７５８７号に
記載される演算処理機能付きパケット型メモリシステム
は、パケット型メモリＬＳＩと演算処理機能付パケット
型メモリＬＳＩとを用いて構成されているものであり、
パケット型メモリＬＳＩに対してパケットを用いてメモ
リアクセスを行うという前述の機構を拡張し、パケット
を用いて、演算処理機能付きパケット型メモリＬＳＩに
おける演算処理の実行を制御する構成としたものであ
る。
記載される演算処理機能付きパケット型メモリシステム
は、パケット型メモリＬＳＩと演算処理機能付パケット
型メモリＬＳＩとを用いて構成されているものであり、
パケット型メモリＬＳＩに対してパケットを用いてメモ
リアクセスを行うという前述の機構を拡張し、パケット
を用いて、演算処理機能付きパケット型メモリＬＳＩに
おける演算処理の実行を制御する構成としたものであ
る。
【０００８】
【発明が解決しようとする課題】上記した先行出願等に
記載されるメモリシステムでは、従来のメモリバス、特
にパケット型メモリバスのバス構成をそのまま用いてい
て演算処理機能付メモリシステム、特に演算処理機能付
きパケット型メモリシステムを構成している。これは、
以下に述べるような理由による。
記載されるメモリシステムでは、従来のメモリバス、特
にパケット型メモリバスのバス構成をそのまま用いてい
て演算処理機能付メモリシステム、特に演算処理機能付
きパケット型メモリシステムを構成している。これは、
以下に述べるような理由による。
【０００９】一般に、メモリバスにおいては、バス上に
コマンドを発行することを許されているバスマスタはメ
モリコントローラＬＳＩだけである為、メモリバスの占
有権の調停は必要ない。また、メモリバス上で行われる
通信は、リードやライトなどのメモリアクセスだけであ
るため、通信フォーマットの数も少なく、その通信プロ
トコルは比較的単純である。
コマンドを発行することを許されているバスマスタはメ
モリコントローラＬＳＩだけである為、メモリバスの占
有権の調停は必要ない。また、メモリバス上で行われる
通信は、リードやライトなどのメモリアクセスだけであ
るため、通信フォーマットの数も少なく、その通信プロ
トコルは比較的単純である。
【００１０】このように、プロトコルが簡単であるた
め、従来のメモリバスを用いた演算処理機能付メモリシ
ステムは、メモリバスを介した相互交信を短時間で実行
できるという特徴を有している。
め、従来のメモリバスを用いた演算処理機能付メモリシ
ステムは、メモリバスを介した相互交信を短時間で実行
できるという特徴を有している。
【００１１】演算処理機能付メモリシステムは、従来の
メモリシステムとしての機能をも包含するシステムでも
あるため、メモリアクセス時の遅延時間を如何に削減す
るかという点は、データバンド幅の向上と並んで大きな
課題である。
メモリシステムとしての機能をも包含するシステムでも
あるため、メモリアクセス時の遅延時間を如何に削減す
るかという点は、データバンド幅の向上と並んで大きな
課題である。
【００１２】このため、上記した特徴は、演算処理機能
付メモリシステムのバスとして非常によく適合したもの
である、ということが出来る。
付メモリシステムのバスとして非常によく適合したもの
である、ということが出来る。
【００１３】しかしながら、メモリコントローラＬＳＩ
のみがバスマスタになることができるということは、演
算処理機能付メモリＬＳＩからメモリコントローラＬＳ
Ｉへの割り込み動作を行って、演算処理機能付メモリＬ
ＳＩがバスマスタになることが出来ない、ということを
意味する。
のみがバスマスタになることができるということは、演
算処理機能付メモリＬＳＩからメモリコントローラＬＳ
Ｉへの割り込み動作を行って、演算処理機能付メモリＬ
ＳＩがバスマスタになることが出来ない、ということを
意味する。
【００１４】そして、複雑な演算処理を演算処理機能付
メモリＬＳＩに実行させるためには、このような割り込
み動作を可能とし、メモリコントローラＬＳＩだけでな
く、演算処理機能付メモリＬＳＩもバスマスタとなるこ
とができるようにする必要がある。
メモリＬＳＩに実行させるためには、このような割り込
み動作を可能とし、メモリコントローラＬＳＩだけでな
く、演算処理機能付メモリＬＳＩもバスマスタとなるこ
とができるようにする必要がある。
【００１５】一方、複数のバスマスタが存在するシステ
ムとして、複数のプロセッサが１本のプロセッサバスに
接続されて並列動作を行うバス接続型並列処理システム
が存在する。バス接続型並列処理システムにおけるプロ
セッサバスの通信プロトコルは、メモリバスの通信プロ
トコルよりも大幅に煩雑である。これは、幾つかの原因
に起因する。
ムとして、複数のプロセッサが１本のプロセッサバスに
接続されて並列動作を行うバス接続型並列処理システム
が存在する。バス接続型並列処理システムにおけるプロ
セッサバスの通信プロトコルは、メモリバスの通信プロ
トコルよりも大幅に煩雑である。これは、幾つかの原因
に起因する。
【００１６】まず第１の原因は、プロセッサバスは複数
のバスマスタが存在することを前提にしたバスである、
ということである。このため、複数のバスマスタが同時
にプロセッサバスに対して要求を発行する可能性が生
じ、どのバスマスタが要求を出せるかを決めるプロセッ
サバスの占有権制御を行なわなければならない。
のバスマスタが存在することを前提にしたバスである、
ということである。このため、複数のバスマスタが同時
にプロセッサバスに対して要求を発行する可能性が生
じ、どのバスマスタが要求を出せるかを決めるプロセッ
サバスの占有権制御を行なわなければならない。
【００１７】更には、デッドロックやライブロックを避
けるために、プロセッサバス上でのフロー制御も必要と
なる。
けるために、プロセッサバス上でのフロー制御も必要と
なる。
【００１８】また、並列処理・分散処理の効率化のため
に、多数の種類のバス上の通信フォーマットやあるいは
多数の種類のバス上の交信パターンをサポートしなけれ
ばならない。
に、多数の種類のバス上の通信フォーマットやあるいは
多数の種類のバス上の交信パターンをサポートしなけれ
ばならない。
【００１９】さらに、キャッシュコヒーレンシなどのよ
うに、複数のプロセッサ間のデータの無矛盾性を保証す
る機構を、プロトコルに組み入れなければならないこと
もある。
うに、複数のプロセッサ間のデータの無矛盾性を保証す
る機構を、プロトコルに組み入れなければならないこと
もある。
【００２０】このように、通信プロトコルが煩雑である
ため、これらのシステムでは、複数のバスマスタを許容
できるものの、プロセッサバスを介した相互交信に時間
がかかる、という問題が生じる。
ため、これらのシステムでは、複数のバスマスタを許容
できるものの、プロセッサバスを介した相互交信に時間
がかかる、という問題が生じる。
【００２１】したがって、本発明は、上記した技術的課
題の認識に基づきなされたものであって、その主たる目
的は、演算処理機能付パケット型メモリＬＳＩ及び演算
処理機能付パケット型メモリシステムをベースとしなが
ら、演算処理機能付パケット型メモリＬＳＩがバスマス
タとなることを可能にする、より柔軟であり高機能な演
算処理機能付メモリシステムの制御方法を提供すること
にある。
題の認識に基づきなされたものであって、その主たる目
的は、演算処理機能付パケット型メモリＬＳＩ及び演算
処理機能付パケット型メモリシステムをベースとしなが
ら、演算処理機能付パケット型メモリＬＳＩがバスマス
タとなることを可能にする、より柔軟であり高機能な演
算処理機能付メモリシステムの制御方法を提供すること
にある。
【００２２】また本発明の他の目的は、上記の新たなパ
ケット型メモリバス技術により、パケット型メモリに、
信号線数本分を加えた外部入出力端子を備えた演算処理
機能付きパケット型メモリＬＳＩを実現し、この演算処
理機能付きパケット型メモリＬＳＩと、従来のパケット
型メモリＬＳＩとを、同一のパケット型メモリバスに接
続して用いることを可能とする演算処理機能付メモリシ
ステムの制御方法を提供することにある。
ケット型メモリバス技術により、パケット型メモリに、
信号線数本分を加えた外部入出力端子を備えた演算処理
機能付きパケット型メモリＬＳＩを実現し、この演算処
理機能付きパケット型メモリＬＳＩと、従来のパケット
型メモリＬＳＩとを、同一のパケット型メモリバスに接
続して用いることを可能とする演算処理機能付メモリシ
ステムの制御方法を提供することにある。
【００２３】本発明のさらに別の目的は、上記のパケッ
ト型メモリバスに接続されたパケット型メモリＬＳＩ及
び演算処理機能付パケット型メモリＬＳＩ双方に対する
メモリアクセスを、演算処理機能を付加したことによる
時間的なオーバーヘッドなしに実現する演算処理機能付
メモリシステムの制御方法を提供することにある。
ト型メモリバスに接続されたパケット型メモリＬＳＩ及
び演算処理機能付パケット型メモリＬＳＩ双方に対する
メモリアクセスを、演算処理機能を付加したことによる
時間的なオーバーヘッドなしに実現する演算処理機能付
メモリシステムの制御方法を提供することにある。
【００２４】
【課題を解決するための手段】前記目的を達成する本発
明において、演算処理機能付パケット型メモリシステム
は、複数のパケット型メモリＬＳＩと一つの演算処理機
能付パケット型メモリＬＳＩと一つのメモリコントロー
ラＬＳＩとから構成される演算処理機能付パケット型メ
モリシステムであって、メモリコントローラＬＳＩとパ
ケット型メモリＬＳＩ及び演算処理機能付パケット型メ
モリＬＳＩが双方向のデータバスとコマンドバスとによ
り接続され、更に、メモリコントローラＬＳＩと演算処
理機能付パケット型メモリＬＳＩが、メモリコントロー
ラＬＳＩへ向かう一方向信号線であるレディ信号線と、
双方向信号線であるバス調停信号線とにより接続されて
いる。
明において、演算処理機能付パケット型メモリシステム
は、複数のパケット型メモリＬＳＩと一つの演算処理機
能付パケット型メモリＬＳＩと一つのメモリコントロー
ラＬＳＩとから構成される演算処理機能付パケット型メ
モリシステムであって、メモリコントローラＬＳＩとパ
ケット型メモリＬＳＩ及び演算処理機能付パケット型メ
モリＬＳＩが双方向のデータバスとコマンドバスとによ
り接続され、更に、メモリコントローラＬＳＩと演算処
理機能付パケット型メモリＬＳＩが、メモリコントロー
ラＬＳＩへ向かう一方向信号線であるレディ信号線と、
双方向信号線であるバス調停信号線とにより接続されて
いる。
【００２５】また、本発明において、演算処理機能付パ
ケット型メモリシステムは、複数のパケット型メモリＬ
ＳＩと一つの演算処理機能付パケット型メモリＬＳＩと
一つのメモリコントローラＬＳＩとから構成される演算
処理機能付パケット型メモリシステムであって、メモリ
コントローラＬＳＩとパケット型メモリＬＳＩ及び演算
処理機能付パケット型メモリＬＳＩが、双方向のデータ
バスとコマンドバスとにより接続され、更に、メモリコ
ントローラＬＳＩと演算処理機能付パケット型メモリＬ
ＳＩが、メモリコントローラＬＳＩへ向かう一方向信号
線であるレディ信号線及びメモリコントローラ割り込み
信号線と、メモリコントローラＬＳＩからの一方向信号
線である演算処理機能付パケット型メモリ割り込み信号
線により接続される構成としてもよい。
ケット型メモリシステムは、複数のパケット型メモリＬ
ＳＩと一つの演算処理機能付パケット型メモリＬＳＩと
一つのメモリコントローラＬＳＩとから構成される演算
処理機能付パケット型メモリシステムであって、メモリ
コントローラＬＳＩとパケット型メモリＬＳＩ及び演算
処理機能付パケット型メモリＬＳＩが、双方向のデータ
バスとコマンドバスとにより接続され、更に、メモリコ
ントローラＬＳＩと演算処理機能付パケット型メモリＬ
ＳＩが、メモリコントローラＬＳＩへ向かう一方向信号
線であるレディ信号線及びメモリコントローラ割り込み
信号線と、メモリコントローラＬＳＩからの一方向信号
線である演算処理機能付パケット型メモリ割り込み信号
線により接続される構成としてもよい。
【００２６】本発明の演算処理機能付パケット型メモリ
システムの制御方法は、バス調停信号線を用いて、メモ
リコントローラＬＳＩから演算処理機能付パケット型メ
モリＬＳＩへ、もしくは演算処理機能付パケット型メモ
リＬＳＩからメモリコントローラＬＳＩへ、それぞれコ
マンドバスの占有権の譲渡を要求する。
システムの制御方法は、バス調停信号線を用いて、メモ
リコントローラＬＳＩから演算処理機能付パケット型メ
モリＬＳＩへ、もしくは演算処理機能付パケット型メモ
リＬＳＩからメモリコントローラＬＳＩへ、それぞれコ
マンドバスの占有権の譲渡を要求する。
【００２７】本発明の演算処理機能付パケット型メモリ
システムの制御方法は、メモリコントローラ割り込み信
号線を用いて、コマンドバスの占有権をメモリコントロ
ーラＬＳＩから演算処理機能付パケット型メモリＬＳＩ
へ譲渡することを要求し、演算処理機能付パケット型メ
モリ割り込み信号線を用いて、コマンドバスの占有権を
演算処理機能付パケット型メモリＬＳＩからメモリコン
トローラＬＳＩへ譲渡することを要求する。
システムの制御方法は、メモリコントローラ割り込み信
号線を用いて、コマンドバスの占有権をメモリコントロ
ーラＬＳＩから演算処理機能付パケット型メモリＬＳＩ
へ譲渡することを要求し、演算処理機能付パケット型メ
モリ割り込み信号線を用いて、コマンドバスの占有権を
演算処理機能付パケット型メモリＬＳＩからメモリコン
トローラＬＳＩへ譲渡することを要求する。
【００２８】また、本発明の演算処理機能付パケット型
メモリシステムの制御方法は、メモリコントローラＬＳ
Ｉがコマンドバスの占有権を有する時に、演算処理機能
付パケット型メモリＬＳＩがコマンドバスの占有権の譲
渡を要求した場合、メモリコントローラＬＳＩから演算
処理機能付パケット型メモリＬＳＩに対してコマンドバ
スを用いて占有権譲渡コマンドパケットを送信すること
により、コマンドバスの占有権を演算処理機能付パケッ
ト型メモリＬＳＩに譲渡する。
メモリシステムの制御方法は、メモリコントローラＬＳ
Ｉがコマンドバスの占有権を有する時に、演算処理機能
付パケット型メモリＬＳＩがコマンドバスの占有権の譲
渡を要求した場合、メモリコントローラＬＳＩから演算
処理機能付パケット型メモリＬＳＩに対してコマンドバ
スを用いて占有権譲渡コマンドパケットを送信すること
により、コマンドバスの占有権を演算処理機能付パケッ
ト型メモリＬＳＩに譲渡する。
【００２９】さらに、本発明の演算処理機能付パケット
型メモリシステムの制御方法は、演算処理機能付パケッ
ト型メモリＬＳＩがコマンドバスの占有権を有する時
に、メモリコントローラＬＳＩがコマンドバスの占有権
の譲渡を要求した場合、演算処理機能付パケット型メモ
リＬＳＩからメモリコントローラＬＳＩに対してコマン
ドバスを用いて占有権譲渡コマンドパケットを送信する
ことにより、コマンドバスの占有権をメモリコントロー
ラＬＳＩに譲渡する。
型メモリシステムの制御方法は、演算処理機能付パケッ
ト型メモリＬＳＩがコマンドバスの占有権を有する時
に、メモリコントローラＬＳＩがコマンドバスの占有権
の譲渡を要求した場合、演算処理機能付パケット型メモ
リＬＳＩからメモリコントローラＬＳＩに対してコマン
ドバスを用いて占有権譲渡コマンドパケットを送信する
ことにより、コマンドバスの占有権をメモリコントロー
ラＬＳＩに譲渡する。
【００３０】そして本発明の演算処理機能付パケット型
メモリシステムは、パケット型メモリＬＳＩが固有のデ
バイスＩＤを持ち、演算処理機能付パケット型メモリＬ
ＳＩが固有のデバイスＩＤを持ち、更に、メモリコント
ローラＬＳＩが固有のデバイスＩＤを持つ。
メモリシステムは、パケット型メモリＬＳＩが固有のデ
バイスＩＤを持ち、演算処理機能付パケット型メモリＬ
ＳＩが固有のデバイスＩＤを持ち、更に、メモリコント
ローラＬＳＩが固有のデバイスＩＤを持つ。
【００３１】さらにまた本発明の演算処理機能付パケッ
ト型メモリシステムの制御方法は、演算処理機能付パケ
ット型メモリＬＳＩがコマンドバスの占有権を獲得した
際に、メモリコントローラＬＳＩに固有のデバイスＩＤ
を用いてメモリコントローラＬＳＩを指定し、メモリコ
ントローラＬＳＩに対してコマンドパケットを送信す
る。
ト型メモリシステムの制御方法は、演算処理機能付パケ
ット型メモリＬＳＩがコマンドバスの占有権を獲得した
際に、メモリコントローラＬＳＩに固有のデバイスＩＤ
を用いてメモリコントローラＬＳＩを指定し、メモリコ
ントローラＬＳＩに対してコマンドパケットを送信す
る。
【００３２】また本発明の演算処理機能付パケット型メ
モリシステムの制御方法は、レディ信号線を用いて、演
算処理機能付パケット型メモリＬＳＩが演算処理を終了
したか、あるいは、演算処理機能付パケット型メモリＬ
ＳＩが占有権の譲渡が可能であることを、演算処理機能
付パケット型メモリＬＳＩからメモリコントローラＬＳ
Ｉに対して通知する。
モリシステムの制御方法は、レディ信号線を用いて、演
算処理機能付パケット型メモリＬＳＩが演算処理を終了
したか、あるいは、演算処理機能付パケット型メモリＬ
ＳＩが占有権の譲渡が可能であることを、演算処理機能
付パケット型メモリＬＳＩからメモリコントローラＬＳ
Ｉに対して通知する。
【００３３】
【発明の実施の形態】本発明の実施の形態について説明
する。本発明を適用した好ましい一実施の形態について
説明すると、複数のパケット型メモリＬＳＩ（図１の１
２−１〜１２−３）と、演算処理機能付パケット型メモ
リＬＳＩ（図１の１３）と、メモリコントローラＬＳＩ
（図１の１１）と、を含み、メモリコントローラＬＳＩ
と、複数のパケット型メモリＬＳＩと演算処理機能付パ
ケット型メモリＬＳＩとが、双方向のデータバス（図１
の１４）とコマンドバス（図１の１５）とにより接続さ
れ、メモリコントローラＬＳＩと、演算処理機能付パケ
ット型メモリＬＳＩとが、メモリコントローラＬＳＩへ
向かう一方向信号線であるレディ信号線（図１の１７）
と、双方向信号線であるバス調停信号線（図１の１８）
とにより接続されており、この双方向のバス調停信号線
（図１の１８）を用いて、メモリコントローラＬＳＩか
ら演算処理機能付パケット型メモリＬＳＩへ、もしく
は、演算処理機能付パケット型メモリＬＳＩからメモリ
コントローラＬＳＩへ、それぞれ、コマンドバスの占有
権の譲渡を要求する。
する。本発明を適用した好ましい一実施の形態について
説明すると、複数のパケット型メモリＬＳＩ（図１の１
２−１〜１２−３）と、演算処理機能付パケット型メモ
リＬＳＩ（図１の１３）と、メモリコントローラＬＳＩ
（図１の１１）と、を含み、メモリコントローラＬＳＩ
と、複数のパケット型メモリＬＳＩと演算処理機能付パ
ケット型メモリＬＳＩとが、双方向のデータバス（図１
の１４）とコマンドバス（図１の１５）とにより接続さ
れ、メモリコントローラＬＳＩと、演算処理機能付パケ
ット型メモリＬＳＩとが、メモリコントローラＬＳＩへ
向かう一方向信号線であるレディ信号線（図１の１７）
と、双方向信号線であるバス調停信号線（図１の１８）
とにより接続されており、この双方向のバス調停信号線
（図１の１８）を用いて、メモリコントローラＬＳＩか
ら演算処理機能付パケット型メモリＬＳＩへ、もしく
は、演算処理機能付パケット型メモリＬＳＩからメモリ
コントローラＬＳＩへ、それぞれ、コマンドバスの占有
権の譲渡を要求する。
【００３４】メモリコントローラＬＳＩ（図１の１１）
がコマンドバス（図１の１５）の占有権を有する時に、
演算処理機能付パケット型メモリＬＳＩ（図１の１３）
がコマンドバスの占有権の譲渡を要求した際、メモリコ
ントローラＬＳＩから演算処理機能付パケット型メモリ
ＬＳＩに対して、コマンドバスを用いて、占有権譲渡コ
マンドパケットを送信することにより、コマンドバスの
占有権を演算処理機能付パケット型メモリＬＳＩに譲渡
する。
がコマンドバス（図１の１５）の占有権を有する時に、
演算処理機能付パケット型メモリＬＳＩ（図１の１３）
がコマンドバスの占有権の譲渡を要求した際、メモリコ
ントローラＬＳＩから演算処理機能付パケット型メモリ
ＬＳＩに対して、コマンドバスを用いて、占有権譲渡コ
マンドパケットを送信することにより、コマンドバスの
占有権を演算処理機能付パケット型メモリＬＳＩに譲渡
する。
【００３５】一方、演算処理機能付パケット型メモリＬ
ＳＩ（図１の１３）がコマンドバス（図１の１５）の占
有権を有する時に、メモリコントローラＬＳＩ（図１の
１１）がコマンドバスの占有権の譲渡を要求した場合、
演算処理機能付パケット型メモリＬＳＩからメモリコン
トローラＬＳＩに対して、コマンドバスを用いて占有権
譲渡コマンドパケットを送信することにより、コマンド
バスの占有権をメモリコントローラＬＳＩに譲渡するよ
うに構成される。以下、本発明について第１乃至第３の
実施例に即してさらに詳細に説明する。
ＳＩ（図１の１３）がコマンドバス（図１の１５）の占
有権を有する時に、メモリコントローラＬＳＩ（図１の
１１）がコマンドバスの占有権の譲渡を要求した場合、
演算処理機能付パケット型メモリＬＳＩからメモリコン
トローラＬＳＩに対して、コマンドバスを用いて占有権
譲渡コマンドパケットを送信することにより、コマンド
バスの占有権をメモリコントローラＬＳＩに譲渡するよ
うに構成される。以下、本発明について第１乃至第３の
実施例に即してさらに詳細に説明する。
【００３６】
【実施例】図１は、本発明の演算処理機能付パケット型
メモリシステムの第１の実施例の構成を示すブロック図
である。図１を参照すると、演算処理機能付パケット型
メモリシステム１は、メモリコントローラＬＳＩ１１
と、複数のパケット型メモリＬＳＩ１２−１〜１２−３
と、一つの演算処理機能付パケット型メモリＬＳＩ１３
と、を備えて構成されている。メモリコントローラＬＳ
Ｉ１１と、パケット型メモリＬＳＩ１２−１〜１２−
３、メモリコントローラＬＳＩ１１と演算処理機能付パ
ケット型メモリＬＳＩ１３とは、それぞれ双方向のデー
タバス１４とコマンドバス１５、及び双方向のクロック
信号線１６で接続されている。
メモリシステムの第１の実施例の構成を示すブロック図
である。図１を参照すると、演算処理機能付パケット型
メモリシステム１は、メモリコントローラＬＳＩ１１
と、複数のパケット型メモリＬＳＩ１２−１〜１２−３
と、一つの演算処理機能付パケット型メモリＬＳＩ１３
と、を備えて構成されている。メモリコントローラＬＳ
Ｉ１１と、パケット型メモリＬＳＩ１２−１〜１２−
３、メモリコントローラＬＳＩ１１と演算処理機能付パ
ケット型メモリＬＳＩ１３とは、それぞれ双方向のデー
タバス１４とコマンドバス１５、及び双方向のクロック
信号線１６で接続されている。
【００３７】なお、上記特願平０９−０９７５８号に記
載のパケット型メモリシステムもしくは特願平８−２０
４６６８号に記載の演算処理機能付パケット型メモリシ
ステムでは、コマンドバス１５は、メモリコントローラ
ＬＳＩ１１からの一方向型のバスであったが、本実施例
における演算処理機能付パケット型メモリシステムで
は、コマンドバス１５は双方向型バスよりなる。
載のパケット型メモリシステムもしくは特願平８−２０
４６６８号に記載の演算処理機能付パケット型メモリシ
ステムでは、コマンドバス１５は、メモリコントローラ
ＬＳＩ１１からの一方向型のバスであったが、本実施例
における演算処理機能付パケット型メモリシステムで
は、コマンドバス１５は双方向型バスよりなる。
【００３８】更に、メモリコントローラＬＳＩ１１と演
算処理機能付パケット型メモリＬＳＩ１３は、メモリコ
ントローラＬＳＩ１１へ向かう一方向のレディ信号線１
７と、双方向のバス調停信号線１８により接続されてい
る。
算処理機能付パケット型メモリＬＳＩ１３は、メモリコ
ントローラＬＳＩ１１へ向かう一方向のレディ信号線１
７と、双方向のバス調停信号線１８により接続されてい
る。
【００３９】レディ信号線１７は、演算処理機能付パケ
ット型メモリＬＳＩ１３が、演算処理の終了をメモリコ
ントローラＬＳＩ１１に通知するためなどに用いられる
信号線である。
ット型メモリＬＳＩ１３が、演算処理の終了をメモリコ
ントローラＬＳＩ１１に通知するためなどに用いられる
信号線である。
【００４０】また、バス調停信号線１８は、メモリコン
トローラＬＳＩ１１と演算処理機能付パケット型メモリ
ＬＳＩ１３のどちらがコマンドバス１５の占有権を有す
るかを調停するために用いられる信号線である。
トローラＬＳＩ１１と演算処理機能付パケット型メモリ
ＬＳＩ１３のどちらがコマンドバス１５の占有権を有す
るかを調停するために用いられる信号線である。
【００４１】図２は、本発明による演算処理機能付パケ
ット型メモリシステムの構成の第２の実施例の構成を示
すブロック図である。
ット型メモリシステムの構成の第２の実施例の構成を示
すブロック図である。
【００４２】図２を参照すると、演算処理機能付パケッ
ト型メモリシステム２は、メモリコントローラＬＳＩ２
１と、複数のパケット型メモリＬＳＩ１２−１〜１２−
３と、一つの演算処理機能付パケット型メモリＬＳＩ２
３と、を備えて構成されている。
ト型メモリシステム２は、メモリコントローラＬＳＩ２
１と、複数のパケット型メモリＬＳＩ１２−１〜１２−
３と、一つの演算処理機能付パケット型メモリＬＳＩ２
３と、を備えて構成されている。
【００４３】また、メモリコントローラＬＳＩ２１とパ
ケット型メモリＬＳＩ１２−１〜１２−３、メモリコン
トローラＬＳＩ２１と演算処理機能付パケット型メモリ
ＬＳＩ２３とは、それぞれ双方向のデータバス１４とコ
マンドバス１５、及び双方向のクロック信号線１６で接
続されている。
ケット型メモリＬＳＩ１２−１〜１２−３、メモリコン
トローラＬＳＩ２１と演算処理機能付パケット型メモリ
ＬＳＩ２３とは、それぞれ双方向のデータバス１４とコ
マンドバス１５、及び双方向のクロック信号線１６で接
続されている。
【００４４】更に、メモリコントローラＬＳＩ２１と演
算処理機能付パケット型メモリＬＳＩ２３とは、メモリ
コントローラＬＳＩ２１へ向かう一方向のレディ信号線
１７と、メモリコントローラ割り込み信号線２８、及び
メモリコントローラＬＳＩ２１からの一方向の演算処理
機能付パケット型メモリ割り込み信号線２９により接続
されている。
算処理機能付パケット型メモリＬＳＩ２３とは、メモリ
コントローラＬＳＩ２１へ向かう一方向のレディ信号線
１７と、メモリコントローラ割り込み信号線２８、及び
メモリコントローラＬＳＩ２１からの一方向の演算処理
機能付パケット型メモリ割り込み信号線２９により接続
されている。
【００４５】レディ信号線１７は、演算処理機能付パケ
ット型メモリＬＳＩ２３が、演算処理の終了をメモリコ
ントローラＬＳＩ２１に通知するためなどに用いられる
信号線である。また、コントローラ割り込み信号線２８
は演算処理機能付パケット型メモリＬＳＩ２３がメモリ
コントローラＬＳＩ２１に割り込みをかけるために用い
られる信号線である。演算処理機能付パケット型メモリ
割り込み信号線２９は、逆に、メモリコントローラＬＳ
Ｉ２１が演算処理機能付パケット型メモリＬＳＩ２３に
割り込みをかけるために用いられる信号線である。
ット型メモリＬＳＩ２３が、演算処理の終了をメモリコ
ントローラＬＳＩ２１に通知するためなどに用いられる
信号線である。また、コントローラ割り込み信号線２８
は演算処理機能付パケット型メモリＬＳＩ２３がメモリ
コントローラＬＳＩ２１に割り込みをかけるために用い
られる信号線である。演算処理機能付パケット型メモリ
割り込み信号線２９は、逆に、メモリコントローラＬＳ
Ｉ２１が演算処理機能付パケット型メモリＬＳＩ２３に
割り込みをかけるために用いられる信号線である。
【００４６】なお、上記した先行出願のパケット型メモ
リＬＳＩ、もしくは演算処理機能付パケット型メモリＬ
ＳＩでは、コマンドバス１５は、メモリコントローラＬ
ＳＩ１１からの片方向のバスであったが、本実施例にお
ける演算処理機能付パケット型メモリシステムでは、コ
マンドバス１５は双方向のバスである。
リＬＳＩ、もしくは演算処理機能付パケット型メモリＬ
ＳＩでは、コマンドバス１５は、メモリコントローラＬ
ＳＩ１１からの片方向のバスであったが、本実施例にお
ける演算処理機能付パケット型メモリシステムでは、コ
マンドバス１５は双方向のバスである。
【００４７】次に図１および図２に示した本発明の演算
処理機能付パケット型メモリシステムの実施例の動作に
ついて説明する。
処理機能付パケット型メモリシステムの実施例の動作に
ついて説明する。
【００４８】データバス１４及びコマンドバス１５を用
いたメモリコントローラＬＳＩ１１（２１、括弧内は図
２の参照符号を示す）からパケット型メモリＬＳＩ１２
もしくは演算処理機能付パケット型メモリＬＳＩ１３
（２３）へのメモリアクセス、及びデータバス１４及び
コマンドバス１５を用いた演算処理機能付パケット型メ
モリＬＳＩ１３（２３）への演算処理要求アクセスにつ
いては、特願平０９−０９７５８７号に記載されている
ので、その説明を省略する。
いたメモリコントローラＬＳＩ１１（２１、括弧内は図
２の参照符号を示す）からパケット型メモリＬＳＩ１２
もしくは演算処理機能付パケット型メモリＬＳＩ１３
（２３）へのメモリアクセス、及びデータバス１４及び
コマンドバス１５を用いた演算処理機能付パケット型メ
モリＬＳＩ１３（２３）への演算処理要求アクセスにつ
いては、特願平０９−０９７５８７号に記載されている
ので、その説明を省略する。
【００４９】これらの演算処理機能付パケット型メモリ
システムでは、通常はメモリコントローラＬＳＩ１１
（２１）がコマンドバスの占有権を有しており（すなわ
ちバスマスタになっており）、コマンドバス１５に対し
て自由にコマンドパケットを発行することが出来る。
システムでは、通常はメモリコントローラＬＳＩ１１
（２１）がコマンドバスの占有権を有しており（すなわ
ちバスマスタになっており）、コマンドバス１５に対し
て自由にコマンドパケットを発行することが出来る。
【００５０】演算処理機能付パケット型メモリＬＳＩ１
３（２３）は、それぞれ以下の方法でバスマスタにな
り、コマンドバス１５に対して、コマンドパケットを発
行することが出来る。
３（２３）は、それぞれ以下の方法でバスマスタにな
り、コマンドバス１５に対して、コマンドパケットを発
行することが出来る。
【００５１】図１においては、バス調停信号線１８は、
アクティブロー（Lowレベルでアクティブ）の信号線で
あるとする。すなわち、メモリコントローラＬＳＩ１１
及び演算処理機能付パケット型メモリＬＳＩ１３がバス
調停信号線１８を駆動していない状態では、バス調停信
号線１８はハイ(High)の状態になっており、メモリコン
トローラＬＳＩ１１もしくは演算処理機能付パケット型
メモリＬＳＩ１３のいずれかが調停信号線１８を駆動す
ることで、バス調停信号線１８はロー（Low）の状態に
なる。
アクティブロー（Lowレベルでアクティブ）の信号線で
あるとする。すなわち、メモリコントローラＬＳＩ１１
及び演算処理機能付パケット型メモリＬＳＩ１３がバス
調停信号線１８を駆動していない状態では、バス調停信
号線１８はハイ(High)の状態になっており、メモリコン
トローラＬＳＩ１１もしくは演算処理機能付パケット型
メモリＬＳＩ１３のいずれかが調停信号線１８を駆動す
ることで、バス調停信号線１８はロー（Low）の状態に
なる。
【００５２】メモリコントローラＬＳＩ１１がバスマス
タになっている状態で、演算処理機能付パケット型メモ
リＬＳＩ１３がバス調停信号線１８をロー(Low)に駆動
すると、メモリコントローラＬＳＩ１１は、演算処理機
能付パケット型メモリＬＳＩ１３がコマンドバス１５の
占有権を要求しているものと判断する。
タになっている状態で、演算処理機能付パケット型メモ
リＬＳＩ１３がバス調停信号線１８をロー(Low)に駆動
すると、メモリコントローラＬＳＩ１１は、演算処理機
能付パケット型メモリＬＳＩ１３がコマンドバス１５の
占有権を要求しているものと判断する。
【００５３】メモリコントローラＬＳＩ１１は、コマン
ドバス１５を介して、占有権譲渡コマンドパケットを、
演算処理機能付パケット型メモリＬＳＩ１３に送ること
により、コマンドバス１５の占有権を、演算処理機能付
パケット型メモリＬＳＩ１３に譲る。
ドバス１５を介して、占有権譲渡コマンドパケットを、
演算処理機能付パケット型メモリＬＳＩ１３に送ること
により、コマンドバス１５の占有権を、演算処理機能付
パケット型メモリＬＳＩ１３に譲る。
【００５４】逆に、演算処理機能付パケット型メモリＬ
ＳＩ１３がバスマスタになっている状態で、メモリコン
トローラ１１がバス調停信号線１８をローに駆動する
と、演算処理機能付パケット型メモリＬＳＩ１３は、メ
モリコントローラＬＳＩ１１がコマンドバス１５の占有
権を要求しているものと判断する。演算処理機能付パケ
ット型メモリＬＳＩ１３は、コマンドバス１５を介し
て、占有権譲渡コマンドパケットをメモリコントローラ
ＬＳＩ１１に送ることにより、コマンドバス１５の占有
権をメモリコントローラＬＳＩ１１に譲る。
ＳＩ１３がバスマスタになっている状態で、メモリコン
トローラ１１がバス調停信号線１８をローに駆動する
と、演算処理機能付パケット型メモリＬＳＩ１３は、メ
モリコントローラＬＳＩ１１がコマンドバス１５の占有
権を要求しているものと判断する。演算処理機能付パケ
ット型メモリＬＳＩ１３は、コマンドバス１５を介し
て、占有権譲渡コマンドパケットをメモリコントローラ
ＬＳＩ１１に送ることにより、コマンドバス１５の占有
権をメモリコントローラＬＳＩ１１に譲る。
【００５５】図２においては、メモリコントローラ割り
込み信号線２８及び演算処理機能付パケット型メモリ割
り込み信号線２９は、アクティブローの信号線であると
する。すなわち、メモリコントローラＬＳＩ２１が演算
処理機能付パケット型メモリ割り込み信号線２９を、演
算処理機能付パケット型メモリＬＳＩ２３がメモリコン
トローラ割り込み信号線２８を、それぞれ駆動していな
い状態では、それぞれの信号線はハイ（High）の状態に
なっており、メモリコントローラＬＳＩ２１もしくは演
算処理機能付パケット型メモリＬＳＩ２３がそれぞれの
信号線を駆動することで、それぞれの信号線はローの状
態になる。
込み信号線２８及び演算処理機能付パケット型メモリ割
り込み信号線２９は、アクティブローの信号線であると
する。すなわち、メモリコントローラＬＳＩ２１が演算
処理機能付パケット型メモリ割り込み信号線２９を、演
算処理機能付パケット型メモリＬＳＩ２３がメモリコン
トローラ割り込み信号線２８を、それぞれ駆動していな
い状態では、それぞれの信号線はハイ（High）の状態に
なっており、メモリコントローラＬＳＩ２１もしくは演
算処理機能付パケット型メモリＬＳＩ２３がそれぞれの
信号線を駆動することで、それぞれの信号線はローの状
態になる。
【００５６】メモリコントローラＬＳＩ２１がバスマス
タになっている状態で、演算処理機能付パケット型メモ
リＬＳＩ２３がメモリコントローラ割り込み信号線２８
をローに駆動すると、メモリコントローラＬＳＩ２１
は、演算処理機能付パケット型メモリＬＳＩ２３がコマ
ンドバス１５の占有権を要求しているものと判断する。
メモリコントローラＬＳＩ２１は、コマンドバス１５を
介して、占有権譲渡コマンドパケットを演算処理機能付
パケット型メモリＬＳＩ２３に送ることにより、コマン
ドバス１５の占有権を演算処理機能付パケット型メモリ
ＬＳＩ２３に譲る。
タになっている状態で、演算処理機能付パケット型メモ
リＬＳＩ２３がメモリコントローラ割り込み信号線２８
をローに駆動すると、メモリコントローラＬＳＩ２１
は、演算処理機能付パケット型メモリＬＳＩ２３がコマ
ンドバス１５の占有権を要求しているものと判断する。
メモリコントローラＬＳＩ２１は、コマンドバス１５を
介して、占有権譲渡コマンドパケットを演算処理機能付
パケット型メモリＬＳＩ２３に送ることにより、コマン
ドバス１５の占有権を演算処理機能付パケット型メモリ
ＬＳＩ２３に譲る。
【００５７】逆に、演算処理機能付パケット型メモリＬ
ＳＩ２３がバスマスタになっている状態で、メモリコン
トローラＬＳＩ２１が演算処理機能付パケット型メモリ
割り込み信号線２９をローに駆動すると、演算処理機能
付パケット型メモリＬＳＩ２３は、メモリコントローラ
ＬＳＩ２１がコマンドバス１５の占有権を要求している
ものと判断する。
ＳＩ２３がバスマスタになっている状態で、メモリコン
トローラＬＳＩ２１が演算処理機能付パケット型メモリ
割り込み信号線２９をローに駆動すると、演算処理機能
付パケット型メモリＬＳＩ２３は、メモリコントローラ
ＬＳＩ２１がコマンドバス１５の占有権を要求している
ものと判断する。
【００５８】演算処理機能付パケット型メモリＬＳＩ２
３は、コマンドバス１５を介して、占有権譲渡コマンド
パケットをメモリコントローラＬＳＩ２１に送ることに
より、コマンドバス１５の占有権をメモリコントローラ
ＬＳＩ２１に譲る。
３は、コマンドバス１５を介して、占有権譲渡コマンド
パケットをメモリコントローラＬＳＩ２１に送ることに
より、コマンドバス１５の占有権をメモリコントローラ
ＬＳＩ２１に譲る。
【００５９】図３は、本発明による演算処理機能付パケ
ット型メモリシステムの構成の第３の実施例の構成を示
すブロック図である。図３を参照すると、本実施例は、
図１を参照して説明した前記第１の実施例を拡張したも
のである。同様に、図２に示した第２の実施例も、本実
施例の構成に拡張することができる。
ット型メモリシステムの構成の第３の実施例の構成を示
すブロック図である。図３を参照すると、本実施例は、
図１を参照して説明した前記第１の実施例を拡張したも
のである。同様に、図２に示した第２の実施例も、本実
施例の構成に拡張することができる。
【００６０】図３を参照すると、本実施例においては、
パケット型メモリＬＳＩ１２−１〜１２−３がそれぞれ
固有のデバイスＩＤ３０２−１〜３０２−３を、演算処
理機能付パケット型メモリＬＳＩ１３が二つの固有のデ
バイスＩＤ３０３−１及び３０３−２を有している。
パケット型メモリＬＳＩ１２−１〜１２−３がそれぞれ
固有のデバイスＩＤ３０２−１〜３０２−３を、演算処
理機能付パケット型メモリＬＳＩ１３が二つの固有のデ
バイスＩＤ３０３−１及び３０３−２を有している。
【００６１】ここで、演算処理機能付パケット型メモリ
ＬＳＩ１３が二つのデバイスＩＤ３０３−１、３０３−
２を有しているのは、特願平０９−０９７５８７号に記
載されているように、演算処理機能付パケット型メモリ
ＬＳＩ１３内のメモリ部と演算処理部を区別してコマン
ドパケットを送付するために、メモリ部に対するデバイ
スＩＤ３０３−１と、演算処理部に対するデバイスＩＤ
３０３−２を別に持たせているためである。
ＬＳＩ１３が二つのデバイスＩＤ３０３−１、３０３−
２を有しているのは、特願平０９−０９７５８７号に記
載されているように、演算処理機能付パケット型メモリ
ＬＳＩ１３内のメモリ部と演算処理部を区別してコマン
ドパケットを送付するために、メモリ部に対するデバイ
スＩＤ３０３−１と、演算処理部に対するデバイスＩＤ
３０３−２を別に持たせているためである。
【００６２】デバイスＩＤは、コマンドパケット内にコ
マンドのターゲットとなるデバイスのデバイスＩＤを持
たせることにより、コマンドのターゲットを識別する目
的で使用される。図３では、演算処理機能付パケット型
メモリＬＳＩ１３内のメモリ部のデバイスＩＤ３０３−
１の値が「４」であるため、例えば、デバイスＩＤの値
を「４」としてコマンドパケットを送れば、そのコマン
ドは、演算処理機能付パケット型メモリＬＳＩ１３内の
メモリ部をターゲットとすることになる。
マンドのターゲットとなるデバイスのデバイスＩＤを持
たせることにより、コマンドのターゲットを識別する目
的で使用される。図３では、演算処理機能付パケット型
メモリＬＳＩ１３内のメモリ部のデバイスＩＤ３０３−
１の値が「４」であるため、例えば、デバイスＩＤの値
を「４」としてコマンドパケットを送れば、そのコマン
ドは、演算処理機能付パケット型メモリＬＳＩ１３内の
メモリ部をターゲットとすることになる。
【００６３】図３では、更に、メモリコントローラＬＳ
Ｉ１１もデバイスＩＤ３０１を有している。このよう
に、メモリコントローラＬＳＩ１１にもデバイスＩＤ３
０１を与えることにより、演算処理機能付パケット型メ
モリＬＳＩ１３がコマンドバスの占有権を確保したとき
に、演算処理機能付パケット型メモリＬＳＩ１３側か
ら、メモリコントローラＬＳＩ１１とパケット型メモリ
ＬＳＩ１２−１〜１２−３の双方のうちのいずれに対し
ても、コマンドパケットを送信することが可能になる。
Ｉ１１もデバイスＩＤ３０１を有している。このよう
に、メモリコントローラＬＳＩ１１にもデバイスＩＤ３
０１を与えることにより、演算処理機能付パケット型メ
モリＬＳＩ１３がコマンドバスの占有権を確保したとき
に、演算処理機能付パケット型メモリＬＳＩ１３側か
ら、メモリコントローラＬＳＩ１１とパケット型メモリ
ＬＳＩ１２−１〜１２−３の双方のうちのいずれに対し
ても、コマンドパケットを送信することが可能になる。
【００６４】これは、コマンドパケット内にターゲット
のデバイスＩＤを持たせることにより実現される。
のデバイスＩＤを持たせることにより実現される。
【００６５】更に、前述したように、演算処理機能付パ
ケット型メモリＬＳＩ１３からメモリコントローラＬＳ
Ｉ１１に対して占有権譲渡コマンドパケットを送信する
必要がある場合は、メモリコントローラＬＳＩ１１のデ
バイスＩＤ３０１を、該占有権譲渡コマンドパケット内
に持たせることで、演算処理機能付パケット型メモリＬ
ＳＩ１３からメモリコントローラＬＳＩ１１に対して、
該占有権譲渡コマンドパケットを送信することが可能と
なる。
ケット型メモリＬＳＩ１３からメモリコントローラＬＳ
Ｉ１１に対して占有権譲渡コマンドパケットを送信する
必要がある場合は、メモリコントローラＬＳＩ１１のデ
バイスＩＤ３０１を、該占有権譲渡コマンドパケット内
に持たせることで、演算処理機能付パケット型メモリＬ
ＳＩ１３からメモリコントローラＬＳＩ１１に対して、
該占有権譲渡コマンドパケットを送信することが可能と
なる。
【００６６】図１乃至図３を参照して説明した各実施例
において、レディ信号線１７は、演算処理機能付パケッ
ト型メモリＬＳＩ１３の演算処理の終了を通知するため
に用いられる。例えば、メモリコントローラＬＳＩ１１
（２１）が、コマンドバス１５の占有権を有している場
合、演算処理機能付パケット型メモリＬＳＩ１３（２
３）がメモリコントローラＬＳＩ１１（２１）に対して
レディ信号を送ることにより、次の演算処理要求コマン
ドを受け入れ可能なことを通知することが出来る。
において、レディ信号線１７は、演算処理機能付パケッ
ト型メモリＬＳＩ１３の演算処理の終了を通知するため
に用いられる。例えば、メモリコントローラＬＳＩ１１
（２１）が、コマンドバス１５の占有権を有している場
合、演算処理機能付パケット型メモリＬＳＩ１３（２
３）がメモリコントローラＬＳＩ１１（２１）に対して
レディ信号を送ることにより、次の演算処理要求コマン
ドを受け入れ可能なことを通知することが出来る。
【００６７】また、演算処理機能付パケット型メモリＬ
ＳＩ１３（２３）がコマンドバス１５の占有権を有して
いる場合は、演算処理機能付パケット型メモリＬＳＩ１
３（２３）がメモリコントローラＬＳＩ１１（２１）に
対してレディ信号を送ることにより、演算処理機能付パ
ケット型メモリＬＳＩ１３（２３）がメモリコントロー
ラＬＳＩ１１（２１）からの割り込みを受け入れ可能で
あり、コマンドバス１５の占有権をメモリコントローラ
ＬＳＩ１１（２１）に譲渡可能であることを通知するこ
とが出来る。
ＳＩ１３（２３）がコマンドバス１５の占有権を有して
いる場合は、演算処理機能付パケット型メモリＬＳＩ１
３（２３）がメモリコントローラＬＳＩ１１（２１）に
対してレディ信号を送ることにより、演算処理機能付パ
ケット型メモリＬＳＩ１３（２３）がメモリコントロー
ラＬＳＩ１１（２１）からの割り込みを受け入れ可能で
あり、コマンドバス１５の占有権をメモリコントローラ
ＬＳＩ１１（２１）に譲渡可能であることを通知するこ
とが出来る。
【００６８】
【発明の効果】以上説明したように、本発明によれば、
演算処理機能付パケット型メモリＬＳＩがコマンドバス
を用いてコマンドを発行することを可能としており、こ
れにより、先行出願に記載されるシステムと比べて遙か
に柔軟な演算処理を実行することを可能とする、という
効果を奏する。
演算処理機能付パケット型メモリＬＳＩがコマンドバス
を用いてコマンドを発行することを可能としており、こ
れにより、先行出願に記載されるシステムと比べて遙か
に柔軟な演算処理を実行することを可能とする、という
効果を奏する。
【００６９】より具体的には、本発明によれば、演算処
理機能付パケット型メモリシステム内の演算処理機能付
パケット型メモリＬＳＩが、同じ演算処理機能付パケッ
ト型メモリシステム内のパケット型メモリＬＳＩに対し
てメモリアクセスコマンドを発行して、データの読み書
きを行うことを可能とし、また、演算処理機能付パケッ
ト型メモリＬＳＩからメモリコントローラＬＳＩに割り
込みをかけ、処理の要求を行ったり、あるいはデータを
要求したりすることが可能になる。
理機能付パケット型メモリシステム内の演算処理機能付
パケット型メモリＬＳＩが、同じ演算処理機能付パケッ
ト型メモリシステム内のパケット型メモリＬＳＩに対し
てメモリアクセスコマンドを発行して、データの読み書
きを行うことを可能とし、また、演算処理機能付パケッ
ト型メモリＬＳＩからメモリコントローラＬＳＩに割り
込みをかけ、処理の要求を行ったり、あるいはデータを
要求したりすることが可能になる。
【図１】本発明の第１の実施例の構成を示すブロック図
である。
である。
【図２】本発明の第２の実施例の構成を示すブロック図
である。
である。
【図３】本発明の第３の実施例の構成を示すブロック図
である。
である。
１１、２１ メモリコントローラＬＳＩ １２ パケット型メモリＬＳＩ １３、２３ 演算処理機能付きパケット型メモリＬＳＩ １４ データバス １５ コマンドバス １６ クロック信号 １７ レディ信号 １８ バス調停信号線 ２９ 演算処理機能付きパケット型メモリ割り込み信号
線 ３０１、３０２、３０３１、３０３２ デバイスＩＤ
線 ３０１、３０２、３０３１、３０３２ デバイスＩＤ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−215160（ＪＰ，Ａ) 特開 昭61−60162（ＪＰ，Ａ) 特開 平３−278261（ＪＰ，Ａ) 特開 昭63−75958（ＪＰ，Ａ) 特開 昭64−38860（ＪＰ，Ａ) 特開 昭53−112625（ＪＰ，Ａ) 特開 平４−654（ＪＰ，Ａ) 特開 平10−143489（ＪＰ，Ａ) 特表 平５−507374（ＪＰ，Ａ) 矢部義一、外10名，「圧縮／伸張器混 載ＤＲＡＭ」，電子情報通信学会研究報 告，社団法人電子情報通信学会，1998年 ５月21日，第98巻，第67号（ＦＴＳ98− 29），ｐ．13−18 (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 12/00 - 12/06 G06F 13/16 - 13/378 G06F 15/16 - 15/177 G06F 15/78
Claims (4)
- 【請求項１】複数のパケット型メモリＬＳＩと、 一つの演算処理機能付パケット型メモリＬＳＩと、 一つのメモリコントローラＬＳＩと、 を少なくとも含み、 前記メモリコントローラＬＳＩ、前記パケット型メモリ
ＬＳＩ、及び前記演算処理機能付パケット型メモリＬＳ
Ｉとが、双方向のデータバスと、双方向のコマンドバス
と、により接続され、更に、前記メモリコントローラＬ
ＳＩと、前記演算処理機能付パケット型メモリＬＳＩと
が、前記メモリコントローラＬＳＩへ向かう一方向信号
線であるレディ信号線と、双方向信号線であるバス調停
信号線と、により接続されており、 前記バス調停信号線を用いて、前記メモリコントローラ
ＬＳＩから前記演算処理機能付パケット型メモリＬＳＩ
へ、もしくは、前記演算処理機能付パケット型メモリＬ
ＳＩから前記メモリコントローラＬＳＩへ、それぞれ前
記コマンドバスの占有権の譲渡を要求する演算処理機能
付パケット型メモリシステムの制御方法であって、 前記メモリコントローラＬＳＩが前記コマンドバスの占
有権を有する時に、前記演算処理機能付パケット型メモ
リＬＳＩが前記コマンドバスの占有権の譲渡を要求した
場合、前記メモリコントローラＬＳＩから前記演算処理
機能付パケット型メモリＬＳＩに対して、前記コマンド
バスを用いて、占有権譲渡コマンドパケットを送信する
ことにより、前記コマンドバスの占有権を、前記演算処
理機能付パケット型メモリＬＳＩに譲渡する、ことを特
徴とする演算処理機能付パケット型メモリシステムの制
御方法。 - 【請求項２】複数のパケット型メモリＬＳＩと、 一つの演算処理機能付パケット型メモリＬＳＩと、 一つのメモリコントローラＬＳＩと、 を少なくとも含み、 前記メモリコントローラＬＳＩ、前記パケット型メモリ
ＬＳＩ、及び前記演算処理機能付パケット型メモリＬＳ
Ｉとが、双方向のデータバスと、双方向のコマンドバス
と、により接続され、更に、前記メモリコントローラＬ
ＳＩと、前記演算処理機能付パケット型メモリＬＳＩと
が、前記メモリコントローラＬＳＩへ向かう一方向信号
線であるレディ信号線と、双方向信号線であるバス調停
信号線と、により接続されており、 前記バス調停信号線を用いて、前記メモリコントローラ
ＬＳＩから前記演算処理機能付パケット型メモリＬＳＩ
へ、もしくは、前記演算処理機能付パケット型メモリＬ
ＳＩから前記メモリコントローラＬＳＩへ、それぞれ前
記コマンドバスの占有権の譲渡を要求する演算処理機能
付パケット型メモリシステムの制御方法であって、 前記演算処理機能付パケット型メモリＬＳＩが前記コマ
ンドバスの占有権を有する時に、前記メモリコントロー
ラＬＳＩが前記コマンドバスの占有権の譲渡を要求した
場合、前記演算処理機能付パケット型メモリＬＳＩから
前記メモリコントローラＬＳＩに対して、前記コマンド
バスを用いて、占有権譲渡コマンドパケットを送信する
ことにより、前記コマンドバスの占有権を、前記メモリ
コントローラＬＳＩに譲渡する、ことを特徴とする演算
処理機能付パケット型メモリシステムの制御方法。 - 【請求項３】複数のパケット型メモリＬＳＩと、 一つの演算処理機能付パケット型メモリＬＳＩと、 一つのメモリコントローラＬＳＩと、 を少なくとも含み、 前記メモリコントローラＬＳＩと、前記パケット型メモ
リＬＳＩと、前記演算処理機能付パケット型メモリＬＳ
Ｉとが、双方向のデータバスと双方向のコマンドバスと
により接続され、更に、前記メモリコントローラＬＳＩ
と、前記演算処理機能付パケット型メモリＬＳＩとが、
前記メモリコントローラＬＳＩへ向かう一方向信号線で
あるレディ信号線、及びメモリコントローラ割り込み信
号線と、前記メモリコントローラＬＳＩからの一方向信
号線である演算処理機能付パケッ ト型メモリ割り込み信
号線により接続されており 、前記メモリコントローラ割り込み信号線を用いて、前記
コマンドバスの占有権を前記メモリコントローラＬＳＩ
から前記演算処理機能付パケット型メモリＬＳＩへ譲渡
することを要求し、 前記演算処理機能付パケット型メモリ割り込み信号線を
用いて、前記コマンドバスの占有権を前記演算処理機能
付パケット型メモリＬＳＩから前記メモリコントローラ
ＬＳＩへ譲渡することを要求する演算処理機能付パケッ
ト型メモリシステムの制御方法であって、 前記メモリコントローラＬＳＩが前記コマンドバスの占
有権を有する時に、前記演算処理機能付パケット型メモ
リＬＳＩが前記コマンドバスの占有権の譲渡を要求した
場合、前記メモリコントローラＬＳＩから前記演算処理
機能付パケット型メモリＬＳＩに対して、前記コマンド
バスを用いて、占有権譲渡コマンドパケットを送信する
ことにより、前記コマンドバスの占有権を、前記演算処
理機能付パケット型メモリＬＳＩに譲渡する、ことを特
徴とする演算処理機能付パケット型メモリシステムの制
御方法。 - 【請求項４】複数のパケット型メモリＬＳＩと、 一つの演算処理機能付パケット型メモリＬＳＩと、 一つのメモリコントローラＬＳＩと、 を少なくとも含み、 前記メモリコントローラＬＳＩと、前記パケット型メモ
リＬＳＩと、前記演算処理機能付パケット型メモリＬＳ
Ｉとが、双方向のデータバスと双方向のコマンドバスと
により接続され、更に、前記メモリコントローラＬＳＩ
と、前記演算処理機能付パケット型メモリＬＳＩとが、
前記メモリコントローラＬＳＩへ向かう一方向信号線で
あるレディ信号線、及びメモリコントローラ割り込み信
号線と、前記メモリコントローラＬＳＩからの一方向信
号線である演算処理機能付パケット型メモリ割り込み信
号線により接続されており 、前記メモリコントローラ割り込み信号線を用いて、前記
コマンドバスの占有権を前記メモリコントローラＬＳＩ
から前記演算処理機能付パケット型メモリＬＳ Ｉへ譲渡
することを要求し、 前記演算処理機能付パケット型メモリ割り込み信号線を
用いて、前記コマンドバスの占有権を前記演算処理機能
付パケット型メモリＬＳＩから前記メモリコントローラ
ＬＳＩへ譲渡することを要求する演算処理機能付パケッ
ト型メモリシステムの制御方法であって、 前記演算処理機能付パケット型メモリＬＳＩが前記コマ
ンドバスの占有権を有する時に、前記メモリコントロー
ラＬＳＩが前記コマンドバスの占有権の譲渡を要求した
場合、前記演算処理機能付パケット型メモリＬＳＩから
前記メモリコントローラＬＳＩに対して、前記コマンド
バスを用いて、占有権譲渡コマンドパケットを送信する
ことにより、前記コマンドバスの占有権を、前記メモリ
コントローラＬＳＩに譲渡する、ことを特徴とする演算
処理機能付パケット型メモリシステムの制御方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18033598A JP3156669B2 (ja) | 1998-06-26 | 1998-06-26 | 演算処理機能付パケット型メモリシステムの制御方法 |
| US09/335,792 US6505276B1 (en) | 1998-06-26 | 1999-06-18 | Processing-function-provided packet-type memory system and method for controlling the same |
| KR1019990024420A KR100298567B1 (ko) | 1998-06-26 | 1999-06-26 | 연산처리기능부가 패킷형 메모리 시스템 및 그의 제어 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18033598A JP3156669B2 (ja) | 1998-06-26 | 1998-06-26 | 演算処理機能付パケット型メモリシステムの制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000020449A JP2000020449A (ja) | 2000-01-21 |
| JP3156669B2 true JP3156669B2 (ja) | 2001-04-16 |
Family
ID=16081432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18033598A Expired - Fee Related JP3156669B2 (ja) | 1998-06-26 | 1998-06-26 | 演算処理機能付パケット型メモリシステムの制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3156669B2 (ja) |
-
1998
- 1998-06-26 JP JP18033598A patent/JP3156669B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 矢部義一、外１０名，「圧縮／伸張器混載ＤＲＡＭ」，電子情報通信学会研究報告，社団法人電子情報通信学会，１９９８年５月２１日，第９８巻，第６７号（ＦＴＳ９８−２９），ｐ．１３−１８ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000020449A (ja) | 2000-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3189727B2 (ja) | コプロセッサ内蔵パケット型メモリｌｓｉ、それを用いたメモリシステム及びそれらの制御方法 | |
| KR100417839B1 (ko) | 컴퓨터 구성요소들 간의 개선된 인터페이스 방법 및 장치 | |
| US5850530A (en) | Method and apparatus for improving bus efficiency by enabling arbitration based upon availability of completion data | |
| US5764929A (en) | Method and apparatus for improving bus bandwidth by reducing redundant access attempts | |
| US7058744B2 (en) | Cluster system, computer and program | |
| JPH1049482A (ja) | ピア・ツー・ピア・サポートを有する２重ホスト・ブリッジ | |
| KR20180071967A (ko) | 데이터 처리 | |
| US6078337A (en) | Maintaining consistency of cache memory data by arbitrating use of a connection route by plural nodes | |
| US7707347B2 (en) | Data path master/slave data processing device apparatus | |
| JP3516431B2 (ja) | プロセッサ・バスによるｉ／ｏトラフィック伝送 | |
| JP2004133942A (ja) | データバスシステム及びバス間クロスアクセス方法 | |
| US7013360B2 (en) | Efficient use of multiple buses for a scalable and reliable high-bandwidth connection | |
| US20060224809A1 (en) | Data processing device and method for transferring data | |
| JP3156669B2 (ja) | 演算処理機能付パケット型メモリシステムの制御方法 | |
| EP4022445B1 (en) | An apparatus and method for handling ordered transactions | |
| KR100432701B1 (ko) | 컴퓨터 구성요소 간의 개선된 인터페이스를 위한 방법 및장치 | |
| JP3156670B2 (ja) | 演算処理機能付パケット型メモリシステムおよびその制御方法 | |
| KR100475438B1 (ko) | 데이터 버스 시스템 및 버스간 크로스 액세스 방법 | |
| US6505276B1 (en) | Processing-function-provided packet-type memory system and method for controlling the same | |
| US5640520A (en) | Mechanism for supporting out-of-order service of bus requests with in-order only requesters devices | |
| JP2002024007A (ja) | プロセッサシステム | |
| JPH10307788A (ja) | バスブリッジ | |
| JPS58169660A (ja) | マルチプロセツサシステムの構成方法 | |
| US6611882B1 (en) | Inbound and outbound message passing between a host processor and I/O processor local memory | |
| JPH07334453A (ja) | メモリアクセスシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010109 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |