JP3154854B2 - Buffer threshold control system for ATM network - Google Patents
Buffer threshold control system for ATM networkInfo
- Publication number
- JP3154854B2 JP3154854B2 JP2414093A JP2414093A JP3154854B2 JP 3154854 B2 JP3154854 B2 JP 3154854B2 JP 2414093 A JP2414093 A JP 2414093A JP 2414093 A JP2414093 A JP 2414093A JP 3154854 B2 JP3154854 B2 JP 3154854B2
- Authority
- JP
- Japan
- Prior art keywords
- threshold
- cell
- atm
- buffer
- queue length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明はATM網のバッファ閾値
制御システムに関する。近年、ATM網を用いた交換シ
ステムが各メーカで開発が精力的に行われるようになっ
てきた。しかしながら、ATM網は非同期の交換システ
ムで、しかもあらゆる種類のデータを同時に処理でき
る。そこで、音声等のような比較的低品質のセルと、デ
ータ乃至は動画のような高品質のセルとを全く同等に扱
うことはできないことから、セルの廃棄にもそれ相当の
制御が必要となってくる。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a buffer threshold control system for an ATM network. In recent years, switching systems using an ATM network have been vigorously developed by each manufacturer. However, ATM networks are asynchronous switching systems and can simultaneously process all types of data. Therefore, a relatively low-quality cell such as voice and a high-quality cell such as data or a moving image cannot be treated exactly the same, so that a considerable amount of control is required for cell discarding. It is becoming.
【0002】[0002]
【従来の技術】図4は2×2のATMスイッチの概念図
である。図において、1,2はそれぞれATMセルを受
けるセレクタ、3,4は各セレクタ1,2の出力を受け
るFIFO(First In First Out)
バッファ(以下単にバッファという)である。セレクタ
1,2はATMセルのVCIビットを参照して、それぞ
れの方路に振り分ける。このようにして、各セレクタ
1,2の出力はバッファ3,4に蓄積され、一定の手順
に従って、順次FIFO形式でデータ線上に出力され
る。実際のATM交換機は、図に示すようなATMスイ
ッチユニットがマトリクス上に複数配置されて構成され
る。2. Description of the Related Art FIG. 4 is a conceptual diagram of a 2 × 2 ATM switch. In the figure, reference numerals 1 and 2 denote selectors receiving ATM cells, respectively, and reference numerals 3 and 4 denote FIFOs (First In First Out) receiving outputs of the selectors 1 and 2, respectively.
Buffer (hereinafter simply referred to as a buffer). The selectors 1, 2 refer to the VCI bit of the ATM cell and distribute to the respective routes. In this way, the outputs of the selectors 1 and 2 are stored in the buffers 3 and 4 and are sequentially output on a data line in a FIFO format according to a predetermined procedure. An actual ATM switch is configured by arranging a plurality of ATM switch units as shown in the figure on a matrix.
【0003】この種のATMスイッチでは、バッファ
3,4が待たされている時に、ATMセルがどんどん到
着すると、そのうちあふれてしまう。そこで、図5に示
すように、バッファに閾値THを設けておき、バッファ
に蓄積されているATMセルの数(キュー長)がこの閾
値THを越えたら、廃棄するようになっている。In this type of ATM switch, when the ATM cells arrive more and more while the buffers 3 and 4 are waiting, the ATM cells overflow. Therefore, as shown in FIG. 5, a threshold value TH is provided in the buffer, and if the number of ATM cells (queue length) stored in the buffer exceeds the threshold value TH, the ATM cell is discarded.
【0004】[0004]
【発明が解決しようとする課題】前述した従来のATM
スイッチにおいて、バッファに到着するATMセルは音
声信号のようにある程度セルが廃棄されてもよいもの
(低品質)から、動画やデータのように、セルが廃棄さ
れると困るもの(高品質)とが混合されて入ってくる。
従って、高品質のATMセルが到着する時に、閾値TH
を小さくしておくと、セルが廃棄されるおそれがある。
このため、閾値THを大きくしておくと、低品質データ
が多量に入ってきた時、そのままバッファに蓄積され、
その後に到着する高品質セルが廃棄されるという問題が
生じる。The conventional ATM described above.
In the switch, the ATM cells arriving at the buffer are classified into those from which cells may be discarded to some extent (low quality) such as voice signals, and those from which cells are not discarded (high quality) such as moving pictures and data. Comes in mixed.
Therefore, when a high quality ATM cell arrives, the threshold TH
If is small, cells may be discarded.
For this reason, if the threshold value TH is increased, when a large amount of low-quality data enters, the data is directly accumulated in the buffer,
A problem arises that high quality cells arriving after that are discarded.
【0005】本発明はこのような課題に鑑みてなされた
ものであって、高品質ATMセルの廃棄をなるべく少な
くすることができるATM網のバッファ閾値制御システ
ムを提供することを目的としている。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to provide an ATM network buffer threshold control system capable of minimizing discard of high quality ATM cells.
【0006】[0006]
【課題を解決するための手段】図1は本発明の原理ブロ
ック図である。図において、10は到着したATMセル
を蓄積するバッファ、11は該バッファ10のキュー長
(ATMセル数)を測定するキュー長測定手段、12は
該キュー長測定手段11の出力と別途入力される閾値と
を比較する比較手段、13は該比較手段12の比較結果
に応じてバッファ10に到着するATMセルの廃棄制御
を行うセル廃棄手段、20は信号メッセージから与えら
れる情報を基に、1つの呼を受付ける毎に最適なキュー
長閾値を前記比較手段12に与える制御部である。FIG. 1 is a block diagram showing the principle of the present invention. In the figure, reference numeral 10 denotes a buffer for storing arriving ATM cells, 11 denotes a queue length measuring means for measuring the queue length (the number of ATM cells) of the buffer 10, and 12 is separately input from the output of the queue length measuring means 11. A comparing means 13 for comparing the threshold value with the threshold value; a cell discarding means 13 for controlling the discarding of ATM cells arriving at the buffer 10 according to the comparison result of the comparing means 12; A control unit that provides an optimum queue length threshold value to the comparing unit 12 each time a call is accepted.
【0007】[0007]
【作用】前記制御部20から与えられるキュー長の閾値
により、高品質クラスのATMセルが到着した時には、
バッファ10に空きがある限り、そのセルを蓄積する
が、低品質クラスのATMセルが到着した時には、キュ
ー長が閾値を越えているならば、セル廃棄手段13によ
りそのATMセルを廃棄する。更に、呼受付け制御時に
申告されたパラメータを基に、低品質クラスのセルの割
合が多くなるにつれて、前記制御部20は閾値を小さく
するように閾値を設定する。このような処理を行うこと
により、高品質ATMセルの廃棄をなるべく少なくする
ことができる。According to the queue length threshold value provided by the control unit 20, when an ATM cell of a high quality class arrives,
As long as the buffer 10 has a free space, the cell is accumulated. When an ATM cell of a low quality class arrives, if the queue length exceeds the threshold, the ATM cell is discarded by the cell discarding means 13. Further, based on the parameters declared at the time of call admission control, the control unit 20 sets a threshold value so as to decrease the threshold value as the ratio of cells of a low quality class increases. By performing such processing, it is possible to minimize discard of high-quality ATM cells.
【0008】[0008]
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図2は本発明の一実施例を示す構成ブロッ
ク図である。図1と同一のものは、同一の符号を付して
示す。図において、制御部20は、ATMセルのCLP
(セルロス・プライオリティ・ビット)を検出するCL
P検出部21と、該CLP検出部21の出力を受けて閾
値制御を行うCPU22と、該CPU22と接続される
メモリ23から構成されている。23aはメモリ23内
に設けられた閾値テーブルである。その他の構成は、図
1と同じである。このように構成されたシステムの動作
を説明すれば、以下のとおりである。Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 2 is a configuration block diagram showing one embodiment of the present invention. 1 are denoted by the same reference numerals. In the figure, the control unit 20 has a CLP of an ATM cell.
CL that detects (cell loss priority bit)
It comprises a P detection unit 21, a CPU 22 for performing threshold control by receiving an output from the CLP detection unit 21, and a memory 23 connected to the CPU 22. 23a is a threshold value table provided in the memory 23. Other configurations are the same as those in FIG. The operation of the system configured as described above will be described below.
【0009】入力ラインからはATMセルと信号メッセ
ージが入力される。CLP検出部21は、ATMセルの
CLPビットを検出し、“1”であるか“0”であるか
をセル毎に検出する。例えばCLPビットが“1”の場
合には、廃棄されてもよいセル、“0”の場合には廃棄
されたら困るセルであるというように、予め決められて
いる。An ATM cell and a signal message are input from an input line. The CLP detector 21 detects the CLP bit of the ATM cell and detects whether the ATM cell is "1" or "0" for each cell. If, for example, CLP bit is "1", and so on but it may also be discarded cell, in the case of "0" is a cell that trouble if it is discarded, are determined in advance.
【0010】CLP検出部21はATMセル毎にCLP
ビットの値を検出してCPU22に通知する。CPU2
2は、CLPビットの“1”の数と“0”の数を合計す
る。そして、“1”の数と“0”の数の割合に応じて、
閾値テーブル23aを参照する。該閾値テーブル23a
には、CLPビットの“1”の数と“0”の数の割合に
応じた閾値が書き込まれている。[0010] The CLP detection unit 21 performs CLP detection for each ATM cell.
The bit value is detected and notified to the CPU 22. CPU2
2 Total number of the number of C LP bit "1""0". Then, according to the ratio of the number of “1” and the number of “0”,
Reference is made to the threshold value table 23a. The threshold table 23a
Is written with a threshold corresponding to the ratio of the number of “1” and the number of “0” of the CLP bit.
【0011】CPU22は閾値テーブル23aから対応
する閾値を読出してキュー長閾値として比較手段12の
入力に与える。このような構成をとることにより、最適
な閾値が求まる。従って、本発明によれば低品質クラス
のATMセルが多く到着する場合には、閾値を小さくな
るようにし、高品質クラスのATMセルが多く到着する
場合には、閾値を大きくするようにする。従って、高品
質ATMセルの廃棄をなるべく少なくすることができ
る。The CPU 22 reads a corresponding threshold value from the threshold value table 23a and gives it to the input of the comparing means 12 as a queue length threshold value. By adopting such a configuration, optimal thresholds is obtained. Therefore, according to the present invention, the threshold is reduced when many low-quality ATM cells arrive, and the threshold is increased when many high-quality ATM cells arrive. Therefore, discard of high quality ATM cells can be minimized.
【0012】なお、制御部20は最初の閾値として呼受
付制御時に申告された値を最初の閾値として比較手段1
2に与える。この閾値の初期値としては、例えばバッフ
ァ10のセル長の1/2程度の値に設定される。そし
て、低品質クラスのATMセルの割合が多くなるにつれ
て、閾値は徐々に小さくされ、低品質クラスのATMセ
ルを廃棄するようにする。The control unit 20 uses the value declared at the time of call admission control as the first threshold as the first threshold.
Give to 2. As an initial value of the threshold value, for example, a value of about 程度 of the cell length of the buffer 10 is set. Then, as the ratio of the ATM cells of the low quality class increases, the threshold value is gradually reduced, and the ATM cells of the low quality class are discarded.
【0013】図3は本発明の他の実施例を示す構成ブロ
ック図である。図1と同一のものは、同一の符号を付し
て示す。図において、30は到着セルのCLPビットを
検出するCLP検出手段、31は該CLP検出手段30
の出力を受けて、一定期間毎に到着するセル数をクラス
毎に観測し、その結果に応じてキュー長閾値をダイナミ
ックに変更する品質別到着頻度測定手段である。32は
閾値を保持する閾値レジスタで、その出力は比較手段1
2の一方の入力に入っている。33は信号メッセージを
受けて、最初のキュー長閾値を初期値として閾値レジス
タ32に設定するCPUである。その他の構成は、図1
と同じである。このように、構成されたシステムの動作
を説明すれば、以下のとおりである。FIG. 3 is a block diagram showing the configuration of another embodiment of the present invention. 1 are denoted by the same reference numerals. In the figure, reference numeral 30 denotes CLP detecting means for detecting a CLP bit of an arrival cell, and 31 denotes the CLP detecting means 30.
, The number of cells arriving for each fixed period is observed for each class, and the quality-specific arrival frequency measuring means dynamically changes the queue length threshold according to the result. Reference numeral 32 denotes a threshold value register for holding a threshold value.
2 is in one of the inputs. A CPU 33 receives the signal message and sets the first queue length threshold value as an initial value in the threshold value register 32. Other configurations are shown in FIG.
Is the same as The operation of the system configured as described above will be described below.
【0014】最初の呼受付時に、CPU33は信号メッ
セージから与えられるキュー長閾値の初期値を閾値レジ
スタ32に保持する。初期値としては、例えばキュー長
の1/2程度が用いられる。品質別到着頻度測定手段3
1は、高品質クラスのATMが到着した時には、バッフ
ァ10に空きがある限りそのATMセルを蓄積するが、
低品質クラスのATMセルが到着した時にはキュー長が
閾値を越えているならそのATMセルをセル廃棄手段1
3により廃棄する。また、一定期間に到着するセル数を
品質クラス毎の観測結果を基に、クラス毎のセル到着率
を把握し、低品質クラスのATMセルの到着率の割合が
多くなるにつれて、その閾値を小さくし、高品質クラス
のATMセルの到着率の割合が多くなるにつれて、その
閾値を大きくするようにして、使用状況に応じてキュー
長閾値をダイナミックに変化させる。At the time of receiving the first call, the CPU 33 holds the initial value of the queue length threshold given from the signaling message in the threshold register 32. As the initial value, for example, about 1/2 of the queue length is used. Means of arrival frequency measurement by quality 3
1 is that when an ATM of a high quality class arrives, the ATM cells are accumulated as long as the buffer 10 has an empty space.
If the queue length exceeds the threshold when an ATM cell of a low quality class arrives, the ATM cell is discarded by cell discarding means 1
Discard by 3. In addition, the number of cells arriving in a certain period is determined based on the observation result of each quality class, the cell arrival rate of each class is grasped, and as the ratio of the arrival rate of the ATM cells of the low quality class increases, the threshold value is decreased. Then, as the ratio of the arrival rate of the ATM cells of the high quality class increases, the threshold is increased, and the queue length threshold is dynamically changed according to the use situation.
【0015】例えば、今キュー長の閾値が最初50であ
ったものとする。その後の呼受付時に、品質別到着頻度
測定手段31は、一定期間毎にCLP検出手段30から
のCLP信号を受信して、ビット“1”のCLPが多く
なった時には、前記閾値50を1だけ減じて49にす
る。逆に、ビット“0”のCLPが多くなった時には、
閾値50に1を加算して51にする。このように、一定
期間毎にキュー閾値を1だけ減じ、または1だけ加算す
る操作をダイナミックに行なうようにする。このような
動作により、キュー長閾値がダイナミックに変化する結
果、その時の呼の状態に応じた最適なキュー長閾値を設
定することができ、高品質クラスのATMセルの廃棄を
減らすことができる。For example, assume that the threshold of the queue length is initially 50. At the time of the subsequent call reception, the quality-specific arrival frequency measuring means 31 receives the CLP signal from the CLP detecting means 30 at regular intervals, and when the CLP of the bit “1” increases, the threshold 50 is increased by one. Reduce to 49. Conversely, when the number of CLPs of bit “0” increases,
1 is added to the threshold value 50 to obtain 51. In this way, the operation of reducing the queue threshold by one or adding one by a predetermined period is dynamically performed. As a result of such an operation, the queue length threshold dynamically changes. As a result, an optimal queue length threshold can be set according to the state of the call at that time, and discarding of high quality class ATM cells can be reduced.
【0016】[0016]
【発明の効果】以上、詳細に説明したように、本発明に
よれば高品質ATMセルの廃棄をなるべく少なくするこ
とができるATM網のバッファ閾値制御システムを提供
することができ、実用上の効果が大きい。As described above in detail, according to the present invention, it is possible to provide an ATM network buffer threshold control system capable of minimizing discarding of high-quality ATM cells. Is big.
【図1】本発明の原理ブロック図である。FIG. 1 is a principle block diagram of the present invention.
【図2】本発明の一実施例を示す構成ブロック図であ
る。FIG. 2 is a configuration block diagram showing one embodiment of the present invention.
【図3】本発明の他の実施例を示す構成ブロック図であ
る。FIG. 3 is a configuration block diagram showing another embodiment of the present invention.
【図4】2×2のATMセルスイッチの概念図である。FIG. 4 is a conceptual diagram of a 2 × 2 ATM cell switch.
【図5】FIFOバッファの動作概念図である。FIG. 5 is an operation conceptual diagram of a FIFO buffer.
10 バッファ 11 キュー長測定手段 12 比較手段 13 セル廃棄手段 20 制御部 Reference Signs List 10 buffer 11 queue length measuring means 12 comparing means 13 cell discarding means 20 control unit
───────────────────────────────────────────────────── フロントページの続き (72)発明者 江崎 裕 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 武智 竜一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平5−300170(JP,A) (58)調査した分野(Int.Cl.7,DB名) H04L 12/28 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Hiroshi Ezaki 1015 Uedanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture Inside Fujitsu Limited (72) Ryuichi Takechi 1015 Kamiodanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture Fujitsu Limited ( 56) References JP-A-5-300170 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H04L 12/28
Claims (4)
と、 該バッファのキュー長を測定するキュー長測定手段と、 該キュー長測定手段の出力と別途入力される閾値とを比
較する比較手段と、 該比較手段の比較結果に応じてバッファに到着するAT
Mセルの廃棄制御を行うセル廃棄手段と、 信号メッセージから与えられる情報を基に、1つの呼を
受付ける毎に最適な閾値を前記比較手段に与える制御部
とにより構成されるATM網のバッファ閾値制御システ
ムにおいて、 前記制御部から与えられるキュー長の閾値により、高品
質クラスのATMセルが到着した時には、バッファに空
きがある限り、そのセルを蓄積するが、低品質クラスの
ATMセルが到着した時には、キュー長が閾値を越えて
いるならば、セル廃棄手段によりそのATMセルを廃棄
し、更に、呼受付け制御時に申告されたパラメータを基
に、低品質クラスのセルの割合が多くなるにつれて、前
記制御部は閾値を小さくするようにしたことを特徴とす
るATM網のバッファ閾値制御システム。 1. A buffer for storing arrived ATM cells.
And a queue length measuring means for measuring a queue length of the buffer, and a ratio between an output of the queue length measuring means and a separately input threshold value.
Comparing means for comparing , and an AT arriving at the buffer according to a comparison result of the comparing means.
Based on information provided from the signaling message and cell discarding means for controlling the discarding of M cells, one call is
A control unit for giving an optimum threshold value to the comparing means each time the information is received
ATM network buffer threshold value control system
The queue length threshold given by the control unit.
When a quality class ATM cell arrives, the buffer is empty.
Accumulates the cell for as long as there is
When an ATM cell arrives, the queue length exceeds the threshold
If so, discard the ATM cell by cell discarding means
In addition, based on the parameters declared during call admission control,
In the meantime, as the percentage of cells of lower quality class increases,
The control unit is configured to reduce the threshold value.
ATM network buffer threshold control system.
ビットを検出して、その値が“1”の数と“0”の数の
合計を求め、その合計に応じた閾値が格納されている閾
値テーブルから基準閾値を読出し、比較手段に閾値とし
て与えるようにしたことを特徴とする請求項1記載のA
TM網のバッファ閾値制御システム。 2. The method according to claim 1, wherein the control unit is configured to transmit a CLP of the signaling message.
The bit is detected and the value is determined by the number of "1" and the number of "0".
Calculate the sum, and store the threshold corresponding to the sum.
The reference threshold value is read from the value table, and the comparison means sets the threshold value.
2. A according to claim 1, wherein
Buffer threshold control system for TM network.
と、 該バッファのキュー長を測定するキュー長測定手段と、 該キュー長測定手段の出力と別途入力される閾値とを比
較する比較手段と、 該比較手段の比較結果に応じてバッファに到着するAT
Mセルの廃棄制御を行うセル廃棄手段と、 到着セルのCLPビットを検出するCLP検出手段と、 該CLP検出手段の出力を受けて、一定期間毎に到着す
るセル数をクラス毎に観測し、その結果に応じてキュー
長閾値をダイナミックに変更する品質別到着頻度測定手
段とにより構成されたATM網のバッファ閾値制御シス
テム。 3. A buffer for storing arriving ATM cells.
And a queue length measuring means for measuring a queue length of the buffer, and a ratio between an output of the queue length measuring means and a separately input threshold value.
Comparing means for comparing , and an AT arriving at the buffer according to a comparison result of the comparing means.
A cell discarding unit that performs control of discarding the M cell, a CLP detecting unit that detects a CLP bit of an arriving cell, and receives an output of the CLP detecting unit and arrives at regular intervals.
The number of cells for each class is observed, and queued according to the result.
Quality-of-arrival frequency measuring instrument that dynamically changes the long threshold
Threshold control system for ATM network
Tem.
クラスのATMセルが到着した時には、バッファに空き
がある限りそのATMセルを蓄積するが、低品質クラス
のATMセルが到着した時にはキュー長が閾値を越えて
いるならそのATMセルをセル廃棄手段により廃棄し、 一定期間に到着するセル数を品質クラス毎の観測結果を
基に、クラス毎のセル到着率を把握し、 低品質クラスのATMセルの到着セルの到着率の割合が
多くなるにつれて、その閾値を小さくし、高品質クラス
のATMセルの到着率の割合が多くなるにつれて、その
閾値を大きくするようにして、使用状況に応じてキュー
長閾値をダイナミックに変化させるようにしたことを特
徴とする請求項3記載のATM網のバッファ閾値制御シ
ステム。 4. The quality-of-arrival-frequency measuring means according to claim 1, wherein
When the ATM cell of the class arrives, the buffer becomes empty.
The ATM cell is stored as long as there is
When the ATM cell arrives, the queue length exceeds the threshold
If so, the ATM cell is discarded by the cell discarding means, and the number of cells arriving in a certain period is determined by the observation result for each quality class.
Based on the cell arrival rate for each class, the rate of the arrival rate of the ATM cells of the low-quality class is calculated based on the cell arrival rate.
The higher the number, the lower the threshold, the higher the quality class
As the percentage of arrival rate of ATM cells of
Increase the threshold so that queues can be
The feature is that the long threshold is dynamically changed.
4. A buffer threshold control system for an ATM network according to claim 3,
Stem.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2414093A JP3154854B2 (en) | 1993-02-12 | 1993-02-12 | Buffer threshold control system for ATM network |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2414093A JP3154854B2 (en) | 1993-02-12 | 1993-02-12 | Buffer threshold control system for ATM network |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06244858A JPH06244858A (en) | 1994-09-02 |
JP3154854B2 true JP3154854B2 (en) | 2001-04-09 |
Family
ID=12130020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2414093A Expired - Fee Related JP3154854B2 (en) | 1993-02-12 | 1993-02-12 | Buffer threshold control system for ATM network |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3154854B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3162975B2 (en) * | 1995-10-16 | 2001-05-08 | 株式会社日立製作所 | ATM switch using discard priority control management system |
WO2001001634A1 (en) * | 1999-06-24 | 2001-01-04 | Fujitsu Limited | Dynamic virtual channel manager |
KR20010058256A (en) * | 1999-12-27 | 2001-07-05 | 오길록 | Method of Network Throughput Improvements Using Packet Discarding Algorithm with Two Thresholds |
-
1993
- 1993-02-12 JP JP2414093A patent/JP3154854B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06244858A (en) | 1994-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7260104B2 (en) | Deferred queuing in a buffered switch | |
US5412648A (en) | Packet switching system for forwarding packets from input buffers using idle/busy status of output buffers | |
US5918074A (en) | System architecture for and method of dual path data processing and management of packets and/or cells and the like | |
US5822540A (en) | Method and apparatus for discarding frames in a communications device | |
JPH08288953A (en) | Atm switch | |
JPH1132055A (en) | Buffer controller and buffer control method | |
JPH10107803A (en) | Traffic shaping device | |
EP1030483A1 (en) | Asynchronous transfer mode switch | |
CA2361655C (en) | Apparatus and method for limiting data bursts in atm switch utilizing shared bus | |
JP3154854B2 (en) | Buffer threshold control system for ATM network | |
US6993018B1 (en) | Priority signaling for cell switching | |
JP2756766B2 (en) | Cell priority processing unit | |
US6445708B1 (en) | ATM switch with VC priority buffers | |
JPH0697958A (en) | Cell transfer quality control method | |
JP3039840B2 (en) | Virtual channel multiplexer | |
JPH0496546A (en) | Queue buffer configuration system | |
JPH04369139A (en) | Atm traffic control system | |
JP2899609B2 (en) | Cell sending device | |
JP3887747B2 (en) | Signal loss detection device and signal loss detection method | |
JP3904839B2 (en) | Packet switching apparatus and packet switching method | |
JP2003298601A (en) | Packet sorting apparatus, overflow processing method, program and recording medium | |
JPH1168776A (en) | Shaping device | |
JP2768587B2 (en) | Packet concentrator | |
JPH09224039A (en) | No-hit switching device and switching method for delay priority control buffer | |
JPH08256154A (en) | Cell buffer control method for atm |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010116 |
|
LAPS | Cancellation because of no payment of annual fees |