JP3151813B2 - Analog amplifier circuit - Google Patents
Analog amplifier circuitInfo
- Publication number
- JP3151813B2 JP3151813B2 JP23271198A JP23271198A JP3151813B2 JP 3151813 B2 JP3151813 B2 JP 3151813B2 JP 23271198 A JP23271198 A JP 23271198A JP 23271198 A JP23271198 A JP 23271198A JP 3151813 B2 JP3151813 B2 JP 3151813B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier circuit
- amplifier
- stage
- analog
- impedance matching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明はアナログ増幅回路に
関する。[0001] The present invention relates to an analog amplifier circuit.
【0002】[0002]
【従来の技術】現在のアナログ増幅回路は2段またはそ
れ以上のトランジスタで構成されている。2. Description of the Related Art Current analog amplifier circuits are composed of two or more transistors.
【0003】その一例として、特開平8−222973
号公報に記載されている増幅回路がある。この増幅回路
においては、図7(A)に示すように、増幅器の各段に
用いられるトランジスタは全て電界効果トランジスタ7
0である。また、図7(B)に示すように、各段を構成
する電界効果トランジスタ70は整合回路71を介して
相互に接続されることもある。As one example, Japanese Patent Laid-Open Publication No.
There is an amplifier circuit described in Japanese Patent Application Laid-Open Publication No. HEI 9-86. In this amplifier circuit, as shown in FIG. 7A, all transistors used in each stage of the amplifier are field-effect transistors 7.
0. Further, as shown in FIG. 7B, the field effect transistors 70 constituting each stage may be connected to each other via a matching circuit 71.
【0004】あるいは、従来の増幅回路においては、図
8(A)に示すように、すべての段がバイポーラトラン
ジスタ80で構成されることも多い。図8(B)に示す
ように、この増幅回路においても、各段を構成するバイ
ポーラトランジスタ80は整合回路81を介して相互に
接続されることもある。Alternatively, in a conventional amplifying circuit, all stages are often formed of bipolar transistors 80 as shown in FIG. As shown in FIG. 8B, also in this amplifier circuit, bipolar transistors 80 constituting each stage may be mutually connected via a matching circuit 81.
【0005】また、特開平8−293746号公報が開
示する増幅回路においては、出力段の電界効果トランジ
スタと整合回路とをボンディングワイヤで結線すること
を開示している。In the amplifier circuit disclosed in Japanese Patent Application Laid-Open No. 8-293746, it is disclosed that a field effect transistor at an output stage and a matching circuit are connected by bonding wires.
【0006】[0006]
【発明が解決しようとする課題】バイポーラトランジス
タは電界効果トランジスタに比べ、線形利得が大きいと
いう特徴を持つが、電界効果トランジスタに比べ歪みが
大きいという特性を持つ。このため、バイポーラトラン
ジスタのみでアナログ増幅回路を形成すると、利得は大
きいが、歪みに弱いパワーアンプとなる。逆に、電界効
果トランジスタのみでアナログ増幅回路を形成すると、
歪み特性は良好だが、利得はバイポーラトランジスタか
らなるアナログ増幅回路よりも低いというアナログ増幅
回路となる。The bipolar transistor has a characteristic that the linear gain is larger than that of the field effect transistor, but has a characteristic that the distortion is larger than that of the field effect transistor. For this reason, if an analog amplifier circuit is formed only with bipolar transistors, the power amplifier is large in gain but weak in distortion. Conversely, if an analog amplifier circuit is formed using only field-effect transistors,
Although the distortion characteristic is good, the gain is lower than that of an analog amplifier circuit including bipolar transistors.
【0007】このように、電界効果トランジスタ又はバ
イポーラトランジスタのみからなる従来のアナログ増幅
回路は次のような問題点を有するものであった。As described above, the conventional analog amplifier circuit including only the field effect transistor or the bipolar transistor has the following problems.
【0008】第1の問題点は、バイポーラトランジスタ
で構成された増幅器を多数段並べてアナログ増幅回路を
構成した場合は、電界効果トランジスタで構成された増
幅器を多数段並べたアナログ増幅回路に比べ歪みが大き
くなる、という点である。A first problem is that when an analog amplifier circuit is formed by arranging a plurality of amplifiers each formed of a bipolar transistor, distortion is lower than that of an analog amplifier circuit having a plurality of amplifiers each formed of a field effect transistor. The point is that it gets bigger.
【0009】その理由は、電界効果トランジスタに比べ
歪みの大きいバイポーラトランジスタを最終段の増幅器
に用いているからである。The reason is that a bipolar transistor having a larger distortion than a field effect transistor is used for the final stage amplifier.
【0010】第2の問題点は、電界効果トランジスタで
構成された増幅器を多数段並べてアナログ増幅回路を構
成した場合は、バイポーラトランジスタで構成された増
幅器を多数段並べたアナログ増幅回路に比べ利得が小さ
くなる、という点である。A second problem is that when an analog amplifier circuit is formed by arranging a plurality of amplifiers formed of field effect transistors, the gain is higher than that of an analog amplifier circuit having a plurality of amplifiers formed of bipolar transistors. The point is that it becomes smaller.
【0011】その理由は、バイポーラトランジスタに比
べ利得の小さいバイポーラトランジスタを初段の増幅器
に用いているからである。The reason is that a bipolar transistor having a smaller gain than a bipolar transistor is used for the first-stage amplifier.
【0012】本発明はこのような従来のアナログ増幅回
路の問題点に鑑みてなされたものであり、利得が大き
く、かつ、歪みが小さいアナログ増幅回路を提供するこ
とを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of such problems of the conventional analog amplifier circuit, and has as its object to provide an analog amplifier circuit having a large gain and a small distortion.
【0013】[0013]
【課題を解決するための手段】この目的を達成するた
め、請求項1は、それぞれ1個のトランジスタよりなる
n個(nは2以上の整数)の増幅器を有し、第k段(k
は1≦k≦n−1を満たす整数)の増幅器の出力を第
(k+1)段の増幅器に入力し、第1段の増幅器に入力
されたアナログ信号を増幅して第n段の増幅器から出力
するアナログ増幅回路であって、第1段から第(n−
1)段までの各増幅器は線形領域で動作するバイポーラ
トランジスタからなり、第n段の増幅器は飽和領域で動
作する電界効果トランジスタからなるものであることを
特徴とするアナログ増幅回路を提供する。In order to achieve this object, claim 1 includes n (n is an integer of 2 or more) amplifiers each including one transistor, and a k-th stage (k).
Is an integer that satisfies 1 ≦ k ≦ n−1), input to the (k + 1) -th stage amplifier, amplify the analog signal input to the first-stage amplifier, and output from the n-th stage amplifier. An analog amplifier circuit that performs the first to (n−
1) Each of the amplifiers up to the first stage comprises a bipolar transistor operating in a linear region, and the n-th stage amplifier comprises a field effect transistor operating in a saturation region.
【0014】[0014]
【0015】増幅器が2段である場合、初段にバイポー
ラトランジスタ、終段に電界効果トランジスタを用いる
とともに、初段のバイポーラトランジスタを線形領域で
動作させることにより、電界効果トランジスタを用いる
場合に比べ、高利得を得ることができる。さらに、終段
に電界効果トランジスタを用いることにより、バイポー
ラトランジスタを用いる場合に比べ、歪みが低い出力信
号を得ることができる。これはバイポーラトランジスタ
が電界効果トランジスタに比べ高利得であること、逆
に、電界効果トランジスタはバイポーラトランジスタに
比べ低歪みであるという特性を利用したものである。In the case where the amplifier has two stages, a bipolar transistor is used in the first stage and a field effect transistor is used in the last stage, and the first stage bipolar transistor is operated in a linear region. Can be obtained. Further, by using a field-effect transistor at the last stage, an output signal with lower distortion can be obtained as compared with the case of using a bipolar transistor. This utilizes the characteristic that a bipolar transistor has a higher gain than a field-effect transistor, and conversely, the field-effect transistor has a lower distortion than a bipolar transistor.
【0016】図9にヘテロバイポーラトランジスタ(以
下「HBT」と呼ぶ)とシリコンの電界効果トランジス
タ(以下「Si−MOSFET」と呼ぶ)の相互変調歪
み(以下「IM」と呼ぶ)の特性を示す。FIG. 9 shows characteristics of intermodulation distortion (hereinafter, referred to as "IM") of a hetero-bipolar transistor (hereinafter, referred to as "HBT") and a silicon field-effect transistor (hereinafter, referred to as "Si-MOSFET").
【0017】HBTは現在IS−95規格においてパワ
ーアンプに用いられている唯一のデバイスである。図中
の矢印は2波入力時の利得が1dB圧縮されたポイント
を示している。この点では、3次のIMが基本波の出力
に対して、デバイスによらず、一定の値を採ることが知
られている。このポイントで5次のIMを比較すると、
図9に示したように、Si−MOSFETの方がHBT
に比べ5次の歪みが低いという特性が得られている。The HBT is the only device currently used for a power amplifier in the IS-95 standard. Arrows in the figure indicate points where the gain at the time of two-wave input is compressed by 1 dB. At this point, it is known that the third-order IM takes a constant value for the output of the fundamental wave regardless of the device. Comparing the 5th order IM at this point,
As shown in FIG. 9, the Si-MOSFET has a higher HBT
The characteristic that the fifth-order distortion is lower than that of the first embodiment is obtained.
【0018】また、狭帯域符号分割多元接続方式(以下
「N−CDMA」と呼ぶ)における変調信号をSi−M
OSFETとHBTに入力した場合の隣接チャネル漏洩
電力(以下「ACPR」と呼ぶ)の特性を図10に示
す。Further, a modulated signal in a narrow band code division multiple access system (hereinafter referred to as "N-CDMA") is represented by an Si-M
FIG. 10 shows the characteristics of adjacent channel leakage power (hereinafter referred to as “ACPR”) when input to OSFET and HBT.
【0019】この場合においても、利得が1dB圧縮さ
れたポイントで両者を比較すると、N−CDMAにおい
て900kHz離調の隣接チャネル漏洩電力はほぼ等し
いが、1.98MHz離調の隣接チャネル漏洩電力はS
i−MOSFETの方が低い。In this case as well, comparing the two at the point where the gain is compressed by 1 dB, the adjacent channel leakage power of 900 kHz detuning in N-CDMA is almost equal, but the adjacent channel leakage power of 1.98 MHz detuning is S.
The i-MOSFET is lower.
【0020】このように電界効果トランジスタはバイポ
ーラトランジスタに比べ、特に、高次の歪み特性が良好
であると言うことができる。これらの事実に鑑みて、終
段の増幅器の歪み特性を重視する場合には、バイポーラ
トランジスタよりも電界効果トランジスタの方が適して
いると考えられるため、両者の長所を組み合わせること
により、高利得かつ低歪みなアナログ増幅器を形成する
ことができる。As described above, it can be said that the field-effect transistor has better high-order distortion characteristics than the bipolar transistor. In view of these facts, when emphasizing the distortion characteristics of the final-stage amplifier, it is considered that a field-effect transistor is more suitable than a bipolar transistor. An analog amplifier with low distortion can be formed.
【0021】請求項2に記載されているように、第(n
−1)段の増幅器の出力は少なくとも一個のインピーダ
ンス整合回路を介して第n段の増幅器に入力することが
好ましい。As described in claim 2, (n)
Preferably, the output of the -1) stage amplifier is input to the nth stage amplifier via at least one impedance matching circuit.
【0022】第(n−1)段の増幅器と第n段の増幅器
との間にインピーダンス整合回路を挿入してこれらの増
幅器間のインピーダンス整合を図ることにより、これら
の増幅器間の損失を最小限に抑えることができる。By inserting an impedance matching circuit between the (n-1) th stage amplifier and the nth stage amplifier to achieve impedance matching between these amplifiers, the loss between these amplifiers is minimized. Can be suppressed.
【0023】請求項3に記載されているように、第(k
−1)段(kは1≦k≦n−1を満たす整数)の増幅器
の出力は少なくとも一個のインピーダンス整合回路を介
して第k段の増幅器に入力することが好ましい。As described in claim 3, the (k
It is preferable that the output of the -1) stage (k is an integer satisfying 1 ≦ k ≦ n−1) be input to the k-th stage amplifier via at least one impedance matching circuit.
【0024】第(k−1)段の増幅器と第k段の増幅器
との間にインピーダンス回路を挿入することにより、各
段間のインピーダンス整合を図ることができ、利得を最
大にすることができる。By inserting an impedance circuit between the (k-1) th stage amplifier and the kth stage amplifier, impedance matching between the stages can be achieved and the gain can be maximized. .
【0025】請求項4に記載されているように、第1段
の増幅器への入力を少なくとも一個のインピーダンス整
合回路を介して行い、かつ、第n段の増幅器からの出力
を少なくとも一個のインピーダンス整合回路を介して行
うことが好ましい。According to a fourth aspect of the present invention, the input to the first-stage amplifier is performed through at least one impedance matching circuit, and the output from the n-th amplifier is at least one impedance matching circuit. It is preferably performed via a circuit.
【0026】このような構成により、本アナログ増幅回
路の入出力インピーダンスの整合を図ることができ、ト
ランジスタの性能を向上させることが可能である。ま
た、その入出力の整合は利得を重視する利得整合、出力
を重視する出力整合又は雑音特性を重視する雑音整合な
ど様々な形態をとることができ、利用目的に応じたアナ
ログ増幅回路を形成することができる。With such a configuration, the input / output impedance of the analog amplifier circuit can be matched, and the performance of the transistor can be improved. The input / output matching can take various forms, such as gain matching that emphasizes gain, output matching that emphasizes output, or noise matching that emphasizes noise characteristics, and forms an analog amplifier circuit according to the purpose of use. be able to.
【0027】請求項5に記載されているように、第1段
乃至第n段のn個の増幅器は同一の半導体基板上に形成
することが好ましい。As described in claim 5, it is preferable that the n amplifiers in the first to n-th stages are formed on the same semiconductor substrate.
【0028】このように、同一半導体基板上に全ての増
幅器を形成することにより、アナログ増幅回路の小型化
及び低コスト化を図ることができる。As described above, by forming all the amplifiers on the same semiconductor substrate, it is possible to reduce the size and cost of the analog amplifier circuit.
【0029】この場合、請求項6に記載されているよう
に、n個の増幅器はBi−CMOSプロセスにより形成
することが可能である。In this case, the n amplifiers can be formed by a Bi-CMOS process.
【0030】請求項7に記載されているように、第1段
乃至第n段のn個の増幅器を同一の半導体基板上に設置
し、かつ、該半導体基板上にインピーダンス整合回路を
設置することが好ましい。According to a seventh aspect of the present invention, the first to n-th stage n amplifiers are installed on the same semiconductor substrate, and an impedance matching circuit is installed on the semiconductor substrate. Is preferred.
【0031】この場合、請求項8に記載されているよう
に、インピーダンス整合回路は増幅器と同一のプロセス
により形成することが可能である。In this case, as described in claim 8, the impedance matching circuit can be formed by the same process as the amplifier.
【0032】半導体基板としては、請求項9に記載され
ているように、シリコン基板、ガリウム砒素基板又はイ
ンジウム燐基板より選ばれた何れかの基板を用いること
が好ましい。As the semiconductor substrate, it is preferable to use any one of a silicon substrate, a gallium arsenide substrate and an indium phosphide substrate.
【0033】以上のアナログ増幅回路は、請求項10に
記載されているように、携帯電話その他の移動体通信装
置において、マイクロ波帯のアナログ信号を増幅する回
路としても使用することが可能である。The above-described analog amplifier circuit can be used as a circuit for amplifying a microwave-band analog signal in a mobile phone or other mobile communication device. .
【0034】以上のアナログ増幅回路は、請求項11に
記載されているように、携帯電話その他の移動体通信装
置において、マイクロ波帯のアナログ信号を増幅する回
路としても使用することが可能である。。The above-described analog amplifier circuit can be used as a circuit for amplifying a microwave-band analog signal in a mobile phone or other mobile communication device. . .
【0035】[0035]
【発明の実施の形態】以下、本発明に係るアナログ増幅
回路の実施形態について図面を参照して説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the analog amplifier circuit according to the present invention will be described with reference to the drawings.
【0036】図1に本発明に係るアナログ増幅回路の第
一の実施形態を示す。FIG. 1 shows a first embodiment of the analog amplifier circuit according to the present invention.
【0037】本実施形態に係るアナログ増幅回路は第一
増幅回路106と第二増幅回路110とからなり、全体
としては、それぞれ1個のトランジスタからなるn個の
増幅器からなっている。The analog amplifier circuit according to the present embodiment includes a first amplifier circuit 106 and a second amplifier circuit 110, and as a whole, includes n amplifiers each including one transistor.
【0038】第一増幅回路106は、それぞれ1個のバ
イポーラトランジスタからなる(n−1)個の増幅器1
05a、105b、−−、105k、105(k+
1)、−−、105(n−1)を入力端子103と出力
端子104との間に直列に接続して構成されている。す
なわち、第一増幅回路106においては、第k段(1≦
k≦n−1)の出力端子101が第(k+1)段の入力
端子102と接続している。The first amplifying circuit 106 includes (n-1) amplifiers 1 each including one bipolar transistor.
05a, 105b,-, 105k, 105 (k +
1), ---, and 105 (n-1) are connected in series between the input terminal 103 and the output terminal 104. That is, in the first amplifier circuit 106, the k-th stage (1 ≦
The output terminal 101 (k ≦ n−1) is connected to the input terminal 102 in the (k + 1) th stage.
【0039】第二増幅回路110は、入力端子108
と、出力端子109と、これら双方の端子の間に接続さ
れた第n段の増幅器としての電界効果トランジスタ10
7と、からなっている。The second amplifier circuit 110 has an input terminal 108
, An output terminal 109, and a field-effect transistor 10 as an n-th stage amplifier connected between these two terminals.
It consists of seven.
【0040】第一増幅回路106の出力端子104は第
二増幅回路110の入力端子108に接続している。The output terminal 104 of the first amplifier circuit 106 is connected to the input terminal 108 of the second amplifier circuit 110.
【0041】高周波信号は第一増幅回路106の入力端
子103から本アナログ増幅回路に入力し、第一増幅回
路106で増幅された後、出力端子104から出力さ
れ、出力端子104に接続している入力端子108から
第二増幅回路110に入力され、第二増幅回路110で
増幅された後、出力端子109から出力される。The high-frequency signal is input to the present analog amplifier circuit from the input terminal 103 of the first amplifier circuit 106, amplified by the first amplifier circuit 106, output from the output terminal 104, and connected to the output terminal 104. The signal is input from the input terminal 108 to the second amplifier circuit 110, amplified by the second amplifier circuit 110, and then output from the output terminal 109.
【0042】次いで、本発明に係るアナログ増幅回路の
第二の実施形態を以下に説明する。第二の実施形態に係
るアナログ増幅回路は図1に示した第一の実施形態に係
るアナログ増幅回路と同一の構成を有しているが、第二
の実施形態においては、n個のトランジスタのうち、第
一増幅回路106の(n−1)個のバイポーラトランジ
スタ105a、−−、105(n−1)をパワー特性の
線形領域で動作させ、第二増幅回路110の1個の電界
効果トランジスタ107をパワー特性の飽和領域で動作
させることを特徴としている。Next, a second embodiment of the analog amplifier circuit according to the present invention will be described below. The analog amplifier circuit according to the second embodiment has the same configuration as the analog amplifier circuit according to the first embodiment shown in FIG. 1, but in the second embodiment, n Among them, the (n-1) bipolar transistors 105a, ---, 105 (n-1) of the first amplifier circuit 106 are operated in the linear region of the power characteristic, and one field effect transistor of the second amplifier circuit 110 is operated. 107 is characterized by operating in the saturation region of the power characteristic.
【0043】この第二の実施形態によっても、第一の実
施形態と同様に、高周波信号は入力端子103から本ア
ナログ増幅回路に入力され、第一増幅回路106で増幅
される。このとき、第一増幅回路106のバイポーラト
ランジスタ105a、−−、105(n−1)をパワー
特性の線形領域で動作させることにより出力信号の歪み
を極力抑えることができる。この場合、第一増幅回路1
06にはバイポーラトランジスタを用いているため、電
界効果トランジスタを用いた場合に比べ、高い利得を得
ることができる。According to the second embodiment, as in the first embodiment, a high-frequency signal is input from the input terminal 103 to the analog amplifier circuit and amplified by the first amplifier circuit 106. At this time, the distortion of the output signal can be minimized by operating the bipolar transistors 105a,-, and 105 (n-1) of the first amplifier circuit 106 in the linear region of the power characteristics. In this case, the first amplifier circuit 1
Since the transistor 06 uses a bipolar transistor, a higher gain can be obtained than in the case where a field-effect transistor is used.
【0044】第一増幅回路106で増幅された信号は出
力端子104から出力され、入力端子108から第二増
幅回路110に入力される。第二増幅回路110は高出
力及び高効率を得るため、パワー特性の飽和領域で動作
させる。The signal amplified by the first amplifier circuit 106 is output from the output terminal 104 and is input from the input terminal 108 to the second amplifier circuit 110. The second amplifier circuit 110 is operated in a saturation region of the power characteristics in order to obtain high output and high efficiency.
【0045】第二増幅回路110は飽和領域で用いられ
るため、第二増幅回路110に入力された信号は歪んで
出力端子109から出力されることになるが、この場
合、第二増幅回路110として電界効果トランジスタを
用いているため、バイポーラトランジスタを用いた場合
に比べ、出力信号の歪み、特に、高次の歪みは最低限に
抑えることができる。Since the second amplifier circuit 110 is used in the saturation region, the signal input to the second amplifier circuit 110 is distorted and output from the output terminal 109. In this case, the second amplifier circuit 110 Since a field-effect transistor is used, distortion of an output signal, particularly higher-order distortion, can be suppressed to a minimum as compared with a case where a bipolar transistor is used.
【0046】図2は本発明に係るアナログ増幅回路の第
3の実施形態を示す。FIG. 2 shows a third embodiment of the analog amplifier circuit according to the present invention.
【0047】本実施形態に係るアナログ増幅回路におい
ては、第一の実施形態における第一増幅回路106と同
一の構成を有する第一増幅回路204と、同じく第一の
実施形態における第二増幅回路110と同一の構成を有
する第二増幅回路207との間にインピーダンス整合回
路203が接続されている。In the analog amplifier circuit according to this embodiment, a first amplifier circuit 204 having the same configuration as the first amplifier circuit 106 in the first embodiment, and a second amplifier circuit 110 also in the first embodiment are used. And the second amplifier circuit 207 having the same configuration, the impedance matching circuit 203 is connected.
【0048】すなわち、本実施形態に係るアナログ増幅
回路においては、第一端子201及び第二端子202を
有する1個のインピーダンス整合回路203が設けられ
ており、第一増幅回路204における第(n−1)段の
増幅器205の出力端子206がインピーダンス整合回
路203の第一端子201と接続しており、インピーダ
ンス整合回路203の第二端子202が第二増幅回路2
07を形成する第n段の増幅器208の入力端子209
に接続している。That is, in the analog amplifier circuit according to the present embodiment, one impedance matching circuit 203 having the first terminal 201 and the second terminal 202 is provided, and the (n− The output terminal 206 of the 1) stage amplifier 205 is connected to the first terminal 201 of the impedance matching circuit 203, and the second terminal 202 of the impedance matching circuit 203 is connected to the second amplifier circuit 2
07, the input terminal 209 of the n-th stage amplifier 208
Connected to
【0049】インピーダンス整合回路203を第一増幅
回路204と第二増幅回路207との間に挿入して各増
幅回路間のインピーダンス整合をとることにより、第一
増幅回路204と第二増幅回路207との間の損失を最
小限に抑えることができ、本アナログ増幅回路の高性能
化を図ることができる。The impedance matching circuit 203 is inserted between the first amplifier circuit 204 and the second amplifier circuit 207 to perform impedance matching between the amplifier circuits. The loss during this period can be minimized, and the performance of the analog amplifier circuit can be improved.
【0050】なお、本実施形態においては、第一増幅回
路204と第二増幅回路207との間に挿入されたイン
ピーダンス整合回路203の個数は1であるが、インピ
ーダンス整合回路203の個数は1には限定されない。
2以上のインピーダンス整合回路203を用いることが
できる。In this embodiment, the number of impedance matching circuits 203 inserted between the first amplifier circuit 204 and the second amplifier circuit 207 is one, but the number of impedance matching circuits 203 is one. Is not limited.
Two or more impedance matching circuits 203 can be used.
【0051】図3は本発明に係るアナログ増幅回路の第
4の実施形態の構成を示す。FIG. 3 shows the configuration of a fourth embodiment of the analog amplifier circuit according to the present invention.
【0052】本実施形態に係るアナログ増幅回路は、図
2に示した第3の実施形態に係るアナログ増幅回路の構
成の他に、第一増幅回路を構成する各増幅器の間にそれ
ぞれ挿入されているインピーダンス整合回路を備えてい
る。The analog amplifier circuit according to the present embodiment is different from the analog amplifier circuit according to the third embodiment shown in FIG. 2 in that the analog amplifier circuit is inserted between the amplifiers constituting the first amplifier circuit. Impedance matching circuit.
【0053】すなわち、本実施形態に係るアナログ増幅
回路は、第一端子301及び第二端子302を有するイ
ンピーダンス整合回路303を複数個有しており、第一
の実施形態における第一増幅回路106と同一の構成を
有する第一増幅回路304の第(k−1)段(1≦k≦
n−1)を構成する増幅器305の出力端子306がイ
ンピーダンス整合回路303の第一端子301と接続し
ており、インピーダンス整合回路303の第二端子30
2が第k段の増幅器307の入力端子308に接続して
いることを特徴としている。That is, the analog amplifier circuit according to the present embodiment has a plurality of impedance matching circuits 303 each having a first terminal 301 and a second terminal 302. The (k-1) th stage (1 ≦ k ≦) of the first amplifier circuit 304 having the same configuration
n-1), the output terminal 306 of the amplifier 305 is connected to the first terminal 301 of the impedance matching circuit 303, and the second terminal 30 of the impedance matching circuit 303 is connected.
2 is connected to the input terminal 308 of the k-th stage amplifier 307.
【0054】インピーダンス整合回路303を第一増幅
回路304の各増幅器の間にも挿入し、各段間のインピ
ーダンス整合をとることによって、第一増幅回路304
の利得を最大限に得ることができる。The impedance matching circuit 303 is also inserted between the amplifiers of the first amplifier circuit 304 to achieve impedance matching between the respective stages, so that the first amplifier circuit 304
Can be maximized.
【0055】なお、本実施形態においては、各段間に挿
入されるインピーダンス整合回路の個数は1であるが、
2以上のインピーダンス整合回路を挿入することも可能
である。In the present embodiment, the number of impedance matching circuits inserted between the stages is one,
It is also possible to insert two or more impedance matching circuits.
【0056】図4は、本発明に係るアナログ増幅回路の
第5の実施形態の構成を示す。本実施形態に係るアナロ
グ増幅回路は図1に示した第一の実施形態に係るアナロ
グ増幅回路の構成に加えて、第一増幅回路の入力側及び
第二増幅回路の出力側に接続された二つのインピーダン
ス整合回路403、406を備えている。FIG. 4 shows the configuration of a fifth embodiment of the analog amplifier circuit according to the present invention. The analog amplifier circuit according to the present embodiment has the same configuration as the analog amplifier circuit according to the first embodiment shown in FIG. 1, and further includes a second amplifier circuit connected to the input side of the first amplifier circuit and the output side of the second amplifier circuit. And two impedance matching circuits 403 and 406.
【0057】すなわち、本実施形態に係るアナログ増幅
回路は、図1に示した第一の実施形態に係るアナログ増
幅回路における第一増幅回路106及び第二増幅回路1
10とそれぞれ同一の構成を有する第一増幅回路407
及び第二増幅回路409と、第一端子401及び第二端
子402を有する第一インピーダンス整合回路403
と、第一端子404及び第二端子405を有する第二イ
ンピーダンス整合回路406とを備えており、第一増幅
回路407の入力端子408が第一インピーダンス整合
回路403の第二端子402と接続しており、第二増幅
回路409の出力端子410が第二インピーダンス整合
回路406の第一端子404と接続していることを特徴
としている。That is, the analog amplifier circuit according to the present embodiment includes the first amplifier circuit 106 and the second amplifier circuit 1 in the analog amplifier circuit according to the first embodiment shown in FIG.
10. First amplifying circuit 407 having the same configuration as 10
And a second amplifier circuit 409, and a first impedance matching circuit 403 having a first terminal 401 and a second terminal 402
And a second impedance matching circuit 406 having a first terminal 404 and a second terminal 405. The input terminal 408 of the first amplifier circuit 407 is connected to the second terminal 402 of the first impedance matching circuit 403. The output terminal 410 of the second amplifier circuit 409 is connected to the first terminal 404 of the second impedance matching circuit 406.
【0058】高周波信号は第一インピーダンス整合回路
403の第一端子401から第一インピーダンス整合回
路403を介して第一増幅回路407に入力され、第一
増幅回路407及び第二増幅回路409で増幅され、第
二インピーダンス整合回路406でインピーダンス整合
された後、第二インピーダンス整合回路406の第二端
子405から出力される。The high-frequency signal is input from the first terminal 401 of the first impedance matching circuit 403 to the first amplifier circuit 407 via the first impedance matching circuit 403, and is amplified by the first amplifier circuit 407 and the second amplifier circuit 409. After the impedance is matched by the second impedance matching circuit 406, the signal is output from the second terminal 405 of the second impedance matching circuit 406.
【0059】本実施形態に係るアナログ増幅回路の構成
により、アナログ増幅回路の入出力インピーダンスの整
合を行うことができ、トランジスタの持つ能力を最大限
に引き出すことが可能となる。With the configuration of the analog amplifier circuit according to the present embodiment, the input / output impedance of the analog amplifier circuit can be matched, and the capability of the transistor can be maximized.
【0060】また、その入出力整合は、利得を重視する
利得整合、出力パワーを重視する出力整合、雑音特性を
重視する雑音整合などさまざまな形態をとることが可能
であるので、利用目的に応じた高性能なアナログ増幅回
路を形成することができる。The input / output matching can take various forms, such as gain matching that emphasizes gain, output matching that emphasizes output power, and noise matching that emphasizes noise characteristics. A high-performance analog amplifier circuit can be formed.
【0061】図5は本発明に係るアナログ増幅回路の第
6の実施形態の構成を示す。本実施形態に係るアナログ
増幅回路は、図1に示した第一の実施形態に係るアナロ
グ増幅回路と同一の構成に加えて、半導体基板外に設置
されたインピーダンス整合回路503を備えている。FIG. 5 shows the configuration of a sixth embodiment of the analog amplifier circuit according to the present invention. The analog amplifier circuit according to the present embodiment includes the same configuration as the analog amplifier circuit according to the first embodiment illustrated in FIG. 1, and further includes an impedance matching circuit 503 provided outside the semiconductor substrate.
【0062】すなわち、本実施形態に係るアナログ増幅
回路は、n個の増幅器501a、501b、−−、50
1nを設置した1個の半導体基板502と、半導体基板
502の外部に設置されたインピーダンス整合回路50
3とを備えている。That is, the analog amplifier circuit according to the present embodiment comprises n amplifiers 501a, 501b,.
1n, and one impedance matching circuit 50 installed outside the semiconductor substrate 502.
3 is provided.
【0063】同一半導体基板502上にすべてのトラン
ジスタを形成することにより、アナログ増幅回路の小型
化及び低コスト化を図ることができる。By forming all the transistors on the same semiconductor substrate 502, the size and cost of the analog amplifier circuit can be reduced.
【0064】なお、本実施形態においては、同一半導体
基板上にバイポーラトランジスタと電界効果トランジス
タとを同時に形成することが必要になるが、それは既に
ロジック系のICにおいて実用化されているBi−CM
OSプロセスを応用することで可能となる。In this embodiment, it is necessary to simultaneously form a bipolar transistor and a field-effect transistor on the same semiconductor substrate. This is because Bi-CM which has already been put into practical use in a logic IC has been used.
This is made possible by applying the OS process.
【0065】図6は本発明に係るアナログ増幅回路の第
7の実施形態の構成を示す。本実施形態に係るアナログ
増幅回路は、図2に示した第三の実施形態に係るアナロ
グ増幅回路の構成に加えて、図4に示した第五の実施形
態と同様に、第一増幅回路の入力側及び第二増幅回路の
出力側に接続された二つのインピーダンス整合回路を備
えており、かつ、これらは単一の半導体基板上に形成さ
れている。FIG. 6 shows the configuration of an analog amplifier circuit according to a seventh embodiment of the present invention. The analog amplifier circuit according to the present embodiment has the same configuration as the analog amplifier circuit according to the third embodiment shown in FIG. 2, and also has the same configuration as the fifth embodiment shown in FIG. It has two impedance matching circuits connected to the input side and the output side of the second amplifier circuit, and these are formed on a single semiconductor substrate.
【0066】すなわち、本実施形態に係るアナログ増幅
回路は、図1に示した第一の実施形態に係るアナログ増
幅回路における第一増幅回路106及び第二増幅回路1
10とそれぞれ同一の構成を有する第一増幅回路601
及び第二増幅回路602と、第一端子611及び第二端
子612を有する第一インピーダンス整合回路603
と、第一端子613及び第二端子614を有する第二イ
ンピーダンス整合回路604と、第一端子615及び第
二端子616を有する第三インピーダンス整合回路60
5とを備えており、第一増幅回路601、第二増幅回路
602、第一乃至第三インピーダンス整合回路603、
604、605は全て単一の半導体基板606上に形成
されている。That is, the analog amplifier circuit according to the present embodiment includes the first amplifier circuit 106 and the second amplifier circuit 1 in the analog amplifier circuit according to the first embodiment shown in FIG.
10 has the same configuration as the first amplifier circuit 601
And a second amplifier circuit 602 and a first impedance matching circuit 603 having a first terminal 611 and a second terminal 612
A second impedance matching circuit 604 having a first terminal 613 and a second terminal 614; and a third impedance matching circuit 60 having a first terminal 615 and a second terminal 616.
5, a first amplifier circuit 601, a second amplifier circuit 602, first to third impedance matching circuits 603,
604 and 605 are all formed on a single semiconductor substrate 606.
【0067】第一インピーダンス整合回路603の第一
端子611は第一増幅回路601の第(n−1)段の増
幅器の出力端子617と接続しており、第二端子612
は第二増幅回路602を形成する第n段の増幅器の入力
端子618と接続している。また、第一増幅回路601
の入力端子619が第二インピーダンス整合回路604
の第二端子614と接続しており、第二増幅回路602
の出力端子620が第三インピーダンス整合回路605
の第一端子615と接続している。The first terminal 611 of the first impedance matching circuit 603 is connected to the output terminal 617 of the (n−1) -th stage amplifier of the first amplifier circuit 601, and the second terminal 612
Is connected to the input terminal 618 of the n-th stage amplifier forming the second amplifier circuit 602. Also, the first amplifier circuit 601
Input terminal 619 of the second impedance matching circuit 604
Of the second amplifying circuit 602
Output terminal 620 is the third impedance matching circuit 605
Is connected to the first terminal 615.
【0068】本実施形態に係るアナログ増幅器は第一乃
至第三インピーダンス整合回路603、604、605
を同一半導体基板606上に形成することによって、本
アナログ増幅器に一旦入力された高周波信号は途中外部
に出ることなく出力端子から増幅されて出力される。こ
のため、ロスが少ない、途中で整合回路を接続するため
に用いるボンディングワイヤが不要になる、半導体基板
外にインピーダンス整合回路を設ける必要がなくなる、
などのメリットがある。The analog amplifier according to the present embodiment includes first to third impedance matching circuits 603, 604, and 605.
Is formed on the same semiconductor substrate 606, the high-frequency signal once input to the analog amplifier is amplified and output from the output terminal without going outside. For this reason, the loss is small, the bonding wire used for connecting the matching circuit in the middle becomes unnecessary, and it is not necessary to provide the impedance matching circuit outside the semiconductor substrate.
There are advantages such as.
【0069】半導体基板上において作製するインピーダ
ンス整合回路の例として、スパイラルインダクタと金属
−絶縁体−金属コンデンサによるLCマッチングの形態
をとる場合、あるいは、マイクロストリップ線路による
スタブの形態をとる場合などが上げられる。いずれの場
合もトランジスタを形成するプロセスを用いることで作
製可能である。Examples of the impedance matching circuit formed on the semiconductor substrate include a case where a spiral inductor and a metal-insulator-metal capacitor are used for LC matching or a case where a stub is formed using a microstrip line. Can be In any case, it can be manufactured by using a process for forming a transistor.
【0070】また、本実施形態においては、インピーダ
ンス整合回路も含めてアナログ増幅器を作製することに
なるため、アナログ増幅回路全体としての小型化や低コ
スト化を図ることができる他に、インピーダンス整合回
路も含めた特性予想を容易に行えることになり、デバイ
スの高性能化を図れることになる。In this embodiment, since an analog amplifier including an impedance matching circuit is manufactured, the size and cost of the entire analog amplifier circuit can be reduced. It is possible to easily predict the characteristics including the above, and to improve the performance of the device.
【0071】また、インピーダンス整合回路を半導体基
板の外部に形成する必要がないために、利用者にとって
も扱いやすい増幅器となる。Further, since it is not necessary to form the impedance matching circuit outside the semiconductor substrate, the amplifier can be easily handled by the user.
【0072】本発明に係るアナログ増幅回路の第8の実
施形態を以下に示す。本実施形態に係るアナログ増幅回
路は、図6及び図7にそれぞれ示した第6及び第7の実
施形態に係るアナログ増幅回路と同一の構成をゆうして
いるが、半導体基板として、シリコン基板、ガリウム砒
素基板またはインジウム隣基板から選ばれたいずれかの
基板を用いることを特徴としている。An eighth embodiment of the analog amplifier circuit according to the present invention will be described below. The analog amplifier circuit according to the present embodiment has the same configuration as the analog amplifier circuits according to the sixth and seventh embodiments shown in FIGS. 6 and 7, respectively. It is characterized in that any one of a gallium arsenide substrate and a substrate next to indium is used.
【0073】シリコン基板については低コスト、ガリウ
ム砒素基板またはインジウム隣基板については高性能な
デバイスと良質な受動素子を形成しやすいという利点が
ある。The silicon substrate has the advantage of low cost, and the gallium arsenide substrate or the substrate adjacent to indium has the advantage that a high-performance device and a high-quality passive element can be easily formed.
【0074】以上述べた第1乃至第8の実施形態に係る
アナログ増幅回路はマイクロ波帯のアナログ信号の増幅
に使用することができる。これは携帯電話等の移動体通
信において、パワーアンプには高出力、高効率、高利得
の他に低歪みという要求がさらに強くなってきているた
め、上記の実施形態における高利得かつ低歪みなアナロ
グ増幅器は有効な手段の一つになると考えられるためで
ある。The analog amplifier circuits according to the first to eighth embodiments described above can be used for amplifying analog signals in the microwave band. This is because, in mobile communications such as mobile phones, the demand for low distortion in addition to high output, high efficiency, and high gain is becoming stronger for power amplifiers. This is because an analog amplifier is considered to be one of effective means.
【0075】[0075]
【発明の効果】以上のように、本発明に係るアナログ増
幅回路によれば、終段以外の増幅器、すなわち、第一増
幅回路にバイポーラトランジスタを用いるため、高利得
の動作が可能であり、かつ、終段の増幅器、すなわち、
第二増幅回路に電界効果トランジスタを用いるため、高
出力であっても歪みの低い増幅作用が可能である。従っ
て、従来のアナログ増幅器に比べ、高利得かつ低歪み動
作のアナログ増幅器を構成することができる。As described above, according to the analog amplifier circuit of the present invention, since a bipolar transistor is used in an amplifier other than the last stage, that is, the first amplifier circuit, a high-gain operation can be performed. , The final stage amplifier, ie
Since a field effect transistor is used for the second amplifier circuit, an amplification operation with low distortion can be performed even at a high output. Therefore, it is possible to configure an analog amplifier having a higher gain and a lower distortion operation than the conventional analog amplifier.
【図1】本発明に係るアナログ増幅回路の第一及び第二
の実施形態のブロック図である。FIG. 1 is a block diagram of first and second embodiments of an analog amplifier circuit according to the present invention.
【図2】本発明に係るアナログ増幅回路の第三の実施形
態のブロック図である。FIG. 2 is a block diagram of a third embodiment of the analog amplifier circuit according to the present invention.
【図3】本発明に係るアナログ増幅回路の第四の実施形
態のブロック図である。FIG. 3 is a block diagram of a fourth embodiment of the analog amplifier circuit according to the present invention.
【図4】本発明に係るアナログ増幅回路の第五の実施形
態のブロック図である。FIG. 4 is a block diagram of a fifth embodiment of the analog amplifier circuit according to the present invention.
【図5】本発明に係るアナログ増幅回路の第六の実施形
態のブロック図である。FIG. 5 is a block diagram of a sixth embodiment of the analog amplifier circuit according to the present invention.
【図6】本発明に係るアナログ増幅回路の第七の実施形
態のブロック図である。FIG. 6 is a block diagram of a seventh embodiment of the analog amplifier circuit according to the present invention.
【図7】バイポーラトランジスタからなる従来型のモノ
リシックマイクロ波集積回路増幅器のブロック図であ
る。FIG. 7 is a block diagram of a conventional monolithic microwave integrated circuit amplifier comprising bipolar transistors.
【図8】電界効果トランジスタからなる従来型のモノリ
シックマイクロ波集積回路増幅器のブロック図である。FIG. 8 is a block diagram of a conventional monolithic microwave integrated circuit amplifier comprising field effect transistors.
【図9】Si−MOSFETとHBTの950.00/
950.05MHzの2トーン信号による相互変調歪み
特性を示すグラフである。FIG. 9: 950.00 / Si-MOSFET and HBT
It is a graph which shows the intermodulation distortion characteristic by a 950.05 MHz two tone signal.
【図10】Si−MOSFETとHBTの950MHz
帯N−CDMA方式におけるACPR特性を示すグラフ
である。FIG. 10: 950 MHz of Si-MOSFET and HBT
4 is a graph showing ACPR characteristics in the band N-CDMA system.
70 電界効果トランジスタ 71 整合回路 80 バイポーラトランジスタ 81 整合回路 101 出力端子 102 入力端子 103 入力端子 104 出力端子 105a−105(n−1) バイポーラトランジスタ 106 第一増幅回路 107 電界効果トランジスタ 108 入力端子 109 出力端子 110 第二増幅回路 203 インピーダンス整合回路 204 第一増幅回路 207 第二増幅回路 303 インピーダンス整合回路 304 第一増幅回路 305、307 バイポーラトランジスタ 403、406 インピーダンス整合回路 407 第一増幅回路 409 第二増幅回路 501a−501n 増幅器 502 半導体基板 503 インピーダンス整合回路 601 第一増幅回路 602 第二増幅回路 603 第一インピーダンス整合回路 604 第二インピーダンス整合回路 605 第三インピーダンス整合回路 606 半導体基板 Reference Signs List 70 Field effect transistor 71 Matching circuit 80 Bipolar transistor 81 Matching circuit 101 Output terminal 102 Input terminal 103 Input terminal 104 Output terminal 105a-105 (n-1) Bipolar transistor 106 First amplifier circuit 107 Field effect transistor 108 Input terminal 109 Output terminal 110 second amplifier circuit 203 impedance matching circuit 204 first amplifier circuit 207 second amplifier circuit 303 impedance matching circuit 304 first amplifier circuit 305, 307 bipolar transistor 403, 406 impedance matching circuit 407 first amplifier circuit 409 second amplifier circuit 501a −501n Amplifier 502 Semiconductor substrate 503 Impedance matching circuit 601 First amplifier circuit 602 Second amplifier circuit 603 First impedance matching circuit 604 Second impedance matching circuit 605 Third impedance matching circuit 606 Semiconductor substrate
Claims (10)
個(nは2以上の整数)の増幅器を有し、 第k段(kは1≦k≦n−1を満たす整数)の増幅器の
出力を第(k+1)段の増幅器に入力し、第1段の増幅
器に入力されたアナログ信号を増幅して第n段の増幅器
から出力するアナログ増幅回路であって、 第1段から第(n−1)段までの各増幅器は線形領域で
動作するバイポーラトランジスタからなり、第n段の増
幅器は飽和領域で動作する電界効果トランジスタからな
るものであることを特徴とするアナログ増幅回路。2. The method of claim 1, wherein each of the transistors comprises one transistor.
(N is an integer of 2 or more) amplifiers, and the output of the k-th stage (k is an integer satisfying 1 ≦ k ≦ n−1) is input to the (k + 1) -th stage amplifier. An analog amplifier circuit for amplifying an analog signal input to an amplifier of a stage and outputting the amplified signal from an amplifier of an n-th stage, wherein each of the amplifiers from the first stage to the (n-1) -th stage has a linear region.
An analog amplifier circuit comprising a bipolar transistor which operates and an n-th stage amplifier comprising a field effect transistor which operates in a saturation region .
なくとも一個のインピーダンス整合回路を介して前記第
n段の増幅器に入力することを特徴とする請求項1に記
載のアナログ増幅回路。2. The analog amplifier circuit according to claim 1 , wherein an output of said (n-1) th stage amplifier is input to said nth stage amplifier via at least one impedance matching circuit. .
1を満たす整数)の増幅器の出力を少なくとも一個のイ
ンピーダンス整合回路を介して前記第k段の増幅器に入
力することを特徴とする請求項1に記載のアナログ増幅
回路。3. The (k-1) th stage (k is 1 ≦ k ≦ n−
2. The analog amplifier circuit according to claim 1 , wherein the output of the (a integer that satisfies 1) amplifier is input to the k-th stage amplifier via at least one impedance matching circuit.
個のインピーダンス整合回路を介して行い、かつ、前記
第n段の増幅器からの出力を少なくとも一個のインピー
ダンス整合回路を介して行うことを特徴とする請項1乃
至3の何れか一項に記載のアナログ増幅回路。4. An input to the first stage amplifier is performed via at least one impedance matching circuit, and an output from the nth stage amplifier is performed via at least one impedance matching circuit. The analog amplifier circuit according to any one of claims 1 to 3 .
同一の半導体基板上に設置したことを特徴とする請求項
1乃至4の何れか一項に記載のアナログ増幅回路。5. The analog amplifier circuit according to any one of claims 1 to 4, characterized in that installed in the first stage to the n same semiconductor substrate amplifier of the n stages.
セスにより形成されるものであることを特徴とする請求
項5に記載のアナログ増幅回路。6. The analog amplifier circuit according to claim 5 , wherein said n amplifiers are formed by a Bi-CMOS process.
同一の半導体基板上に設置し、かつ、該半導体基板上に
前記インピーダンス整合回路を設置したことを特徴とす
る請求項2乃至4の何れか一項に記載のアナログ増幅回
路。7. The semiconductor device according to claim 2 , wherein the n amplifiers of the first to n-th stages are provided on the same semiconductor substrate, and the impedance matching circuit is provided on the semiconductor substrate. An analog amplifier circuit according to any one of claims 1 to 4 .
器と同一のプロセスにより形成されるものであることを
特徴とする請求項7に記載のアナログ増幅回路。8. The analog amplifier circuit according to claim 7 , wherein said impedance matching circuit is formed by the same process as said amplifier.
リウム砒素基板又はインジウム燐基板より選ばれた何れ
かの基板を用いることを特徴とする請求項5乃至8の何
れか一項に記載のアナログ増幅回路。9. silicon substrate as the semiconductor substrate, the analog amplifier circuit according to any one of claims 5 to 8, characterized by using any of the substrates selected from the gallium arsenide substrate or an indium phosphide substrate .
アナログ増幅回路をマイクロ波帯のアナログ信号を増幅
する回路として使用することを特徴とする移動体通信装
置。10. A mobile communication apparatus characterized by the use of analog amplification circuit as a circuit for amplifying an analog signal in a microwave band according to any one of claims 1 to 9.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23271198A JP3151813B2 (en) | 1998-08-19 | 1998-08-19 | Analog amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23271198A JP3151813B2 (en) | 1998-08-19 | 1998-08-19 | Analog amplifier circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000068757A JP2000068757A (en) | 2000-03-03 |
JP3151813B2 true JP3151813B2 (en) | 2001-04-03 |
Family
ID=16943594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23271198A Expired - Fee Related JP3151813B2 (en) | 1998-08-19 | 1998-08-19 | Analog amplifier circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3151813B2 (en) |
-
1998
- 1998-08-19 JP JP23271198A patent/JP3151813B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000068757A (en) | 2000-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5512731B2 (en) | Two-stage microwave class E power amplifier | |
US6462622B1 (en) | High-frequency amplifier and high-frequency multistage amplifier | |
JP3811557B2 (en) | Multiple frequency band high efficiency linear power amplifier | |
JP5620804B2 (en) | High frequency power amplifier | |
KR100414252B1 (en) | Multistage amplifier | |
JP2002111400A (en) | Power amplifier | |
JPH11261351A (en) | Power amplifier mmic | |
JPH0870207A (en) | Impedance matching circuit | |
US20020125955A1 (en) | Gain and bandwidth enhancement for RF power amplifier package | |
CN213243932U (en) | Radio frequency power amplification system and radio frequency front end module | |
US20010024141A1 (en) | Semiconductor power amplifier and multistage monolithic integrated circuit | |
WO2005029695A1 (en) | Amplifier | |
JP3151813B2 (en) | Analog amplifier circuit | |
US6104247A (en) | Power amplifier for mobile communication system | |
JP2002305414A (en) | Frequency conversion circuit | |
JP2701572B2 (en) | Low noise amplifier | |
JP3856658B2 (en) | Semiconductor amplifier circuit | |
JPH11298269A (en) | Amplifier and semiconductor device | |
JPH09186533A (en) | Transmitter | |
KR100480735B1 (en) | Inter-Stage Matching Circuit of Multi-Stage Power Amplifier for Mobile Communication | |
JP2001237648A (en) | High frequency power amplifier | |
CN218549870U (en) | Radio frequency power amplifier and radio frequency front end module | |
EP4404458A1 (en) | Methods and techniques to improve stability of cascode amplifiers and enhance lineup efficiency in multi-stage power amplifiers | |
JP3625378B2 (en) | Multistage amplifier | |
JP2878900B2 (en) | High power semiconductor amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |