JP3150721B2 - Complementary amplifier circuit - Google Patents
Complementary amplifier circuitInfo
- Publication number
- JP3150721B2 JP3150721B2 JP19858191A JP19858191A JP3150721B2 JP 3150721 B2 JP3150721 B2 JP 3150721B2 JP 19858191 A JP19858191 A JP 19858191A JP 19858191 A JP19858191 A JP 19858191A JP 3150721 B2 JP3150721 B2 JP 3150721B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistors
- pair
- transistor
- stage circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、コンプリメンタリ増幅
回路に関し、特にコンプリメンタリ回路の対称性を改善
したコンプリメンタリ増幅回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a complementary amplifier circuit, and more particularly, to a complementary amplifier circuit having improved symmetry of a complementary circuit.
【０００２】[0002]
【従来の技術】従来のコンプリメンタリ増幅回路の一例
として図４にコンプリメンタリエミッタフォロワ増幅回
路図が示されている。かかる増幅回路は、それぞれが一
対の正負のトランジスタを有する少なくとも一段のドラ
イブ段と最終出力段で構成されている。ＮＰＮトランジ
スタ１とＰＮＰトランジスタ２は、ドライブ段を構成す
る一対の正負トランジスタで電圧源Ｖ１およびＶ２によ
ってバイアス電圧が供給され、トランジスタ１と２の直
流的な動作点がＡ級にバイアスされている。また、出力
段を構成するＮＰＮトランジスタ３とＰＮＰトランジス
タ４には、定電圧源Ｖ４からバイアス電圧が供給され、
Ａ級にバイアスされている。ドライブ段のトランジスタ
１のエミッタとトランジスタ３のベースとが接続され、
トランジスタ２のエミッタとトランジスタ４のベースと
が接続される。出力段のトランジスタ３と４のエミッタ
間には、出力抵抗Ｒ１とＲ２が接続され、抵抗Ｒ１とＲ
２の接続点には、負荷ＲLが接続されている。トランジ
スタ１と３のコレクタおよびトランジスタ２と４のコレ
クタには、電圧源Ｖ５とＶ６から所定の直流電源電圧が
供給されている。2. Description of the Related Art FIG. 4 shows a complementary emitter follower amplifier circuit as an example of a conventional complementary amplifier circuit. Such an amplifier circuit includes at least one drive stage each having a pair of positive and negative transistors and a final output stage. The NPN transistor 1 and the PNP transistor 2 are a pair of positive and negative transistors constituting a drive stage. A bias voltage is supplied by voltage sources V1 and V2, and the DC operating points of the transistors 1 and 2 are biased to class A. Further, a bias voltage is supplied to the NPN transistor 3 and the PNP transistor 4 constituting the output stage from the constant voltage source V4,
A-class biased. The emitter of the transistor 1 in the drive stage is connected to the base of the transistor 3,
The emitter of transistor 2 and the base of transistor 4 are connected. Output resistors R1 and R2 are connected between the emitters of the transistors 3 and 4 in the output stage.
The load R L is connected to the connection point 2. A predetermined DC power supply voltage is supplied to the collectors of the transistors 1 and 3 and the collectors of the transistors 2 and 4 from voltage sources V5 and V6.
【０００３】負荷ＲLに電力を供給するための交流信号
は、信号源５と６から供給され、トランジスタ１と２の
ベース、エミッタ、トランジスタ３と４のベース、エミ
ッタを経て負荷ＲLに出力される。負荷ＲＬに流れる電
流は、電圧源Ｖ５とＶ６からトランジスタ３と４のエミ
ッタ電流として供給される。このとき、トランジスタ３
と４のベースには、ＩB ＝ＩE ／ｈFE（ＩE はエミッタ
電流、ｈFEはトランジスタ３と４の電流増幅率）のベー
ス電流が流れようとするので、トランジスタ１と２は、
このベース電流の交流信号分を十分に供給できるように
している。トランジスタ３および４のベース電流の交流
分は、図のｉ1 とｉ2 およびｉ3とｉ4 の経路で供給さ
れるが、これら経路には定電圧源Ｖ４が挿入されてお
り、トランジスタ１によるトランジスタ４のドライブ
や、トランジスタ２によるトランジスタ３のドライブ時
には定電圧源Ｖ４のインピーダンスが障害となり、ドラ
イブ特性に影響を与える。その結果、トランジスタ３と
４のドライブが正負で非対称的なものとなり、動作速
度、過渡動作特性が悪化してしまう。そこで、定電圧源
Ｖ４に並列にコンデンサＣを接続し、交流信号に対する
定電圧源Ｖ４の交流インピーダンスが十分小さくなるよ
うにしている。また、出力抵抗Ｒ１とＲ２は、トランジ
スタ３および４の直流動作点の安定度向上に寄与してい
る。An AC signal for supplying power to the load RL is supplied from signal sources 5 and 6, and is output to the load RL via the bases and emitters of the transistors 1 and 2 and the bases and emitters of the transistors 3 and 4. Is done. The current flowing through the load RL is supplied as the emitter current of the transistors 3 and 4 from the voltage sources V5 and V6. At this time, transistor 3
The base currents of I B = I E / h FE (I E is the emitter current and h FE is the current amplification factor of the transistors 3 and 4) flow to the bases of the transistors 1 and 2, so that the transistors 1 and 2
An AC signal portion of the base current can be sufficiently supplied. AC component of the base current of the transistor 3 and 4 is supplied in the path of i 1 and i 2 and i 3 and i 4 of FIG., These routes are inserted constant voltage source V4, due to transistor 1 When the transistor 4 is driven or the transistor 2 is driven by the transistor 2, the impedance of the constant voltage source V4 becomes an obstacle and affects the drive characteristics. As a result, the driving of the transistors 3 and 4 becomes positive and negative and asymmetric, and the operation speed and the transient operation characteristics are deteriorated. Therefore, a capacitor C is connected in parallel with the constant voltage source V4 so that the AC impedance of the constant voltage source V4 for an AC signal is sufficiently small. The output resistors R1 and R2 contribute to improving the stability of the DC operating points of the transistors 3 and 4.
【０００４】[0004]
【発明が解決しようとする課題】上述のように、従来の
多段構成のコンプリメンタリ増幅回路においては、ドラ
イブ段の一対のトランジスタ１と２の出力（エミッタ）
間には出力段トランジスタをバイアスするための定電圧
源Ｖ４が接続されるとともに、この定電圧源Ｖ４には並
列にコンデンサＣを接続して、上記一対のトランジスタ
出力間の交流的インピーダンスを低インピーダンスとす
るように構成されている。しかしながら、かかる構成の
コンプリメンタリ増幅回路では、上記定電圧源Ｖ４に並
列に接続されているコンデンサＣに起因して高周波動作
特性が悪化する。すなわち、コンデンサＣは、高周波動
作時に、低インピーダンスであり、また、ドライブ段の
トランジスタ１と２のエミッタフォロワ出力は低インピ
ーダンスであり、両トランジスタ１と２のエミッタ間を
該低インピーダンスのコンデンサＣで結んだ場合には短
絡電流が流れ易く、増加傾向になる。また、出力段のト
ランジスタ３と４の出力抵抗Ｒ１とＲ２を直流動作点安
定度の観点から最適値に設定しても、高周波帯域での短
絡電流の増加を防止することには十分に寄与しない。As described above, in the conventional multi-stage complementary amplifier circuit, the output (emitter) of a pair of transistors 1 and 2 in the drive stage.
A constant voltage source V4 for biasing the output stage transistor is connected between them, and a capacitor C is connected in parallel to the constant voltage source V4 to reduce the AC impedance between the pair of transistor outputs to a low impedance. It is configured so that However, in the complementary amplifier circuit having such a configuration, high-frequency operation characteristics are deteriorated due to the capacitor C connected in parallel to the constant voltage source V4. That is, the capacitor C has a low impedance during high frequency operation, and the emitter follower output of the transistors 1 and 2 in the drive stage has a low impedance. The low impedance capacitor C connects the emitters of both transistors 1 and 2 with each other. When tied, short-circuit current flows easily and tends to increase. Further, even if the output resistors R1 and R2 of the transistors 3 and 4 in the output stage are set to optimal values from the viewpoint of DC operating point stability, they do not sufficiently contribute to preventing an increase in short-circuit current in a high frequency band. .
【０００５】したがって、上記従来のコンプリメンタリ
増幅回路は、高周波や高速動作時における短絡電流が増
加してしまうため、回路の消費電流が増加し、効率が低
下するだけでなく、過渡動作特性悪化をきたしてしまう
問題がある。かかる短絡電流の増加は、出力段のトラン
ジスタの出力側にも同様に現れてしまう。Therefore, in the conventional complementary amplifier circuit described above, the short-circuit current during high-frequency or high-speed operation increases, so that the current consumption of the circuit increases, the efficiency decreases, and the transient operation characteristics deteriorate. There is a problem. Such an increase in the short-circuit current also appears on the output side of the transistor in the output stage.
【０００６】そこで、本発明の目的は、高周波帯域動作
においても短絡電流を格段に抑制可能で、対称性を改善
したコンプリメンタリ増幅回路を提供することにある。SUMMARY OF THE INVENTION It is an object of the present invention to provide a complementary amplifying circuit capable of remarkably suppressing a short circuit current even in a high frequency band operation and having improved symmetry.
【０００７】[0007]
【課題を解決するための手段】前述の課題を解決するた
め、本発明によるコンプリメンタリ増幅回路は、正負の
一対のトランジスタで構成される少なくとも一段のドラ
イブ段回路と、このドライブ段回路によりドライブされ
る出力段回路とを有するコンプリメンタリ増幅回路にお
いて、前記ドライブ段回路の前記一対のトランジスタの
エミッタにそれぞれ同一巻数の１次巻線と２次巻線が接
続されたトランスを備えて構成される。また、本発明の
他の態様によるコンプリメンタリ増幅回路は、正負の一
対のトランジスタで構成される少なくとも一段のドライ
ブ段回路と、このドライブ段回路によりドライブされる
出力段回路とを有するコンプリメンタリ増幅回路におい
て、前記ドライブ段回路の前記一対のトランジスタのエ
ミッタにそれぞれ同一巻数の１次巻線と２次巻線が接続
された第１のトランスと、前記出力段回路の前記一対の
トランジスタのエミッタにそれぞれ同一巻数の１次巻線
と２次巻線が接続された第２のトランスと、を備えて構
成される。In order to solve the above-mentioned problems, a complementary amplifier circuit according to the present invention is driven by at least one drive stage circuit composed of a pair of positive and negative transistors and driven by the drive stage circuit. In the complementary amplifier circuit having an output stage circuit, the drive stage circuit includes a transformer in which the primary winding and the secondary winding having the same number of turns are respectively connected to the emitters of the pair of transistors of the drive stage circuit. Further, a complementary amplifier circuit according to another aspect of the present invention is a complementary amplifier circuit having at least one drive stage circuit including a pair of positive and negative transistors and an output stage circuit driven by the drive stage circuit. A first transformer in which a primary winding and a secondary winding having the same number of turns are respectively connected to the emitters of the pair of transistors of the drive stage circuit, and the same number of turns being respectively formed in the emitters of the pair of transistors of the output stage circuit; And a second transformer to which the secondary winding is connected.
【０００８】[0008]
【作用】本発明では、一対の正負トランジスタの出力側
にトランスを構成する同一巻数の１次巻線と２次巻線を
接続することにより、つまり、コンプリメンタリ配置さ
れた段の回路の正負一組のトランジスタ出力の間に後段
回路への出力を挟むようにトランスを設けることによ
り、高周波帯域での動作時に正負のトランジスタ間に流
れる短絡電流を抑制し、コンプリメンタリ回路の対称性
を改善する。According to the present invention, the primary and secondary windings of the same number of turns constituting a transformer are connected to the output side of a pair of positive and negative transistors, that is, a positive / negative pair of circuits of stages arranged complementary. By providing a transformer so as to sandwich the output to the subsequent circuit between the transistor outputs, short-circuit current flowing between the positive and negative transistors during operation in a high frequency band is suppressed, and the symmetry of the complementary circuit is improved.
【０００９】[0009]
【実施例】次に、本発明について図面を参照しながら説
明する。図１は、本発明によるコンプリメンタリ増幅回
路の一実施例を示す回路図である。図中、図３と同一符
号が付されている回路要素は同様な要素である。本実施
例回路は、図４と同様に、ドライブ段のトランジスタ１
と２のベースには、定電圧源Ｖ１とＶ２が接続され、交
流源５から信号が供給されている。一対のトランジスタ
１と２のエミッタ間には、トランスを構成する同一巻数
の１次巻線Ｌ１と２次巻線Ｌ２が接続され、これら１次
巻線Ｌ１と２次巻線Ｌ２間に、定電圧源Ｖ４とコンデン
サＣの並列回路が接続されている。また、１次巻線Ｌ１
の一端がトランジスタ３のベースに、２次巻線Ｌ２の一
端がトランジスタ４のベースに接続されている。また、
出力段のトランジスタ３と４のエミッタ間にも同様に、
トランスを構成する１次巻線Ｌ３と２次巻線Ｌ４が接続
され、１次巻線Ｌ３と２次巻線Ｌ４間に出力抵抗Ｒ１と
Ｒ２が直列挿入されており、抵抗Ｒ１とＲ２の接続点に
は負荷ＲLが接続されている。出力段のトランジスタ３
と４には、定電圧源Ｖ５とＶ６からの直流電源電圧が供
給されている。Next, the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram showing one embodiment of a complementary amplifier circuit according to the present invention. In the figure, circuit elements denoted by the same reference numerals as those in FIG. 3 are similar elements. The circuit of this embodiment is similar to that of FIG.
And 2 are connected to constant voltage sources V1 and V2, respectively, and a signal is supplied from an AC source 5. A primary winding L1 and a secondary winding L2 having the same number of turns constituting a transformer are connected between the emitters of the pair of transistors 1 and 2, and a constant winding is provided between the primary winding L1 and the secondary winding L2. A parallel circuit of a voltage source V4 and a capacitor C is connected. Also, the primary winding L1
Is connected to the base of the transistor 3 and one end of the secondary winding L2 is connected to the base of the transistor 4. Also,
Similarly, between the emitters of the transistors 3 and 4 in the output stage,
A primary winding L3 and a secondary winding L4 constituting a transformer are connected, output resistors R1 and R2 are inserted in series between the primary winding L3 and the secondary winding L4, and a connection between the resistors R1 and R2. A load RL is connected to the point. Output stage transistor 3
And 4 are supplied with DC power supply voltages from constant voltage sources V5 and V6.
【００１０】さて、図１に示す実施例により高周波帯域
での動作状態における短絡電流を大幅に低減できる原理
を以下説明する。図４に示す従来回路は、図５に示すよ
うな等価回路で表される。２１Ａと２２Ａおよび２３Ａ
と２４Ａは、トランジスタ１と２および３と４の増幅機
能部を示し、信号源２５は、信号源５を示している。差
動電圧信号源２６と２７および２８と２９は、正負トラ
ンジスタ１と２および３と４の特性差により発生する短
絡電流の信号源を等価的に示す。抵抗Ｒ21とＲ22（通常
Ｒ21と等しい）はトランジスタ１と２のエミッタ抵抗
を、抵抗Ｒ23とＲ24はトランジスタ３と４のエミッタ抵
抗と出力抵抗Ｒ１とＲ２を含む抵抗分を示している。図
５から明らかなように、交流動作に着目したときのドラ
イブ段と出力段の基本的構成は同一であるから、動作原
理を説明するため一方の構成部のみを図６に示してい
る。図６において、２０は、負荷を示し、図４における
出力段側全体を含む負荷を示している。The principle by which the embodiment shown in FIG. 1 can significantly reduce the short-circuit current in the operating state in the high frequency band will be described below. The conventional circuit shown in FIG. 4 is represented by an equivalent circuit as shown in FIG. 21A and 22A and 23A
And 24A indicate the amplification function units of the transistors 1 and 2 and 3 and 4, and the signal source 25 indicates the signal source 5. Differential voltage signal sources 26 and 27 and 28 and 29 are equivalently signal sources of a short-circuit current generated by the characteristic difference between the positive and negative transistors 1 and 2 and 3 and 4. Resistor R 21 and R 22 (equal to the normal R 21) is an emitter resistor of the transistor 1 and 2, the resistor R 23 and R 24 represents a resistance component including transistors 3 and 4 of the emitter resistor and the output resistor R1 R2 I have. As is clear from FIG. 5, the basic configuration of the drive stage and the output stage when focusing on the AC operation is the same, and only one of the components is shown in FIG. 6 to explain the operation principle. 6, reference numeral 20 denotes a load, which indicates a load including the entire output stage side in FIG.
【００１１】図６において、信号源２５の電圧をＶｃ、
差動電圧信号源２６と２７の電圧をそれぞれＶN／２、
負荷２０の抵抗をＲとすると、負荷２０に流れる負荷電
流Ｉcと短絡電流ＩN は、 Ｉc＝Ｖc／（Ｒ21＋２Ｒ） …（１） ＩN ＝ＶN ／（２Ｒ21） で表される。一方、図２が図１の実施例回路の図５と同
様な等価回路である。図２において、図５と同一符号が
付されている回路要素は同一要素を示す。本実施例にお
いては、トランジスタ１と２のエミッタ側に、つまり、
図２における抵抗Ｒ21には１次巻線Ｌ１が、抵抗Ｒ22に
は２次巻線Ｌ２がそれぞれ接続されている。図２のドラ
イブ段の等価回路が図３に示されている。図３におい
て、信号源２５の電圧をＶc、差動電圧信号源２６と２
７の電圧をそれぞれＶN／２とおいて、ＩcとＩNを求め
ると、 Ｉc ＝Ｖc／｛（Ｒ21＋２Ｒ）＋ｊω（Ｌ−Ｍ）｝ …（３） ＩN ＝ＶN ／２｛Ｒ21＋ｊω（Ｌ＋Ｍ）｝ …（４） となる。ここで、トランスの１次巻線および２次巻線の
インダクタンスをＬ、１次側対２次側の相互インダクタ
ンスをＭとする。トランスの結合係数ｋ＝１とすると、 Ｌ−Ｍ＝（１−ｋ）Ｌ Ｌ＋Ｍ＝（１＋ｋ）Ｌ であるから、式（３）と（４）は、それぞれ式（５）と
（６）のように表される。 Ｉc ＝Ｖc／｛（Ｒ21＋２Ｒ）＋ｊω（（１−ｋ）Ｌ）｝ ＝Ｖc／（Ｒ21＋２Ｒ） …（５） ＩN ＝ＶN ／２｛Ｒ21＋ｊω（（１＋ｋ）Ｌ）｝ ＝ＶN ／（２Ｒ21＋ｊω４Ｌ） …（６） 式（１）と式（５）を比較すると、負荷電流は同一であ
る。しかし、式（２）と式（６）を比較すればわかるよ
うに、本実施例回路によれば、短絡電流を表す式の分母
に（ｊω４Ｌ）が追加されているので、短絡電流は、こ
の順によって抑圧される。この抑圧程度は、動作周波数
が高くなればなるほど大きくなる。トランスの結合係数
ｋは、トロイダルコア等を用いることにより、容易に
０．９〜０．９９程度の値を得ることができるので、本
発明の効果も簡単に得られることになる。In FIG. 6, the voltage of the signal source 25 is Vc,
The voltages of the differential voltage signal sources 26 and 27 are respectively V N / 2,
When the resistance of the load 20 is R, the load current Ic and the short-circuit current I N flowing through the load 20 is represented by Ic = Vc / (R 21 + 2R) ... (1) I N = V N / (2R 21) . On the other hand, FIG. 2 shows an equivalent circuit of the embodiment circuit of FIG. 1 similar to FIG. In FIG. 2, circuit elements denoted by the same reference numerals as those in FIG. 5 indicate the same elements. In this embodiment, on the emitter side of the transistors 1 and 2, that is,
Primary winding L1 the resistor R 21 in FIG. 2, the secondary winding L2 is connected to the resistor R 22. An equivalent circuit of the drive stage of FIG. 2 is shown in FIG. In FIG. 3, the voltage of the signal source 25 is Vc, and the differential voltage signal sources 26 and 2
7 of voltage at the V N / 2, respectively, when obtaining the Ic and I N, Ic = Vc / { (R 21 + 2R) + jω (L-M)} ... (3) I N = V N / 2 {R 21 + jω (L + M)｝ (4) Here, the inductance of the primary winding and the secondary winding of the transformer is L, and the mutual inductance between the primary side and the secondary side is M. Assuming that the coupling coefficient k of the transformer is k = 1, LM = (1-k) L L + M = (1 + k) L. Therefore, Expressions (3) and (4) are respectively expressed by Expressions (5) and (6). Is represented as Ic = Vc / {(R 21 + 2R) + jω ((1-k) L)} = Vc / (R 21 + 2R) ... (5) I N = V N / 2 {R 21 + jω ((1 + k) L)} = V N / (2R 21 + jω4L) (6) Comparing Equations (1) and (5), the load currents are the same. However, as can be seen by comparing Equations (2) and (6), according to the circuit of this embodiment, (jω4L) is added to the denominator of the equation representing the short-circuit current. Suppressed by order. This degree of suppression increases as the operating frequency increases. By using a toroidal core or the like as the transformer coupling coefficient k, a value of about 0.9 to 0.99 can be easily obtained, so that the effect of the present invention can be easily obtained.
【００１２】図１の実施例では、出力段トランジスタの
エミッタ側にも同様にトランスを構成する同一巻数の１
次巻線Ｌ３と２次巻線Ｌ４が接続されており、したがっ
て、出力段の一対のトランジスタにおいても高周波帯域
動作における短絡電流の低域効果が得られ、回路全体の
消費電力の増大を格段に小さくできる。In the embodiment shown in FIG. 1, the same number of turns of the same number of turns constitutes a transformer on the emitter side of the output stage transistor.
Since the secondary winding L3 and the secondary winding L4 are connected, a low-frequency effect of the short-circuit current in the high-frequency band operation can be obtained even in the pair of transistors in the output stage, and the power consumption of the entire circuit is significantly increased. Can be smaller.
【００１３】以上の実施例では、正負トランジスタとし
てはＮＰＮトランジスタとＰＮＰトランジスタを用いて
いるが、ＦＥＴ等の他の種類のトランジスタを用いる場
合についても本発明が適用できることは勿論である。In the above embodiments, the NPN transistor and the PNP transistor are used as the positive and negative transistors. However, the present invention can of course be applied to the case where other types of transistors such as FETs are used.
【００１４】[0014]
【発明の効果】以上説明したように、本発明によるコン
プリメンタリ増幅回路は、一対の正負トランジスタの出
力側にトランスを構成する同一巻数の１次巻選択と２次
巻線を接続しているので、つまり、コンプリメンタリ配
置された段の回路の正負一組のトランジスタ出力の間に
後段回路への出力を挟むようにトランスを設けているの
で高周波帯域での動作時に正負のトランジスタ間に流れ
る短絡電流が従来と比較して格段に抑制でき、コンプリ
メンタリ回路の対称性が向上される。その結果、高速動
作時の過渡特性を大幅に改善し、ひずみや異常な発振現
象を防止できる。As described above, in the complementary amplifier circuit according to the present invention, the primary winding selection and the secondary winding of the same number of turns constituting the transformer are connected to the output side of the pair of positive and negative transistors. In other words, since a transformer is provided so as to sandwich the output to the subsequent circuit between the pair of positive and negative transistor outputs of the complementary stage circuit, the short-circuit current flowing between the positive and negative transistors during operation in the high frequency band And the symmetry of the complementary circuit is improved. As a result, transient characteristics during high-speed operation can be significantly improved, and distortion and abnormal oscillation phenomena can be prevented.
【図１】本発明によるコンプリメンタリ増幅回路の一実
施例を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of a complementary amplifier circuit according to the present invention.
【図２】図１に示す実施例回路の等価回路図である。FIG. 2 is an equivalent circuit diagram of the embodiment circuit shown in FIG.
【図３】図２の等価回路の基本部を示す等価回路図であ
る。FIG. 3 is an equivalent circuit diagram showing a basic part of the equivalent circuit of FIG. 2;
【図４】従来のコンプリメンタリ増幅回路図である。FIG. 4 is a diagram of a conventional complementary amplifier circuit.
【図５】図４に示す実施例回路の等価回路図である。FIG. 5 is an equivalent circuit diagram of the embodiment circuit shown in FIG.
【図６】図５の等価回路の基本部を示す等価回路図であ
る。FIG. 6 is an equivalent circuit diagram showing a basic part of the equivalent circuit of FIG. 5;
１，２，３，４ トランジスタ ５ 信号源 1,2,3,4 transistor 5 signal source
Claims (2)
なくとも一段のドライブ段回路と、このドライブ段回路
によりドライブされる出力段回路とを有するコンプリメ
ンタリ増幅回路において、 前記ドライブ段回路の前記一対のトランジスタのエミッ
タにそれぞれ同一巻数の１次巻線と２次巻線が接続され
たトランスを備えて成ることを特徴とするコンプリメン
タリ増幅回路。1. A complementary amplifier circuit having at least one drive stage circuit composed of a pair of positive and negative transistors and an output stage circuit driven by the drive stage circuit, wherein the pair of transistors of the drive stage circuit And a transformer having a primary winding and a secondary winding having the same number of turns connected to the respective emitters.
なくとも一段のドライブ段回路と、このドライブ段回路
によりドライブされる出力段回路とを有するコンプリメ
ンタリ増幅回路において、 前記ドライブ段回路の前記一対のトランジスタのエミッ
タにそれぞれ同一巻数の１次巻線と２次巻線が接続され
た第１のトランスと、 前記出力段回路の前記一対のトランジスタのエミッタに
それぞれ同一巻数の１次巻線と２次巻線が接続された第
２のトランスと、 を備えて成ることを特徴とするコンプリメンタリ増幅回
路。2. A complementary amplifier circuit having at least one drive stage circuit composed of a pair of positive and negative transistors and an output stage circuit driven by the drive stage circuit, wherein the pair of transistors of the drive stage circuit are provided. A first transformer having the same number of primary windings and secondary windings connected to the respective emitters, and the same number of primary and secondary windings respectively provided to the emitters of the pair of transistors of the output stage circuit. And a second transformer to which a line is connected.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19858191A JP3150721B2 (en) | 1991-07-12 | 1991-07-12 | Complementary amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19858191A JP3150721B2 (en) | 1991-07-12 | 1991-07-12 | Complementary amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0522048A JPH0522048A (en) | 1993-01-29 |
| JP3150721B2 true JP3150721B2 (en) | 2001-03-26 |
Family
ID=16393561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19858191A Expired - Lifetime JP3150721B2 (en) | 1991-07-12 | 1991-07-12 | Complementary amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3150721B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0319706D0 (en) * | 2003-08-22 | 2003-09-24 | Linn Prod Ltd | Amplifiers |
| US7123099B2 (en) * | 2003-09-18 | 2006-10-17 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Two-stage amplifier with series L-R coupling network |
| JP4948760B2 (en) * | 2004-10-27 | 2012-06-06 | 株式会社エヌエフ回路設計ブロック | Power amplifier |
-
1991
- 1991-07-12 JP JP19858191A patent/JP3150721B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0522048A (en) | 1993-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3306252B2 (en) | Common base transistor amplifier | |
| JP2559392B2 (en) | Bridge amplifier | |
| JPH05121973A (en) | Amplifier | |
| US4940949A (en) | High efficiency high isolation amplifier | |
| JP3150721B2 (en) | Complementary amplifier circuit | |
| JPS6212692B2 (en) | ||
| US5382919A (en) | Wideband constant impedance amplifiers | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| US4057743A (en) | Current sensing circuit | |
| JP2509462Y2 (en) | amplifier | |
| JP2774120B2 (en) | Amplifier circuit layout | |
| JPH08237049A (en) | Amplifier circuit | |
| JP2520853B2 (en) | Audio amplifier | |
| US4056783A (en) | Linear sound amplifier circuit | |
| JPH0450644Y2 (en) | ||
| US3417339A (en) | Push-pull transistor amplifiers with transformer coupled driver | |
| JP3253573B2 (en) | BTL amplifier circuit | |
| JP3718894B2 (en) | Output circuit | |
| JPS5826687B2 (en) | amplifier | |
| US4287479A (en) | Operational amplifier circuit | |
| JP2800522B2 (en) | Current switching circuit | |
| JPS607548Y2 (en) | power amplifier | |
| JPH0773169B2 (en) | Push-pull amplifier bias circuit | |
| JP2503887B2 (en) | Variable gain circuit | |
| JP3349334B2 (en) | Differential amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 11 |