JP3147428B2 - Television signal processing circuit - Google Patents
Television signal processing circuitInfo
- Publication number
- JP3147428B2 JP3147428B2 JP24775691A JP24775691A JP3147428B2 JP 3147428 B2 JP3147428 B2 JP 3147428B2 JP 24775691 A JP24775691 A JP 24775691A JP 24775691 A JP24775691 A JP 24775691A JP 3147428 B2 JP3147428 B2 JP 3147428B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- contour correction
- contour
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Systems (AREA)
- Details Of Television Scanning (AREA)
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【０００１】[0001]
【産業上の利用分野】本発明は、ＮＴＳＣ方式、高品位
テレビジョン方式などが受信できるテレビジョン信号受
信機に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a television signal receiver capable of receiving an NTSC system, a high-definition television system, and the like.
【０００２】[0002]
【従来の技術】近年、現行のＮＴＳＣ方式の持つアスペ
クト比４：３とは異なるアスペクト比（１６：９）を持
つ高品位テレビジョン方式が普及しようとしている。こ
のような高品位テレビジョン方式の普及に際しても、高
品位テレビジョン信号が受信出来ることはもちろんのこ
と、アスペクト比の異なる現行のテレビジョン信号が受
信できることが望ましい。１６：９の受信機に４：３の
画像を表示する信号処理装置の例として、特開平２−１
０８３７７号公報などが挙げられる。この場合、図５に
示すように１６：９の画面の中に、左右映像の無い部分
（図５において斜線で示す。）を設けて４：３の映像を
表示するものである。このような映像を得るための信号
処理の一例を図６に示す。同図において１０２はＡ／Ｄ
コンバータ、１０３はＹ／Ｃ分離回路、１０４は色復調
回路、１０５及び１０６は走査線補間回路、１０７及び
１０８は倍速変換回路、１０９及び１１０は時間軸圧縮
回路、１１１、１１２及び１１３は枠レベル発生回路、
１１４、１１５及び１１６は切り換え回路、１１７、１
１８及び１１９はＤ／Ａコンバータ、６０１は輝度信号
出力端子、６０２及び６０３はＲ−Ｙ及びＢ−Ｙ出力端
子、１２１は同期発生回路、１２２は枠位置発生回路で
ある。図６において、１６：９から４：３に変換する部
分は、主に時間軸圧縮回路である。この動作を図７を用
いて説明する。同図において（ａ）は、時間軸圧縮回路
１０９の入力信号である。時間軸圧縮回路１０９では、
時間軸を３／４に圧縮し４：３の映像を得る（図７
（ｂ））。枠レベル発生回路１１１では図５の斜線で示
した部分（枠）のレベルを得る。枠位置発生回路１２２
では、図５の枠の位置に相当するパルス（図７（ｃ）に
示す。）を発生し、枠レベル発生回路１１１で得た枠レ
ベルと時間軸圧縮回路出力信号を切り換え回路１１４で
切り換えて、図７（ｄ）のような信号を得る。2. Description of the Related Art In recent years, a high-definition television system having an aspect ratio (16: 9) different from the 4: 3 aspect ratio of the current NTSC system is about to spread. When such a high-definition television system is popularized, it is desirable to be able to receive not only a high-definition television signal but also a current television signal having a different aspect ratio. As an example of a signal processing device for displaying a 4: 3 image on a 16: 9 receiver, see Japanese Patent Application Laid-Open No. 2-1.
Such as 08,377 JP can be mentioned up. In this case, as shown in FIG. 5, a portion without left and right images (shown by oblique lines in FIG. 5) is provided in a 16: 9 screen to display a 4: 3 image. FIG. 6 shows an example of signal processing for obtaining such an image. In the figure, 102 is A / D
A converter, 103 is a Y / C separation circuit, 104 is a color demodulation circuit, 105 and 106 are scanning line interpolation circuits, 107 and 108 are double speed conversion circuits, 109 and 110 are time axis compression circuits, 111, 112, and 113 are frame levels. Generating circuit,
114, 115 and 116 are switching circuits, 117, 1
Reference numerals 18 and 119 are D / A converters, 601 is a luminance signal output terminal, 602 and 603 are RY and BY output terminals, 121 is a synchronization generation circuit, and 122 is a frame position generation circuit. In FIG. 6, the portion that converts from 16: 9 to 4: 3 is mainly a time axis compression circuit. This operation will be described with reference to FIG. FIG. 9A shows an input signal of the time axis compression circuit 109. In the time axis compression circuit 109,
The time axis is compressed to 3/4 to obtain a 4: 3 video (FIG. 7
(B)). The frame level generation circuit 111 obtains the level of the portion (frame) indicated by oblique lines in FIG. Frame position generation circuit 122
Then, a pulse (shown in FIG. 7C) corresponding to the position of the frame in FIG. 5 is generated, and the frame level obtained by the frame level generation circuit 111 and the output signal of the time axis compression circuit are switched by the switching circuit 114. 7 (d) are obtained.
【０００３】[0003]
【発明が解決しようとする課題】図５に示したように、
１６：９の画面の中に４：３の映像を表示した場合に
は、左右に絵の無い部分（枠）ができ、映像部と枠の部
分の輝度差によって、ＣＰＴのマスクが変形して映像部
と枠の境界に縦筋が残る、いわゆる焼き付き現象が起こ
る。この問題を解決するために、枠のレベルは、表示画
像の平均輝度レベルを表示することを行なっている。し
かし、一般的に、図６に示した枠レベルの付随した輝度
信号出力端子６０１、色差信号出力端子６０２、６０３
の後段には、図８に示した回路が接続される。輝度信号
は、輪郭補正回路８０４が接続される。輪郭補正回路８
０４の入出力信号を図９（ａ），（ｂ）にそれぞれ示
す。輪郭補正回路を通した場合は、同図（ｂ）に示した
ように、映像と枠の境界を強調するために、境界部分に
シュートが付き枠と映像の輝度差が大きくなり、焼き付
き現象が生じてしまう。As shown in FIG. 5,
When a 4: 3 image is displayed on a 16: 9 screen, a portion (frame) without a picture is formed on the left and right, and the CPT mask is deformed due to a luminance difference between the image portion and the frame portion. A so-called burn-in phenomenon occurs in which a vertical streak remains at the boundary between the image portion and the frame. In order to solve this problem, the level of the frame displays the average luminance level of the display image. However, generally, the luminance signal output terminal 601 and the color difference signal output terminals 602 and 603 associated with the frame level shown in FIG.
The circuit shown in FIG. 8 is connected to the subsequent stage. The luminance signal is connected to the contour correction circuit 804. Contour correction circuit 8
The input / output signals of No. 04 are shown in FIGS. 9 (a) and 9 (b), respectively. When the image passes through the contour correction circuit, as shown in FIG. 7B, a shot is attached to the boundary to emphasize the boundary between the image and the frame, and the luminance difference between the frame and the image increases, and the burn-in phenomenon occurs. Will happen.
【０００４】本発明の目的は、画像の輪郭補正を行なっ
ても、焼き付き現象の生じない信号処理回路を提供する
ことにある。An object of the present invention is to provide a signal processing circuit which does not cause a burn-in phenomenon even when the contour of an image is corrected.
【０００５】[0005]
【課題を解決するための手段】上記本発明の目的を達成
するための本発明に係るテレビジョン信号処理回路は、
スクリーンのアスペクト比が１６：９のテレビジョン受
信機に４：３のアスペクト比を持つ標準テレビジョン信
号を表示するためのテレビジョン信号処理回路におい
て、前記標準テレビジョン信号を３／４に時間軸圧縮す
る時間軸圧縮回路と、映像の無い枠部分のレベルを出力
する枠レベル発生回路と、前記スクリーンにおける前記
枠部分の表示位置に対応する第１のパルス信号を出力す
る枠位置発生回路と、該枠位置発生回路から出力される
第１のパルス信号に応じて前記時間軸圧縮回路の出力と
前記枠レベル発生回路の出力とを切り換えて出力する切
換回路と、該切換回路からの出力信号に対して輪郭補正
を行う輪郭補正回路と、外輪確保制回路を制御するため
のものであって、前記時間軸圧縮された映像と前記枠部
分との境界位置に対応する第２のパルス信号を出力する
輪郭補正制御パルス発生回路とを備え、該輪郭補正制御
パルス出力回路から出力される第２のパルス信号に基づ
いて、前記輪郭補正回路による輪郭補正動作を停止する
ようにしたことを特徴とするものである。 The above object of the present invention has been attained.
The television signal processing circuit according to the present invention for performing
Television receiver with 16: 9 screen aspect ratio
Standard television signal with 4: 3 aspect ratio
Signal processing circuit for displaying signals
To compress the standard television signal to 3/4 on the time axis.
Outputs the time axis compression circuit and the level of the frame part without video
A frame level generating circuit for performing
Outputting a first pulse signal corresponding to the display position of the frame portion;
Output from the frame position generating circuit
An output of the time axis compression circuit in response to a first pulse signal;
A switch for switching between the output of the frame level generation circuit and the output.
Conversion circuit and contour correction for an output signal from the switching circuit.
To control the contour correction circuit and the outer ring securing control circuit
The time-axis-compressed video and the frame portion
Outputs a second pulse signal corresponding to the boundary position with minute
An edge correction control pulse generating circuit;
Based on the second pulse signal output from the pulse output circuit
And stops the contour correction operation by the contour correction circuit.
It is characterized by doing so.
【０００６】[0006]
【作用】上記輪郭補正制御パルス発生回路は、圧縮映像
と枠部分との境界位置に対応するパルス信号を発生し、
輪郭補正回路は、このパルス信号により、映像と枠部分
との境界位置に対応する期間において輪郭強調のための
輪郭補正動作が停止される。このため、映像と枠部分と
の境界に生じるシュートが無くなり、焼き付き現象が防
止される。[Action] above SL contour correction control pulse generating circuit, compressed video
Generates a pulse signal corresponding to the boundary position between the
The contour correction circuit uses this pulse signal to
To emphasize the contour in the period corresponding to the boundary position with
The contour correction operation is stopped. For this reason, gets rid chute occurring in the boundary between the image and the frame part, the burn-in phenomenon is proof
Is stopped .
【０００７】[0007]
【実施例】以下図面を用いて本発明を説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings.
【０００８】図１は、本発明による、第一の実施例を示
すブロック図である。本実施例は、ＥＤ（Ｅｎｈａｎｃ
ｅｄ Ｄｅｆｉｎｉｔｉｏｎ）ＴＶに本発明を適用した
例である。同図において、１０１はコンポジットビデオ
入力端子、１０２はＡ／Ｄコンバータ、１０３はＹ／Ｃ
分離回路、１０４は色復調回路、１０５、１０６は走査
線補間回路、１０７、１０８は倍速変換回路、１０９、
１１０は時間軸圧縮回路、１１１，１１２及び１１３は
枠レベル発生回路、１１４，１１５及び１１６は切り換
え回路、１１７、１１８及び１１９はＤ／Ａコンバー
タ、１２０は輪郭補正回路、１２１は同期発生回路、１
２２は枠位置パルス発生回路、１２３は輪郭補正制御パ
ルス発生回路、１２４はマトリックス回路、１２５、１
２６、１２７はＲＧＢ出力端子である。FIG. 1 is a block diagram showing a first embodiment according to the present invention. In this embodiment, an ED (Enhanc)
This is an example in which the present invention is applied to an (ed Definition) TV. In the figure, 101 is a composite video input terminal, 102 is an A / D converter, 103 is Y / C
A separation circuit, 104 is a color demodulation circuit, 105 and 106 are scanning line interpolation circuits, 107 and 108 are double-speed conversion circuits,
110 is a time axis compression circuit, 111, 112 and 113 are frame level generation circuits, 114, 115 and 116 are switching circuits, 117, 118 and 119 are D / A converters, 120 is a contour correction circuit, 121 is a synchronization generation circuit, 1
22 is a frame position pulse generation circuit, 123 is a contour correction control pulse generation circuit, 124 is a matrix circuit,
26 and 127 are RGB output terminals.
【０００９】本回路の基本的動作を以下に説明する。コ
ンポジットビデオ入力端子に入力されたコンポジットビ
デオ信号は、Ａ／Ｄコンバータ１０２でディジタル値に
変換される。Ｙ／Ｃ分離回路１０３では、コンポジット
ビデオ信号から、輝度信号Ｙと色信号Ｃを分離する。色
信号Ｃは、色復調回路１０４において色差信号Ｒ−Ｙ及
びＢ−Ｙ信号に変換される。走査線補間回路１０５，１
０６、倍速変換回路１０７、１０８では、インタレース
信号からノンインタレース信号に変換される。時間軸圧
縮回路１０９，１１０では、４：３用に映像を圧縮す
る。枠レベル発生回路では、焼き付き現象が起きないよ
うに映像信号の平均値（例えば積分回路などで実現でき
る。）を出力する。時間軸圧縮回路１０９、１１０の出
力と、枠レベル発生回路１１１，１１２及び１１３の出
力は、切り換え回路１１４，１１５及び１１６におい
て、枠位置パルス発生回路１２２から出力されるパルス
によって切り換えられる。Ｄ／Ａコンバータ１１７、１
１８及び１１９によってアナログ値に変換された後、輝
度信号は輪郭補正回路１２０を通り、色差信号はそのま
まマトリックス回路１２４へ入力される。輪郭補正回路
１２０では、輪郭部を強調するために輪郭部にシュート
を付けると同じに、輪郭補正制御パルス発生回路１２３
から出力されるパルスによって映像と枠の境のシュート
を無くすよう輪郭補正回路をＯＦＦする。マトリックス
回路１２４ではＲＧＢ信号に変換し表示装置（ディスプ
レイ等、図示せず。）に出力する。The basic operation of the circuit will be described below. The composite video signal input to the composite video input terminal is converted by the A / D converter 102 into a digital value. The Y / C separation circuit 103 separates a luminance signal Y and a chrominance signal C from the composite video signal. The color signal C is converted by the color demodulation circuit 104 into color difference signals RY and BY signals. Scan line interpolation circuit 105, 1
06, the double-speed conversion circuits 107 and 108 convert the interlace signal into a non-interlace signal. The time axis compression circuits 109 and 110 compress the video for 4: 3. The frame level generating circuit outputs an average value of the video signal (for example, can be realized by an integrating circuit) so as to prevent the burn-in phenomenon from occurring. The outputs of the time axis compression circuits 109 and 110 and the outputs of the frame level generation circuits 111, 112 and 113 are switched by switching circuits 114, 115 and 116 by the pulse output from the frame position pulse generation circuit 122. D / A converter 117, 1
After being converted into analog values by 18 and 119, the luminance signal passes through the contour correction circuit 120, and the chrominance signal is directly input to the matrix circuit 124. In the contour correction circuit 120, the contour correction control pulse generation circuit 123
The contour correction circuit is turned off so as to eliminate the shoot at the boundary between the image and the frame by the pulse output from the controller. The matrix circuit 124 converts the signals into RGB signals and outputs the signals to a display device (not shown, such as a display).
【００１０】輪郭補正回路１２０の動作を図２を用いて
説明する。同図において、（ａ）は輪郭補正回路の入力
信号である。今、同図に示すよう映像が白から黒、黒か
ら白へ変わるような場合を考える。輪郭補正回路では、
通常は、同図（ｂ）に示すよう枠と映像、白と黒、黒と
白の境にシュートを付けて輪郭を強調する。従って、こ
のままでは、枠と映像の境の輝度差が大きくなり焼き付
き現象が起きてしまう。輪郭補正制御パルス発生回路１
２３では、図２（ｃ）に示すよう映像と枠の境に位置す
るパルスを発生する。輪郭補正回路１２０では、このパ
ルスが”Ｈ”の期間輪郭補正動作をＯＦＦする。従っ
て、図２（ｄ）に示すよう、映像の輪郭強調は行なった
まま、映像と枠の境のシュートを無くすことが出来るの
で焼き付き現象を防止することができる。The operation of the contour correction circuit 120 will be described with reference to FIG. In the figure, (a) is an input signal of the contour correction circuit. Now, consider a case where the image changes from white to black and black to white as shown in FIG. In the contour correction circuit,
Normally, the outline is emphasized by attaching a shot to the border between the frame and the image, white and black, and black and white as shown in FIG. Therefore, in this state, the brightness difference between the frame and the image becomes large, and the burn-in phenomenon occurs. Contour correction control pulse generation circuit 1
At 23, a pulse is generated at the boundary between the image and the frame as shown in FIG. The contour correction circuit 120 turns off the contour correction operation during the period when this pulse is “H”. Therefore, as shown in FIG. 2D, the shot at the boundary between the image and the frame can be eliminated while the outline of the image is emphasized, so that the burn-in phenomenon can be prevented.
【００１１】図３に輪郭補正回路１２０の一具体例のブ
ロック図を示す。同図ににおいて、３０１は輪郭補正回
路入力端子、３０２、３０３は遅延素子、３０４、３０
５、３０６は乗算器、３０７、３１０は加算器、３０８
は可変乗算器、３０９は切り換え回路、３１１は輪郭補
正出力端子、３１２は輪郭補正制御パルス入力端子であ
る。可変乗算器３０８からは、画像の輪郭成分が出力さ
れる。輪郭補正制御パルス入力端子３１２からは、図２
（ｃ）に示すようなパルスが入力される。このパルス
が”Ｈ”の期間、切り換え回路３０９は”０”を選択す
るので、加算器３１０からは、この期間輪郭強調されな
い信号が出力される。従って、映像と枠の境には、シュ
ートが付かない。輪郭補正制御パルスが”Ｈ”の期間乗
算器の係数Ｋを０にしても同様の効果が得られる。ま
た、輪郭補正回路は、図１に示した、Ｄ／Ａコンバータ
１１７の前に挿入されてディジタル的に輪郭補正を行な
った場合においても同様な効果が得られる。FIG. 3 is a block diagram showing a specific example of the contour correction circuit 120. In the figure, reference numeral 301 denotes an input terminal of a contour correction circuit, 302 and 303 denote delay elements, and 304 and 30.
5, 306 are multipliers, 307, 310 are adders, 308
Is a variable multiplier, 309 is a switching circuit, 311 is a contour correction output terminal, and 312 is a contour correction control pulse input terminal. The variable multiplier 308 outputs an outline component of the image. From the contour correction control pulse input terminal 312, FIG.
A pulse as shown in (c) is input. Since the switching circuit 309 selects “0” while this pulse is “H”, the adder 310 outputs a signal whose contour is not emphasized during this period. Therefore, there is no shoot at the border between the image and the frame. The same effect can be obtained even when the coefficient K of the multiplier is set to 0 while the contour correction control pulse is "H". The same effect can be obtained when the contour correction circuit is inserted before the D / A converter 117 and digitally corrects the contour as shown in FIG.
【００１２】図４に本発明による第二の実施例のブロッ
ク図を示す。同図において４０１は輝度信号入力端子、
４０２，４０３は色差信号入力端子、４０４はマトリッ
クス回路、４０５はブラウン管、４０６は速度変調コイ
ル、４０７は微分回路、４０８は増幅器、４０９は速度
変調御回路、４１０は速度変調制御パルス入力端子、４
１１、４１２は抵抗、４１３はトランジスタである。輪
郭を強調する回路として、輪郭部の走査速度を変調して
行なう方法がある。図４は、速度変調回路に本発明を適
用した例である。入力端子４０１，４０２，４０３は、
これまでの例と同様に、４：３の映像用に枠の付いた信
号が入力される。微分回路４０７では、輪郭信号が出力
される。増幅器４０８では、微分信号を増幅し、速度変
調用コイル４０６を駆動する。速度変調制御回路４０９
は、速度変調制御パルス入力端子４１０から入力され
る、映像と枠の境に位置するパルスによって、微分回路
４０７の出力を”０”とする。従って、映像と枠の境に
おいては速度変調が効かないので輪郭強調されない。よ
って焼き付き現象を防止できる。FIG. 4 is a block diagram showing a second embodiment according to the present invention. In the figure, 401 is a luminance signal input terminal,
402 and 403 are color difference signal input terminals, 404 is a matrix circuit, 405 is a CRT, 406 is a speed modulation coil, 407 is a differentiation circuit, 408 is an amplifier, 409 is a speed modulation control circuit, 410 is a speed modulation control pulse input terminal,
11 and 412 are resistors, and 413 is a transistor. As a circuit for enhancing the contour, there is a method of modulating the scanning speed of the contour portion. FIG. 4 shows an example in which the present invention is applied to a speed modulation circuit. The input terminals 401, 402, 403
As in the previous examples, a signal with a frame for 4: 3 video is input. The differentiating circuit 407 outputs a contour signal. The amplifier 408 amplifies the differential signal and drives the speed modulation coil 406. Speed modulation control circuit 409
Sets the output of the differentiating circuit 407 to “0” by a pulse input from the speed modulation control pulse input terminal 410 and located at the boundary between the image and the frame. Therefore, at the boundary between the image and the frame, the speed modulation is not effective, and thus the outline is not emphasized. Therefore, the burn-in phenomenon can be prevented.
【００１３】以上の実施例は、ＥＤＴＶに適用した例を
示したが、標準速用のＴＶに適用しても同様の効果が得
られる。In the above embodiment, an example in which the present invention is applied to an EDTV is shown. However, the same effect can be obtained by applying the present invention to a standard speed TV.
【００１４】[0014]
【発明の効果】以上により、輪郭補正回路を接続した場
合においても、映像と枠に境は、シュートが付かず輪郭
を強調することが無いので、映像の輪郭は強調したまま
で、焼き付き現象も防止できる。As described above, even when the contour correction circuit is connected, the border between the image and the frame does not have a shot and the contour is not emphasized, so that the image contour remains emphasized and the burn-in phenomenon occurs. Can be prevented.
【図１】本発明による第一の実施例を示すブロック図FIG. 1 is a block diagram showing a first embodiment according to the present invention.
【図２】図１の動作を示す波形図。FIG. 2 is a waveform chart showing the operation of FIG.
【図３】図１の輪郭補正回路の一具体例を示すブロック
図。FIG. 3 is a block diagram showing a specific example of the contour correction circuit of FIG. 1;
【図４】本発明による第二の実施例を示すブロック図。FIG. 4 is a block diagram showing a second embodiment according to the present invention.
【図５】１６：９の画面に４：３の映像を表示した場合
の状態図。FIG. 5 is a state diagram when a 4: 3 image is displayed on a 16: 9 screen.
【図６】従来例を示すブロック図。FIG. 6 is a block diagram showing a conventional example.
【図７】図６の動作を示す波形図。FIG. 7 is a waveform chart showing the operation of FIG.
【図８】従来例を示すブロック図。FIG. 8 is a block diagram showing a conventional example.
【図９】図８の動作を示す波形図。FIG. 9 is a waveform chart showing the operation of FIG.
１０９、１１０…時間軸圧縮回路、 １１１、１１２、１１３…枠レベル発生回路、 １１４、１１５、１１６…切り換え回路、 １２０…輪郭補正回路、 １２２…枠位置発生回路、 １２３…輪郭補正制御パルス発生回路。 109, 110: time axis compression circuit, 111, 112, 113: frame level generation circuit, 114, 115, 116: switching circuit, 120: outline correction circuit, 122: frame position generation circuit, 123: outline correction control pulse generation circuit .
───────────────────────────────────────────────────── フロントページの続き (72)発明者 窪田 定雄 神奈川県横浜市戸塚区吉田町292番地株 式会社日立製作所ＡＶ機器事業部内 (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/46 ────────────────────────────────────────────────── ─── of the front page continued (72) inventor Sadao Kubota, Kanagawa Prefecture, Totsuka-ku, Yokohama-shi Yoshida-cho, 292 address Co., Ltd. Hitachi, AV equipment business unit (58) investigated the field (Int.Cl. 7, DB name) H04N 5/46
Claims (2)
レビジョン受信機に４：３のアスペクト比を持つ標準テ
レビジョン信号を表示するためのテレビジョン信号処理
回路において、前記標準テレビジョン信号を３／４に時
間軸圧縮する時間軸圧縮回路と、映像の無い枠部分のレ
ベルを出力する枠レベル発生回路と、前記スクリーンに
おける前記枠部分の表示位置に対応する第１のパルス信
号を出力する枠位置発生回路と、該枠位置発生回路から
出力される第１のパルス信号に応じて前記時間軸圧縮回
路の出力と前記枠レベル発生回路の出力とを切り換えて
出力する切換回路と、該切換回路からの出力信号に対し
て輪郭補正を行う輪郭補正回路と、該輪郭補正回路を制
御するためのものであって、前記時間軸圧縮された映像
と前記枠部分との境界位置に対応する第２のパルス信号
を出力する輪郭補正制御パルス発生回路とを備え、該輪郭補正制御パルス発生回路から出力される第２のパ
ルス信号に基づいて、前記輪郭補正回路による輪郭補正
動作を停止するようにした ことを特徴とするテレビジョ
ン信号処理回路。1. A screen aspect ratio of 16: 9 TV television receiver 4: In a television signal processing circuit for displaying a standard television signal having an aspect ratio of 3, the standard television signal 3 A time axis compression circuit for compressing the time axis to / 4 , a frame level generation circuit for outputting the level of the frame portion having no image ,
A first pulse signal corresponding to the display position of the frame portion
And a frame position generating circuit for outputting a signal.
Switching an output of the frame level generating circuit and the output of said time base compression circuit in response to the first pulse signal output
A switching circuit for outputting, to the output signal from said changeover switching circuit
A contour correction circuit for performing contour correction Te, the contour correction circuit braking
The time-axis compressed image for controlling
Pulse signal corresponding to the boundary position between the frame and the frame portion
And a contour correction control pulse generation circuit for outputting the second pulse output from the contour correction control pulse generation circuit.
Contour correction by the contour correction circuit based on the pulse signal.
A television signal processing circuit, the operation of which is stopped .
出力信号を微分して輪郭信号を出力する微分回路と、該
微分回路からの輪郭信号を増幅する増幅器と、該増幅器
により増幅された輪郭信号に基づいて輪郭部の走査速度
を変調するように駆動される速度変調コイルとを有し、
前記輪郭補正制御パルス発生回路から出力される第２の
パルス信号により、前記走査速度の変調が停止されるこ
とを特徴とする請求項１に記載のテレビジョン信号処理
回路。2. The circuit according to claim 1, wherein
A differentiating circuit for outputting a contour signal by differentiating the output signal, said
An amplifier for amplifying a contour signal from a differentiating circuit , and the amplifier
Scanning speed of the contour part based on the contour signal amplified by
And a speed modulation coils being driven to modulate the,
A second output from the contour correction control pulse generation circuit;
The pulse signal, a television signal processing circuit according to claim 1, wherein the this <br/> modulation of the scanning speed is stopped.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24775691A JP3147428B2 (en) | 1991-09-26 | 1991-09-26 | Television signal processing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24775691A JP3147428B2 (en) | 1991-09-26 | 1991-09-26 | Television signal processing circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0591440A JPH0591440A (en) | 1993-04-09 |
| JP3147428B2 true JP3147428B2 (en) | 2001-03-19 |
Family
ID=17168198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24775691A Expired - Fee Related JP3147428B2 (en) | 1991-09-26 | 1991-09-26 | Television signal processing circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3147428B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2284924C (en) | 1997-03-25 | 2005-03-15 | Fujitsu General Limited | Contour emphasizing circuit |
-
1991
- 1991-09-26 JP JP24775691A patent/JP3147428B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0591440A (en) | 1993-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020149685A1 (en) | Method of and apparatus for improving picture quality | |
| JPH10513027A (en) | Method and apparatus for increasing the vertical resolution of a television signal having a degraded vertical chrominance transition | |
| JP2547686B2 (en) | Video signal processing circuit | |
| JP2784839B2 (en) | Image signal gradation correction device | |
| JP4175024B2 (en) | Image display device, image processing device, and image processing method | |
| CA2284923C (en) | Contour emphasizing circuit | |
| JP4174656B2 (en) | Image display device, image processing device, and image processing method | |
| JP3147428B2 (en) | Television signal processing circuit | |
| US5912702A (en) | Video camera and image enhancing apparatus | |
| JPH11289476A (en) | Contour emphasis circuit | |
| JPH09224186A (en) | Video camera and control correcting device | |
| EP0998135A1 (en) | Contour emphasizing circuit | |
| US4979024A (en) | Vertical contour enhancement suppression circuit | |
| JP3219424B2 (en) | Television signal converter | |
| JPH11284880A (en) | Image pickup device | |
| JP2698404B2 (en) | Luminance signal processing device | |
| JPH10233966A (en) | Solid-state image pickup device | |
| JP3256988B2 (en) | Image quality correction circuit and image display system | |
| JPH0516783Y2 (en) | ||
| JP2000083180A (en) | Image signal processor and image signal processing method | |
| JP2640027B2 (en) | High-definition TV receiver | |
| JP2614475B2 (en) | Scan converter | |
| JPH04298192A (en) | Video signal processing circuit | |
| JPH05236496A (en) | Color signal correcting device | |
| JPH03102975A (en) | Television signal processor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |