JP3146849B2 - Electronic component and method of manufacturing electronic component - Google Patents
Electronic component and method of manufacturing electronic componentInfo
- Publication number
- JP3146849B2 JP3146849B2 JP11541494A JP11541494A JP3146849B2 JP 3146849 B2 JP3146849 B2 JP 3146849B2 JP 11541494 A JP11541494 A JP 11541494A JP 11541494 A JP11541494 A JP 11541494A JP 3146849 B2 JP3146849 B2 JP 3146849B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- electronic component
- pad
- substrate
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、回路パターンのパッド
上にバンプを備えた電子部品および電子部品の製造方法
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic component having a bump on a pad of a circuit pattern and a method of manufacturing the electronic component.
【０００２】[0002]
【従来の技術】図９（ａ）は従来の電子部品の断面図で
ある。この電子部品１は、リードフレームのアイランド
２上にウエハから切り出されたチップ３を搭載し、チッ
プ３の上面のパッド（電極）とリードフレームのインナ
ーリード４をワイヤ５で接続した後、チップ３やワイヤ
５を封止するための合成樹脂モールド体６を形成し、次
にリードフレームのアウターリード７を切断装置で打抜
いてフォーミングすることにより製造される。2. Description of the Related Art FIG. 9A is a sectional view of a conventional electronic component. This electronic component 1 has a chip 3 cut out of a wafer mounted on an island 2 of a lead frame, and a pad (electrode) on the upper surface of the chip 3 is connected to an inner lead 4 of the lead frame by a wire 5. And a synthetic resin mold body 6 for sealing the wire 5 and then forming the outer lead 7 of the lead frame by punching with a cutting device.
【０００３】しかしながらこのような電子部品１は、合
成樹脂モールド体６を形成せねばならず、また合成樹脂
モールド体６からアウターリード７が外方へ延出してい
るため、全体形状が大型化する。このように大型化した
電子部品１は、殊にコンピュータなどの電子機器に多数
個組み込まれるメモリ素子などの電子部品としてきわめ
て不利である。However, in such an electronic component 1, the synthetic resin mold 6 must be formed, and since the outer leads 7 extend outward from the synthetic resin mold 6, the overall shape becomes large. . The electronic component 1 having such a large size is extremely disadvantageous particularly as an electronic component such as a memory element incorporated in a large number of electronic devices such as a computer.
【０００４】そこで近年、小型化を実現する電子部品と
して、図９（ｂ）に示す電子部品が提案されている。こ
の電子部品１１は、チップ１２と基板１３及び合成樹脂
モールド体１６から成っている。このチップ１２は、上
記チップ３と同寸である。チップ１２と基板１３は、ワ
イヤ１４で電気的に接続されている。基板１３の上面に
接続されたワイヤ１４と基板１３の下面のバンプ１５
は、基板１３の内部に設けられた導電部（図示せず）に
より電気的に接続されている。[0004] In recent years, an electronic component shown in FIG. 9B has been proposed as an electronic component for realizing miniaturization. The electronic component 11 includes a chip 12, a substrate 13, and a synthetic resin molded body 16. The chip 12 has the same size as the chip 3. The chip 12 and the substrate 13 are electrically connected by wires 14. Wire 14 connected to the upper surface of substrate 13 and bump 15 on the lower surface of substrate 13
Are electrically connected by a conductive portion (not shown) provided inside the substrate 13.
【０００５】この電子部品１１は、上述したリードフレ
ームを用いた電子部品１よりもかなり小型である。それ
でもこの電子部品１１は、チップ１２よりも大形の基板
１３を用いるため、かなり大型である。The electronic component 11 is considerably smaller than the electronic component 1 using the above-described lead frame. Nevertheless, the electronic component 11 is considerably large because the substrate 13 is larger than the chip 12.
【０００６】[0006]
【発明が解決しようとする課題】以上のように、従来の
電子部品１，１１はいずれも大形であり、殊にコンピュ
ータなどの電子機器に多数個組み込まれるメモリ素子な
どの電子部品としてきわめて不利であるという問題点が
あった。As described above, the conventional electronic components 1 and 11 are both large in size, and are extremely disadvantageous especially as electronic components such as memory devices incorporated in a large number of electronic devices such as computers. There was a problem that it is.
【０００７】そこで本発明は、より一層小型化できる電
子部品および電子部品の製造方法を提供することを目的
とする。Accordingly, an object of the present invention is to provide an electronic component and a method of manufacturing the electronic component that can be further reduced in size.
【０００８】[0008]
【課題を解決するための手段】このために本発明は、表
面に複数個のパッドが形成されたチップと、これらのパ
ッドを露呈させる開口部が形成されて、前記表面に貼着
された絶縁性の前記チップとタテ・ヨコ寸法が等しい基
板と、この基板の表面に形成された回路パターンの外端
部に形成されたパッドと、このパッド上に形成されたバ
ンプと、回路パターンの内端部とチップのパッドを接続
する接続部と、この接続部を封止するために開口部に塗
布された封止体とから電子部品を構成したものである。SUMMARY OF THE INVENTION For this purpose, the present invention provides a chip having a plurality of pads formed on a surface thereof, an opening for exposing these pads formed thereon, and an insulating film attached to the surface. A substrate having the same vertical and horizontal dimensions as the chip, a pad formed at an outer end of a circuit pattern formed on the surface of the substrate, and a bump formed on the pad; An electronic component is constituted by a connecting portion for connecting an inner end portion of a circuit pattern to a chip pad and a sealing body applied to an opening for sealing the connecting portion.
【０００９】[0009]
【作用】上記構成によれば、タテ寸法とヨコ寸法がチッ
プと等しいチップサイズの小型電子部品を得ることがで
きる。According to the above configuration, it is possible to obtain a small electronic component having a chip size in which the vertical dimension and the horizontal dimension are equal to the chip.
【００１０】[0010]
【実施例】次に、本発明の実施例を図面を参照しながら
説明する。図１は本発明の第一実施例の電子部品の斜視
図である。この電子部品２１は、チップ２２と、このチ
ップ２２の上面に貼着され、絶縁性の合成樹脂よりつく
られた基板としてのフィルムキャリヤ２３が主体となっ
て構成されている。フィルムキャリヤ２３の上面両側部
にはバンプ２４が、左右に８個づつ、計１６個形成され
ている。またフィルムキャリヤ２３の上面中央部には四
角形の枠体２５が形成されており、枠体２５の内部には
合成樹脂２６が塗布されている。この合成樹脂２６は、
チップ２２の上面のパッドおよびワイヤ（何れも後述）
を封止して保護している。Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a perspective view of an electronic component according to a first embodiment of the present invention. The electronic component 21 mainly includes a chip 22 and a film carrier 23 as a substrate which is attached to the upper surface of the chip 22 and is made of insulating synthetic resin. On both sides of the upper surface of the film carrier 23, a total of 16 bumps 24 are formed, eight on each side. A square frame 25 is formed at the center of the upper surface of the film carrier 23, and a synthetic resin 26 is applied inside the frame 25. This synthetic resin 26 is
Pads and wires on the upper surface of the chip 22 (both will be described later)
Is protected by sealing.
【００１１】従来の電子部品１，１１と大きさを比較す
るために、図９（ｃ）にこの電子部品２１を記載してい
る。このチップ２２は、図９（ａ）（ｂ）に示すチップ
３，１２と同寸である。この電子部品２１のタテ寸法と
ヨコ寸法は、チップ２２と等しい。すなわちこの電子部
品２１はチップサイズであって、図から明らかなよう
に、従来の電子部品１，１１よりもかなり小さい。この
ように小型化された電子部品２１は、殊にコンピュータ
などの電子機器に多数個組み込まれるメモリ素子などの
電子部品としてきわめて有利である。FIG. 9C shows this electronic component 21 in order to compare the size with the conventional electronic components 1 and 11. The chip 22 has the same size as the chips 3 and 12 shown in FIGS. The vertical dimension and the horizontal dimension of the electronic component 21 are equal to the chip 22. That is, the electronic component 21 has a chip size, and as is apparent from the drawing, is considerably smaller than the conventional electronic components 1 and 11. The electronic component 21 thus miniaturized is particularly advantageous as an electronic component such as a memory element incorporated in a large number of electronic devices such as a computer.
【００１２】次にこの電子部品２１の製造方法を説明す
る。図２は本発明の第一実施例の電子部品の製造工程の
説明図である。また図３および図４は同電子部品を製造
中のチップとフィルムキャリヤの斜視図である。また図
５（ａ）（ｂ）および図６（ａ）（ｂ）（ｃ）は同電子
部品を製造中の要部断面図であって、製造工程を工程順
に示している。以下、図２〜図６を参照しながら、電子
部品２１の製造方法を説明する。Next, a method of manufacturing the electronic component 21 will be described. FIG. 2 is an explanatory diagram of a manufacturing process of the electronic component according to the first embodiment of the present invention. 3 and 4 are perspective views of a chip and a film carrier during the production of the electronic component. FIGS. 5A, 5B, 6A, 6B, and 6C are cross-sectional views of essential parts of the electronic component during manufacture, and show manufacturing steps in the order of steps. Hereinafter, a method for manufacturing the electronic component 21 will be described with reference to FIGS.
【００１３】図２において、フィルムキャリヤ２３は繰
出しリール３１に巻回されており、スプロケット３０に
沿って走行しながら、巻取りリール３２に巻取られる。
繰出しリール３１と巻取りリール３２の間には、ボンド
塗布ステージＡ、チップボンディングステージＢ、ボン
ド硬化ステージＣ、電気的接続ステージＤ、ペーストデ
ィスペンディングステージＥ、半田ボール搭載ステージ
Ｆ、リフローステージＧ、切断ステージＨが順に設けら
れている。In FIG. 2, the film carrier 23 is wound on a pay-out reel 31 and is wound on a take-up reel 32 while traveling along a sprocket 30.
A bond application stage A, a chip bonding stage B, a bond curing stage C, an electrical connection stage D, a paste dispensing stage E, a solder ball mounting stage F, a reflow stage G, Cutting stages H are provided in order.
【００１４】繰出しリール３１から繰出されたフィルム
キャリヤ２３は、左方へ搬送され、ボンド塗布ステージ
Ａに到達する。ボンド塗布ステージＡにはボンド塗布器
３３が設けられている。ボンド塗布器３３はＸＹテーブ
ル装置３４に保持されており、ＸＹテーブル装置３４が
駆動することによりＸ方向、Ｙ方向に水平移動し、フィ
ルムキャリヤ２３の所定の位置にボンド３５を塗布す
る。このボンド３５は、エポキシ樹脂である。なおフィ
ルムキャリヤ２３の走行方向をＸ方向、これに直交する
方向をＹ方向とする。The film carrier 23 delivered from the delivery reel 31 is transported to the left and reaches the bond application stage A. The bond applicator 33 is provided on the bond application stage A. The bond applicator 33 is held by an XY table device 34, and moves horizontally in the X and Y directions by driving the XY table device 34 to apply a bond 35 to a predetermined position of the film carrier 23. This bond 35 is an epoxy resin. The traveling direction of the film carrier 23 is defined as an X direction, and the direction orthogonal to the X direction is defined as a Y direction.
【００１５】次にフィルムキャリヤ２３はチップボンデ
ィングステージＢへ送られる。チップボンディングステ
ージＢにはボンディングヘッド３６が設けられている。
ボンディングヘッド３６は、移動テーブル装置３７に保
持されており、移動テーブル装置３７が駆動することに
より、水平方向に移動して、チップ供給部（図示せず）
に備えられたチップ２２をノズル３８に真空吸着してピ
ックアップし、フィルムキャリヤ２３上にボンディング
する。Next, the film carrier 23 is sent to a chip bonding stage B. A bonding head 36 is provided on the chip bonding stage B.
The bonding head 36 is held by a moving table device 37, and is moved in a horizontal direction by driving the moving table device 37, so that a chip supply unit (not shown) is provided.
The chip 22 provided on the film carrier 23 is picked up by vacuum suction on the nozzle 38 and bonded on the film carrier 23.
【００１６】図３は、チップボンディングステージＢに
おいて、チップ２２をフィルムキャリア２３にボンディ
ングする方法を示している。なお図３では、説明の都合
上、チップ２２は表裏反転させている。チップ２２の表
面の中央部には、パッド２７が形成されている。パッド
２７は８個づつ、２列で計１６個形成されている。フィ
ルムキャリヤ２３の中央部にはアイランド４０が形成さ
れている。このアイランド４０のタテ寸法Ｗとヨコ寸法
Ｌは、チップ２２のタテ寸法Ｗとヨコ寸法Ｌに等しい。
このアイランド４０の四隅には、ボンド３５が塗布され
ている。このボンド３５は、上述したボンド塗布器３３
で塗布されたものである。FIG. 3 shows a method of bonding the chip 22 to the film carrier 23 in the chip bonding stage B. In FIG. 3, the chip 22 is turned upside down for convenience of explanation. A pad 27 is formed at the center of the surface of the chip 22. A total of 16 pads 27 are formed in two rows of 8 pads. An island 40 is formed in the center of the film carrier 23. The vertical dimension W and the horizontal dimension L of the island 40 are equal to the vertical dimension W and the horizontal dimension L of the chip 22.
Bonds 35 are applied to the four corners of the island 40. This bond 35 is formed by the bond applicator 33 described above.
It was applied by.
【００１７】アイランド４０の中央部には、横長状の開
口部４１が形成されている。アイランド４０の周囲には
スリット孔４２，４３，４４，４５が形成されており、
アイランド４０の四隅は支持部４６によりフィルムキャ
リヤ２３の両側部４７ａ，４７ｂに支持されている。ま
た両側部４７ａ，４７ｂには、スプロケット３０の周面
に突設されたピンが嵌入するピン孔４８がピッチをおい
て形成されている。両側部４７ａ，４７ｂ同士はバー４
９で結合されている。At the center of the island 40, a horizontally long opening 41 is formed. Slit holes 42, 43, 44, 45 are formed around the island 40,
The four corners of the island 40 are supported on both side portions 47a and 47b of the film carrier 23 by support portions 46. Further, pin holes 48 are formed at both sides 47a and 47b with a pitch, into which pins protruding from the peripheral surface of the sprocket 30 are fitted. Bars 4 on both sides 47a, 47b
9.
【００１８】図２において、ボンディングヘッド３６の
ノズル３８が上下動作を行うことにより、チップ２２は
フィルムキャリヤ２３の上面にボンド３５にてボンディ
ングされる。３９はチップボンディング時にフィルムキ
ャリヤ２３を下受けする台部である。図４は、チップ２
２がボンディングされたフィルムキャリア２３を表裏反
転させて示している。また図５（ａ）は、チップボンデ
ィングステージＢにおいて、チップ２２がボンディング
されたフィルムキャリア２３の断面を示している。図示
するように、チップ２２はボンド３５によりアイランド
４０上にボンディングされる。アイランド４０にボンデ
ィングされたチップ２２のパッド２７は、開口部４１か
ら露呈している。In FIG. 2, when the nozzle 38 of the bonding head 36 moves up and down, the chip 22 is bonded to the upper surface of the film carrier 23 by the bond 35. Reference numeral 39 denotes a base for receiving the film carrier 23 during chip bonding. FIG.
2, the film carrier 23 to which the bonding is performed is shown upside down. FIG. 5A shows a cross section of the film carrier 23 to which the chip 22 is bonded in the chip bonding stage B. As shown, chip 22 is bonded onto island 40 by bond 35. The pad 27 of the chip 22 bonded to the island 40 is exposed from the opening 41.
【００１９】図４において、フィルムキャリヤ２３の裏
面には、回路パターン５０が形成されている。回路パタ
ーン５０の内端部にはパッド５１が形成されている。こ
のパッド５１は開口部４１の縁部に位置している。また
回路パターン５０の外端部にもパッド５２が形成されて
いる。パッド５２はアイランド４０の外縁部に位置して
いる。図１を参照しながら説明した枠体２５は、開口部
４１を取り囲むように形成されている。この枠体２５
は、合成樹脂から成っている。この枠体２５は、フィル
ムキャリヤ２３を繰出しリール３１（図１）に巻回する
のに先立って、スクリーン印刷手段などにより予めフィ
ルムキャリヤ２３の表面に形成されたものである。図５
（ａ）において、フィルムキャリヤ２３の表面には半田
レジスト膜５３が予め形成されている。この半田レジス
ト膜５３はパッド５１，５２以外の部分に形成されてい
る。なお図４では、図面が繁雑になるので半田レジスト
膜５３は省略している。In FIG. 4, a circuit pattern 50 is formed on the back surface of the film carrier 23. A pad 51 is formed at an inner end of the circuit pattern 50. This pad 51 is located at the edge of the opening 41. A pad 52 is also formed on the outer end of the circuit pattern 50. The pad 52 is located at the outer edge of the island 40. The frame 25 described with reference to FIG. 1 is formed so as to surround the opening 41. This frame 25
Is made of a synthetic resin. The frame 25 is formed on the surface of the film carrier 23 in advance by a screen printing means or the like before winding the film carrier 23 around the payout reel 31 (FIG. 1). FIG.
3A, a solder resist film 53 is formed on the surface of the film carrier 23 in advance. This solder resist film 53 is formed on portions other than the pads 51 and 52. In FIG. 4, the solder resist film 53 is omitted because the drawing becomes complicated.
【００２０】さて、図２において、チップボンディング
ステージＢにおいて、チップ２２がボンディングされた
フィルムキャリヤ２３は、ボンド硬化ステージＣへ搬送
される。ボンド硬化ステージＣでは硬化装置９０内のヒ
ータ９１によってボンドが加熱されて硬化する。In FIG. 2, in the chip bonding stage B, the film carrier 23 to which the chip 22 has been bonded is transferred to the bond curing stage C. At the bond curing stage C, the bond is heated and cured by the heater 91 in the curing device 90.
【００２１】次にフィルムキャリヤ２３は、電気的接続
ステージＤへ搬送される。図５（ｂ）に示すように、電
気的接続ステージＤにはワイヤボンディング装置６０が
設けられている。ワイヤボンディング装置６０の本体部
６１から延出するホーン６２にはキャピラリツール６３
が保持されている。キャピラリツール６３にはワイヤ６
４が挿通されており、キャピラリツール６３はＸ方向や
Ｙ方向に水平移動し、またホーン６２は上下方向に揺動
し、チップ２２のパッド２７とフィルムキャリヤ２３の
パッド５１はワイヤ６４で接続される。５９は基台であ
る。ここで、本実施例のように、パッド２７をチップ２
２の上面中央部に複数列（２列）形成し、またこれに対
応して、フィルムキャリヤ２３側のパッド５１を開口部
４１の両側縁部に並設することにより、パッド２７とパ
ッド５１を高密度で配置でき、しかもワイヤ６４により
作業性よく接続できる。Next, the film carrier 23 is transported to the electrical connection stage D. As shown in FIG. 5B, the electrical connection stage D is provided with a wire bonding apparatus 60. A horn 62 extending from a main body 61 of the wire bonding apparatus 60 includes a capillary tool 63.
Is held. Wire 6 for capillary tool 63
4, the capillary tool 63 moves horizontally in the X and Y directions, the horn 62 swings up and down, and the pads 27 of the chip 22 and the pads 51 of the film carrier 23 are connected by wires 64. You. 59 is a base. Here, as in this embodiment, the pad 27 is
A plurality of rows (two rows) are formed in the center of the upper surface of the upper surface 2 and the pads 51 on the film carrier 23 side are arranged side by side on both side edges of the opening 41 in correspondence with this. They can be arranged at a high density and can be connected with good workability by the wires 64.
【００２２】次に、図２において、次にフィルムキャリ
ヤ２３はペーストディスペンディングステージＥへ送ら
れる。ペーストディスペンディングステージＥにはディ
スペンサ６５が設けられている。図６（ａ）に示すよう
に、ディスペンサ６５のノズル６６から合成樹脂ペース
ト２６’がアイランド４０の開口部４１へ吐出される。
図１に示す合成樹脂２６は、この合成樹脂ペースト２
６’が硬化したものであり、この合成樹脂２６はワイヤ
６４やパッド２７を封止して保護する。すなわち、枠体
２５は合成樹脂ペースト２６’を貯溜する堰体となるも
のである。Next, referring to FIG. 2, the film carrier 23 is sent to the paste dispensing stage E. The paste dispensing stage E is provided with a dispenser 65. As shown in FIG. 6A, the synthetic resin paste 26 ′ is discharged from the nozzle 66 of the dispenser 65 to the opening 41 of the island 40.
The synthetic resin 26 shown in FIG.
The synthetic resin 26 seals and protects the wires 64 and the pads 27. That is, the frame 25 serves as a weir for storing the synthetic resin paste 26 '.
【００２３】次に、図２において、フィルムキャリヤ２
３は半田ボール搭載ステージＦへ送られる。半田ボール
搭載ステージＦには半田ボール２４’を真空吸着する吸
着ヘッド７０が設けられている。この吸着ヘッド７０は
テーブル装置７１に保持されている。テーブル装置７１
が駆動することにより、吸着ヘッド７０はＹ方向に移動
し、半田ボール供給部（図示せず）に備えられた半田ボ
ール２４’を吸着ヘッド７０の下面に真空吸着してピッ
クアップし、フィルムキャリヤ２３の上面に搭載する。
図６（ｂ）に示すように、半田ボール２４’はパッド５
２上に搭載される。なお半田ボール２４’を搭載するの
に先立って、パッド５２上にはフラックスを塗布してお
くことが望ましい。Next, referring to FIG.
3 is sent to the solder ball mounting stage F. The solder ball mounting stage F is provided with a suction head 70 for vacuum suction of the solder ball 24 '. The suction head 70 is held by a table device 71. Table device 71
Is driven, the suction head 70 moves in the Y direction, and vacuum picks up and picks up the solder ball 24 ′ provided in the solder ball supply unit (not shown) on the lower surface of the suction head 70, thereby picking up the film carrier 23. Mount on top of
As shown in FIG. 6B, the solder ball 24 'is connected to the pad 5
2 mounted. Prior to mounting the solder balls 24 ', it is desirable to apply a flux on the pads 52.
【００２４】次に、図２において、フィルムキャリヤ２
３は次にリフローステージＧへ送られる。リフローステ
ージＧにはリフロー装置７２が設けられている。このリ
フロー装置７２の本体ボックス７３の内部には、ヒータ
７４およびファン７５が収納されている。７６はファン
７５を回転させるモータである。フィルムキャリヤ２３
は、本体ボックス７３の内部を右方へ搬送されながら、
２００℃以上まで加熱される。すると半田ボール２４’
は溶融し、続いて本体ボックス７３から搬出されて冷却
され、固化する。このように半田ボール２４’が溶融固
化することにより、図１に示すバンプ２４となる。また
合成樹脂ペースト２６’は、リフロー装置７２で加熱さ
れることにより硬化する。Next, referring to FIG.
3 is then sent to reflow stage G. The reflow stage G is provided with a reflow device 72. A heater 74 and a fan 75 are housed inside a main body box 73 of the reflow device 72. 76 is a motor for rotating the fan 75. Film carrier 23
Is transported to the right inside the body box 73,
Heated to above 200 ° C. Then solder ball 24 '
Is melted, subsequently carried out of the main body box 73, cooled, and solidified. By melting and solidifying the solder ball 24 'in this manner, the bump 24 shown in FIG. 1 is obtained. The synthetic resin paste 26 ′ is cured by being heated by the reflow device 72.
【００２５】次に、図２において、フィルムキャリヤ２
３は切断ステージＨへ送られる。切断ステージＨには切
断装置７７が設けられている。この切断装置７７は、下
型７８および上型７９を備えている。上型７９はシリン
ダ８０のロッド８１の下端部に保持されており、シリン
ダ８０のロッド８１が下方へ突出すると、上型７９は下
降し、下型７８と上型７９によりフィルムキャリヤ２３
の支持部４６は切断され、続いて上型７９は上昇する。
図４において、破線ａは、下型７８と上型７９による切
断線を示している。この切断線ａは、チップ２２の角部
に沿っている。次に、下型７８と上型７９で打抜かれて
下型７８上に位置する電子部品２１は、ピックアップヘ
ッド８２によりピックアップされ、回収ステージ（図示
せず）に回収される。Next, referring to FIG.
3 is sent to the cutting stage H. A cutting device 77 is provided on the cutting stage H. This cutting device 77 includes a lower mold 78 and an upper mold 79. The upper mold 79 is held at the lower end of the rod 81 of the cylinder 80. When the rod 81 of the cylinder 80 projects downward, the upper mold 79 descends, and the film carrier 23 is moved by the lower mold 78 and the upper mold 79.
Is cut off, and then the upper mold 79 is raised.
In FIG. 4, a broken line a indicates a cutting line by the lower mold 78 and the upper mold 79. This cutting line a is along the corner of the chip 22. Next, the electronic component 21 punched by the lower mold 78 and the upper mold 79 and positioned on the lower mold 78 is picked up by the pickup head 82 and collected by a collection stage (not shown).
【００２６】図１に示す電子部品２１は、以上のような
工程により製造される。図９（ａ）（ｂ）（ｃ）を参照
しながら説明したように、この電子部品２１は従来の電
子部品１，１１よりも小さく、そのタテ寸法Ｗとヨコ寸
法Ｌはチップ２２のタテ寸法Ｗとヨコ寸法Ｌと同じであ
る。The electronic component 21 shown in FIG. 1 is manufactured by the above steps. As described with reference to FIGS. 9A, 9B, and 9C, the electronic component 21 is smaller than the conventional electronic components 1 and 11, and the vertical dimension W and the horizontal dimension L are the vertical dimensions of the chip 22. It is the same as W and the horizontal dimension L.
【００２７】次に本発明の第二実施例を説明する。図７
は本発明の第二実施例の電気的接続ステージの断面図、
図８は同電気的接続ステージにおける電子部品の要部拡
大断面図である。この電気的接続ステージＤ’は図２の
電気的接続ステージＤの他の実施例である。この第二実
施例では、フィルムキャリヤ２３の上面の回路パターン
５０の内端部のインナーリード５１’は開口部４１へ延
出し、パッド２７の直上に位置している。この電気的接
続ステージＤ’にはピン状の押圧ツール８４が設けられ
ている。押圧ツール８４はアーム８５の先端部に保持さ
れている。押圧ツール８４が上下動作を行うことによ
り、インナーリード５１’をパッド２７に圧接してボン
ディングする。図８はボンディング後の拡大断面図であ
る。このような押圧ツール８４を備えたインナリードボ
ンディング装置は、例えば特開平４−１９９７２５号公
報に記載されている。Next, a second embodiment of the present invention will be described. FIG.
Is a cross-sectional view of the electrical connection stage of the second embodiment of the present invention,
FIG. 8 is an enlarged sectional view of a main part of an electronic component in the electric connection stage. This electric connection stage D 'is another embodiment of the electric connection stage D of FIG. In the second embodiment, the inner lead 51 ′ at the inner end of the circuit pattern 50 on the upper surface of the film carrier 23 extends to the opening 41 and is located immediately above the pad 27. The electrical connection stage D 'is provided with a pin-shaped pressing tool 84. The pressing tool 84 is held at the tip of the arm 85. When the pressing tool 84 moves up and down, the inner lead 51 ′ is pressed against the pad 27 and bonded. FIG. 8 is an enlarged sectional view after bonding. An inner lead bonding apparatus provided with such a pressing tool 84 is described in, for example, Japanese Patent Application Laid-Open No. 4-199725.
【００２８】このように、フィルムキャリヤ２３の回路
パターン５０とチップ２２のパッド２７を接続する手段
として、第一実施例のワイヤボンディング手段に替え
て、インナーリードボンディング手段を用いることもで
きる。本発明は、更に様々な設計変更が考えられるので
あって、例えば上記実施例では、パッド５２に半田ボー
ル２４’を搭載してバンプ２４を形成しているが、半田
ボール２４’に替えて、パッド５２上にクリーム半田を
塗布し、このクリーム半田をリフロー装置７２により加
熱溶融させてバンプ２４を形成してもよい。またワイヤ
６４やインナーリード５１’を十分に封止できるよう
に、合成樹脂ペースト２６’を注意深く塗布するなら
ば、枠体２５はなくてもよい。このように本発明は様々
な設計変更が可能である。さらに基板としては、フィル
ムキャリヤに限らず、セラミックやガラスエポキシでつ
くられたものでもよい。またボンドではなく、シート状
の接着剤を使用してチップを基板に貼着してもよい。As described above, as a means for connecting the circuit pattern 50 of the film carrier 23 and the pad 27 of the chip 22, an inner lead bonding means can be used instead of the wire bonding means of the first embodiment. In the present invention, various design changes can be considered. For example, in the above embodiment, the bumps 24 are formed by mounting the solder balls 24 ′ on the pads 52, but instead of the solder balls 24 ′, The bumps 24 may be formed by applying cream solder on the pads 52 and heating and melting the cream solder by the reflow device 72. If the synthetic resin paste 26 'is carefully applied so that the wires 64 and the inner leads 51' can be sufficiently sealed, the frame 25 need not be provided. As described above, the present invention allows various design changes. Further, the substrate is not limited to a film carrier, but may be a substrate made of ceramic or glass epoxy. Alternatively, the chip may be attached to the substrate using a sheet-like adhesive instead of a bond.
【００２９】[0029]
【発明の効果】以上説明したように本発明によれば、チ
ップサイズと同寸の小型の電子部品を得ることができ
る。また図２や図５、図６に示す各工程の各装置は、既
存の装置を改造して使用することが可能であり、設備費
をあまり要しないので、低コストで電子部品を製造でき
る。As described above, according to the present invention, a small electronic component having the same size as a chip can be obtained. Also, each device in each process shown in FIGS. 2, 5, and 6 can be used by modifying an existing device and does not require much equipment cost, so that electronic parts can be manufactured at low cost.
【図１】本発明の第一実施例の電子部品の斜視図FIG. 1 is a perspective view of an electronic component according to a first embodiment of the present invention.
【図２】本発明の第一実施例の電子部品の製造工程の説
明図FIG. 2 is an explanatory diagram of a manufacturing process of the electronic component according to the first embodiment of the present invention.
【図３】本発明の第一実施例の電子部品を製造中のチッ
プとフィルムキャリヤの斜視図FIG. 3 is a perspective view of a chip and a film carrier during manufacture of the electronic component according to the first embodiment of the present invention.
【図４】本発明の第一実施例の電子部品を製造中のチッ
プとフィルムキャリヤの斜視図FIG. 4 is a perspective view of a chip and a film carrier during manufacture of an electronic component according to the first embodiment of the present invention.
【図５】（ａ）本発明の第一実施例の電子部品を製造中
の要部断面図 （ｂ）本発明の第一実施例の電子部品を製造中の要部断
面図FIG. 5A is a sectional view showing a main part of the electronic component according to the first embodiment of the present invention during manufacture; FIG. 5B is a sectional view showing a main part of the electronic part according to the first embodiment of the present invention during manufacture;
【図６】（ａ）本発明の第一実施例の電子部品を製造中
の要部断面図 （ｂ）本発明の第一実施例の電子部品を製造中の要部断
面図 （ｃ）本発明の第一実施例の電子部品を製造中の要部断
面図6A is a cross-sectional view of a main part of the electronic component according to the first embodiment of the present invention during manufacturing; FIG. 6B is a cross-sectional view of a main part of the electronic component according to the first embodiment of the present invention during manufacturing; Sectional view of the essential part during manufacture of the electronic component of the first embodiment of the invention
【図７】本発明の第二実施例の電気的接続ステージの断
面図FIG. 7 is a sectional view of an electrical connection stage according to a second embodiment of the present invention.
【図８】本発明の第二実施例の電気的接続ステージにお
ける電子部品の要部拡大断面図FIG. 8 is an enlarged sectional view of a main part of an electronic component in an electric connection stage according to a second embodiment of the present invention.
【図９】（ａ）従来の電子部品の断面図 （ｂ）従来の電子部品の側面図 （ｃ）本発明の第一実施例の電子部品の側面図9A is a sectional view of a conventional electronic component, FIG. 9B is a side view of the conventional electronic component, and FIG. 9C is a side view of the electronic component according to the first embodiment of the present invention.
２１ 電子部品 ２２ チップ ２３ フィルムキャリヤ ２４ バンプ ２６ 合成樹脂（封止体） ２６’ 合成樹脂ペースト ２７，５１，５２ パッド ４１ 開口部 ５０ 回路パターン ５１’ インナーリード ６４ ワイヤ DESCRIPTION OF SYMBOLS 21 Electronic component 22 Chip 23 Film carrier 24 Bump 26 Synthetic resin (sealing body) 26 'Synthetic resin paste 27, 51, 52 Pad 41 Opening 50 Circuit pattern 51' Inner lead 64 Wire
Claims (9)
と、これらのパッドを露呈させる開口部が形成されて、
前記表面に貼着された絶縁性の前記チップとタテ・ヨコ
寸法が等しい基板と、この基板の表面に形成された回路
パターンの外端部に形成されたパッドと、このパッド上
に形成されたバンプと、前記回路パターンの内端部と前
記チップのパッドを接続する接続部と、この接続部を封
止するために前記開口部に塗布された封止体とから成る
ことを特徴とする電子部品。1. A chip having a plurality of pads formed on a surface thereof, and an opening for exposing these pads are formed.
The above-mentioned insulating chip and vertical / horizontal attached to the surface
A substrate having the same dimensions, a pad formed at an outer end of a circuit pattern formed on the surface of the substrate, a bump formed on the pad, an inner end of the circuit pattern, and a pad of the chip. An electronic component, comprising: a connecting portion to be connected; and a sealing body applied to the opening to seal the connecting portion.
中央部に複数列形成され、かつ前記開口部がこれらのパ
ッドを露呈させるように横長状に形成されていることを
特徴とする請求項１記載の電子部品。2. The semiconductor device according to claim 1, wherein said plurality of pads are formed in a plurality of rows at a central portion of a surface of said chip, and said openings are formed in a horizontally long shape so as to expose said pads. Item 7. The electronic component according to Item 1.
により前記チップのパッドと前記回路パターンの内端部
に形成されたパッドを接続することを特徴とする請求項
１記載の電子部品。3. The electronic component according to claim 1, wherein the connection portion is a wire, and the wire connects a pad of the chip to a pad formed at an inner end of the circuit pattern.
回路パターンのインナーリードであって、このインナー
リードを前記チップのパッドにボンディングしたことを
特徴とする請求項１記載の電子部品。4. The electronic component according to claim 1, wherein the connection portion is an inner lead of the circuit pattern extending to the opening, and the inner lead is bonded to a pad of the chip. .
ることを特徴とする請求項１記載の電子部品。5. The electronic component according to claim 1, wherein said substrate is an insulating film carrier.
に、これらのパッドを露呈させる開口部が形成された絶
縁性の基板を貼着する工程と、 前記基板の表面に形成された回路パターンと前記チップ
のパッドを電気的に接続する工程と、 前記開口部に合成樹脂ペーストを塗布することにより前
記電気的に接続された部分を封止する工程と、 前記基板の回路パターンの外端部に形成されたパッド上
にバンプを形成する工程と、 前記基板を前記チップの外形に沿って切断することによ
り、前記チップと前記基板のタテ・ヨコ寸法を等しくす
る工程と、 を含むことを特徴とする電子部品の製造方法。6. A step of attaching an insulating substrate having an opening for exposing these pads to a surface of a chip having a plurality of pads formed thereon, and a circuit formed on the surface of the substrate. A step of electrically connecting a pattern and a pad of the chip; a step of applying a synthetic resin paste to the opening to seal the electrically connected portion; and an outer end of a circuit pattern on the substrate. Forming a bump on a pad formed in the portion; and cutting the substrate along the outer shape of the chip .
The chip and the substrate have the same vertical and horizontal dimensions.
A method for manufacturing an electronic component, comprising:
のパッドと前記回路パターンの内端部に形成されたパッ
ドをワイヤで接続するワイヤボンディング工程であるこ
とを特徴とする請求項６記載の電子部品の製造方法。Wherein said electrically connecting step, according to claim 6, characterized in that the pads formed on the inner end portion of the circuit pattern and a pad of the chip is a wire bonding step of connecting the wire Electronic component manufacturing method.
へ延出する前記回路パターンのインナーリードを前記チ
ップのパッドにボンディングするインナーリードボンデ
ィング工程であることを特徴とする請求項６記載の電子
部品の製造方法。Wherein said electrically connecting step, according to claim 6, wherein the inner leads of the circuit pattern extending into said opening is an inner lead bonding step of bonding the pads of the chip Electronic component manufacturing method.
ることを特徴とする請求項６記載の電子部品の製造方
法。9. The method according to claim 6, wherein said substrate is an insulating film carrier.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11541494A JP3146849B2 (en) | 1994-05-27 | 1994-05-27 | Electronic component and method of manufacturing electronic component |
| JP2000212360A JP3367513B2 (en) | 1994-05-27 | 2000-07-13 | Electronic components |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11541494A JP3146849B2 (en) | 1994-05-27 | 1994-05-27 | Electronic component and method of manufacturing electronic component |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000212360A Division JP3367513B2 (en) | 1994-05-27 | 2000-07-13 | Electronic components |
| JP2000212359A Division JP3367512B2 (en) | 2000-07-13 | 2000-07-13 | Memory element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07321244A JPH07321244A (en) | 1995-12-08 |
| JP3146849B2 true JP3146849B2 (en) | 2001-03-19 |
Family
ID=14661988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11541494A Expired - Fee Related JP3146849B2 (en) | 1994-05-27 | 1994-05-27 | Electronic component and method of manufacturing electronic component |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3146849B2 (en) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040061220A1 (en) | 1996-03-22 | 2004-04-01 | Chuichi Miyazaki | Semiconductor device and manufacturing method thereof |
| JP2891665B2 (en) | 1996-03-22 | 1999-05-17 | 株式会社日立製作所 | Semiconductor integrated circuit device and method of manufacturing the same |
| JP3404446B2 (en) * | 1996-04-24 | 2003-05-06 | シャープ株式会社 | Tape carrier package and liquid crystal display device provided with the tape carrier package |
| JP3427874B2 (en) * | 1996-05-16 | 2003-07-22 | 沖電気工業株式会社 | Resin-sealed semiconductor device and method of manufacturing the same |
| US6667560B2 (en) * | 1996-05-29 | 2003-12-23 | Texas Instruments Incorporated | Board on chip ball grid array |
| KR19980020726A (en) * | 1996-09-11 | 1998-06-25 | 김광호 | Chip scale ball grid array package and its manufacturing method |
| JP3695893B2 (en) | 1996-12-03 | 2005-09-14 | 沖電気工業株式会社 | Semiconductor device, manufacturing method and mounting method thereof |
| JP3793628B2 (en) * | 1997-01-20 | 2006-07-05 | 沖電気工業株式会社 | Resin-sealed semiconductor device |
| KR100237328B1 (en) * | 1997-02-26 | 2000-01-15 | 김규현 | Structure of semiconductor package and manufacturing method |
| KR100520443B1 (en) * | 1997-09-13 | 2006-03-14 | 삼성전자주식회사 | Chip scale package and its manufacturing method |
| US6001673A (en) * | 1999-02-11 | 1999-12-14 | Ericsson Inc. | Methods for packaging integrated circuit devices including cavities adjacent active regions |
| WO2000048444A2 (en) * | 1999-02-16 | 2000-08-24 | Wichmann Workx Ag Information Technology | Packaging for a semiconductor chip |
| US6265768B1 (en) * | 2000-01-31 | 2001-07-24 | Advanced Semiconductor Engineering, Inc. | Chip scale package |
| DE10024376A1 (en) * | 2000-05-17 | 2001-12-06 | Infineon Technologies Ag | Semiconductor component and method for its production |
| JP5097174B2 (en) * | 2009-06-29 | 2012-12-12 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor integrated circuit device |
-
1994
- 1994-05-27 JP JP11541494A patent/JP3146849B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07321244A (en) | 1995-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3146849B2 (en) | Electronic component and method of manufacturing electronic component | |
| US5717252A (en) | Solder-ball connected semiconductor device with a recessed chip mounting area | |
| US8018076B2 (en) | Semiconductor device, semiconductor package for use therein, and manufacturing method thereof | |
| US6441478B2 (en) | Semiconductor package having metal-pattern bonding and method of fabricating the same | |
| JPH08306853A (en) | Semiconductor device, manufacture thereof and manufacture of lead frame | |
| US5715593A (en) | Method of making plastic-packaged semiconductor integrated circuit | |
| JP2001015679A (en) | Semiconductor device and manufacture thereof | |
| JP2002190488A (en) | Method for manufacturing semiconductor device and the semiconductor device | |
| US7170153B2 (en) | Semiconductor device and its manufacturing method | |
| JP2012513128A (en) | Terminal integrated metal base package module and terminal integrated package method for metal base package module | |
| JP2002093831A (en) | Semiconductor device and method of manufacturing the same | |
| US7365439B2 (en) | Semiconductor device, semiconductor package for use therein, and manufacturing method thereof | |
| JPH0837253A (en) | Semiconductor device, manufacture thereof and its mounting method | |
| JPH0714974A (en) | Plastic-molded integrated circuit package | |
| JP2006216823A (en) | Semiconductor device, its manufacturing method and electronic device | |
| JP3269025B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2000150560A (en) | Bump forming method, bump forming bonding tool, semiconductor wafer, semiconductor chip, semiconductor device, manufacture thereof, circuit substrate and electronic machine | |
| JPH10150069A (en) | Semiconductor package and its manufacture | |
| JP3367512B2 (en) | Memory element | |
| JP3367513B2 (en) | Electronic components | |
| JP3522403B2 (en) | Semiconductor device | |
| JP4038021B2 (en) | Manufacturing method of semiconductor device | |
| KR101008534B1 (en) | Power semiconductor mudule package and method for fabricating the same | |
| JP2004165429A (en) | Semiconductor device and its manufacturing method, passive element and its accumulation structure, and lead frame | |
| JPH0897399A (en) | Semiconductor chip, its manufacturing method, semiconductor device, its manufacturing method and mounting structure of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20090112 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20090112 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20100112 |
|
| LAPS | Cancellation because of no payment of annual fees |