JP3145758U - Electronic device package - Google Patents

Electronic device package Download PDF

Info

Publication number
JP3145758U
JP3145758U JP2008004746U JP2008004746U JP3145758U JP 3145758 U JP3145758 U JP 3145758U JP 2008004746 U JP2008004746 U JP 2008004746U JP 2008004746 U JP2008004746 U JP 2008004746U JP 3145758 U JP3145758 U JP 3145758U
Authority
JP
Japan
Prior art keywords
substrate
electronic device
device package
connecting circuit
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008004746U
Other languages
Japanese (ja)
Inventor
ユエー−ミン トゥン，
チィア−ミン ヤン，
シュー−フイ リン，
ミェン−ファン ソン，
ター−ファ リン，
Original Assignee
オリエント セミコンダクター エレクトロニクス コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オリエント セミコンダクター エレクトロニクス コーポレーション filed Critical オリエント セミコンダクター エレクトロニクス コーポレーション
Application granted granted Critical
Publication of JP3145758U publication Critical patent/JP3145758U/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】ＵＳＢベースの電子装置パッケージを提供する。
【解決手段】電子装置パッケージは、基板と、複数の受動電子成分と、ＵＳＢコントローラダイと、パッケージ化されたメモリーチップと、ケースとを含む。電子部品、ＵＳＢコントローラダイおよびパッケージにされたメモリーチップは、基板の第１の表面に取り付けられ、基板の第１の表面上で形成されたコネクティング回路に電気的に接続される。複数の端子は基板の第２の表面上で形成される。さらに、電子部品とＵＳＢコントローラダイは、絶縁材料によってカプセルに入れられる。基板は、基板の第２の表面上で形成された端子が露出されるように、ケース内に搭載される。
【選択図】図１ＡA USB-based electronic device package is provided.
An electronic device package includes a substrate, a plurality of passive electronic components, a USB controller die, a packaged memory chip, and a case. The electronic component, the USB controller die and the packaged memory chip are attached to the first surface of the substrate and electrically connected to a connecting circuit formed on the first surface of the substrate. The plurality of terminals are formed on the second surface of the substrate. Furthermore, the electronic component and the USB controller die are encapsulated by an insulating material. The substrate is mounted in the case so that the terminals formed on the second surface of the substrate are exposed.
[Selection] Figure 1A

Description

本考案は、電子装置パッケージに関し、特にＵＳＢベースの電子装置パッケージに関する。 The present invention relates to an electronic device package, and more particularly to a USB-based electronic device package.

これまでに、ＵＳＢは、コンピュータ、コンピュータマウス、キーボード、プリンタ、カメラ、携帯電話およびＭＰ３プレーヤなどのような、様々な電子装置などに適用されている。ＵＳＢが多くの伝送長所（例えば、ホットプラギング、プラグ・アンド・プレイ）を有するので、様々なＵＳＢベースの装置が市販で入手可能である。したがって、種々のパッケージデザインは、ＵＳＢベースの装置用に提供されている。 So far, USB has been applied to various electronic devices such as computers, computer mice, keyboards, printers, cameras, mobile phones and MP3 players. Since USB has many transmission advantages (eg, hot plugging, plug and play), various USB-based devices are commercially available. Accordingly, various package designs are provided for USB-based devices.

ＳＭＴ ＵＳＢ装置に関して、従来のパッケージングは以下のように記述される。パッケージングにおいて、コントローラダイは、例えばＴＱＦＰまたはＬＧＡによりあらかじめパッケージにされるに違いなく、メモリダイはまた、例えばＴＳＯＰによりあらかじめパッケージにされるに違いない。その後、パッケージにされたコントローラダイおよびパッケージにされたメモリダイは、ＳＭＴによってパッケージ基板に搭載される。しかしながら、当該パッケージングは多くの費用がかかり、より大規模なパッケージ基板を必要とする。したがって、製品の小型化を達成することができない。 With respect to SMT USB devices, conventional packaging is described as follows. In packaging, the controller die must be prepackaged, for example, by TQFP or LGA, and the memory die must also be prepackaged, for example, by TSOP. Thereafter, the packaged controller die and the packaged memory die are mounted on a package substrate by SMT. However, such packaging is costly and requires a larger package substrate. Therefore, it is impossible to reduce the size of the product.

したがって、本考案の１つの範囲は、上述の問題を解決するために電子装置パッケージを提供することである。 Accordingly, one scope of the present invention is to provide an electronic device package to solve the above problems.

本考案の１つの範囲は、電子装置パッケージを提供することである。本考案による実施例において、電子装置パッケージは、基板と、複数の受動電子成分と、ＵＳＢコントローラダイと、パッケージ化されたメモリーチップと、ケースとを含む。 One scope of the present invention is to provide an electronic device package. In an embodiment according to the present invention, an electronic device package includes a substrate, a plurality of passive electronic components, a USB controller die, a packaged memory chip, and a case.

基板は、第１の表面と、第１の表面の反対側の第２の表面と、第１の表面上で形成されたコネクティング回路と、第２の表面上で形成され電気的にコネクティング回路に接続された複数の端子とを有する。端子はＵＳＢ標準規格に従う。 The substrate includes a first surface, a second surface opposite to the first surface, a connecting circuit formed on the first surface, and an electrically connecting circuit formed on the second surface. And a plurality of connected terminals. The terminal conforms to the USB standard.

複数の受動電子成分は、基板の第１の表面に取り付けられ、コネクティング回路に電気的に接続される。ＵＳＢコントローラダイは、基板の第１の表面に取り付けられ、コネクティング回路に電気的に接続される。さらに、受動電子成分とＵＳＢコントローラダイは、絶縁材料内のカプセルに入れられる。パッケージにされたメモリーチップは、基板の第１の表面に取り付けられ、コネクティング回路に電気的に接続される。基板は、ケースがコネクティング回路、絶縁材料およびパッケージ化されたメモリーチップをカバーするように、ケースの内部にマウントされ、基板の第２の表面上で形成された複数の端子は露出される。 The plurality of passive electronic components are attached to the first surface of the substrate and electrically connected to the connecting circuit. The USB controller die is attached to the first surface of the substrate and is electrically connected to the connecting circuit. In addition, the passive electronic component and the USB controller die are encapsulated in an insulating material. The packaged memory chip is attached to the first surface of the substrate and electrically connected to the connecting circuit. The substrate is mounted inside the case such that the case covers the connecting circuit, the insulating material, and the packaged memory chip, and the plurality of terminals formed on the second surface of the substrate are exposed.

本考案による別の実施例において、電子装置パッケージは、基板、複数の受動電子成分、ＵＳＢコントローラダイ、メモリダイと、ケースとを含む。 In another embodiment according to the present invention, an electronic device package includes a substrate, a plurality of passive electronic components, a USB controller die, a memory die, and a case.

基板は、第１の表面と、第１の表面の反対側の第２の表面と、第１の表面上で形成されたコネクティング回路と、第２の表面上で形成され電気的にコネクティング回路に接続された複数の端子とを有する。端子はＵＳＢ標準規格に従う。 The substrate includes a first surface, a second surface opposite to the first surface, a connecting circuit formed on the first surface, and an electrically connecting circuit formed on the second surface. And a plurality of connected terminals. The terminal conforms to the USB standard.

受動電子成分、ＵＳＢコントローラダイおよびメモリダイは、基板の第１の表面に取り付けられ、コネクティング回路に電気的に接続される。さらに、受動電子成分、コネクティング回路、ＵＳＢコントローラダイおよびメモリダイは、絶縁材料内のカプセルに入れられる。基板は、ケースが基板の第２の表面の絶縁材料および部分をカバーするように、ケースの内部にマウントされ、複数の端子は露出される。 The passive electronic component, USB controller die, and memory die are attached to the first surface of the substrate and electrically connected to the connecting circuit. Furthermore, the passive electronic component, the connecting circuit, the USB controller die and the memory die are encapsulated in an insulating material. The substrate is mounted inside the case such that the case covers the insulating material and portions of the second surface of the substrate, and the plurality of terminals are exposed.

本考案の利点および精神は、添付された図面と共に以下の詳説によって理解されてもよい。 The advantages and spirit of the invention may be understood by the following detailed description in conjunction with the accompanying drawings.

図１Ａおよび図１Ｂを参照されたい。図１Ａは、本考案の第１の実施例による電子装置パッケージの基板１０の平面視である。図１Ｂは、本考案の第１の実施例による電子装置パッケージの基板１０の下面図である。 See FIGS. 1A and 1B. FIG. 1A is a plan view of a substrate 10 of an electronic device package according to a first embodiment of the present invention. FIG. 1B is a bottom view of the substrate 10 of the electronic device package according to the first embodiment of the present invention.

図１Ａに示されるように、電子装置パッケージは、基板１０と、複数の受動電子部品１２と、ＵＳＢコントローラダイ１４と、パッケージにされたメモリーチップ１６とを含む。基板１０は、コネクティング回路が形成される第１の表面１００を有する。実用化において、基板１０はプリント回路板になりえる。 As shown in FIG. 1A, the electronic device package includes a substrate 10, a plurality of passive electronic components 12, a USB controller die 14, and a packaged memory chip 16. The substrate 10 has a first surface 100 on which a connecting circuit is formed. In practical use, the substrate 10 can be a printed circuit board.

複数の受動電子成分１２は、抵抗器と、コンデンサと、誘導子と、発振器などを含むことができる。１つの実施例において、受動電子成分１２は、基板１０の第１の表面１００に取り付けられ、電気的にＳＭＴによってコネクティング回路に接続することができる。 The plurality of passive electronic components 12 can include resistors, capacitors, inductors, oscillators, and the like. In one embodiment, the passive electronic component 12 is attached to the first surface 100 of the substrate 10 and can be electrically connected to the connecting circuit by SMT.

図１Ｂに示されるように、基板１０は、第１の表面１００の反対側に第２の表面１０２を有しており、複数の端子１０４は、基板１０の第２の表面１０２上で形成され、コネクティング回路に電気的に接続される。端子１０４はＵＳＢ標準規格に従う。１つの実施例において、図１Ｂで示されるように、４つの指紋型端子１０４は、基板１０の第２の表面１０２上に形成することができる。本考案による電子装置パッケージは、端子１０４を介してデータにアクセスするために外部電子装置（例えばコンピュータ）に差し込むことができる。 As shown in FIG. 1B, the substrate 10 has a second surface 102 opposite to the first surface 100, and a plurality of terminals 104 are formed on the second surface 102 of the substrate 10. Electrically connected to the connecting circuit. The terminal 104 conforms to the USB standard. In one embodiment, as shown in FIG. 1B, four fingerprint-type terminals 104 can be formed on the second surface 102 of the substrate 10. An electronic device package according to the present invention can be plugged into an external electronic device (eg, a computer) for accessing data via terminal 104.

ＵＳＢコントローラダイ１４は、基板１０の第１の表面１００に取り付けられ、コネクティング回路に電気的に接続される。実用化において、ＵＳＢコントローラダイ１４は、銀のエポキシによって基板１０の第１の表面１００に取り付けられて、次に、電気的にコネクティング回路に結び付けるワイヤボンディングによって、あらかじめ基板１０の第１の表面１００に配置されて、ボンディングパッドに接続することができる。 The USB controller die 14 is attached to the first surface 100 of the substrate 10 and is electrically connected to the connecting circuit. In practical use, the USB controller die 14 is attached to the first surface 100 of the substrate 10 with silver epoxy and then pre-bonded to the first surface 100 of the substrate 10 by wire bonding that is electrically coupled to the connecting circuit. Can be connected to the bonding pad.

図２Ａおよび図２Ｂを参照されたい。図２Ａは、本考案の第１の実施例による電子装置パッケージの基板１０の断面図である。図２Ｂは、本考案の第１の実施例による電子装置パッケージの基板１０の立体像である。 See FIGS. 2A and 2B. FIG. 2A is a cross-sectional view of the substrate 10 of the electronic device package according to the first embodiment of the present invention. FIG. 2B is a stereoscopic image of the substrate 10 of the electronic device package according to the first embodiment of the present invention.

受動電子成分１２およびＵＳＢコントローラダイ１４は、絶縁材料１８内のカプセルに入れられる。実用化において、絶縁材料１８はエポキシ樹脂になりえる。絶縁材の供給に加えて、絶縁材料１８は、また通常動作を維持する受動電子成分１２およびＵＳＢコントローラダイ１４上で、環境因子（例えば水侵入、温度差）の影響を低減することができる。 Passive electronic component 12 and USB controller die 14 are encapsulated in an insulating material 18. In practical use, the insulating material 18 can be an epoxy resin. In addition to supplying insulation, the insulation material 18 can also reduce the effects of environmental factors (eg, water intrusion, temperature differences) on the passive electronic component 12 and the USB controller die 14 that maintain normal operation.

パッケージ化されたメモリーチップ１６は、基板１０の第１の表面１００に取り付けられ、コネクティング回路に電気的に接続される。パッケージ化されたメモリーチップ１６をＴＳＯＰにおいてあらかじめパッケージ化されることができることは注目される。トレースの処理がパッケージ化されたメモリーチップ１６のまわりに配置できることはＴＳＯＰの中で特徴づけられ、レイアウトはＳＭＴによって回路基板上で行なうことができる。さらに、チップ上の電流が大規模に変化する場合、ＴＳＯＰにおいてパッケージ化されたメモリーチップ１６の出力電圧の変動を低下することができる。したがって、パッケージ化されたメモリーチップ１６は、高頻度のアプリケーションのために適していて、高信頼を有している。 The packaged memory chip 16 is attached to the first surface 100 of the substrate 10 and electrically connected to a connecting circuit. It is noted that the packaged memory chip 16 can be pre-packaged in a TSOP. The ability to place trace processing around packaged memory chips 16 is characterized in TSOP, and layout can be done on a circuit board by SMT. Further, when the current on the chip changes on a large scale, the fluctuation in the output voltage of the memory chip 16 packaged in the TSOP can be reduced. Thus, the packaged memory chip 16 is suitable for high frequency applications and has high reliability.

本考案において、パッケージ化されたメモリーチップ１６が基板１０の第１の表面１００に別々に取り付けられている一方、受動電子成分１２およびＵＳＢコントローラダイ１４は、絶縁材料１８内のカプセルに入れられる。したがって、ＵＳＢコントローラダイ１４が破損された場合、被害を受けたＵＳＢコントローラダイ１４のみを捨てる必要があり、パッケージ化されたメモリーチップ１６は、残されたままになる。この理由により、本考案によるパッケージングはコストリスクを排除することができる。 In the present invention, the packaged memory chip 16 is separately attached to the first surface 100 of the substrate 10, while the passive electronic component 12 and the USB controller die 14 are encapsulated in an insulating material 18. Therefore, if the USB controller die 14 is damaged, only the damaged USB controller die 14 needs to be discarded, and the packaged memory chip 16 remains. For this reason, the packaging according to the present invention can eliminate the cost risk.

さらに、基板１０の第１の表面１００上のアタッチメントに先立ってＴＱＦＰまたはＬＧＡにおいてＵＳＢコントローラダイ１４をパッケージ化する必要はないので、パッケージングのコストダウンが達成される。更に、ＵＳＢコントローラダイ１４をあらかじめパッケージ化する必要がないので、製品の寸法を低減するためにより小さな基板１０を本考案において利用することができる。 In addition, since the USB controller die 14 need not be packaged in TQFP or LGA prior to attachment on the first surface 100 of the substrate 10, packaging cost reduction is achieved. Furthermore, since the USB controller die 14 need not be pre-packaged, a smaller substrate 10 can be utilized in the present invention to reduce product dimensions.

結局、受動電子成分１２、ＵＳＢコントローラダイ１４およびパッケージ化されたメモリーチップ１６は、基板１０の第１の表面１００に取り付けられ、コネクティング回路に電気的に接続され、基板１０は、コネクティング回路、絶縁材料１８およびパッケージ化されたメモリーチップ１６をケースでカバーするようにケース２０の内部にマウントされ、図３で示されるように、基板１０の第２の表面１０２上で形成された複数の端子１０４が露出される。 Eventually, the passive electronic component 12, the USB controller die 14 and the packaged memory chip 16 are attached to the first surface 100 of the substrate 10 and are electrically connected to the connecting circuit, which is connected to the connecting circuit, insulation. A plurality of terminals 104 mounted within the case 20 to cover the material 18 and the packaged memory chip 16 with the case and formed on the second surface 102 of the substrate 10 as shown in FIG. Is exposed.

図４を参照されたい。図４は、本考案の第１の実施例による電子装置パッケージ１の分離図である。１つの実施例において、ケース２０は上方部２００、および上方部２００に対応する下方部２０２を含む。上方部２００および下方部２０２は、基板１０が上方部２００および下方部２０２によって限定された空胴内に搭載されるように、互いに結合する。図４に示されるように、上方部２００はあらかじめ成型することができ、基板１０の第２の表面１０２上で形成された端子１０４に対応して複数のく形網目２０００がその上に有することができる。再び図３を参照されたい。上方部２００および下方部２０２が互いに結合した後、端子１０４は開口部２０００によって露出される。 Please refer to FIG. FIG. 4 is an exploded view of the electronic device package 1 according to the first embodiment of the present invention. In one embodiment, the case 20 includes an upper portion 200 and a lower portion 202 corresponding to the upper portion 200. The upper portion 200 and the lower portion 202 are coupled together so that the substrate 10 is mounted in a cavity defined by the upper portion 200 and the lower portion 202. As shown in FIG. 4, the upper portion 200 can be pre-formed and has a plurality of rectangular meshes 2000 thereon corresponding to the terminals 104 formed on the second surface 102 of the substrate 10. Can do. Please refer to FIG. 3 again. After the upper part 200 and the lower part 202 are coupled to each other, the terminal 104 is exposed by the opening 2000.

実用化において、上方部２００および下方部２０２は、超音波溶接処理により互いに結合することができる。あるいは、上方部２００および下方部２０２は、締め付ける方法により互いに結合することができる。 In practical use, the upper part 200 and the lower part 202 can be joined together by an ultrasonic welding process. Alternatively, the upper portion 200 and the lower portion 202 can be coupled together by a tightening method.

図５Ａおよび図５Ｂを参照されたい。図５Ａは、本考案の第２の実施例による電子装置パッケージの基板３０の平面図である。図５Ｂは、本考案の第２の実施例による電子装置パッケージの基板３０の断面図である。 See FIGS. 5A and 5B. FIG. 5A is a plan view of the substrate 30 of the electronic device package according to the second embodiment of the present invention. FIG. 5B is a cross-sectional view of the substrate 30 of the electronic device package according to the second embodiment of the present invention.

図５Ａに示されるように、電子装置パッケージは、基板３０と、複数の受動電子成分３２と、ＵＳＢコントローラダイ３４と、メモリダイ３６とを含む。基板３０は、第１の表面３００および第１の表面３００の反対側に第２の表面を有している。コネクティング回路は第１の表面３００上で形成され、複数の端子は、第２の表面上で形成され、コネクティング回路に電気的に接続される。端子はＵＳＢ標準規格に従う。 As shown in FIG. 5A, the electronic device package includes a substrate 30, a plurality of passive electronic components 32, a USB controller die 34, and a memory die 36. The substrate 30 has a first surface 300 and a second surface opposite to the first surface 300. A connecting circuit is formed on the first surface 300, and a plurality of terminals are formed on the second surface and electrically connected to the connecting circuit. The terminal conforms to the USB standard.

受動電子成分３２、ＵＳＢコントローラダイ３４およびメモリダイ３６は、基板３０の第１の表面３００に取り付けられ、コネクティング回路に電気的に接続される。実用化において、ＵＳＢコントローラダイ３４およびメモリダイ３６は両方とも、銀のエポキシによって基板３０の第１の表面３００に取り付けられ、次に、図５Ｂに示されるように、ワイヤボンディングによってコネクティング回路に電気的に接続することができる。さらに、受動電子成分３２、コネクティング回路、ＵＳＢコントローラダイ３４およびメモリダイ３６は、絶縁材料３８内のカプセルに入れられる。 Passive electronic component 32, USB controller die 34, and memory die 36 are attached to first surface 300 of substrate 30 and electrically connected to a connecting circuit. In practical use, both the USB controller die 34 and the memory die 36 are both attached to the first surface 300 of the substrate 30 by silver epoxy and then electrically connected to the connecting circuit by wire bonding, as shown in FIG. 5B. Can be connected to. Further, the passive electronic component 32, the connecting circuit, the USB controller die 34 and the memory die 36 are encapsulated in an insulating material 38.

本実施例において、基板３０の第１の表面３００上のアタッチメントに先立って従来のパッケージングにおいてＵＳＢコントローラダイ３４およびメモリダイ３６をパッケージ化する必要はないので、製造工程を簡易化し、パッケージングコストを多く下げることができる。さらに、ＵＳＢコントローラダイ３４およびメモリダイ３６をあらかじめパッケージ化する必要はないので、製品を小型化するために本実施例におけるパッケージングにより、より小さな基板３０を利用することができる。 In this embodiment, it is not necessary to package the USB controller die 34 and the memory die 36 in the conventional packaging prior to the attachment on the first surface 300 of the substrate 30, thereby simplifying the manufacturing process and increasing the packaging cost. Can be lowered. Furthermore, since there is no need to package the USB controller die 34 and the memory die 36 in advance, a smaller substrate 30 can be used by packaging in this embodiment to reduce the size of the product.

結局、受動電子成分３２、コネクティング回路、ＵＳＢコントローラダイ３４およびメモリダイ３６は、基板３０の第１の表面３００上で形成され、絶縁材料内のカプセルに入れられ、基板３０は、絶縁材料および基板の第２の表面の部分をケースでカバーするようにケース内部にマウントされ、基板３０の第２の表面上で形成された複数の端子は露出される。構造およびケースの組み合わせに関して、再び図３、図４および関連する記述を参照されたい。 Eventually, the passive electronic component 32, the connecting circuit, the USB controller die 34, and the memory die 36 are formed on the first surface 300 of the substrate 30 and encapsulated in an insulating material, and the substrate 30 is formed of the insulating material and the substrate. The second surface is mounted inside the case so as to cover the portion with the case, and the plurality of terminals formed on the second surface of the substrate 30 are exposed. Refer again to FIGS. 3 and 4 and the associated description regarding the combination of structure and case.

先行技術と比較して、考案による電子装置パッケージは、簡易化された製造工程、パッケージングのコストダウン、および製品の小型化の特徴を有する。 Compared with the prior art, the inventive electronic device package has the features of simplified manufacturing process, packaging cost reduction, and product miniaturization.

上述の具体例と説明により、本考案の機能および精神は有望で十分に記述されるだろう。当業者は、考案の教示を保持する間に、デバイスの多数の変更および変更が行われてもよいことを容易に気づくだろう。したがって、添付された請求項の境界によってのみ制限されたように、上述の開示は解釈されるべきである。 With the above examples and explanation, the function and spirit of the present invention will be promising and well described. Those skilled in the art will readily recognize that numerous changes and modifications to the device may be made while retaining the teachings of the invention. Accordingly, the above disclosure should be construed as limited only by the metes and bounds of the appended claims.

図１Ａは、本考案の第１の実施例による電子装置パッケージの基板の平面図である。FIG. 1A is a plan view of a substrate of an electronic device package according to a first embodiment of the present invention. 図１Ｂは、本考案の第１の実施例による電子装置パッケージの基板の下面図である。FIG. 1B is a bottom view of the substrate of the electronic device package according to the first embodiment of the present invention. 図２Ａは、本考案の第１の実施例による電子装置パッケージの基板の断面図である。FIG. 2A is a cross-sectional view of a substrate of an electronic device package according to a first embodiment of the present invention. 図２Ｂは、本考案の第１の実施例による電子装置パッケージの基板の立体像である。FIG. 2B is a stereoscopic image of the substrate of the electronic device package according to the first embodiment of the present invention. 図３は、本考案の第１の実施例による電子装置パッケージの外観である。FIG. 3 is an external view of the electronic device package according to the first embodiment of the present invention. 図４は、本考案の第１の実施例による電子装置パッケージの分離図である。FIG. 4 is an exploded view of the electronic device package according to the first embodiment of the present invention. 図５Ａは、本考案の第２の実施例による電子装置パッケージの基板の平面図である。FIG. 5A is a plan view of a substrate of an electronic device package according to a second embodiment of the present invention. 図５Ｂは、本考案の第２の実施例による電子装置パッケージの基板の断面図である。FIG. 5B is a cross-sectional view of an electronic device package substrate according to a second embodiment of the present invention.

Claims (8)

第１の表面と、前記第１の表面の反対側の第２の表面と、前記第１の表面上で形成されたコネクティング回路と、前記第２の表面上で形成され電気的に前記コネクティング回路に接続されたＵＳＢ（ユニバーサルシリアルバス）標準規格に従う複数の端子とを有する基板と、
前記基板の第１の表面に取り付けられ前記コネクティング回路に電気的に接続された複数の受動電子成分と、
前記基板の第１の表面取り付けられ前記コネクティング回路に電気的に接続されたＵＳＢコントローラダイであって、前記受動電子成分と前記ＵＳＢコントローラダイは絶縁材料内のカプセルに入れられる前記ＵＳＢコントローラダイと、
前記基板の第１の表面取り付けられ前記コネクティング回路に電気的に接続されパッケージ化されたメモリーチップと、
前記基板上にコネクティング回路、絶縁材料およびパッケージ化されたメモリーチップをカバーするためのケースであって、前記第２の基板の表面上に形成された前記複数の端子は露出されている前記ケースと
を備えることを特徴とする電子装置パッケージ。Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ：薄型小型パッケージ）においてあらかじめパッケージ化されることを特徴とする請求項１に記載の電子装置パッケージ。 A first surface; a second surface opposite the first surface; a connecting circuit formed on the first surface; and the electrically connecting circuit formed on the second surface. A board having a plurality of terminals conforming to a USB (Universal Serial Bus) standard connected to
A plurality of passive electronic components attached to the first surface of the substrate and electrically connected to the connecting circuit;
A USB controller die attached to the first surface of the substrate and electrically connected to the connecting circuit, wherein the passive electronic component and the USB controller die are encapsulated in an insulating material;
A memory chip packaged and mounted on a first surface of the substrate and electrically connected to the connecting circuit;
A case for covering a connecting circuit, an insulating material and a packaged memory chip on the substrate, wherein the plurality of terminals formed on the surface of the second substrate are exposed; and An electronic device package comprising: 2. The electronic device package according to claim 1, wherein the electronic device package is packaged in advance in a small outline package. 前記パッケージ化されたメモリーチップは、ＳＭＴ（Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏｇｙ：表面実装技術）によって前記基板の前記第１の表面に取り付けられることを特徴とする請求項１に記載の電子装置パッケージ。 The electronic device package according to claim 1, wherein the packaged memory chip is attached to the first surface of the substrate by SMT (Surface Mount Technology). 前記ケースは、上方部および前記上方部に対応する下方部を含み、前記上方部および前記下方部は、基板が上方部と下方部によって限定された空胴内に搭載されるように互いに結合することを特徴とする請求項１に記載の電子装置パッケージ。 The case includes an upper portion and a lower portion corresponding to the upper portion, and the upper portion and the lower portion are coupled to each other so that the substrate is mounted in a cavity defined by the upper portion and the lower portion. The electronic device package according to claim 1. 前記上方部および前記下方部は超音波溶接処理により互いに結合することを特徴とする請求項４に記載の電子装置パッケージ。 The electronic device package according to claim 4, wherein the upper portion and the lower portion are coupled to each other by an ultrasonic welding process. 前記上方部および前記下方部は締め付ける方法により互いに結合することを特徴とする請求項４に記載の電子装置パッケージ。 The electronic device package according to claim 4, wherein the upper part and the lower part are coupled to each other by a fastening method. 第１の表面と、前記第１の表面の反対側の第２の表面と、前記第１の表面上で形成されたコネクティング回路と、前記第２の表面上で形成され前記コネクティング回路に電気的に接続したＵＳＢ標準規格に従う複数の端子とを有する基板と、
前記基板の第１の表面に取り付けられ前記コネクティング回路に電気的に接続された複数の受動電子成分と、
前記基板の第１の表面に取り付けられ前記コネクティング回路に電気的に接続されたＵＳＢコントローラダイと、
前記基板の第１の表面に取り付けられ前記コネクティング回路に電気的に接続されたメモリダイであって、前記受動電子成分と、前記コネクティング回路と、前記ＵＳＢコントローラダイと、前記メモリダイとは絶縁材料内のカプセルに入れられる前記メモリダイと、
前記基板上に前記絶縁材料および前記基板の第２の表面の部分をカバーするケースであって、前記複数の端子は露出した前記基板の第２の表面上で形成された前記ケースと
を備えることを特徴とする電子装置パッケージ。 A first surface; a second surface opposite the first surface; a connecting circuit formed on the first surface; and an electrical circuit formed on the second surface and electrically connected to the connecting circuit A board having a plurality of terminals conforming to the USB standard connected to
A plurality of passive electronic components attached to the first surface of the substrate and electrically connected to the connecting circuit;
A USB controller die attached to the first surface of the substrate and electrically connected to the connecting circuit;
A memory die attached to the first surface of the substrate and electrically connected to the connecting circuit, wherein the passive electronic component, the connecting circuit, the USB controller die, and the memory die are in an insulating material. The memory die encapsulated;
A case for covering the insulating material and a portion of the second surface of the substrate on the substrate, wherein the plurality of terminals include the case formed on the exposed second surface of the substrate; Electronic device package characterized by. 前記ケースは上方部と前記上方部に対応する下方部を含み、前記上方部および前記下方部は、前記基板が前記上方部と前記下方部によって限定された空胴内に搭載されるように互いに結合することを特徴とする請求項７に記載の電子装置パッケージ。 The case includes an upper part and a lower part corresponding to the upper part, and the upper part and the lower part are arranged so that the substrate is mounted in a cavity defined by the upper part and the lower part. The electronic device package according to claim 7, wherein the electronic device package is combined. 前記基板はプリント回路板であることを特徴とする請求項７に記載の電子装置パッケージ。 The electronic device package according to claim 7, wherein the substrate is a printed circuit board.
JP2008004746U 2008-04-18 2008-07-10 Electronic device package Expired - Fee Related JP3145758U (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097206688U TWM342610U (en) 2008-04-18 2008-04-18 Electronic system package

Publications (1)

Publication Number Publication Date
JP3145758U true JP3145758U (en) 2008-10-23

Family

ID=43295509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008004746U Expired - Fee Related JP3145758U (en) 2008-04-18 2008-07-10 Electronic device package

Country Status (2)

Country Link
JP (1) JP3145758U (en)
TW (1) TWM342610U (en)

Also Published As

Publication number Publication date
TWM342610U (en) 2008-10-11

Similar Documents

Publication Publication Date Title
US8837168B2 (en) Electronic package structure
JP4768012B2 (en) Layered structure of integrated circuits on other integrated circuits
KR20040070073A (en) An improved usb memory storage apparatus
CN103811472A (en) Semiconductor package and manufacturing method thereof
CN211879388U (en) Photosensitive module
US8624367B2 (en) Semiconductor device including semiconductor chip mounted on lead frame
JP2005093551A (en) Package structure of semiconductor device, and packaging method
WO2004080134A3 (en) High frequency chip packages with connecting elements
KR20010041593A (en) Semiconductor component with several semiconductor chips
KR101772490B1 (en) Printed circuit board assembly
US9257418B2 (en) Semiconductor package having heat slug and passive device
US20140374901A1 (en) Semiconductor package and method of fabricating the same
KR200457484Y1 (en) Package for electronic storage device
US20150115443A1 (en) Semiconductor package
JP4681260B2 (en) Semiconductor device and manufacturing method thereof
CN114464585B (en) Semiconductor substrate, semiconductor device, integrated circuit system and electronic equipment
JP3145758U (en) Electronic device package
KR101450758B1 (en) Integrated circuit package
KR20140148273A (en) Semiconductor package and method for fabricating the same
KR200450953Y1 (en) Electronic system package
US20060263934A1 (en) Chip-type micro-connector and method of packaging the same
CN201207392Y (en) Electronic system encapsulation construction
CN105280603A (en) Electronic package assembly
CN217788389U (en) Package and electronic device
JP3145045U (en) Electronic storage device package

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080916

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111001

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111001

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121001

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121001

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees