JP3144898B2 - High efficiency coding / decoding system - Google Patents
High efficiency coding / decoding systemInfo
- Publication number
- JP3144898B2 JP3144898B2 JP19104592A JP19104592A JP3144898B2 JP 3144898 B2 JP3144898 B2 JP 3144898B2 JP 19104592 A JP19104592 A JP 19104592A JP 19104592 A JP19104592 A JP 19104592A JP 3144898 B2 JP3144898 B2 JP 3144898B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- frame
- output
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Television Signal Processing For Recording (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、テレビジョン放送及び
記録媒体に対する記録及び再生に好適の高能率符号化復
号化システムに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-efficiency encoding / decoding system suitable for recording and reproduction on a television broadcast and a recording medium.
【0002】[0002]
【従来の技術】近年、画像データを圧縮するための高能
率符号化については、各種標準化案が提案されている。
高能率符号化技術は、ディジタル伝送及び記録等の効率
を向上させるために、より小さいビットレイトで画像デ
ータを符号化するものである。例えば、CCITT(In
ternational Telegraph and Telephone Consultative C
ommittee)は、テレビ会議/テレビ電話用の標準化勧告
案H.261を提案している。この勧告案ではフレーム
内圧縮(Intra-frame )されたフレームIとフレーム間
圧縮(Inter-frame 又は Predictive frame )されたフ
レームPとを用いた符号化を行っている。2. Description of the Related Art In recent years, various standardization proposals have been proposed for high-efficiency coding for compressing image data.
The high-efficiency encoding technique encodes image data at a smaller bit rate in order to improve the efficiency of digital transmission and recording. For example, CCITT (In
ternational Telegraph and Telephone Consultative C
ommittee) proposes a standardization recommendation H.264 for videoconferencing / videophone. 261 is proposed. In this recommendation, encoding is performed using a frame I that has been subjected to intra-frame compression (Intra-frame) and a frame P that has been subjected to inter-frame compression (Inter-frame or Predictive frame).
【0003】図16はこの勧告案の圧縮法を説明するた
めの説明図である。FIG. 16 is an explanatory diagram for explaining the compression method of this recommendation proposal.
【0004】フレームIはDCT(離散コサイン変換)
処理によって1フレームの画像データを符号化したもの
である。フレームPはフレームI又は他のフレームPを
用いた予測符号化によって画像データを符号化したもの
である。更に、これらの符号化データを可変長符号化す
ることによって、一層のビットレートの低減を図ってい
る。フレームIはフレーム内の情報のみによって符号化
されているので、単独の符号化データのみによって復号
可能である。一方、フレームPは他の画像データとの相
関を利用して符号化を行っており、単独の符号化データ
のみによっては復号することができない。[0004] Frame I is DCT (discrete cosine transform)
One frame of image data is encoded by processing. The frame P is obtained by encoding image data by predictive encoding using the frame I or another frame P. Furthermore, the bit rate is further reduced by performing variable length coding on these coded data. Since the frame I is encoded only by the information in the frame, it can be decoded only by the single encoded data. On the other hand, the frame P is encoded by utilizing the correlation with other image data, and cannot be decoded only by single encoded data.
【0005】図17はこのような予測符号化を採用した
記録再生装置の記録側を示すブロック図である。FIG. 17 is a block diagram showing a recording side of a recording / reproducing apparatus employing such a predictive coding.
【0006】輝度信号Y及び色差信号Cr,Cbを多重
処理回路11に与えて、8画素×8水平走査線のブロック
単位で多重する。色差信号Cr、Cbについては水平方
向のサンプリングレートが輝度信号Yの1/2である。
従って、8×8の輝度ブロックが2個サンプリングされ
る期間に、色差信号Cr,Cbは8×8の1個のブロッ
クがサンプリングされる。多重処理回路11は、図18に
示すように、2個の輝度ブロックY及び各1個の色差ブ
ロックCr,Cbの4個のブロックによってマクロブロ
ック(MB)を構成する。なお、2個の輝度ブロックY
と各1個の色差ブロックCr ,Cb とは画面の同一位置
を表わしている。また、複数のマクロブロックによって
GOB(group of block)を構成して、複数のGOBに
よって1フレームを構成する。多重処理回路11の出力は
引算器12を介してDCT回路13に与える。The luminance signal Y and the color difference signals Cr and Cb are supplied to a multiplexing circuit 11 and multiplexed in units of blocks of 8 pixels × 8 horizontal scanning lines. For the color difference signals Cr and Cb, the sampling rate in the horizontal direction is の of the luminance signal Y.
Therefore, during the period in which two 8 × 8 luminance blocks are sampled, one 8 × 8 block is sampled for the color difference signals Cr and Cb. As shown in FIG. 18, the multiplex processing circuit 11 forms a macro block (MB) by four blocks of two luminance blocks Y and one chrominance block Cr and Cb. Note that two luminance blocks Y
And each one of the color difference blocks Cr and Cb represent the same position on the screen. Also, a GOB (group of block) is configured by a plurality of macroblocks, and one frame is configured by the plurality of GOBs. The output of the multiplex processing circuit 11 is supplied to a DCT circuit 13 via a subtractor 12.
【0007】フレーム内圧縮を行う場合には、後述する
ように、スイッチ14はオフであり、多重処理回路11の出
力はそのままDCT回路13に入力される。DCT回路13
には1ブロックが8×8画素で構成された信号が入力さ
れ、DCT回路13は8×8の2次元DCT(離散コサイ
ン変換)処理によって入力信号を周波数成分に変換す
る。これにより、空間的な相関成分を削減可能となる。
すなわち、DCT回路13の出力は量子化回路15に与え、
量子化回路15はDCT出力を所定の量子化係数で再量子
化することによって、1ブロックの信号の冗長度を低減
する。なお、ブロック単位で動作する多重化処理回路1
1、DCT回路13及び量子化回路15等にはブロックパル
スを供給している。When performing intra-frame compression, as described later, the switch 14 is off, and the output of the multiplex processing circuit 11 is directly input to the DCT circuit 13. DCT circuit 13
The DCT circuit 13 converts an input signal into a frequency component by an 8 × 8 two-dimensional DCT (discrete cosine transform) process. This makes it possible to reduce spatial correlation components.
That is, the output of the DCT circuit 13 is given to the quantization circuit 15,
The quantization circuit 15 reduces the redundancy of the signal of one block by requantizing the DCT output with a predetermined quantization coefficient. Note that the multiplex processing circuit 1 operates in block units.
1. Block pulses are supplied to the DCT circuit 13, the quantization circuit 15, and the like.
【0008】量子化回路15からの量子化データは可変長
符号化回路16に与え、量子化出力の統計的符号量から算
出した結果に基づいて、例えばハフマン符号化する。こ
れにより、出現確率が高いデータは短いビットが割当ら
れ、出現確率が低いデータは長いビットが割当られて、
伝送量が一層削減される。可変長符号化回路16の出力は
誤り訂正エンコーダ17に与え、誤り訂正エンコーダ17
は、エラー訂正用のパリティを付加して多重化回路19に
出力する。The quantized data from the quantizing circuit 15 is supplied to a variable length coding circuit 16 and, for example, Huffman coding is performed based on the result calculated from the statistical code amount of the quantized output. Thereby, short bits are assigned to data with a high appearance probability, and long bits are assigned to data with a low appearance probability.
The amount of transmission is further reduced. The output of the variable length coding circuit 16 is given to an error correction encoder 17 and
Add the parity for error correction and output to the multiplexing circuit 19.
【0009】可変長符号化回路16の出力は符号化制御回
路18にも与えている。出力データのデータ量は、入力画
像に依存して大きく変化する。そこで、符号化制御回路
18は、可変長符号化回路16からの出力データ量を監視
し、量子化回路15の量子化係数を制御して出力データ量
を調整している。また、符号化制御回路18は可変長符号
化回路16を制御して出力データ量を制限することもあ
る。The output of the variable length coding circuit 16 is also supplied to a coding control circuit 18. The data amount of the output data greatly changes depending on the input image. Therefore, the coding control circuit
Reference numeral 18 monitors the amount of output data from the variable length encoding circuit 16 and controls the quantization coefficient of the quantization circuit 15 to adjust the amount of output data. Also, the encoding control circuit 18 may control the variable length encoding circuit 16 to limit the amount of output data.
【0010】一方、同期・ID作成回路20はフレーム同
期(シンク)信号とデータの内容及び付加情報を示すI
D信号とを作成して多重化回路19に出力する。多重化回
路19は、シンク信号、ID信号、圧縮信号データ及びパ
リティで1シンクブロックのデータを構成して図示しな
い記録符号化回路に出力する。記録符号化回路は、多重
化回路19の出力を記録媒体の特性に応じて記録符号化し
た後、図示しない記録アンプを介して記録媒体(図示せ
ず)に記録させる。On the other hand, the synchronization / ID generation circuit 20 generates a frame synchronization (sync) signal, data contents and additional information indicating additional information.
A D signal is generated and output to the multiplexing circuit 19. The multiplexing circuit 19 forms data of one sync block by using the sync signal, the ID signal, the compressed signal data, and the parity, and outputs the data to a recording encoding circuit (not shown). The recording encoding circuit records and encodes the output of the multiplexing circuit 19 according to the characteristics of the recording medium, and then records the output on a recording medium (not shown) via a recording amplifier (not shown).
【0011】一方、スイッチ14がオンである場合には、
多重処理回路11からの現フレームの信号は、引算器12に
おいて後述する動き補償された前フレームのデータから
引算して、DCT回路13に与える。すなわち、この場合
には、フレーム間の画像の冗長性を利用して差分データ
を符号化するフレーム間符号化が行われる。フレーム間
符号化において、単に前フレームと現フレームとの差分
を求めると、画像に動きがある場合には差分が大きなも
のとなる。そこで、現フレームの所定位置に対応する前
フレームの位置を求めて動きベクトルを検出し、この動
きベクトルに応じた画素位置において差分を求めること
によって動き補償を行って差分値を小さくするようにし
ている。On the other hand, when the switch 14 is on,
The signal of the current frame from the multiplex processing circuit 11 is subtracted from the data of the previous frame, which has been motion-compensated, which will be described later, in the subtractor 12, and is supplied to the DCT circuit 13. That is, in this case, inter-frame encoding for encoding the difference data using the redundancy of the image between the frames is performed. In the inter-frame coding, if the difference between the previous frame and the current frame is simply obtained, the difference becomes large when the image has motion. Therefore, the motion vector is detected by calculating the position of the previous frame corresponding to the predetermined position of the current frame, and the difference is reduced at the pixel position corresponding to the motion vector to reduce the difference value by performing motion compensation. I have.
【0012】すなわち、量子化回路15の出力は逆量子化
回路21にも与えている。量子化出力は逆量子化回路15に
おいて逆量子化し、更に逆DCT回路22において逆DC
T処理して元の映像信号に戻す。なお、DCT処理、再
量子化、逆量子化及び逆DCT処理では、完全に元の情
報を再生することはできず、一部の情報は欠落してしま
う。この場合には、引算器12の出力が差分情報であるの
で、逆DCT回路22の出力も差分情報である。逆DCT
回路22の出力は加算器23に与える。加算器23の出力は約
1フレーム期間信号を遅延させる可変遅延回路24及び動
き補正回路25を介して帰還しており、加算器23は前フレ
ームのデータに差分データを加算して現フレームのデー
タを再生し可変遅延回路24に出力する。That is, the output of the quantization circuit 15 is also supplied to the inverse quantization circuit 21. The quantized output is inversely quantized by an inverse quantization circuit 15 and further inversely DCT-generated by an inverse DCT circuit
T processing to return to the original video signal. In the DCT processing, requantization, inverse quantization, and inverse DCT processing, the original information cannot be completely reproduced, and some information is lost. In this case, since the output of the subtractor 12 is the difference information, the output of the inverse DCT circuit 22 is also the difference information. Inverse DCT
The output of the circuit 22 is provided to an adder 23. The output of the adder 23 is fed back via a variable delay circuit 24 and a motion compensation circuit 25 for delaying the signal for about one frame period, and the adder 23 adds the difference data to the data of the previous frame to obtain the data of the current frame. Is reproduced and output to the variable delay circuit 24.
【0013】可変遅延回路24からの前フレームのデータ
と多重処理回路11からの現フレームのデータとは動き検
出回路26に与えて動きベクトルを検出する。動き検出回
路26は例えばマッチング計算による全探索型動き検出に
よって動きベクトルを求める。全探索型動き検出におい
ては、現フレームを所定のブロックに分割し、各ブロッ
クで例えば水平15画素×垂直8画素の探索範囲を設定
する。各ブロック毎に前フレームの対応する探索範囲に
おいてマッチング計算を行いパターン間の近似を計算す
る。そして、探索範囲の中で最小歪を与える前フレーム
のブロックを算出し、現フレームのブロックとによって
得られるベクトルを動きベクトルとして検出する。動き
検出回路26は求めた動きベクトルを動き補正回路25に出
力する。The data of the previous frame from the variable delay circuit 24 and the data of the current frame from the multiplex processing circuit 11 are applied to a motion detection circuit 26 to detect a motion vector. The motion detection circuit 26 obtains a motion vector by, for example, full search motion detection by matching calculation. In the full search motion detection, the current frame is divided into predetermined blocks, and a search range of, for example, 15 pixels horizontally × 8 pixels vertically is set in each block. For each block, a matching calculation is performed in the corresponding search range of the previous frame to calculate an approximation between patterns. Then, a block of the previous frame which gives the minimum distortion in the search range is calculated, and a vector obtained by the block of the current frame is detected as a motion vector. The motion detection circuit 26 outputs the obtained motion vector to the motion correction circuit 25.
【0014】動き補正回路25は、可変遅延回路24から対
応するブロックのデータを抽出して動きベクトルに応じ
て補正を行い、スイッチ14を介して引算器12に出力する
と共に、時間調整の後加算器23に出力する。こうして、
動き補償された前フレームのデータが動き補正回路25か
らスイッチ14を介して引算器12に供給されることにな
り、スイッチ14のオン時はフレーム間圧縮モードとな
り、スイッチ14オフ時はフレーム内圧縮モードとなる。The motion correction circuit 25 extracts the data of the corresponding block from the variable delay circuit 24, corrects the data according to the motion vector, outputs the data to the subtractor 12 via the switch 14, and after the time adjustment. Output to the adder 23. Thus,
The motion-compensated data of the previous frame is supplied from the motion compensation circuit 25 to the subtractor 12 via the switch 14.When the switch 14 is on, the inter-frame compression mode is set. The compression mode is set.
【0015】スイッチ14のオン,オフは動き判定信号に
基づいて行われる。すなわち、動き検出回路26は、動き
ベクトルの大きさが所定の閾値を越えているか否かによ
って動き判定信号を作成して論理回路27に出力する。論
理回路27は動き判定信号及びリフレッシュ周期信号を用
いた論理判断によってスイッチ14をオン,オフ制御す
る。リフレッシュ周期信号は、図16のフレーム内圧縮
フレームIを示す信号である。論理回路27は、リフレッ
シュ周期信号によってフレームIが入力されたことが示
された場合には、動き判定信号に拘らず、スイッチ14を
オフにする。また、論理回路27は、動き判定信号によっ
て、動きが比較的早くマッチング計算による最小歪が閾
値を越えたことが示されると、フレームPが入力された
場合でも、スイッチ14をオフにしてブロック単位でフレ
ーム内圧縮符号化させる。下記表2に論理回路27による
スイッチ14のオン,オフ制御を示す。The turning on and off of the switch 14 is performed based on a motion judgment signal. That is, the motion detection circuit 26 creates a motion determination signal based on whether or not the magnitude of the motion vector exceeds a predetermined threshold and outputs the motion determination signal to the logic circuit 27. The logic circuit 27 controls the ON / OFF of the switch 14 based on a logical determination using the motion determination signal and the refresh cycle signal. The refresh cycle signal is a signal indicating the intra-frame compressed frame I in FIG. When the refresh cycle signal indicates that the frame I has been input, the logic circuit 27 turns off the switch 14 regardless of the motion determination signal. Also, when the motion determination signal indicates that the motion is relatively fast and the minimum distortion due to the matching calculation has exceeded the threshold, the logic circuit 27 turns off the switch 14 even when the frame P is input, and turns off the switch 14. To perform intra-frame compression encoding. Table 2 below shows ON / OFF control of the switch 14 by the logic circuit 27.
【0016】[0016]
【表1】 図19は多重化回路19から出力される記録信号のデータ
ストリームを示す説明図である。[Table 1] FIG. 19 is an explanatory diagram showing a data stream of a recording signal output from the multiplexing circuit 19.
【0017】図19に示すように、入力画像信号の第1
及び第6フレームは夫々フレーム内圧縮フレームI1 ,
I6 に変換し、第2乃至第5フレームはフレーム間圧縮
フレームP1 乃至P5 に変換する。フレームIとフレー
ムPのデータ量の比は(3乃至10):1である。フレ
ームIのデータ量は比較的多いが、フレームPのデータ
量は極めて低減される。なお、フレーム間圧縮処理され
たデータは、他のフレームデータが復号されなければ復
号することはできない。As shown in FIG. 19, the first of the input image signals
And the sixth frame are the intra-frame compressed frames I1,
I6, and the second through fifth frames are converted into inter-frame compressed frames P1 through P5. The ratio of the data amount of frame I to frame P is (3 to 10): 1. Although the data amount of the frame I is relatively large, the data amount of the frame P is extremely reduced. Note that the data subjected to the inter-frame compression processing cannot be decoded unless other frame data is decoded.
【0018】図20は記録再生装置の復号側(再生側)
を示すブロック図である。FIG. 20 shows a decoding side (reproducing side) of the recording / reproducing apparatus.
FIG.
【0019】記録媒体に記録された圧縮符号データは図
示しない再生ヘッドによって再生してエラー訂正デコー
ダ31に与える。エラー訂正デコーダ31は伝送及び記録時
に生じたエラーを訂正する。エラー訂正デコーダ31から
の再生データは符号バッファメモリ回路32を介して可変
長データ復号回路33に与えて、固定長データに復号す
る。なお、符号バッファメモリ回路32は省略することも
ある。The compressed code data recorded on the recording medium is reproduced by a reproducing head (not shown) and supplied to an error correction decoder 31. The error correction decoder 31 corrects an error generated during transmission and recording. The reproduction data from the error correction decoder 31 is supplied to a variable length data decoding circuit 33 via a code buffer memory circuit 32, and is decoded into fixed length data. Note that the code buffer memory circuit 32 may be omitted.
【0020】可変長復号回路33の出力は、逆量子化回路
34において逆量子化し、逆DCT回路35において逆DC
T処理して元の映像信号に復号してスイッチ36の端子a
に与える。一方、可変長復号回路33の出力はヘッダ信号
抽出回路37にも与えている。ヘッダ信号抽出回路37は入
力されたデータがフレーム内圧縮データであるかフレー
ム間圧縮データであるかを示すヘッダを検索してスイッ
チ36に出力する。スイッチ36はフレーム内圧縮データを
示すヘッダが与えられた場合には、端子aを選択して逆
DCT回路35からの復号データを出力する。The output of the variable length decoding circuit 33 is an inverse quantization circuit.
Inverse quantization is performed in 34 and inverse DCT circuit 35 performs inverse DCT.
T processing, decoding to the original video signal, and terminal a of switch 36
Give to. On the other hand, the output of the variable length decoding circuit 33 is also supplied to a header signal extraction circuit 37. The header signal extraction circuit 37 searches for a header indicating whether the input data is compressed data within a frame or compressed data between frames, and outputs the header to the switch 36. When a header indicating the compressed data in the frame is given, the switch 36 selects the terminal a and outputs the decoded data from the inverse DCT circuit 35.
【0021】フレーム間圧縮データは逆DCT回路35の
出力と予測復号回路39からの前フレームの出力とを加算
器38によって加算することによって得られる。すなわ
ち、可変長復号回路33の出力は動きベクトル抽出回路40
に与えて動きベクトルを求める。この動きベクトルは予
測復号回路39に与える。一方、スイッチ36からの復号出
力はフレームメモリ41によって1フレーム期間遅延され
る。予測復号回路39はフレームメモリ41からの前フレー
ムの復号データを動きベクトルによって動き補償して加
算器38に出力する。加算器38は予測復号回路39の出力と
逆DCT回路35の出力とを加算することにより、フレー
ム間圧縮されたデータを復号してスイッチ36の端子bに
出力する。フレーム間圧縮データが入力されると、スイ
ッチ36はヘッダによって端子bを選択し、加算器38から
の復号データを出力させる。このように、フレーム内圧
縮及びフレーム間圧縮の両モードで圧縮及び伸張動作が
遅滞なく行なわれる。The inter-frame compressed data is obtained by adding the output of the inverse DCT circuit 35 and the output of the previous frame from the predictive decoding circuit 39 by the adder 38. That is, the output of the variable length decoding circuit 33 is
To obtain a motion vector. This motion vector is provided to the prediction decoding circuit 39. On the other hand, the decoded output from the switch 36 is delayed by one frame period by the frame memory 41. The predictive decoding circuit 39 performs motion compensation on the decoded data of the previous frame from the frame memory 41 using a motion vector and outputs the result to the adder 38. The adder 38 decodes the inter-frame compressed data by adding the output of the predictive decoding circuit 39 and the output of the inverse DCT circuit 35, and outputs the decoded data to the terminal b of the switch 36. When the inter-frame compressed data is input, the switch 36 selects the terminal b according to the header, and outputs the decoded data from the adder 38. Thus, the compression and decompression operations are performed without delay in both the intra-frame compression and the inter-frame compression.
【0022】ところで、このような高能率符号化された
ディジタル画像データの磁気記録再生装置(VCR)へ
の記録については各種方式が検討されている。図21は
このVCRによって記録媒体上に作成された記録トラッ
クを説明するための説明図である。Various methods are being studied for recording such highly efficient encoded digital image data on a magnetic recording / reproducing apparatus (VCR). FIG. 21 is an explanatory diagram for explaining a recording track created on a recording medium by the VCR.
【0023】図21において、A1 ,A2 ,…はプラス
アジマスヘッドによる記録トラックを示し、B1 ,B2
,…はマイナスアジマスヘッドによる記録トラックを
示している。この場合、通常再生時には特には問題は生
じない。しかし、例えば、3倍速再生を行うと、各ヘッ
ドによるトレースは図の矢印に示すものとなり、ヘッド
と記録トラックのアジマスが一致する図の斜線部のみし
か再生されない。この場合でも、画面上の位置と記録媒
体上の記録位置とが対応するアナログ記録では1画面を
再現することが可能である。しかし、フレーム内圧縮フ
レームIとフレーム間圧縮フレームPとは符号量が相違
し、図19に示すデータストリームを記録媒体に記録し
た場合には、3倍速再生時の再生データによって、1フ
レームを再現することができるとは限らない。更に、フ
レーム間圧縮フレームPは単独のフレームでは復号する
ことができないので、3倍速再生のように、復号されな
いフレームが発生する場合には再生不能となってしま
う。しかも、この場合にはデータが不連続に再生されて
しまうので、テレビ電話等のように、入力データ列を連
続して復号するシステムにおいては、途切れた以後のデ
ータを活用することができない。In FIG. 21, A1, A2,... Indicate recording tracks by a plus azimuth head, and B1, B2
,... Indicate recording tracks by a minus azimuth head. In this case, no particular problem occurs during normal reproduction. However, for example, when triple-speed reproduction is performed, the trace by each head is as shown by the arrow in the figure, and only the hatched portion in the figure where the azimuths of the head and the recording track match are reproduced. Even in this case, one screen can be reproduced by analog recording in which the position on the screen corresponds to the recording position on the recording medium. However, the code amount of the intra-frame compressed frame I is different from that of the inter-frame compressed frame P, and when the data stream shown in FIG. 19 is recorded on the recording medium, one frame is reproduced by the reproduction data at the triple speed reproduction. It is not always possible. Furthermore, since the inter-frame compressed frame P cannot be decoded by a single frame, it cannot be reproduced when a frame that cannot be decoded occurs, as in triple-speed reproduction. Moreover, in this case, the data is reproduced discontinuously, so that a system that decodes the input data sequence continuously, such as a videophone, cannot utilize the data after the interruption.
【0024】そこで、各データと画面上の位置とを対応
させるために、ブロックアドレス情報を付加することが
考えられる。しかし、画像データ以外の不要なデータが
付加されることになり、データの利用効率が低下してし
まう。また、受信側で画面の位置に対応させてアドレス
情報を付加して記録媒体に記録すること、あるいは、記
憶に適合したフォーマット変換を行って例えばイントラ
フレームデータを再配置することも考えられる。しか
し、これらのフォーマット変換を行うために必要なデー
タは伝送されていない。更に、不連続な再生データを用
いた有効なデコードが行われない。In order to make each data correspond to a position on the screen, it is conceivable to add block address information. However, unnecessary data other than the image data is added, and the data use efficiency is reduced. It is also conceivable that the receiving side adds address information corresponding to the position of the screen and records it on the recording medium, or performs format conversion suitable for storage and rearranges, for example, intra-frame data. However, data necessary for performing these format conversions has not been transmitted. Further, effective decoding using discontinuous reproduction data is not performed.
【0025】[0025]
【発明が解決しようとする課題】このように、上述した
従来の高能率符号化復号化システムにおいては、送信側
でアドレス情報を付加するとデータの利用効率が低下し
てしまうという問題点があり、また、受信側でフォーマ
ット変換するために必要なデータが伝送されていないと
いう問題点もあり、更に、データが不連続に伝送された
場合に、伝送されたデータを有効に用いたデコードが行
われないという問題点があった。As described above, in the above-mentioned conventional high-efficiency coding / decoding system, there is a problem that if address information is added on the transmission side, the data use efficiency is reduced. In addition, there is a problem that data necessary for format conversion is not transmitted on the receiving side.Furthermore, when data is transmitted discontinuously, decoding using the transmitted data effectively is performed. There was no problem.
【0026】本発明は、受信側のフォーマット変換を容
易にすると共に、不連続なデータを有効に用いたデコー
ドを可能にし、更に、データの利用効率を低下させるこ
となくエラーの伝播を抑制することができる高能率符号
化復号化システムを提供することを目的とする。The present invention facilitates format conversion on the receiving side, enables decoding using discontinuous data effectively, and suppresses error propagation without lowering data use efficiency. It is an object of the present invention to provide a high-efficiency encoding / decoding system capable of performing the above.
【0027】[0027]
【課題を解決するための手段】本発明に係る高能率符号
化復号化システムは、入力データの符号化単位であるブ
ロックの少なくとも1つ以上の集まりによって構成する
小ブロックと、少なくとも1つ以上の前記小ブロックに
よって構成し先頭にそのデータ長を示すマクロブロック
データ長を配列するマクロブロックとを具備し、前記小
ブロックは、第1の系として入力データを符号化単位で
あるブロック毎に可変長符号化することによって得られ
るデータの少なくとも1つ以上の集まりによって構成す
る可変長データと、この可変長データのヘッダ情報と、
そのデータ長を示す小ブロックデータ長とを有し、第2
の系として調整ビットデータ及びそのデータ長を有し、
第3の系として修整指示信号を有して、前記可変長デー
タの符号化特性に基づく係数に前記第1乃至第3の系の
少なくとも1つを選択するためのデータを含ませて伝送
することを特徴とするものであり、また、入力データを
符号化単位であるブロック毎に可変長符号化して出力す
る符号化手段と、この可変長符号化手段の出力からデー
タ長を計測して出力するデータ長計測手段と、前記符号
化手段の出力に対するヘッダ情報を作成して出力するヘ
ッダ情報作成手段と、少なくとも1つ以上の前記ブロッ
クによって小ブロックを構成して、前記符号化手段の出
力、前記データ長計測手段の出力及び前記ヘッダ情報作
成手段の出力を第1の系としてパケット化し、第2の系
として所定の調整ビットデータ及びそのデータ長の情報
をパケット化し、第3の系として修整指示信号をパケッ
ト化する手段を有し、前記第1乃至第3の系の少なくと
も1つによってパケット化を行う第1のパケット手段
と、少なくとも1つ以上の前記小ブロックによってマク
ロブロックを構成して、前記第1のパケット手段の出力
に前記データ長計測手段の出力及び前記ヘッダ情報作成
手段の出力をパケット化して出力する第2のパケット手
段とを具備したことを特徴とするものである。According to the present invention, there is provided a high-efficiency encoding / decoding system comprising: a small block constituted by at least one group of blocks which are encoding units of input data; A macro block having a macro block data length arranged at the beginning of the small block, the input data being a variable length for each block which is a coding unit as a first system. Variable length data constituted by at least one group of data obtained by encoding, header information of the variable length data,
And a small block data length indicating the data length.
Having adjustment bit data and its data length as a system of
Having a modification instruction signal as a third system, and transmitting a coefficient based on a coding characteristic of the variable length data including data for selecting at least one of the first to third systems; Encoding means for performing variable length encoding of input data for each block as an encoding unit and outputting the data; and measuring and outputting the data length from the output of the variable length encoding means. A data length measuring unit, a header information creating unit that creates and outputs header information for the output of the encoding unit, and forms a small block by at least one or more of the blocks, and outputs the encoding unit; The output of the data length measuring means and the output of the header information creating means are packetized as a first system, and the predetermined adjustment bit data and information of the data length are packetized as a second system, A first packet unit for packetizing a modification instruction signal as at least one of the first to third systems; and a macro unit comprising at least one of the small blocks. A second packet unit for forming a block and packetizing the output of the data length measuring unit and the output of the header information creating unit at the output of the first packet unit and outputting the packetized data; Things.
【0028】[0028]
【作用】本発明において、小ブロックの第1の系を選択
した場合には、フレーム内圧縮データについては、小ブ
ロックデータ長によって単独で復号可能なデータブロッ
クのサイズを示すことができ、記録媒体への記録に際し
てフォーマット変換が容易となる。第2の系を選択する
と、可変長データに代えて調整ビットが伝送されて時間
調整が行われる。第3の系を選択すると、修整指示信号
が伝送され、不連続にデータが再生された場合でも、デ
ータを修整することができる。In the present invention, when the first system of the small blocks is selected, the size of the data block which can be decoded independently can be indicated by the small block data length for the intra-frame compressed data. Format conversion is easy when recording to a computer. When the second system is selected, an adjustment bit is transmitted instead of the variable-length data, and time adjustment is performed. When the third system is selected, a modification instruction signal is transmitted, and the data can be modified even when the data is reproduced discontinuously.
【0029】[0029]
【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図1は本発明に係る高能率符号化復号化シ
ステムの一実施例を示す説明図である。図1は符号化デ
ータの構成を示している。また、図2及び図3は図1の
符号化データの構成方法を説明するための説明図であ
る。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is an explanatory diagram showing one embodiment of a high-efficiency encoding / decoding system according to the present invention. FIG. 1 shows the configuration of the encoded data. FIGS. 2 and 3 are explanatory diagrams for explaining a method of configuring the encoded data in FIG.
【0030】先ず、図2及び図3を参照して本実施例で
採用するデータフォーマットの構成を説明する。First, the configuration of the data format employed in the present embodiment will be described with reference to FIGS.
【0031】1フレーム画面は、図2(a)に示すよう
に、輝度信号Yを基準として、水平768画素×垂直4
80画素で構成されているものとする。この輝度信号Y
の8×8画素で1ブロックを構成すると、1フレーム画
面の輝度ブロック数は、図2(b)に示すように、96
×60個となる。輝度信号Yと色差信号Cr,Cbとを
4:1:1のサンプリング周波数でサンプリングするも
のとすると、色差信号Cr,Cbについては、図2
(c),(d)に示すように、1フレーム画面は24×
60個の色差ブロックとなる。つまり、4個の輝度ブロ
ックYと各1個ずつの色差ブロックCr,Cbとは画面
上の大きさが同一であり、これら4個の輝度ブロックY
と各1個ずつの色差ブロックCr,Cbとで小ブロック
を構成する(図3(a))。なお、変換符号化単位は1
ブロックである。As shown in FIG. 2A, one frame screen has 768 horizontal pixels × 4 vertical pixels based on the luminance signal Y.
It is assumed that it is composed of 80 pixels. This luminance signal Y
When one block is composed of 8 × 8 pixels, the number of luminance blocks in one frame screen is 96, as shown in FIG.
× 60. Assuming that the luminance signal Y and the color difference signals Cr and Cb are sampled at a sampling frequency of 4: 1: 1, the color difference signals Cr and Cb are
As shown in (c) and (d), one frame screen is 24 ×
There are 60 color difference blocks. In other words, the four luminance blocks Y and the one color difference block Cr and Cb each have the same size on the screen, and these four luminance blocks Y
And a single color difference block Cr, Cb to form a small block (FIG. 3A). Note that the transform coding unit is 1
It is a block.
【0032】更に、本実施例においては、図3(b)に
示すように、4個の小ブロックの集合によって1マクロ
ブロックを構成する(マクロブロックの定義が従来例と
は異なる)。従って、図3(c)に示すように、1フレ
ーム画面は水平方向に16小ブロック×垂直方向に60
小ブロックで構成することになり、また、マクロブロッ
ク数で表すと、水平方向に4マクロブロック×垂直方向
に60マクロブロックで構成することになる。Further, in this embodiment, as shown in FIG. 3B, one macroblock is constituted by a set of four small blocks (the definition of the macroblock is different from the conventional example). Therefore, as shown in FIG. 3C, one frame screen is composed of 16 small blocks in the horizontal direction × 60 blocks in the vertical direction.
It is composed of small blocks, and when represented by the number of macroblocks, it is composed of 4 macroblocks in the horizontal direction × 60 macroblocks in the vertical direction.
【0033】図4はブロックデータのデータ配列を説明
するための説明図である。FIG. 4 is an explanatory diagram for explaining the data arrangement of block data.
【0034】上述したように、小ブロックは4個の輝度
ブロックYと各1個の色差ブロックCr,Cbとによっ
て構成しており、図4(a)に示すように、輝度ブロッ
クY1 ,Y2 ,Y3 ,Y4 ,色差ブロックCr,Cbの
順に配列して伝送する。図4(b)は小ブロック中の各
輝度ブロックY及び色差ブロックCr,Cbの構成を示
しており、各ブロックY,Cr,Cbは、図4(b)に
示す可変長データによって順次記述する。可変長データ
の終了にはEOB(エンドオブブロック)信号を付加す
る。つまり、図4(b)のデータが6個連続して1小ブ
ロックが構成される。なお、図4(b)は可変長データ
として全ての圧縮符号化データを順次記述している例で
あるが、図4(c)に示すように、圧縮符号化データを
低域データと高域可変長データとに分離して伝送するこ
ともある。As described above, the small block is composed of four luminance blocks Y and one chrominance block Cr, Cb. As shown in FIG. 4A, the luminance blocks Y1, Y2, The data are arranged and transmitted in the order of Y3, Y4, and the color difference blocks Cr, Cb. FIG. 4B shows a configuration of each of the luminance block Y and the color difference blocks Cr and Cb in the small block. Each of the blocks Y, Cr and Cb is sequentially described by the variable length data shown in FIG. . An EOB (end of block) signal is added to the end of the variable length data. That is, one small block is constituted by six consecutive data of FIG. 4B. FIG. 4B shows an example in which all pieces of compression-encoded data are sequentially described as variable-length data. However, as shown in FIG. In some cases, the data is transmitted separately from variable-length data.
【0035】4個の小ブロックによって構成される各マ
クロブロック(マクロB)は図3(c)の番号順に伝送
する。すなわち、図4(d)に示すように、1フレーム
のデータは先頭にフレーム先頭を示すデータを配列し、
次いで、第1,第2,…,第nマクロブロック(図3で
はn=240)のデータを順次配列する。次に、次のフ
レームのフレーム先頭のデータを配列する。Each macro block (macro B) composed of four small blocks is transmitted in numerical order of FIG. That is, as shown in FIG. 4D, the data of one frame is arranged with data indicating the beginning of the frame at the beginning,
Next, the data of the first, second,..., N-th macro blocks (n = 240 in FIG. 3) are sequentially arranged. Next, the data at the head of the next frame is arranged.
【0036】図1を参照して各マクロブロック及び各小
ブロックの構成について説明する。図1では小ブロック
を破線で囲って示している。The configuration of each macro block and each small block will be described with reference to FIG. In FIG. 1, small blocks are shown by dashed lines.
【0037】マクロブロックの先頭にはマクロブロック
データ長51を配列する。マクロブロックデータ長51は各
マクロブロック毎にそのデータ長を示している。マクロ
ブロック内でエラー等が発生した場合には、このデータ
長51の情報を用いて次のマクロブロックの先頭位置を知
る。これにより、マクロブロック内に発生したエラーが
他のマクロブロックに波及しないようにしている。A macro block data length 51 is arranged at the head of the macro block. The macroblock data length 51 indicates the data length of each macroblock. When an error or the like occurs in a macro block, the head position of the next macro block is known using the information of the data length 51. This prevents an error occurring in a macroblock from spreading to other macroblocks.
【0038】次に、マクロブロックヘッダー52を配置す
る。マクロブロックヘッダー52はマクロブロック全体の
情報を統一して示すものであり、例えば、画面位置との
対比の情報及びマクロブロック全体がフレーム内圧縮デ
ータであるかフレーム間圧縮データであるかの情報等を
示す。マクロブロックヘッダー52に続けて4個の小ブロ
ック50を配列する。Next, the macro block header 52 is arranged. The macroblock header 52 indicates the information of the entire macroblock in a unified manner, such as information on the comparison with the screen position and information on whether the entire macroblock is intra-frame or inter-frame compressed data. Is shown. Following the macro block header 52, four small blocks 50 are arranged.
【0039】小ブロック50においては先ず量子化係数53
を配列している。高能率符号化においてはDCT変換後
にデータを量子化する。量子化係数53はこの量子化処理
に用いる量子化テーブルを作成するための係数である。
例えば、量子化テーブルは基本量子化テーブルの各デー
タ量子化係数を乗算することによって得られる。本実施
例においては、量子化係数53は、本来の量子化係数とし
ての意味を有すると共に、後述する3つの系に分岐させ
るための制御信号としても機能する。例えば、量子化係
数53の値Aとして5ビット情報(0乃至31)を用い、
0乃至29(=A1 )によって本来の量子化係数を表現
するものとする。量子化係数53の値AがA1 である場合
には次の小ブロックヘッダー54に分岐し、値Aが30
(=A2 )である場合にはデータ調整ビット長58に分岐
し、値Aが31(=A3 )である場合には修整指示に分
岐するようになっている。In the small block 50, first, the quantization coefficient 53
Are arranged. In high efficiency coding, data is quantized after DCT transform. The quantization coefficient 53 is a coefficient for creating a quantization table used for this quantization processing.
For example, the quantization table is obtained by multiplying each data quantization coefficient of the basic quantization table. In the present embodiment, the quantization coefficient 53 has a meaning as an original quantization coefficient and also functions as a control signal for branching into three systems described later. For example, using 5-bit information (0 to 31) as the value A of the quantization coefficient 53,
The original quantization coefficient is represented by 0 to 29 (= A1). If the value A of the quantization coefficient 53 is A1, the process branches to the next small block header 54, and the value A becomes 30.
When (= A2), the process branches to the data adjustment bit length 58, and when the value A is 31 (= A3), the process branches to a modification instruction.
【0040】なお、通常の放送局からの伝送時には殆ど
A=A2 ,A3 による分岐は行わない。A=A2 ,A3
による分岐は主にVCR等の記録メディアにおいて行わ
れる。It should be noted that almost no branching by A = A2, A3 is performed during transmission from a normal broadcasting station. A = A2, A3
Is mainly performed in a recording medium such as a VCR.
【0041】A=A1 による分岐においては、先ず小ブ
ロックヘッダー54を配列している。小ブロックヘッダー
54は小ブロック50のヘッダーを記述している。この小ブ
ロックヘッダー54によって、圧縮がフレーム内圧縮であ
るかフレーム間圧縮であるか、また、フィールドである
かフレームであるかが判別可能となる。更に、小ブロッ
ク50に関してその他の必要な情報を含んでいる。小ブロ
ックヘッダー54の次には動きベクトル55とイントラデー
タ長56とのいずれかに分岐する。イントラデータ長56は
小ブロック50がフレーム内圧縮データである場合に、小
ブロック50のデータ長を示している。上述したように、
イントラフレームデータは単独で復号可能であり、VC
R等においては、イントラフレームデータを再配置する
ことによって特殊再生時の再生効率が向上する。すなわ
ち、イントラデータ長56の情報によって、このような記
録媒体へのデータフォーマットの変更を比較的容易に実
行することができる。一方、小ブロック50がフレーム間
圧縮データである場合には、小ブロックヘッダー54から
動きベクトル55に分岐する。動きベクトル55はフレーム
間圧縮フレームの基準となる前フレームの画素位置を示
すベクトル(動きベクトル)を与える。In the branch at A = A1, small block headers 54 are arranged first. Small block header
54 describes the header of the small block 50. The small block header 54 makes it possible to determine whether the compression is intra-frame compression or inter-frame compression, and whether the compression is a field or a frame. Further, other necessary information regarding the small block 50 is included. Subsequent to the small block header 54, the process branches to either the motion vector 55 or the intra data length 56. The intra data length 56 indicates the data length of the small block 50 when the small block 50 is compressed data in a frame. As mentioned above,
Intra-frame data can be decoded independently, and VC
In R and the like, the reproduction efficiency at the time of special reproduction is improved by rearranging the intra-frame data. That is, such a change in the data format for the recording medium can be performed relatively easily with the information having the intra data length 56. On the other hand, if the small block 50 is inter-frame compressed data, the process branches from the small block header 54 to the motion vector 55. The motion vector 55 gives a vector (motion vector) indicating the pixel position of the previous frame as a reference for the inter-frame compressed frame.
【0042】イントラデータ長56又は動きベクトル55に
続いて可変長データ57を配列する。可変長データ57は例
えばDCT変換係数を量子化し、ジグザグスキャンして
読み出した量子化出力をその発生確立に応じてハフマン
符号化(可変長符号化)することによって得る。Following the intra data length 56 or the motion vector 55, variable length data 57 is arranged. The variable length data 57 is obtained by, for example, quantizing the DCT transform coefficient, and performing Huffman coding (variable length coding) on the quantized output read out by zigzag scanning according to the generation probability.
【0043】一方、A=A2 による分岐では、量子化係
数53に続けてデータ調整ビット長58を配列する。このデ
ータ調整ビット長58は符号量の相違によって生じる時間
差を調整するための調整ビットのビット長を示してい
る。例えば、信号レートが200Mbpsである2時間番組
のデータを高能率符号化することにより情報量を圧縮し
て10Mbpsで伝送するものとする。この場合でも2時間
番組の圧縮データは基本的には2時間かけて伝送するこ
とになる。しかし、可変長符号化しているので、場面毎
の圧縮率の相違によって、伝送する情報量が多い場面と
少ない場面とが生ずる。従って、符号化復号化装置にお
いてはバッファを有している。このバッファによって時
間調整が行われるので、調整ビットは殆ど必要にならな
い。しかし、VCRの特殊再生時においては、再生デー
タが不連続となることがあり、また、有効データのみ再
生されることもある。不連続部分に相当する時間はバッ
ファでは吸収しきれない。この理由からビット調の調整
経路を設けており、この場合には、調整ビット長58は再
生データの不連続部分のビット長を示す。調整ビット長
58によって、次の再生データの開始位置を知ることがで
きる。On the other hand, in the branch at A = A 2, the data adjustment bit length 58 is arranged following the quantization coefficient 53. The data adjustment bit length 58 indicates the bit length of the adjustment bit for adjusting the time difference caused by the difference in the code amount. For example, it is assumed that the data amount of a two-hour program with a signal rate of 200 Mbps is highly efficient coded to compress the information amount and transmitted at 10 Mbps. Even in this case, the compressed data of the two-hour program is basically transmitted over two hours. However, since variable-length coding is performed, a scene where the amount of information to be transmitted is large and a scene where the amount of information to be transmitted is small occur depending on a difference in compression ratio for each scene. Therefore, the encoding / decoding device has a buffer. Since the time is adjusted by this buffer, almost no adjustment bits are needed. However, during special reproduction of a VCR, reproduced data may be discontinuous, or only valid data may be reproduced. The time corresponding to the discontinuous portion cannot be absorbed by the buffer. For this reason, a bit tone adjustment path is provided. In this case, the adjustment bit length 58 indicates the bit length of the discontinuous portion of the reproduction data. Adjustment bit length
With 58, the start position of the next reproduction data can be known.
【0044】次に、調整ビットデータ59を配列する。調
整ビットデータ59はデータ調整ビット長58によって指定
されたビット長だけデータの不連続部分に挿入する調整
ビットのデータである。この調整ビットデータ59によっ
て伝送レートを一定にしている。A=A2 による分岐が
行われることによって、伝送データが調整ビットである
ことは明らかとなるので、調整ビットデータ59としては
どのようなデータでも構わない。しかし、可変長データ
57に付加データを付加することなく、可変長データ57の
直後に調整ビットデータを配列する場合には、調整ビッ
トデータ59として可変長データ57(ハフマン符号)に存
在しないビット列(例えば全て“1”のビット列)を採
用する必要がある。Next, the adjustment bit data 59 is arranged. The adjustment bit data 59 is adjustment bit data to be inserted into a discontinuous portion of the data by the bit length specified by the data adjustment bit length 58. The transmission rate is made constant by the adjustment bit data 59. Since it is clear that the transmission data is an adjustment bit by branching at A = A2, any data may be used as the adjustment bit data 59. But variable length data
If the adjustment bit data is arranged immediately after the variable length data 57 without adding the additional data to the variable length data 57, a bit string that does not exist in the variable length data 57 (Huffman code) as the adjustment bit data 59 (for example, all “1”) Must be employed.
【0045】A=A3 による分岐では、修整動作を示す
制御信号のみが伝送される。この制御信号によって復号
回路を制御して、データの不連続部分を例えば前フレー
ムのデータによって修整させる。In the branch at A = A3, only the control signal indicating the retouching operation is transmitted. The decoding circuit is controlled by the control signal, and the discontinuous portion of the data is corrected by, for example, the data of the previous frame.
【0046】このように構成された伝送データにおいて
は、マクロブロックデータ長51を有しているので、可変
長データ57をデコードすることなく、次のマクロブロッ
クの先頭を知ることができる。また、所定のマクロブロ
ックでエラーが発生しても、エラーはそのマクロブロッ
ク内で完結し、他のマクロブロックにエラーが伝播する
ことはない。このマクロブロックデータ長51の次にマク
ロブロックヘッダー52を伝送する。マクロブロックヘッ
ダー52によって画面位置との対比を取って、VCRの特
殊再生時であっても復号データから画面を再現すること
を可能にする。なお、マクロブロック単位ではアドレス
情報を伝送しておらず、従来に比してデータの利用効率
を向上させている。Since the transmission data thus configured has a macroblock data length 51, the head of the next macroblock can be known without decoding the variable length data 57. Further, even if an error occurs in a predetermined macroblock, the error is completed within that macroblock, and the error does not propagate to other macroblocks. The macroblock header 52 is transmitted after the macroblock data length 51. The macro block header 52 compares the screen position with the screen position, thereby enabling the screen to be reproduced from the decoded data even during the special reproduction of the VCR. Note that address information is not transmitted in units of macroblocks, and the data use efficiency is improved as compared with the related art.
【0047】次に4つの小ブロック50を伝送する。各小
ブロック50は先頭に量子化係数53を配列し、次いで、A
=A1 による分岐では小ブロックヘッダー54を配列す
る。放送局からの伝送データではA=A1 による分岐が
ほとんどである。小ブロック50がイントラフレームデー
タである場合には、イントラデータ長56を伝送し、イン
ターフレームデータである場合には動きベクトル55を伝
送する。次いで、可変長データ57を伝送する。このよう
に、各小ブロック50は可変長データ57の外に小ブロック
ヘッダー54を有しており、エラーの伝播が抑制される。
VCRの特殊再生時には、再生データは比較的短いデー
タ単位で不連続となる。しかし、各小ブロック50に小ブ
ロックヘッダー54を設けて復号単位を小さくしており、
再生効率(復号効率)が向上する。Next, four small blocks 50 are transmitted. Each small block 50 has a quantization coefficient 53 arranged at the top, and then A
In the branch according to = A1, small block headers 54 are arranged. Most of the transmission data from the broadcasting station is branched by A = A1. When the small block 50 is intra-frame data, an intra data length 56 is transmitted, and when the small block 50 is inter-frame data, a motion vector 55 is transmitted. Next, the variable length data 57 is transmitted. As described above, each small block 50 has the small block header 54 in addition to the variable-length data 57, so that error propagation is suppressed.
At the time of VCR special reproduction, reproduction data is discontinuous in a relatively short data unit. However, a small block header 54 is provided for each small block 50 to reduce the decoding unit.
The reproduction efficiency (decoding efficiency) is improved.
【0048】ところで、イントラフレームデータは単独
で復号可能である。このため、VCR等においては、伝
送されたデータをフォーマット変換して、イントラフレ
ームデータを再配置することがある。本実施例において
は、イントラフレームデータについてはそのデータ長を
イントラデータ長56によって伝送する。これにより、V
CR等においてフォーマット変換が容易となる。また、
イントラデータ長56によって、VCRの特殊再生時に、
データをデコードすることなく、イントラフレーム部分
がエラーなく正常に再生されたことを知ることができ、
更に、そのデータの終了点を知ることもできる。Incidentally, the intra-frame data can be decoded independently. For this reason, in a VCR or the like, the format of the transmitted data may be converted and the intra-frame data may be rearranged. In this embodiment, the data length of the intra frame data is transmitted by the intra data length 56. Thereby, V
Format conversion becomes easy in CR and the like. Also,
Due to the intra data length 56, during VCR special playback,
Without having to decode the data, you can know that the intra-frame part was played normally without errors,
Further, it is possible to know the end point of the data.
【0049】ここで、A=A1 による分岐を行って構成
されたデータが放送局からVCRに伝送され、VCRに
おいて特殊再生のための記録フォーマットに変換して記
録媒体に記録するものとする。この場合には、VCRに
おいて量子化係数53の値Aを変化させて分岐を制御す
る。図5及び図6はこの動作を説明するための説明図で
ある。Here, it is assumed that data formed by branching according to A = A1 is transmitted from a broadcasting station to a VCR, converted into a recording format for special reproduction in the VCR, and recorded on a recording medium. In this case, the branching is controlled by changing the value A of the quantization coefficient 53 in the VCR. 5 and 6 are explanatory diagrams for explaining this operation.
【0050】いま、図21に示すように、VCRの特殊
再生によって、斜線部に記録されているデータのみしか
再生されないものとする。更に、この斜線部の再生信号
を可変長符号に復号した場合において、単独のデータを
用いて元の画像信号に戻すことが可能なデータはフレー
ム内圧縮データのみである。これに対し、フレーム間圧
縮データは、差分(予測)信号しか復号されないので、
本来の画像信号を得るためには、前フレームのデータが
必要である。従って、再生信号のうちのフレーム内圧縮
データのみが画像に復元され、それ以外のデータは不用
となる。Now, as shown in FIG. 21, it is assumed that only the data recorded in the hatched portion is reproduced by the special reproduction of the VCR. Further, when the reproduced signal in the hatched portion is decoded into a variable-length code, the only data that can be restored to the original image signal using the single data is the in-frame compressed data. On the other hand, in the inter-frame compressed data, only the difference (prediction) signal is decoded.
In order to obtain an original image signal, data of a previous frame is required. Therefore, only the in-frame compressed data of the reproduced signal is restored to the image, and the other data is unnecessary.
【0051】いま、特殊再生時に再生されるフレーム内
圧縮データによって図5の斜線部の画像が復元されるも
のとし、斜線部が小ブロックに対応するものとする。す
なわち、所定フレームの第1,第7,第14,第21,
…マクロブロックの各1つの小ブロックの再生データが
復号可能である。従って、この場合には、記録時におい
て、VCRは第1,第7,第14,…マクロブロックの
各1つの小ブロックのみについてデータを記録させる。
すなわち、所定フレームにおいて、フレーム先頭データ
(図4(d))に続けて第1マクロブロックの第1小ブ
ロックのデータを記憶させる。つまり、第1小ブロック
の量子化係数53の値AはA1 であり、A=A1 による分
岐に基づくデータを記録する。次に、第1マクロブロッ
クの第2小ブロックから第4小ブロックまでは量子化係
数53の値AをA3 とする。同様に、第2乃至第16マク
ロブロックの全小ブロックでもA=A3 による分岐を選
択する。すなわち、この場合には、修整指示の制御信号
のみを記憶する。次に、第17マクロブロックの第1小
ブロックはA=A3 による分岐を選択し、第2小ブロッ
クはA=A1 による分岐を選択する。以後同様にして、
図5の斜線部に対応する部分のみ可変長データを記録
し、他の部分は修整指示の制御信号を記録する。Now, it is assumed that the image in the shaded area in FIG. 5 is restored by the compressed data in the frame reproduced at the time of the special reproduction, and the shaded area corresponds to the small block. That is, the first, seventh, fourteenth, twenty-first,
... Reproduction data of each one small block of the macro block can be decoded. Therefore, in this case, at the time of recording, the VCR records data only for each one of the first, seventh, fourteenth,... Macroblocks.
That is, in a predetermined frame, the data of the first small block of the first macroblock is stored following the frame head data (FIG. 4D). That is, the value A of the quantization coefficient 53 of the first small block is A1, and data based on the branch at A = A1 is recorded. Next, the value A of the quantization coefficient 53 is set to A3 from the second small block to the fourth small block of the first macroblock. Similarly, the branch according to A = A3 is selected in all the small blocks of the second to sixteenth macroblocks. That is, in this case, only the control signal of the modification instruction is stored. Next, the first small block of the seventeenth macroblock selects a branch based on A = A3, and the second small block selects a branch based on A = A1. Thereafter, in the same manner,
Variable length data is recorded only in the portion corresponding to the hatched portion in FIG. 5, and the control signal of the modification instruction is recorded in the other portions.
【0052】ところで、A=A3 による分岐を選択する
ことにより、伝送データ量が減少してしまう。このた
め、第240マクロブロックのデータを伝送後に時間的
に余裕が生じる。そこで、時間調整するために、量子化
係数53を変化させてA=A2 の分岐を選択する。図7乃
至図9はこのA=A2 の分岐を説明するための説明図で
ある。By the way, by selecting the branch at A = A3, the amount of transmission data is reduced. Therefore, there is a margin in time after transmitting the data of the 240th macroblock. Therefore, in order to adjust the time, the branch of A = A2 is selected by changing the quantization coefficient 53. FIGS. 7 to 9 are explanatory diagrams for explaining this branch of A = A2.
【0053】図7は1フレームのデータに対応し、斜線
部はA=A2 の分岐による調整ビットを示している。図
7では、第240マクロブロックのデータ伝送後に、量
子化係数53をA=A2 に設定している。量子化係数53に
続いてデータ調整ビット長58を伝送し、次いで、調整ビ
ットデータ59を伝送する。データ調整ビット長58によっ
て、調整ビットデータ59はデータパケットの構成単位毎
に挿入されると共に、次フレームの先頭も明らかとな
る。図8は記録媒体に記録されたデータのフォーマット
を示している。図7,8では調整ビットをフレームの最
後に伝送しているが、図9に示すように、各マクロブロ
ック相互間に挿入して伝送してもよい。FIG. 7 corresponds to the data of one frame, and the hatched portions indicate the adjustment bits by the branch of A = A2. In FIG. 7, the quantization coefficient 53 is set to A = A2 after the data transmission of the 240th macroblock. The data adjustment bit length 58 is transmitted following the quantization coefficient 53, and then the adjustment bit data 59 is transmitted. With the data adjustment bit length 58, the adjustment bit data 59 is inserted for each constituent unit of the data packet, and the head of the next frame is also clarified. FIG. 8 shows a format of data recorded on a recording medium. In FIGS. 7 and 8, the adjustment bits are transmitted at the end of the frame. However, as shown in FIG. 9, the adjustment bits may be inserted between macroblocks and transmitted.
【0054】一方、再生時には、図6の斜線部に示すイ
ントラフレームデータを復号し、マクロブロックヘッダ
ー52によって画面上の位置と対応させる。更に、他の部
分については、修整指示の制御信号を再生し、これによ
り、例えば前フレームのデータによって画像を再現す
る。On the other hand, at the time of reproduction, the intra-frame data indicated by the hatched portion in FIG. 6 is decoded, and is made to correspond to the position on the screen by the macroblock header 52. Further, for the other parts, the control signal of the modification instruction is reproduced, and thereby, the image is reproduced by, for example, the data of the previous frame.
【0055】このように、本実施例のデータ構成によれ
ば、アドレス情報としてはフレーム先頭データのみを伝
送しており、データの利用効率を向上させている。ま
た、マクロブロックヘッダー52によって画面上の位置と
対比させており、従来に比してデータの利用効率を向上
させることができる。また、復号単位である小ブロック
をヘッダーと可変長符号との組み合わせにしているの
で、再生データが不連続である場合の再生効率を向上さ
せることができる。更に、イントラフレームデータのデ
ータ長を伝送しており、VCR等におけるフォーマット
変換が容易となる。また、記録状態に応じて、通常のデ
ータ伝送のための系の外に、時間調整用の調整ビットを
挿入する系と修整指示を与える系とを選択するようにな
っており、再生データが不連続となる場合でも、再生し
た不連続データから画像の復元を可能にしている。こう
して、テレビジョン放送等のように、圧縮効率の条件が
厳しいもので、且つ、VCRのようにデータのエラー及
び不連続再生が発生する媒体において極めて有効なデー
タフォーマットが得られる。As described above, according to the data configuration of the present embodiment, only the head data of the frame is transmitted as the address information, and the data use efficiency is improved. Further, the position on the screen is compared with the position on the screen by the macro block header 52, so that the data use efficiency can be improved as compared with the related art. Further, since the small block which is the decoding unit is a combination of the header and the variable length code, the reproduction efficiency when the reproduction data is discontinuous can be improved. Further, since the data length of the intra-frame data is transmitted, format conversion in a VCR or the like becomes easy. In addition to the system for normal data transmission, a system for inserting an adjustment bit for time adjustment and a system for giving a modification instruction are selected according to the recording state. Even in the case of continuous data, it is possible to restore an image from reproduced discontinuous data. In this way, an extremely effective data format can be obtained in a medium such as a television broadcast where the conditions of compression efficiency are severe and a data error and discontinuous reproduction occur such as a VCR.
【0056】なお、本実施例では小ブロック単位で説明
を行なっているが、ブロック単位で構成してもよく、ま
た、図1の構成を小ブロック構成単位で独立させてもよ
い。この場合には、図1のマクロブロックデータ長51、
マクロブロックヘッダー52及び小ブロック50が伝送単位
となる。また、この場合には、イントラフレームデータ
長56は不要である。Although the present embodiment has been described in units of small blocks, it may be configured in units of blocks, or the configuration of FIG. 1 may be made independent in units of small blocks. In this case, the macroblock data length 51 in FIG.
The macro block header 52 and the small block 50 are a transmission unit. In this case, the intra-frame data length 56 is unnecessary.
【0057】図10は図1のデータ構成を実現する符号
化回路を示すブロック図である。FIG. 10 is a block diagram showing an encoding circuit for realizing the data configuration of FIG.
【0058】前処理回路61は入力信号をサンプリングし
て、図2及び図3に示す小ブロック単位で引算器12及び
スイッチ62に出力する。スイッチ62には引算器12の出力
も与えており、スイッチ62はフレーム内/フレーム間識
別回路63に制御されて、2入力の一方をDCT回路13に
出力する。フレーム内/フレーム間識別回路63には外部
制御信号及び後述する動き検出回路26から動き判定信号
が入力されてスイッチを制御する。すなわち、フレーム
内/フレーム間識別回路63は外部制御信号によってフレ
ーム内圧縮が指示された場合又は動きが所定値よりも大
きい場合には、スイッチ62に前処理回路61の出力を選択
させてフレーム内圧縮を行わせる。The preprocessing circuit 61 samples the input signal and outputs it to the subtractor 12 and the switch 62 in small block units shown in FIGS. The output of the subtractor 12 is also given to the switch 62, and the switch 62 is controlled by the intra-frame / inter-frame identification circuit 63 and outputs one of two inputs to the DCT circuit 13. The intra-frame / inter-frame discrimination circuit 63 receives an external control signal and a motion determination signal from the motion detection circuit 26 described later, and controls the switch. That is, the intra-frame / inter-frame discrimination circuit 63 causes the switch 62 to select the output of the pre-processing circuit 61 when the intra-frame compression is instructed by an external control signal or when the motion is larger than a predetermined value. Force compression.
【0059】DCT回路13はブロック単位で信号が入力
され、8×8の2次元DCT(離散コサイン変換)処理
によって入力信号を周波数成分に変換する。DCT回路
13の出力は量子化回路15に与え、量子化回路15はレート
制御回路64から量子化係数が与えられて、DCT出力を
再量子化することによって、1ブロックの信号の冗長度
を低減する。レート制御回路64はDCT回路13からの変
換係数及びレート制御回路67からのデータに基づいて量
子化係数を発生している。量子化回路15からの量子化デ
ータは可変長符号化回路16及び逆量子化回路21に与え
る。The DCT circuit 13 receives a signal in block units, and converts the input signal into a frequency component by an 8 × 8 two-dimensional DCT (discrete cosine transform) process. DCT circuit
The output of 13 is supplied to the quantization circuit 15, which receives the quantization coefficient from the rate control circuit 64 and requantizes the DCT output to reduce the redundancy of the signal of one block. The rate control circuit 64 generates a quantization coefficient based on the transform coefficient from the DCT circuit 13 and the data from the rate control circuit 67. The quantized data from the quantization circuit 15 is provided to the variable length coding circuit 16 and the inverse quantization circuit 21.
【0060】ところで、フレーム間圧縮を行う場合に
は、画像に動きを補償する必要がある。量子化出力は逆
量子化回路21に与え、逆量子化回路21はレート制御回路
64から量子化係数が与えられて、量子化出力を逆量子化
して逆DCT回路22に与える。逆DCT回路22は逆量子
回路21の出力を逆DCT処理して元の映像信号に戻して
加算器23に与える。この場合には、引算器12の出力が差
分情報であるので、逆DCT回路22の出力も差分情報で
ある。加算器23の出力はフレーム間予測回路68及びスイ
ッチ69を介して帰還しており、加算器23は前フレームの
データに差分データを加算して現フレームのデータを再
生して出力する。When performing inter-frame compression, it is necessary to compensate for motion in an image. The quantized output is supplied to an inverse quantization circuit 21. The inverse quantization circuit 21 is a rate control circuit.
The quantization coefficient is given from 64, and the quantization output is inversely quantized and supplied to the inverse DCT circuit 22. The inverse DCT circuit 22 performs an inverse DCT process on the output of the inverse quantum circuit 21 to return to the original video signal and provides the video signal to the adder 23. In this case, since the output of the subtractor 12 is the difference information, the output of the inverse DCT circuit 22 is also the difference information. The output of the adder 23 is fed back via the inter-frame prediction circuit 68 and the switch 69, and the adder 23 reproduces and outputs the data of the current frame by adding the difference data to the data of the previous frame.
【0061】フレーム間予測回路68には動き検出回路26
から動きベクトルも与える。動きベクトル26は前処理回
路61から入力信号が与えられて、動きベクトルを求めて
いる。フレーム間予測回路68は加算器23の出力を動きベ
クトルによって補正して引算器12に出力すると共に、ス
イッチ69を介して加算器23に出力する。スイッチ69はフ
レーム内/フレーム間識別回路63によって制御される。
こうして、動き補償された前フレームのデータを引算器
12に供給する。The inter-frame prediction circuit 68 includes the motion detection circuit 26
Also gives a motion vector. For the motion vector 26, an input signal is given from the preprocessing circuit 61 to obtain a motion vector. The inter-frame prediction circuit 68 corrects the output of the adder 23 using the motion vector and outputs the corrected output to the subtractor 12 and also outputs the same to the adder 23 via the switch 69. The switch 69 is controlled by an intra-frame / inter-frame identification circuit 63.
In this way, the data of the motion-compensated previous frame is subtracted.
Supply to 12.
【0062】一方、可変長符号化回路16は量子化出力を
例えばハフマン符号化してバッファ65及びデータ長計測
回路66に出力する。バッファ65は可変長符号を蓄積して
マルチプレクサ(以下、MPXという)70に出力する。
レート制御回路67は、バッファ65の蓄積状態によって、
可変長符号化回路16からの出力データ量を監視し、監視
結果に基づいて、可変長符号化回路16を制御して出力デ
ータ量を制限すると共に、レート制御回路64を制御して
量子化回路15の量子化係数を変化させて出力データ量を
調整する。データ長調整回路74はレート制御回路67に制
御されて、調整ビットデータを作成してバッファ65に出
力する。On the other hand, the variable length encoding circuit 16 subjects the quantized output to, for example, Huffman encoding and outputs the result to the buffer 65 and the data length measuring circuit 66. The buffer 65 accumulates the variable length code and outputs it to a multiplexer (hereinafter, referred to as MPX) 70.
Depending on the accumulation state of the buffer 65, the rate control circuit 67
The output data amount from the variable length coding circuit 16 is monitored, and based on the monitoring result, the variable length coding circuit 16 is controlled to limit the output data amount, and the rate control circuit 64 is controlled to control the quantization circuit. The output data amount is adjusted by changing the 15 quantization coefficients. The data length adjustment circuit 74 is controlled by the rate control circuit 67 to create adjustment bit data and output it to the buffer 65.
【0063】一方、データ長計測回路66は可変長符号化
回路16の出力から各ブロックのデータ長を計測し、更
に、ブロックデータ長を累積して小ブロックのデータ長
を求めて、MPX70及びデータ長計測回路71に出力す
る。データ長計測回路71は、データ長計測回路66の出力
から4個の小ブロックのデータ長を累積し、更にヘッダ
ーのデータ長を加算してマクロブロックデータ長を求め
てMPX70に出力する。ヘッダー信号作成回路72は小ブ
ロック及びマクロブロックのヘッダーを作成する。例え
ば、ヘッダー信号作成回路72はフレーム内/フレーム間
識別回路63の出力に基づいてイントラフレームであるか
インターフレームであるかを示すヘッダー信号を作成し
てMPX70に出力する。MPX70は制御回路73に制御さ
れて、図1に示すデータ配列で入力されたデータを伝送
する。On the other hand, the data length measuring circuit 66 measures the data length of each block from the output of the variable length coding circuit 16 and further accumulates the block data length to obtain the data length of the small block. Output to the length measurement circuit 71. The data length measurement circuit 71 accumulates the data lengths of the four small blocks from the output of the data length measurement circuit 66, adds the data length of the header, obtains the macroblock data length, and outputs it to the MPX 70. The header signal creation circuit 72 creates a header of the small block and the macro block. For example, the header signal creation circuit 72 creates a header signal indicating whether the frame is an intra frame or an inter frame based on the output of the intra-frame / inter-frame identification circuit 63 and outputs the header signal to the MPX 70. The MPX 70 is controlled by the control circuit 73 to transmit the input data in the data array shown in FIG.
【0064】次に、このように構成された符号化回路の
動作について説明する。Next, the operation of the encoding circuit thus configured will be described.
【0065】入力信号は前処理回路61において前処理
し、ブロック単位で引算器12及びスイッチ62に入力す
る。フレーム内圧縮を行う場合には、フレーム内/フレ
ーム間識別回路63はスイッチ62に前処理回路61の出力を
選択させる。前処理回路61からのブロックデータはDC
T回路13に与えて2次元DCT処理する。DCT回路13
の出力は量子化回路15において量子化し、可変長符号化
回路16において可変長符号に変換する。この可変長符号
はバッファ65に蓄積される。バッファ65の蓄積状態によ
って、データ量の一定化(レート)制御を行う。すなわ
ち、レート制御回路67は、可変長符号化回路16を制御し
てデータ長の上限を規定する。また、レート制御回路64
はレート制御回路67の出力及びDCT変換係数に基づい
て量子化係数を制御してデータ長を調整する。The input signal is pre-processed in the pre-processing circuit 61 and is input to the subtracter 12 and the switch 62 in block units. When performing intra-frame compression, the intra-frame / inter-frame identification circuit 63 causes the switch 62 to select the output of the pre-processing circuit 61. The block data from the preprocessing circuit 61 is DC
The signal is supplied to a T circuit 13 for two-dimensional DCT processing. DCT circuit 13
Are quantized by a quantization circuit 15 and converted into a variable length code by a variable length coding circuit 16. This variable length code is stored in the buffer 65. Depending on the accumulation state of the buffer 65, constant (rate) control of the data amount is performed. That is, the rate control circuit 67 controls the variable length encoding circuit 16 to regulate the upper limit of the data length. The rate control circuit 64
Controls the quantization coefficient based on the output of the rate control circuit 67 and the DCT transform coefficient to adjust the data length.
【0066】一方、フレーム間圧縮を行う場合には、前
処理回路61の出力は引算器12に与える。引算器12には動
き補償された前フレームのデータが予測値として入力さ
れており、引算器12は2入力の差分信号をスイッチ62を
介してDCT回路13に出力する。量子化回路15の出力は
逆量子化回路21において逆量子化し、逆DCT回路22に
おいて逆DCT処理して、DCT回路13入力前の元のデ
ータに戻して加算器23に与える。加算器23の出力はフレ
ーム間予測回路68に与え、フレーム間予測回路68は動き
検出回路26からの動きベクトルによって予測値を求めて
引算器12に出力すると共に、スイッチ69を介して加算器
23に帰還させる。すなわち、加算器23は局部的に差分デ
ータを求め、この差分データと動きベクトルとからフレ
ーム間予測回路68が予測値を求める。なお、フレーム内
/フレーム間識別回路63は外部制御信号及び動き検出信
号によって、フレーム内圧縮を行うかフレーム間圧縮を
行うかを制御している。On the other hand, when performing inter-frame compression, the output of the pre-processing circuit 61 is given to the subtractor 12. The data of the previous frame subjected to motion compensation is input to the subtractor 12 as a predicted value, and the subtracter 12 outputs a two-input difference signal to the DCT circuit 13 via the switch 62. The output of the quantization circuit 15 is inversely quantized by the inverse quantization circuit 21, subjected to inverse DCT processing by the inverse DCT circuit 22, returned to the original data before input to the DCT circuit 13, and given to the adder 23. The output of the adder 23 is supplied to an inter-frame prediction circuit 68, which obtains a prediction value based on the motion vector from the motion detection circuit 26, outputs the predicted value to the subtractor 12, and outputs the addition value via a switch 69.
Return to 23. That is, the adder 23 locally obtains difference data, and the inter-frame prediction circuit 68 obtains a prediction value from the difference data and the motion vector. The intra-frame / inter-frame identification circuit 63 controls whether to perform intra-frame compression or inter-frame compression based on an external control signal and a motion detection signal.
【0067】こうして、可変長符号化回路16はインター
フレームの可変長データ及びイントラフレームの可変長
データを得、レート制御回路64は量子化係数を得、動き
検出回路26は動きベクトルを得てMPX70に供給する。Thus, the variable length coding circuit 16 obtains the variable length data of the inter frame and the variable length data of the intra frame, the rate control circuit 64 obtains the quantization coefficient, the motion detection circuit 26 obtains the motion vector, and obtains the MPX 70 To supply.
【0068】更に、データ長計測回路66は可変長符号か
らブロックのデータ長を計測し、ブロックのデータ長を
累積して小ブロックのデータ長を求めてMPX70に出力
する。また、データ長計測回路71は小ブロックデータ長
を累積してマクロブロックデータ長を求めてMPX70に
出力する。また、ヘッダー信号作成回路72はマクロブロ
ック及び小ブロックのヘッダーを作成してMPX70に出
力する。なお、フレーム内圧縮時にはデータ長計測回路
66の出力はイントラデータ長となる。Further, the data length measurement circuit 66 measures the data length of the block from the variable length code, accumulates the data length of the block, obtains the data length of the small block, and outputs it to the MPX 70. Further, the data length measuring circuit 71 accumulates the small block data length, obtains the macro block data length, and outputs it to the MPX 70. Further, the header signal creation circuit 72 creates a header of the macro block and the small block and outputs the header to the MPX 70. Note that the data length measurement circuit is used during intra-frame compression.
The output of 66 is the intra data length.
【0069】MPX70は制御回路73に制御されて、入力
されるデータを選択して順序化して出力する。これによ
り、図1のA=A1 による系を用いたデータフォーマッ
トでデータを配列して伝送することができる。The MPX 70 is controlled by the control circuit 73 to select input data, order the data, and output the data. Thus, data can be arranged and transmitted in a data format using the system of A = A1 in FIG.
【0070】なお、データ長計測回路66,71にはマクロ
ブロック及び小ブロックのヘッダーのデータ長のデータ
は入力されていないが、図1のフォーマットでは、マク
ロブロックデータ長51及びイントラデータ長56がヘッダ
ーのデータ長を含んでも含まなくてもよい。制御回路73
によって各データの多重化タイミングを決定しているの
で、ヘッダーのデータ長は制御回路73によって容易に求
められる。従って、マクロブロックデータ長51及びイン
トラデータ長56にヘッダーのデータ長を含ませる場合に
は、制御回路73からデータをデータ長計測回路66,71に
与えればよい。Although the data length data of the headers of the macro block and the small block are not input to the data length measurement circuits 66 and 71, the macro block data length 51 and the intra data length 56 are not used in the format of FIG. It may or may not include the data length of the header. Control circuit 73
The data length of the header is easily obtained by the control circuit 73. Therefore, when the data length of the header is included in the macro block data length 51 and the intra data length 56, the data may be provided from the control circuit 73 to the data length measurement circuits 66 and 71.
【0071】図1のA=A2 ,A3 の系は、VCR等の
記録メディアにおいて採用する。これらの系を選択する
場合には、レート制御回路67によって、レート制御回路
64からの量子化係数の値AをA2 又はA3 とする。A=
A2 の場合には、データ長調整回路74はレート制御回路
67に制御されて、データ調整ビット長分の調整ビットデ
ータをバッファ65を介してMPX70に出力する。これに
より、図8及び図9に示すデータフォーマットが得られ
る。A=A3 の場合には、制御回路73は修整指示を示す
制御信号をMPX70から出力させる。The system of A = A2, A3 in FIG. 1 is adopted in a recording medium such as a VCR. When these systems are selected, the rate control circuit 67
Let the value A of the quantization coefficient from 64 be A2 or A3. A =
In the case of A2, the data length adjusting circuit 74 is a rate control circuit.
Under the control of 67, adjustment bit data corresponding to the data adjustment bit length is output to MPX 70 via buffer 65. As a result, the data formats shown in FIGS. 8 and 9 are obtained. If A = A3, the control circuit 73 causes the MPX 70 to output a control signal indicating a modification instruction.
【0072】なお、A=A2 の系は、放送局からのデー
タ伝送においても採用することがある。例えば、パケッ
トの都合でデータの空きが生じて、バッファ65がアンダ
ーフローとなるときであり、この場合には、レート制御
回路67がデータ長調整回路74を制御して、所定ビット長
の調整ビットを発生させる。Incidentally, the system of A = A2 may be adopted also in data transmission from a broadcasting station. For example, when data becomes available due to a packet and the buffer 65 underflows.In this case, the rate control circuit 67 controls the data length adjustment circuit 74 to adjust the bit length to a predetermined bit length. Generate.
【0073】図11は図1のデータフォーマットの伝送
データ復号する復号回路を示すブロック図である。FIG. 11 is a block diagram showing a decoding circuit for decoding transmission data of the data format of FIG.
【0074】復号回路のヘッダー抽出回路81は符号化デ
ータからマクロブロックヘッダー及び小ブロックヘッダ
ーを抽出する。ヘッダー抽出回路81の出力は可変長復号
回路82、制御回路83、量子化係数回路84及び動きベクト
ル抽出回路85に与える。可変長復号回路82は入力された
データを可変長復号してバッファ86に出力する。制御回
路83にはイントラデータ長、マクロブロックデータ長及
び調整ビット長のデータが与えられ、制御回路83はこれ
らのデータを用いて可変長復号回路82を制御することに
より、エラー伝播を防止すると共に、入力されているブ
ロックデータが正しいか否かを確認する。また、制御回
路83はヘッダー信号も与えられ、フレーム内圧縮データ
であるかフレーム間圧縮データであるかを識別して、後
述するスイッチ89を制御するようになっている。The header extraction circuit 81 of the decoding circuit extracts a macro block header and a small block header from the encoded data. The output of the header extraction circuit 81 is provided to a variable length decoding circuit 82, a control circuit 83, a quantization coefficient circuit 84, and a motion vector extraction circuit 85. The variable length decoding circuit 82 performs variable length decoding on the input data and outputs the result to the buffer 86. The control circuit 83 is provided with data of an intra data length, a macro block data length, and an adjustment bit length.The control circuit 83 controls the variable length decoding circuit 82 using these data, thereby preventing error propagation. Check whether the input block data is correct. The control circuit 83 is also provided with a header signal, identifies whether the data is compressed data within a frame or compressed data between frames, and controls a switch 89 described later.
【0075】バッファ86の出力は逆量子化回路87に与え
る。量子化係数回路84はヘッダー抽出回路81の出力から
量子化係数を抽出して逆量子化回路87に与えており、逆
量子化回路87は量子化係数を用いて可変長復号出力を逆
量子化して逆DCT回路88に出力する。逆DCT回路88
は逆量子化出力を逆DCT処理して元のデータに戻して
スイッチ89及び加算器90に出力する。スイッチ89は制御
回路83によって入力されたデータがフレーム内圧縮デー
タであることが示された場合には、逆DCT回路88から
の復号データを選択してメモリ92に出力する。The output of the buffer 86 is supplied to an inverse quantization circuit 87. The quantization coefficient circuit 84 extracts a quantization coefficient from the output of the header extraction circuit 81 and supplies it to the inverse quantization circuit 87.The inverse quantization circuit 87 inversely quantizes the variable-length decoded output using the quantization coefficient. And outputs it to the inverse DCT circuit 88. Inverse DCT circuit 88
Performs inverse DCT processing on the inverse quantized output to restore the original data, and outputs the data to the switch 89 and the adder 90. The switch 89 selects the decoded data from the inverse DCT circuit 88 and outputs it to the memory 92 when the control circuit 83 indicates that the input data is intra-frame compressed data.
【0076】一方、動きベクトル抽出回路85はヘッダー
抽出回路81の出力から動きベクトルを抽出して予測復号
回路91に出力する。予測復号回路91はメモリ92から前フ
レームの復号データが与えられており、前フレームのデ
ータを動きベクトルによって動き補償して加算器90に出
力する。加算器90は予測復号回路91の出力と逆DCT回
路88の出力とを加算することにより、フレーム間圧縮さ
れたデータを復号してスイッチ89に出力する。スイッチ
89は制御回路83に制御されて、フレーム間圧縮データが
入力された場合には、加算器90の出力を選択してメモリ
92に出力する。On the other hand, the motion vector extraction circuit 85 extracts a motion vector from the output of the header extraction circuit 81 and outputs it to the prediction decoding circuit 91. The predictive decoding circuit 91 is provided with decoded data of the previous frame from the memory 92, performs motion compensation on the data of the previous frame by using a motion vector, and outputs the data to the adder 90. The adder 90 decodes the inter-frame compressed data by adding the output of the predictive decoding circuit 91 and the output of the inverse DCT circuit 88, and outputs the decoded data to the switch 89. switch
89 is controlled by the control circuit 83 to select the output of the adder 90 and to store the
Output to 92.
【0077】本実施例においては、量子化係数回路84は
量子化係数の値を判別する。すなわち、量子化係数回路
84はA=A1 ならば量子化係数をそのまま逆量子化回路
87に与え、A=A2 の場合には、制御回路83に入力デー
タが調整ビットであることを示す信号を出力して調整ビ
ット長を把握させる。これにより、制御回路83は可変長
復号回路82の復号動作を停止させる。制御回路83は、調
整ビット長によって示されるデータ長のデータが入力さ
れる期間復号を停止させた後、復号を再開させるための
指示を与えるようになっている。In this embodiment, the quantization coefficient circuit 84 determines the value of the quantization coefficient. That is, the quantization coefficient circuit
84 is an inverse quantization circuit as it is if A = A1
When A = A2, a signal indicating that the input data is an adjustment bit is output to the control circuit 83 so that the adjustment bit length can be grasped. As a result, the control circuit 83 stops the decoding operation of the variable length decoding circuit 82. The control circuit 83 stops decoding while data of the data length indicated by the adjustment bit length is input, and then gives an instruction to restart decoding.
【0078】また、量子化係数回路84は、A=A3 であ
る場合には、バッファ読み出し指示回路94に修整指示を
与えるようになっている。この修整指示が与えられる
と、バッファ読み出し指示回路94はバッファ86を制御し
てデータの読み出しを停止させると共に、メモリー制御
回路93を制御してメモリ92への書き込みを禁止させる。
これにより、修整指示が発生したブロック又は小ブロッ
クの復号データによってメモリ92のデータが更新されな
い。すなわち、これらのブロックについては前フレーム
の復号データが更新されずに残ることになる。なお、バ
ッファ読み出し指示回路94には、可変長復号ミスが発生
した場合にも可変長復号回路82から修整指示の要求が発
生するようになっている。When A = A3, the quantization coefficient circuit 84 gives a modification instruction to the buffer read instruction circuit 94. When the modification instruction is given, the buffer read instruction circuit 94 controls the buffer 86 to stop reading data, and controls the memory control circuit 93 to prohibit writing to the memory 92.
As a result, the data in the memory 92 is not updated with the decoded data of the block or the small block in which the modification instruction has been issued. That is, for these blocks, the decoded data of the previous frame remains without being updated. It should be noted that a request for a modification instruction is generated from the variable length decoding circuit 82 even when a variable length decoding error occurs in the buffer read instruction circuit 94.
【0079】次に、このように構成された復号回路の動
作について図12及び図13のタイミングチャートを参
照して説明する。図12はA=A2 による系を説明する
ためのものであり、図13はA=A3 による系を説明す
るためのものである。図12及び図13においてHはヘ
ッダーを示している。Next, the operation of the decoding circuit thus configured will be described with reference to the timing charts of FIGS. FIG. 12 is for explaining a system in which A = A2, and FIG. 13 is for explaining a system in which A = A3. In FIGS. 12 and 13, H indicates a header.
【0080】復号回路に入力されるデータはヘッダー抽
出回路81に与えてヘッダー信号を抽出する。可変長復号
回路82はヘッダー抽出回路81の出力を可変長復号してバ
ッファ86に出力する。バッファ86によって復号データを
固定長化して逆量子化回路87に与える。量子化係数回路
84は量子化係数を抽出して逆量子化回路87に与えてお
り、逆量子化回路はこの量子化係数を用いて可変長復号
データを逆量子化する。逆DCT回路は逆量子化出力を
逆DCT処理して元のデータに復号する。入力データが
フレーム内圧縮データである場合には、制御回路83によ
ってスイッチ89は逆DCT回路88の出力を選択し、逆D
CT回路88からの復号出力がスイッチ89を介してメモリ
92に記憶される。フレーム間圧縮データである場合に
は、逆DCT回路88の出力を加算器90に与えて、予測復
号回路91からの動き補償された前フレームのデータと加
算する。これにより、フレーム間圧縮データの復号出力
が得られ、復号出力はスイッチ89を介してメモリ92に記
憶させる。The data input to the decoding circuit is supplied to a header extracting circuit 81 to extract a header signal. The variable length decoding circuit 82 performs variable length decoding on the output of the header extraction circuit 81 and outputs the result to the buffer 86. The decoded data is fixed-length by the buffer 86 and supplied to the inverse quantization circuit 87. Quantization coefficient circuit
Numeral 84 extracts a quantization coefficient and supplies it to an inverse quantization circuit 87. The inverse quantization circuit inversely quantizes the variable-length decoded data using the quantization coefficient. The inverse DCT circuit performs an inverse DCT process on the inverse quantized output and decodes the original data. If the input data is compressed data in a frame, the control circuit 83 causes the switch 89 to select the output of the inverse DCT circuit 88 and
The decoded output from the CT circuit 88 is stored in the memory via the switch 89.
Stored in 92. If the data is inter-frame compressed data, the output of the inverse DCT circuit 88 is supplied to the adder 90 to be added to the motion-compensated previous frame data from the predictive decoding circuit 91. As a result, a decoded output of the inter-frame compressed data is obtained, and the decoded output is stored in the memory 92 via the switch 89.
【0081】いま、図12(b)に示す入力データが入
力されるものとする。図12(b)に示すように、n,
(n+1),(n+4)マクロブロックは符号化デー
タ、すなわち、符号化時にA=A1 による分岐を行った
データであり、(n+2),(n+3)マクロブロック
は調整ビットデータ、すなわち、符号化時にA=A2 に
よる分岐を行ったデータである。量子化係数回路84はヘ
ッダー抽出回路81の出力からnマクロブロックのデータ
の量子化係数がA=A1 であることを検出すると、バッ
ファ読み出し指示回路94に可変長復号回路82からの復号
データの逆量子化回路87への出力を指示する。バッファ
読み出し指示回路94からは図12(d)に示すバッファ
読み出しパルスが発生して、図12(c)に示す復号出
力が逆量子化回路87に出力される。Now, it is assumed that the input data shown in FIG. As shown in FIG.
(N + 1) and (n + 4) macroblocks are coded data, that is, data obtained by branching according to A = A1 at the time of encoding, and (n + 2) and (n + 3) macroblocks are adjustment bit data, that is, A = data obtained by branching according to A2. When the quantization coefficient circuit 84 detects from the output of the header extraction circuit 81 that the quantization coefficient of the data of the n macroblocks is A = A1, the buffer read instruction circuit 94 inverts the decoded data from the variable length decoding circuit 82. The output to the quantization circuit 87 is instructed. The buffer read instruction circuit 94 generates a buffer read pulse shown in FIG. 12D, and the decoded output shown in FIG. 12C is output to the inverse quantization circuit 87.
【0082】ここで、(n+2)マクロブロックのデー
タが入力されると、量子化係数回路84はA=A2 である
ことを検出して、入力データが調整ビットであることを
示す信号を制御回路83に出力する。制御回路83は可変長
復号回路82に指示を与えて、図12(c)に示すよう
に、復号動作を停止させる。一方、バッファ読み出し指
示回路94からは、図12(d)に示すように、バッファ
読み出しパルスが発生せず、逆量子化回路87にデータを
与えない。Here, when the data of the (n + 2) macroblock is input, the quantization coefficient circuit 84 detects that A = A2, and outputs a signal indicating that the input data is an adjustment bit to the control circuit. Output to 83. The control circuit 83 gives an instruction to the variable length decoding circuit 82 to stop the decoding operation as shown in FIG. On the other hand, no buffer read pulse is generated from the buffer read instruction circuit 94 and no data is supplied to the inverse quantization circuit 87, as shown in FIG.
【0083】そして、(n+4)マクロブロックのデー
タが入力されると、復号動作が再開して、(n+4)マ
クロブロックの復号データがメモリ92に書込まれる。こ
うして、入力されたイントラフレームデータを確実に復
号する。When the data of the (n + 4) macroblock is input, the decoding operation is restarted, and the decoded data of the (n + 4) macroblock is written into the memory 92. Thus, the input intra-frame data is reliably decoded.
【0084】次に、図13(b)に示す入力データ列が
入力されるものとする。図13(b)に示すように、
n,(n+1),(n+3)マクロブロックは符号化デ
ータが伝送されており、(n+2),(n+4),(n
+5)マクロブロックはデータが伝送されていない。Next, it is assumed that the input data sequence shown in FIG. As shown in FIG.
Encoded data is transmitted to macroblocks n, (n + 1), and (n + 3), and (n + 2), (n + 4), (n
+5) No data is transmitted for the macroblock.
【0085】(n+2)マクロブロックのデータが入力
されると、量子化係数回路84はヘッダー抽出回路81の出
力からA=A3 であることを検出して、修整指示をバッ
ファ読み出し指示回路94に出力する。バッファ読み出し
指示回路94はバッファ86に指示を与えて復号出力の読み
出しを停止させる。また、バッファ読み出し指示回路94
はメモリ制御回路93にも指示を与えて、(n+2)マク
ロブロックに対応するメモリ92のアドレスの更新を禁止
する。こうして、調整ビットに対応する部分を前フレー
ムのデータで修整することが可能となる。When the data of the (n + 2) macroblock is input, the quantization coefficient circuit 84 detects that A = A3 from the output of the header extraction circuit 81, and outputs a modification instruction to the buffer read instruction circuit 94. I do. The buffer read instruction circuit 94 gives an instruction to the buffer 86 to stop reading the decoded output. Also, the buffer read instruction circuit 94
Also gives an instruction to the memory control circuit 93 to prohibit updating of the address of the memory 92 corresponding to the (n + 2) macroblock. Thus, it is possible to modify the portion corresponding to the adjustment bit with the data of the previous frame.
【0086】図14は本発明の他の実施例に係るデータ
構成を示す説明図である。図14において図1と同一の
構成要素には同一符号を付して説明を省略する。FIG. 14 is an explanatory diagram showing a data structure according to another embodiment of the present invention. 14, the same components as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.
【0087】本実施例の小ブロック100 は、A=A1 ,
A=A2 ,A=A3 の3分岐をA=A1 ,A=A3 の2
分岐に変更し、可変長データ57に続けて調整ビット101
を付加した点が図1の実施例と異なる。調整ビット101
は図1のA=A2 の分岐に対応している。The small block 100 of this embodiment has A = A 1,
A = A2 and A = A3 are divided into two branches A = A1 and A = A3.
Change to branch, adjust bit 101 following variable length data 57
Is different from the embodiment of FIG. Adjustment bit 101
Corresponds to the branch of A = A2 in FIG.
【0088】このように構成されたデータフォーマット
においては、調整ビット101 としてハフマン符号として
存在しないデータ(例えば全て“1”のデータ列)を付
加する。これにより、調整ビット101 は復号することが
できないデータとして処理される。結局、図1のA=A
2 の分岐と同様に調整ビットの役割を果たす。In the data format configured as described above, data that does not exist as a Huffman code (for example, a data string of all “1”) is added as the adjustment bit 101. As a result, the adjustment bits 101 are processed as data that cannot be decoded. After all, A = A in FIG.
Acts as a justification bit, similar to the branch of 2.
【0089】図15は本発明の他の実施例に係るデータ
構成を示す説明図である。図15において図1と同一の
構成要素には同一符号を付して説明を省略する。FIG. 15 is an explanatory diagram showing a data structure according to another embodiment of the present invention. 15, the same components as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.
【0090】本実施例は小ブロック110 の前にマクロブ
ロックの基本量子化係数111 を配列している。基本量子
化係数111 の値をA′とし、A′と各小ブロックの基本
量子化係数との差分をA″とすると、A′+A″が小ブ
ロック110 の量子化係数Bとなる。小ブロック110 の先
頭には値がA″の量子化係数の係数補正112 を配列す
る。量子化係数111 の基本量子化係数値A′がA1 ′で
ある場合には、係数補正112 に分岐し、A′=A2 ′で
ある場合には、量子化係数113 に分岐する。量子化係数
113 は小ブロックの量子化係数Bのデータである。量子
化係数113 の値がB1 ,B2 ,B3 の場合の分岐は図1
のA1 ,A2 ,A3 の分岐と同様である。In this embodiment, the basic quantization coefficient 111 of the macro block is arranged before the small block 110. Assuming that the value of the basic quantization coefficient 111 is A 'and the difference between A' and the basic quantization coefficient of each small block is A ", A '+ A" is the quantization coefficient B of the small block 110. At the head of the small block 110, a coefficient correction 112 for the quantized coefficient having the value A "is arranged. If the basic quantized coefficient value A 'of the quantized coefficient 111 is A1', the process branches to the coefficient correction 112. , A '= A2', the process branches to a quantization coefficient 113.
113 is the data of the quantization coefficient B of the small block. FIG. 1 shows a branch when the value of the quantization coefficient 113 is B1, B2, B3.
Are the same as the branches of A1, A2 and A3.
【0091】このように構成されたデータフォーマット
によれば、基本量子化係数の値A′によって分岐が行わ
れる。すなわち、不連続に再生される場合には、基本量
子化係数A′と差分A″とによって小ブロックの量子化
係数Bを求めることができない。このため、このような
場合には、A′=A2 ′による分岐によって、量子化係
数Bを伝送可能にしている。他の作用及び効果は図1の
実施例と同様である。According to the data format configured as described above, branching is performed according to the value A 'of the basic quantization coefficient. That is, when the data is reproduced discontinuously, the quantization coefficient B of the small block cannot be obtained from the basic quantization coefficient A 'and the difference A ". In such a case, A' = A2 'enables the transmission of the quantized coefficient B. Other functions and effects are the same as those of the embodiment of FIG.
【発明の効果】以上説明したように本発明によれば、受
信側のフォーマット変換を容易にすると共に、不連続な
データを有効に用いたデコードを可能にし、更に、デー
タの利用効率を低下させることなくエラーの伝播を抑制
することができるという効果を有する。As described above, according to the present invention, format conversion on the receiving side is facilitated, decoding using discontinuous data is enabled effectively, and data utilization efficiency is reduced. This has the effect that the propagation of errors can be suppressed without any problem.
【図1】本発明に係る高能率符号化復号化システムの一
実施例を示す説明図。FIG. 1 is an explanatory diagram showing one embodiment of a high-efficiency encoding / decoding system according to the present invention.
【図2】図1のデータの構成方法を説明するための説明
図。FIG. 2 is an explanatory diagram for explaining a method of configuring the data in FIG. 1;
【図3】図1のデータの構成方法を説明するための説明
図。FIG. 3 is an explanatory diagram for explaining a method of configuring the data in FIG. 1;
【図4】ブロックデータのデータ配列を説明するための
説明図。FIG. 4 is an explanatory diagram for explaining a data array of block data.
【図5】実施例の作用を説明するための説明図。FIG. 5 is an explanatory diagram for explaining the operation of the embodiment.
【図6】実施例の作用を説明するための説明図。FIG. 6 is an explanatory diagram for explaining the operation of the embodiment.
【図7】A=A2 の分岐を説明するための説明図。FIG. 7 is an explanatory diagram for explaining a branch of A = A2.
【図8】A=A2 の分岐を説明するための説明図。FIG. 8 is an explanatory diagram for explaining a branch of A = A2.
【図9】A=A2 の分岐を説明するための説明図。FIG. 9 is an explanatory diagram for explaining a branch of A = A2.
【図10】符号化回路の一例を示すブロック図。FIG. 10 is a block diagram illustrating an example of an encoding circuit.
【図11】復号化回路の一例を示すブロック図。FIG. 11 is a block diagram illustrating an example of a decoding circuit.
【図12】図11の動作を説明するためのタイミングチ
ャート。FIG. 12 is a timing chart for explaining the operation of FIG. 11;
【図13】図11の動作を説明するためのタイミングチ
ャート。FIG. 13 is a timing chart for explaining the operation of FIG. 11;
【図14】本発明の他の実施例を示す説明図。FIG. 14 is an explanatory view showing another embodiment of the present invention.
【図15】本発明の他の実施例を示す説明図。FIG. 15 is an explanatory view showing another embodiment of the present invention.
【図16】H.261の勧告案の圧縮法を説明するため
の説明図。FIG. 261 is an explanatory diagram for describing a compression method of the recommendation proposal of H.261.
【図17】予測符号化を採用した記録再生装置の記録側
を示すブロック図。FIG. 17 is a block diagram showing a recording side of a recording / reproducing apparatus adopting predictive coding.
【図18】従来例におけるマクロブロックの構成を示す
説明図。FIG. 18 is an explanatory diagram showing a configuration of a macroblock in a conventional example.
【図19】記録信号のデータストリームを示す説明図。FIG. 19 is an explanatory diagram showing a data stream of a recording signal.
【図20】記録再生装置の復号側(再生側)を示すブロ
ック図。FIG. 20 is a block diagram showing a decoding side (reproduction side) of the recording / reproduction device.
【図21】VCRによって記録媒体上に作成された記録
トラックを説明するための説明図。FIG. 21 is an explanatory diagram for describing a recording track created on a recording medium by a VCR.
50…小ブロック、51…マクロブロックデータ長、52…マ
クロブロックヘッダー、53…量子化係数、54…小ブロッ
クヘッダー、56…イントラデータ長、57…可変長デー
タ、58…データ調整ビット長、59…調整ビットデータ50: small block, 51: macro block data length, 52: macro block header, 53: quantization coefficient, 54: small block header, 56: intra data length, 57: variable length data, 58: data adjustment bit length, 59 … Adjustment bit data
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04N 7/24 - 7/68 G11B 20/12 H04N 5/92 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H04N 7/ 24-7/68 G11B 20/12 H04N 5/92
Claims (2)
の少なくとも1つ以上の集まりによって構成する小ブロ
ックと、 少なくとも1つ以上の前記小ブロックによって構成し先
頭にそのデータ長を示すマクロブロックデータ長を配列
するマクロブロックとを具備し、 前記小ブロックは、第1の系として入力データを符号化
単位であるブロック毎に可変長符号化することによって
得られるデータの少なくとも1つ以上の集まりによって
構成する可変長データと、この可変長データのヘッダ情
報と、そのデータ長を示す小ブロックデータ長とを有
し、第2の系として調整ビットデータ及びそのデータ長
を有し、第3の系として修整指示信号を有して、前記可
変長データの符号化特性に基づく係数に前記第1乃至第
3の系の少なくとも1つを選択するためのデータを含ま
せて伝送することを特徴とする高能率符号化復号化シス
テム。1. A small block constituted by at least one group of blocks which is a coding unit of input data, and a macro block data length constituted by at least one small block and indicating a data length at the head thereof. The small block is configured by a group of at least one or more pieces of data obtained by performing variable length coding of input data for each block as a coding unit as a first system. Variable length data, header information of the variable length data, and a small block data length indicating the data length, a second system having adjustment bit data and its data length, and a third system having Having a modification instruction signal, selecting at least one of the first to third systems as a coefficient based on an encoding characteristic of the variable length data; High-efficiency coding and decoding system characterized by transmitting by including data for.
毎に可変長符号化して出力する符号化手段と、 この可変長符号化手段の出力からデータ長を計測して出
力するデータ長計測手段と、 前記符号化手段の出力に対するヘッダ情報を作成して出
力するヘッダ情報作成手段と、 少なくとも1つ以上の前記ブロックによって小ブロック
を構成して、前記符号化手段の出力、前記データ長計測
手段の出力及び前記ヘッダ情報作成手段の出力を第1の
系としてパケット化し、第2の系として所定の調整ビッ
トデータ及びそのデータ長の情報をパケット化し、第3
の系として修整指示信号をパケット化する手段を有し、
前記第1乃至第3の系の少なくとも1つによってパケッ
ト化を行う第1のパケット手段と、 少なくとも1つ以上の前記小ブロックによってマクロブ
ロックを構成して、前記第1のパケット手段の出力に前
記データ長計測手段の出力及び前記ヘッダ情報作成手段
の出力をパケット化して出力する第2のパケット手段と
を具備したことを特徴とする高能率符号化復号化システ
ム。2. An encoding means for performing variable length encoding of input data for each block as an encoding unit and outputting the data, and a data length measuring means for measuring and outputting a data length from an output of the variable length encoding means. A header information creating means for creating and outputting header information for the output of the encoding means; and a small block constituted by at least one or more of the blocks, wherein the output of the encoding means and the data length measuring means The output and the output of the header information creating means are packetized as a first system, and the predetermined adjustment bit data and information on its data length are packetized as a second system.
A means for packetizing the modification instruction signal as a system of
A first packet unit for performing packetization by at least one of the first to third systems; and a macroblock formed by at least one or more of the small blocks, and an output of the first packet unit includes: A high-efficiency encoding / decoding system, comprising: a second packet unit for packetizing and outputting the output of the data length measuring unit and the output of the header information creating unit.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19104592A JP3144898B2 (en) | 1992-07-17 | 1992-07-17 | High efficiency coding / decoding system |
KR1019930013422A KR0134871B1 (en) | 1992-07-17 | 1993-07-16 | High efficient encoding and decoding system |
US08/092,423 US5440345A (en) | 1992-07-17 | 1993-07-16 | High efficient encoding/decoding system |
EP93305641A EP0579514B1 (en) | 1992-07-17 | 1993-07-19 | High efficiency encoding/decoding system |
DE69326398T DE69326398T2 (en) | 1992-07-17 | 1993-07-19 | Effective coding / decoding system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19104592A JP3144898B2 (en) | 1992-07-17 | 1992-07-17 | High efficiency coding / decoding system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0638190A JPH0638190A (en) | 1994-02-10 |
JP3144898B2 true JP3144898B2 (en) | 2001-03-12 |
Family
ID=16267979
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19104592A Expired - Fee Related JP3144898B2 (en) | 1992-07-17 | 1992-07-17 | High efficiency coding / decoding system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3144898B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19680222C2 (en) * | 1995-02-22 | 1999-09-16 | Matsushita Electric Works Ltd | Lamp holder |
-
1992
- 1992-07-17 JP JP19104592A patent/JP3144898B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0638190A (en) | 1994-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0134871B1 (en) | High efficient encoding and decoding system | |
US5703889A (en) | High efficiency coding signal processing apparatus with error propagation influence reduction | |
US5751893A (en) | Variable length code recording/playback apparatus | |
KR100252108B1 (en) | Apparatus and method for digital recording and reproducing using mpeg compression codec | |
JP3226439B2 (en) | Image encoding method and image decoding method | |
KR0121328B1 (en) | Digital video signal recording/reproducing apparatus | |
EP0632653A2 (en) | Digital high definition video recorder having high definition display in trick-play modes | |
JP3487205B2 (en) | Image data editing device | |
JP3144898B2 (en) | High efficiency coding / decoding system | |
JP3112532B2 (en) | Variable length code recording / reproducing apparatus and its recording / reproducing method | |
US6549677B1 (en) | Data conversion method and apparatus and signal recording and reproduction apparatus utilizing same | |
JP3147475B2 (en) | Variable length code recording / reproducing device | |
JPH05276491A (en) | High-efficiency coding/decoding device | |
JP4113233B2 (en) | Transmission system and transmission method | |
JPH05276480A (en) | Magnetic recording and reproducing device | |
JPH06245201A (en) | High efficiency coding/decoding system | |
JPH08125967A (en) | Image data recording and reproducing device | |
JP3232750B2 (en) | Digital video signal coding and framing apparatus | |
KR100268489B1 (en) | Method and apparatus of recording and playing video data and digital video cassette recorder | |
JPH08205170A (en) | Decoding device and encoding device for dynamic image | |
JPH07162805A (en) | Special reproducing device for compressed image | |
JPH05274808A (en) | Transmission device | |
JPH07193783A (en) | Video signal processor | |
JP3168723B2 (en) | Video signal encoding device | |
JPH1093977A (en) | Image signal processor and its method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |