JP3144604B2 - Control device - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は少なくとも積分演算を行
なう制御装置に係り、例えば温度、圧力、流量等のプロ
セス量を制御するプロセス制御ループ系、産業用ロボッ
ト等の機械装置を制御するメカニカル制御ループ系、そ
の他汎用の制御ループ系に用いて好適する制御装置の改
良に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control device for performing at least an integral operation, for example, a process control loop system for controlling a process amount such as a temperature, a pressure and a flow rate, and a mechanical control for controlling a mechanical device such as an industrial robot. The present invention relates to an improvement of a control device suitable for use in a loop system and other general-purpose control loop systems.

【０００２】[0002]

【従来の技術】この種の制御装置は目標値ＳＶと制御対
象からの入力信号ＰＶとの制御偏差を比例演算、積分演
算および微分演算してその制御対象への出力信号ＭＶを
出力するＰＩＤ制御が主流である。このＰＩＤ制御で
は、積分演算が入力信号ＰＶと目標値ＳＶの定常的な制
御偏差を零にする機能を有する反面、図１１に示すよう
に、目標値ＳＶの変更による大きな制御偏差の発生に対
して常に積分演算を実行すると過積分となり、入力信号
ＰＶが目標値ＳＶを行過ぎてしまう、いわゆるリセット
ワインドアップ現象が発生する。2. Description of the Related Art A control device of this kind is a PID control which performs a proportional operation, an integral operation and a differential operation on a control deviation between a target value SV and an input signal PV from a control target and outputs an output signal MV to the control target. Is the mainstream. In this PID control, the integration operation has a function of making the steady control deviation between the input signal PV and the target value SV zero, but as shown in FIG. When the integral calculation is always performed, over-integration occurs, and a so-called reset windup phenomenon occurs in which the input signal PV exceeds the target value SV.

【０００３】そこで、積分演算を含む制御装置ではリセ
ットワインドアップ現象を防ぐために、積分演算を抑制
する機能を付加するのが一般的である。図１２は従来の
制御装置の一例を示すブロック図である。この図１２で
は、目標値ＳＶｎから入力信号ＰＶｎを減算部１で減算
して得た制御偏差Ｅｎを比例演算部３、微分演算部５お
よび積分演算部７に加え、これら比例演算部３、微分演
算部５および積分演算部７からの演算出力Ｐｎ、Ｄｎ、
Ｉｎを加算部９で加算して出力信号ＭＶｎを得る一方、
積分制御部１１を設けて制御偏差Ｅｎが一定範囲を越え
たときその積分演算部７の積分処理を停止して積分出力
Ｉｎをある値に固定し、リセットワインドアップ現象を
防ぐ構成となっている。Therefore, in a control device including an integral operation, a function of suppressing the integral operation is generally added in order to prevent the reset windup phenomenon. FIG. 12 is a block diagram showing an example of a conventional control device. In FIG. 12, the control deviation En obtained by subtracting the input signal PVn from the target value SVn by the subtraction unit 1 is added to the proportional operation unit 3, the differential operation unit 5 and the integral operation unit 7, and these proportional operation unit 3, differential operation Calculation outputs Pn and Dn from the calculation unit 5 and the integration calculation unit 7
In is added by the adder 9 to obtain an output signal MVn.
When an integral control section 11 is provided, when the control deviation En exceeds a certain range, the integral processing of the integral operation section 7 is stopped to fix the integral output In to a certain value to prevent the reset windup phenomenon. .

【０００４】図１３は従来の別の制御装置を示すもの
で、いわゆる速度形ＰＩＤ構成と呼ばれるものである。
この構成は、減算部１で目標値ＳＶｎから入力信号ＰＶ
ｎを減算して得た制御偏差Ｅｎを比例変化分演算部１３
および積分変化分演算部１５へ加えるとともに入力信号
ＰＶｎを微分変化分演算部１７へ加え、これら比例変化
分演算部１３、積分変化分演算部１５および微分変化分
演算部１７からの演算出力ΔＰｎ、ΔＩｎ、ΔＤｎを加
算部１９で加減算して得たＰＩＤ変化出力ΔＰＩＤｎを
速度／位置形変換部２１へ加え、このＰＩＤ変化出力Δ
ＰＩＤｎとこれより一時点前（ｎ−１時点）のＰＩＤ出
力ＰＩＤｎ−１から速度／位置形変換部２１でＰＩＤ出
力ＰＩＤｎを得て、出力リミッタ２３を介して出力信号
ＭＶｎを出力するようになっている。FIG. 13 shows another conventional control device, which is a so-called speed type PID configuration.
In this configuration, the input signal PV is subtracted from the target value SVn by the subtractor 1.
The control deviation En obtained by subtracting n is calculated by a proportional change calculating unit 13.
And the input signal PVn to the differential change operation unit 17 and the output signals ΔPn from the proportional change operation unit 13, the integral change operation unit 15 and the differential change operation unit 17, A PID change output ΔPIDn obtained by adding / subtracting ΔIn and ΔDn by an adder 19 is applied to a speed / position type converter 21 and this PID change output Δ
The PID output PIDn is obtained by the speed / position type conversion unit 21 from the PIDn and the PID output PIDn-1 at a time before (n-1 time point), and the output signal MVn is output via the output limiter 23. ing.

【０００５】しかも、ＰＩＤ出力ＰＩＤｎが出力リミッ
タ２３の上限値ＭＨ又は下限値ＭＬを越えたとき、変換
制御部２５によってＰＩＤ変化出力ΔＰＩＤｎのうち制
限値（ＭＬ又はＭＨ）を越えた分を切捨てるように速度
／位置形変換部２１を制御することにより、過積分を抑
制して入力信号ＰＶの行過量を小さくしている。さら
に、図１４は別の従来例を示すブロック図であり、図１
３と類似するいわゆる位置形ＰＩＤ構成と呼ばれるもの
である。Further, when the PID output PIDn exceeds the upper limit value MH or the lower limit value ML of the output limiter 23, the conversion control unit 25 discards the PID change output ΔPIDn that exceeds the limit value (ML or MH). By controlling the speed / position form converter 21 in this way, excessive integration is suppressed and the amount of input signal PV passing is reduced. FIG. 14 is a block diagram showing another conventional example, and FIG.
This is a so-called position-type PID configuration similar to that of the third embodiment.

【０００６】図１４において、減算部１からの制御偏差
Ｅｎを比例演算部３および積分演算部７に加える一方、
入力信号ＰＶｎを微分演算部５へ加え、これら比例演算
部３、積分演算部７および微分演算部５からの演算出力
Ｐｎ、Ｉｎ、Ｄｎを加算部１９で加減算して得られたＰ
ＩＤ出力ＰＩＤｎを出力リミッタ２３を介して出力信号
ＭＶｎとして出力するとともに、ｎ時点のＰＩＤ出力Ｐ
ＩＤｎが出力リミッタ２３の上限値ＭＨ又は下限値ＭＬ
を越えるとき、積分制御部２７によって積分演算部７か
らの積分出力ＩｎをＭＨ−（Ｐｎ−Ｄｎ）又はＭＬ−
（Ｐｎ−Ｄｎ）に修正制御し、これによって過積分を抑
制して入力信号ＰＶの行過量を小さくできるようになっ
ている。In FIG. 14, while adding a control deviation En from a subtraction unit 1 to a proportional operation unit 3 and an integral operation unit 7,
The input signal PVn is applied to the differential operation unit 5, and P is obtained by adding / subtracting the operation outputs Pn, In, and Dn from the proportional operation unit 3, the integral operation unit 7, and the differential operation unit 5 in the addition unit 19.
The ID output PIDn is output as the output signal MVn via the output limiter 23, and the PID output P at the time point n is output.
IDn is the upper limit value MH or lower limit value ML of the output limiter 23
Is exceeded, the integral control unit 27 outputs the integral output In from the integral operation unit 7 to MH- (Pn-Dn) or ML-
Correction control is performed to (Pn-Dn), thereby suppressing over-integration and reducing the amount of input signal PV passing.

【０００７】このように、図１３および図１４に示す従
来構成では、ＰＩＤ出力が出力リミッタ２３でリミット
されると、制御偏差Ｅがあってもそれ以上ＰＩＤ出力を
リミット方向へ増加又は減少させないように積分値を修
正し、ＰＩＤ出力が出力リミッタ２３の制限範囲内にあ
るときだけ制御偏差Ｅに対する積分処理を実行して過積
分を防止し、目標値ＳＶに対する入力信号ＰＶの行過量
を抑えている。As described above, in the conventional configuration shown in FIGS. 13 and 14, when the PID output is limited by the output limiter 23, even if there is a control deviation E, the PID output is not increased or decreased further in the limit direction. The integral value is corrected as follows, and only when the PID output is within the limit range of the output limiter 23, the integration process for the control deviation E is executed to prevent over-integration and suppress the excess amount of the input signal PV with respect to the target value SV. I have.

【０００８】[0008]

【発明が解決しようとする課題】しかしながら、上述し
た図１２の制御装置では、目標値ＳＶを変更する際の誤
操作等に起因して、入力信号ＰＶの応答時間に比べて短
時間でその目標値ＳＶの変更が繰返された場合、図１５
のような不都合が生じる。例えば、図１５中のの時点
で目標値ＳＶを幅１／Ｋｐ（Ｋｐ：比例定数）以上減少
させると、積分制御部によって積分出力が停止されて入
力信号ＰＶの下方向への行過量を抑えるために、積分値
が１００％に固定されるが、入力信号ＰＶがほとんど変
動していないのタイミングで目標値ＳＶを元の値に戻
すと積分演算が１００％から始り、実際には制御偏差Ｅ
がほとんどないにもかかわらず大きな出力信号ＭＶが出
力され、入力信号ＰＶが余分に乱れてしまう。However, in the above-described control device of FIG. 12, due to an erroneous operation or the like when changing the target value SV, the target value SV is shorter than the response time of the input signal PV. When the change of the SV is repeated, FIG.
The following problems occur. For example, if the target value SV is reduced by the width 1 / Kp (Kp: proportionality constant) or more at the point in time in FIG. 15, the integration output is stopped by the integration control unit, and the amount of the input signal PV going downward is suppressed. Therefore, when the target value SV is returned to the original value at the timing when the input signal PV hardly fluctuates, the integral operation starts from 100%, and the control deviation is actually increased. E
Is large, the large output signal MV is output, and the input signal PV is disturbed extra.

【０００９】図１３および図１４の構成でも、同様に目
標値変更時の誤操作等に起因して入力信号ＰＶの応答時
間に比べて短時間で目標値ＳＶの変更を繰り返すと、図
１６のような不具合が発生する。すなわち、図１６の
の時点でＰＩＤ出力ＰＩＤが出力リミッタ２３の下限値
ＭＬ未満になるような目標値ＳＶの変更を行なうと、Ｐ
ＩＤ出力ＰＩＤが下限値ＭＬになるように積分出力が変
更され、その後短時間で元の目標値ＳＶに戻されると
（の時点）、変更された値から積分演算が開始されて
出力信号ＭＶが元の値よりも積分変更分だけ高くなって
しまい、同様に入力信号ＰＶが余分に乱れてしまう。In the configurations of FIGS. 13 and 14, similarly, when the change of the target value SV is repeated in a shorter time than the response time of the input signal PV due to an erroneous operation at the time of changing the target value, as shown in FIG. Trouble occurs. That is, if the target value SV is changed such that the PID output PID becomes less than the lower limit value ML of the output limiter 23 at the time point in FIG.
When the integral output is changed so that the ID output PID becomes the lower limit value ML, and then the original target value SV is returned in a short time (at the time), the integral operation is started from the changed value and the output signal MV is changed. It becomes higher than the original value by the integral change, and the input signal PV is similarly disturbed.

【００１０】なお、図１３の変換制御部２５又は図１４
の積分制御部２７がない場合のＰＩＤ出力ＰＩＤの動き
を破線で示している。本発明はこのような従来の欠点を
解決するためになされたもので、誤操作等に起因して短
時間のうちに目標値ＳＶを繰返し変更させても、リセッ
トワインドアップ現象の防止機能を確保しつつ積分処理
動作による制御系への悪影響を抑えることができる制御
装置を提供するものである。The conversion control unit 25 shown in FIG.
The movement of the PID output PID when there is no integral control unit 27 is indicated by a broken line. The present invention has been made in order to solve such a conventional drawback, and has a function of preventing a reset windup phenomenon even if the target value SV is repeatedly changed in a short time due to an erroneous operation or the like. Another object of the present invention is to provide a control device capable of suppressing an adverse effect on a control system due to an integration processing operation.

【００１１】[0011]

【課題を解決するための手段】このような課題を解決す
るために本発明は、制御対象からの入力信号を目標値に
一致させるように少なくとも比例演算および積分演算を
行って出力信号を得てその制御対象を制御する制御装置
であり、その目標値の変更を検出し、かつその目標値変
更検出時点から所定期間だけその積分演算処理を停止さ
せるとともにその検出時点の積分値を保持させてこの保
持積分値を出力させる積分処理停止部を具備したもので
ある。そして、本発明は、比例演算、積分演算および微
分演算からなるＰＩＤ演算を行って上記出力信号を出力
させるとともに、その積分処理停止部における積分演算
処理の停止期間を、その目標値のステップ的変更におけ
る引戻しが発生しなくなり、かつその積分処理内の過積
分防止機能へ影響を与えない期間とすると良い。SUMMARY OF THE INVENTION The present invention in order to solve such a problem, an input signal from the control target to match the target value to obtain an output signal by performing at least proportional calculation and an integral calculation a control device for controlling the controlled object, the lever that detects the change in the target value, and to hold the integral value of the detection time to stop the only the integral arithmetic operation a predetermined period from the target value change detection time Security
It is provided with an integration processing stop unit for outputting a retained integral value . According to the present invention, the output signal is output by performing a PID operation including a proportional operation, an integral operation, and a differential operation, and the stop period of the integral operation process in the integration process stop section is changed stepwise of the target value. Smell
Overdraw in the integration process
It is good to set a period that does not affect the minute prevention function .

【００１２】また、本発明は、目標値変更検出時点の入
力信号と目標値との制御偏差が所定範囲を越えていると
きに上記積分処理停止部が機能するよう構成可能であ
る。さらに、本発明は、目標値変更検出時点の出力信号
が所定範囲を越えているときに上記積分処理停止部が機
能するよう構成可能である。Further, the present invention can be configured such that the integration processing stop unit functions when the control deviation between the input signal and the target value at the time when the target value change is detected exceeds a predetermined range. Further, the present invention can be configured such that the integration processing stopping unit functions when the output signal at the time of detecting the change in the target value exceeds a predetermined range.

【００１３】[0013]

【作用】そのような手段を備えた本発明では、積分処理
停止部が目標値変更を検出して一定時間積分演算に係る
通常処理を停止するとともにその変更時点の積分値を保
持させてこの保持積分値を出力させるから、入力信号の
応答時間に比べて短い時間で目標値を繰返し変更しても
積分値が変更されず、出力信号が不適切な離れた値にな
らない。そして、積分処理停止部における積分演算処理
の停止期間を、その目標値のステップ的変更における引
戻しが発生しなくなり、かつその積分処理内の過積分防
止機能へ影響を与えない期間に選定する構成では、それ
ら積分時間や微分時間が一般に制御対象のむだ時間を基
準に算出されることから、積分演算の通常処理を停止す
る時間が入力信号のあまり変化しない時間となって入力
信号ＰＶの行過量にほとんど影響しない。また、その変
更検出時点の入力信号と目標値との制御偏差が所定範囲
を越えているときや、変更検出時点の出力信号が所定範
囲を越えているときに上記積分処理停止部が機能する構
成では、実害のない小さな目標値の変更では動作実行さ
れない。[Action] In the present invention provided with such means, by holding the integral value of the change point with integral stop processing unit stops normal processing according to the predetermined time integration operation by detecting the change target value holding Since the integrated value is output , even if the target value is repeatedly changed in a shorter time than the response time of the input signal, the integrated value is not changed, and the output signal does not become an inappropriately separated value. Then, the stop period of the integral operation process in the integral process stop section is subtracted in the stepwise change of the target value.
Return does not occur and over-integration is prevented during the integration process.
In a configuration that selects the period that does not affect the stop function, the integration time and the derivative time are generally calculated based on the dead time of the control target. The time does not change, and has little effect on the amount of input signal PV passing. Further, when the control deviation between the input signal and the target value at the time when the change is detected exceeds a predetermined range, or when the output signal at the time when the change is detected exceeds a predetermined range, the integration processing stop unit functions. Then, the operation is not executed with a small change of the target value without harm.

【００１４】[0014]

【実施例】以下本発明の実施例を図面を参照して説明す
る。なお、従来例と共通する部分には同一の符号を付
す。図１は本発明に係る制御装置の一実施例を示すブロ
ック図である。図１において、目標値ＳＶｎから入力信
号ＰＶｎを減算して制御偏差Ｅｎを出力する減算部１は
比例演算部３、微分演算部５、積分演算部７および積分
制御部１１に接続されており、これら比例演算部３、微
分演算部５および積分演算部７は演算出力Ｐｎ、Ｄｎ、
Ｉｎを出力するもので加算部９に接続され、ＰＩＤ演算
部として機能している。積分制御部１１は積分演算部７
に接続されており、制御偏差Ｅｎが一定範囲を越えたと
き積分演算部７の積分処理を停止して積分出力Ｉｎをあ
る値に固定するものである。Embodiments of the present invention will be described below with reference to the drawings. Note that the same reference numerals are given to portions common to the conventional example. FIG. 1 is a block diagram showing one embodiment of a control device according to the present invention. In FIG. 1, a subtraction unit 1 that subtracts an input signal PVn from a target value SVn and outputs a control deviation En is connected to a proportional operation unit 3, a differential operation unit 5, an integral operation unit 7, and an integral control unit 11, These proportional operation unit 3, differential operation unit 5 and integral operation unit 7 output operation outputs Pn, Dn,
It outputs In and is connected to the adder 9 and functions as a PID calculator. The integral control unit 11 is an integral operation unit 7
When the control deviation En exceeds a certain range, the integration processing of the integration calculation unit 7 is stopped, and the integration output In is fixed to a certain value.

【００１５】これら減算部１、比例演算部３、微分演算
部５、積分演算部７、加算部９および積分制御部１１の
動作は上述した図１２と同様であり、本発明では積分制
御部１１に積分処理停止部２９を接続した点に特徴を有
する。この積分処理停止部２９は、目標値ＳＶｎの変更
を検出し、その目標値変更検出時点から所定期間だけ積
分演算処理を停止させるとともに、変更検出時点の積分
値を保持させてこの保持積分値を出力するよう積分制御
部１１を介して積分演算部７を制御するものである。し
かも、積分処理停止部２９は、微分演算部５の微分時間
又は積分演算部７の積分時間の定数倍を積分演算処理の
停止期間とするとともに、目標値変更検出時点の制御偏
差Ｅｎが所定範囲を越えているとき機能するよう構成さ
れており、例えば図２に示すようになっている。The operations of the subtraction unit 1, the proportional operation unit 3, the differential operation unit 5, the integration operation unit 7, the addition unit 9 and the integration control unit 11 are the same as those in FIG. This is characterized in that an integration processing stopping unit 29 is connected to the. The integration processing stop unit 29 detects the change of the target value SVn, stops the integration calculation processing for a predetermined period from the time of the detection of the target value change, holds the integrated value at the time of the change detection , and changes the held integrated value. The integration operation unit 7 is controlled via the integration control unit 11 so as to output the signal . In addition, the integral processing stop unit 29 sets the derivative time of the differential operation unit 5 or a constant multiple of the integration time of the integral operation unit 7 as the stop period of the integral operation process, and sets the control deviation En at the time of detection of the target value change within a predetermined range. , And functions as shown in FIG. 2, for example.

【００１６】もっとも、後述するように積分処理停止部
は、目標値変更検出時点の出力信号ＭＶｎが所定範囲を
越えているときに機能するよう構成可能である（図７お
よび図９参照）。図２において、記憶部３１はｎ時点の
目標値ＳＶｎを記憶するものであって比較部３３に接続
されており、比較部３３は目標値ＳＶｎと記憶部３１に
保持された目標値すなわちｎ−１時点の目標値ＳＶｎ−
１とを比較して目標値ＳＶｎが変化したとき（ＳＶｎ≠
ＳＶｎ−１のとき）、変化検出信号ｄ１を「０」から
「１」に変化して出力するものであり、これら記憶部３
１および比較部３３にて目標値変更検出部３５が形成さ
れている。However, as will be described later, the integration processing stop unit can be configured to function when the output signal MVn at the time of detection of the target value change exceeds a predetermined range (see FIGS. 7 and 9). In FIG. 2, a storage unit 31 stores a target value SVn at the time point n and is connected to the comparison unit 33. The comparison unit 33 stores the target value SVn and the target value held in the storage unit 31, that is, n−n. Target value SVn- at one time
1 and the target value SVn changes (SVn ≠
SVn-1), the change detection signal d1 is changed from "0" to "1" and outputted.
A target value change detection unit 35 is formed by 1 and the comparison unit 33.

【００１７】比較部３３は条件判断部３７を形成する２
入力ＡＮＤゲート３９の一方の入力端に接続されてお
り、他方の入力端には積分制御部１１からの後述する条
件信号ｄ２が入力されるようになっており、比較部３３
からの変化検出信号ｄ１とその条件信号ｄ２のＡＮＤ論
理信号が停止信号発生部４１へ出力される。停止信号発
生部４１はＡＮＤ論理信号が「１」になると、一定時間
Ｔｘだけ積分処理停止信号ｄ３を「０」から「１」へ変
化させて図１の積分制御部１１へ出力する機能を有して
いる。積分処理停止信号ｄ３は積分制御部１１を介して
積分演算部７における（１）積分値の変更（初期化又は
リセット）の停止および（２）積分値の保持（通常積分
の停止）を行なわせるものである。The comparing section 33 forms a condition judging section 37
The input AND gate 39 is connected to one input terminal. The other input terminal receives a condition signal d2 from the integration control unit 11, which will be described later.
The AND logic signal of the change detection signal d1 and the condition signal d2 is output to the stop signal generator 41. The stop signal generator 41 has a function of changing the integration processing stop signal d3 from “0” to “1” for a certain time Tx when the AND logic signal becomes “1” and outputting the same to the integration controller 11 of FIG. are doing. The integration processing stop signal d3 causes the integration calculation unit 7 to stop (1) change (initialization or reset) of the integration value and (2) hold the integration value (normal integration stop) via the integration control unit 11. Things.

【００１８】従って、目標値ＳＶｎが変化したとき積分
処理停止部２９から積分処理停止信号ｄ３が出力され、
これによって積分演算部７が例えばリセットワインドア
ップ現象防止用の積分値の変更を停止させるとともに積
分値を保持して保持積分値を出力する。ここで、上述し
た条件信号ｄ２について説明する。条件信号ｄ２は論理
信号であって、例えば制御偏差Ｅｎを条件とする場合
は、 ＡＢＳ（Ｅｎ）＞１／Ｋｐ ……（ここでＡＢＳ（Ｅ
ｎ）はＥｎの絶対値、Ｋｐは比例演算部３の比例ゲイ
ン） の時に条件信号ｄ２を「０」から「１」に変化させるよ
うにすればよく、上述した積分制御部１１はそれに合せ
て形成される。Therefore, when the target value SVn changes, an integration processing stop signal d3 is output from the integration processing stop section 29,
As a result, the integration operation unit 7 stops changing the integration value for preventing the reset windup phenomenon, for example, and holds the integration value to output the held integration value. Here, the above-described condition signal d2 will be described. The condition signal d2 is a logical signal. For example, when the condition is a control deviation En, ABS (En)> 1 / Kp (where ABS (E
n) is the absolute value of En, and Kp is the proportional gain of the proportional operation unit 3. In this case, the condition signal d2 may be changed from "0" to "1". It is formed.

【００１９】なお、後述する図７および図９の実施例の
ように出力信号ＭＶｎの範囲を条件とする場合は、ＰＩ
Ｄｎ＞ＭＨ又はＰＩＤｎ＜ＭＬの時に条件信号ｄ２を
「０」から「１」に変化させればよい。もっとも、本発
明において条件信号ｄ２は必ずしも必要ではないし、目
標値ＳＶｎをステップ的にしか変更できない小型の制御
装置では条件信号ｄ２を省略できる。When the range of the output signal MVn is used as a condition as in the embodiments shown in FIGS.
The condition signal d2 may be changed from “0” to “1” when Dn> MH or PIDn <ML. However, in the present invention, the condition signal d2 is not always necessary, and the condition signal d2 can be omitted in a small control device that can change the target value SVn only in a stepwise manner.

【００２０】しかし、上述したように条件信号ｄ２との
ＡＮＤ論理信号によって動作させる構成では、小さな目
標値ＳＶの変更等と言った制御に実害のない動作時に積
分停止処理部２９を動作させないようにできるため、目
標値ＳＶが時間関数的に変化する場合や、目標値ＳＶの
単位時間当りの変化量を制限する変化率リミッタ（図示
せず）が制御装置に付加されている場合に有効である。
次に、上述した停止信号発生部４１から出力される積分
処理停止信号ｄ３の出力期間である一定時間Ｔｘについ
て説明する。However, as described above, in the configuration in which the operation is performed by the AND logic signal with the condition signal d2, the integration stop processing unit 29 is not operated during the operation such as the change of the small target value SV that has no harm to the control. This is effective when the target value SV changes as a function of time or when a change rate limiter (not shown) that limits the amount of change of the target value SV per unit time is added to the control device. .
Next, the fixed time Tx, which is the output period of the integration processing stop signal d3 output from the stop signal generator 41 described above, will be described.

【００２１】この一定時間Ｔｘは、制御装置の図示しな
い操作パネル等から設定入力されたＰＩＤ演算部の積分
時間ＴＩまたは微分時間ＴＤに基づき停止信号発生部４
１である定数倍に自動的にセットされたものである。一
般に、ＰＩＤ制御においては、比例ゲインＫｐ、積分時
間ＴＩおよび微分時間ＴＤの３つの定数を制御対象に応
じて調整する必要があり、この調整方法として最もポピ
ュラーなものにジーグラ・ニコルスの方法がある。The fixed time Tx is determined based on the integration time TI or the differentiation time TD of the PID calculation unit set and input from an operation panel (not shown) of the control device.
It is automatically set to a constant multiple of 1. In general, in PID control, it is necessary to adjust three constants of a proportional gain Kp, an integration time TI, and a differentiation time TD according to a control target. The most popular method of this adjustment is the Ziegler-Nichols method. .

【００２２】この方法によると、積分時間ＴＩおよび微
分時間ＴＤは次のように調整することが推奨されてい
る。 ＴＩ＝２Ｌ ＴＤ＝０．５Ｌ …（Ｌは制御対象の等価むだ時間） そこで、例えば Ｔｘ＝ＴＤ又は（Ｔｘ＝ＴＩ／４） ＝０．５Ｌ とすれば、積分処理停止部２９によって通常の全ての積
分処理が停止している時間は、制御対象の等価むだ時間
の半分の時間であり、この時間内であれば通常の積分処
理内の過積分防止機能はほとんど影響を受けず、行過量
の抑制効果が損われない。According to this method, it is recommended that the integration time TI and the differentiation time TD be adjusted as follows. TI = 2L TD = 0.5L (L is the equivalent dead time of the control object) Therefore, if, for example, Tx = TD or (Tx = TI / 4) = 0.5L, the integration process stopping unit 29 performs all the usual operations. The time during which the integration process is stopped is half of the equivalent dead time of the controlled object. Within this time, the over-integration prevention function in the normal integration process is hardly affected, and the The suppression effect is not impaired.

【００２３】また、一般に微分演算は、図３に示すよう
に、不完全微分演算が行なわれているが、同図のように
微分演算の入力にステップ状の信号Ｘ（ｔ）が加わった
時、微分演算出力Ｙ（ｔ）は微分時間ＴＤ後にはピーク
値（ｘ／α）のｅｘｐの（−１／α）乗、通常１／αが
６程度に選ばれるから、ピーク値の約０．２５％まで減
衰する。この図３において符号Ｓはラプラス演算子、符
号ＴＤは微分時間、符号１／αは微分ゲイン、符号ｔは
時間である。In general, as shown in FIG. 3, in the differential operation, an incomplete differential operation is performed, but when a step-like signal X (t) is applied to the input of the differential operation as shown in FIG. In the differential operation output Y (t), after the differential time TD, the exponent of the peak value (x / α) to the power of (−1 / α), usually 1 / α, is selected to be about 6. Decays to 25%. In FIG. 3, symbol S is a Laplace operator, symbol TD is a differential time, symbol 1 / α is a differential gain, and symbol t is time.

【００２４】すなわち、停止信号発生部４１の一定時間
Ｔｘを微分時間ＴＤに等しくしても、目標値ＳＶのステ
ップ的変更による制御偏差Ｅのステップ的な変化に対す
る微分出力Ｄがほとんど影響しなくなる。上述した従来
例に係る図１３および図１４の構成において、制御偏差
Ｅに対して微分演算を行なった場合、目標値ＳＶのステ
ップ的な変更でＰＩＤ演算結果が出力リミッタの上限値
ＭＨ又は下限値ＭＬを超えた場合、この目標値ＳＶのス
テップ的な変化による微分演算出力がかなり残っている
間に図１３の変換制御部２５又は図１４の積分制御部２
７によって積分値を変更すると、その残っている微分演
算出力分だけ出力信号ＭＶが制御偏差Ｅをなくす方向と
は逆方向に引戻される引戻し現象が発生する。That is, even if the fixed time Tx of the stop signal generator 41 is equal to the derivative time TD, the derivative output D hardly affects the step change of the control deviation E due to the step change of the target value SV. In the configuration of FIGS. 13 and 14 according to the conventional example described above, when the differential operation is performed on the control deviation E, the PID operation result is changed to the upper limit value MH or the lower limit value of the output limiter by the stepwise change of the target value SV. If the output value exceeds the ML, the conversion control unit 25 in FIG. 13 or the integration control unit 2 in FIG.
When the integral value is changed by the step 7, a pullback phenomenon occurs in which the output signal MV is pulled back in the direction opposite to the direction in which the control deviation E is eliminated by the remaining differential operation output.

【００２５】そのため、図１３および図１４は制御偏差
Ｅではなく、入力信号ＰＶを微分するように構成されて
いる。この点、本発明のように一定時間を微分時間ＴＤ
に一致させる（Ｔｘ＝ＴＤ）ことで目標値ＳＶの変更時
において引戻し現象がほとんど発生しなくなる。従っ
て、本発明では図７および図９のように制御偏差Ｅに対
して微分する構成が可能となる。Therefore, FIGS. 13 and 14 are configured to differentiate not the control deviation E but the input signal PV. In this regard, as in the present invention, the constant time is set to the differential time TD.
(Tx = TD), the pullback phenomenon hardly occurs when the target value SV is changed. Therefore, in the present invention, a configuration that differentiates with respect to the control deviation E as shown in FIGS. 7 and 9 becomes possible.

【００２６】実際には、Ｔｘ＝βＴＩ又はＴｘ＝γＴＤ
とすることになる。ここでβ≒０．２５、γ≒１であ
る。図４に積分処理停止部２９の動作タイミングチャー
トを示す。これによれば、図４中の後半のように、積分
処理停止期間Ｔｘ中に再度積分処理停止条件が成立した
場合は、その都度その時点からＴｘ期間だけ積分処理が
停止される。次に、上述した図１の制御装置の動作を簡
単に説明する。なお、減算部１、比例演算部３、微分演
算部５、積分演算部７および加算部９の動作は従来例と
同様であるから、これらによるＰＩＤ演算の説明は省略
する。In practice, Tx = βTI or Tx = γTD
It will be. Here, β ≒ 0.25 and γ ≒ 1. FIG. 4 shows an operation timing chart of the integration processing stop unit 29. According to this, as in the latter half of FIG. 4, when the integration processing stop condition is satisfied again during the integration processing stop period Tx, the integration processing is stopped for the Tx period from that time each time. Next, the operation of the control device shown in FIG. 1 will be briefly described. The operations of the subtraction unit 1, the proportional calculation unit 3, the differentiation calculation unit 5, the integration calculation unit 7, and the addition unit 9 are the same as those of the conventional example, and the description of the PID calculation by them will be omitted.

【００２７】まず、図１における積分処理停止部２９が
ない構成では、積分演算部７の動作は次のようになる。
通常積分の場合（ＡＢＳ（Ｅｎ）＜１／Ｋｐのとき、但
しＡＢＳ（Ｅｎ）はＥｎの絶対値） Ｉｎ＝Ｉ（ｎ−１）＋ΔＩｎ ＝Ｉ（ｎ−１）＋ＫＩ・Ｅｎ、（ＫＩ＝Ｋｐ・τ／ＴI ） 積分停止の場合（Ｅｎ＞１／Ｋｐのとき） Ｉｎ＝０．０（０％） Ｉ（ｎ−１）＝Ｉｎ 積分停止の場合（Ｅｎ＜−１／Ｋｐのとき） Ｉｎ＝１．０（１％） Ｉ（ｎ−１）＝Ｉｎ （ここで、符号τはサンプル周期、符号Ｉ（ｎ−１）は
（ｎ−１）時点の積分値、符号Ｉｎはｎ時点の積分値、
符号ＫＩは積分ゲイン、符号Ｋｐは比例定数および符号
ＴＩは積分時間である。）のように積分制御部１１によ
って制御偏差Ｅｎの大小に基づいて積分処理が行なわれ
る。First, in the configuration without the integration processing stop unit 29 in FIG. 1, the operation of the integration calculation unit 7 is as follows.
In the case of ordinary integration (when ABS (En) <1 / Kp, where ABS (En) is the absolute value of En) In = I (n−1) + ΔIn = I (n−1) + KI · En, (KI = Kp · τ / TI) In case of integration stop (when En> 1 / Kp) In = 0.0 (0%) I (n−1) = In In case of integration stop (when En <−1 / Kp) In = 1.0 (1%) I (n-1) = In (where code τ is a sample period, code I (n-1) is an integrated value at (n-1) time, and code In is n time The integral value of
The sign KI is an integral gain, the sign Kp is a proportionality constant, and the sign TI is an integration time. 2), the integration process is performed by the integration control unit 11 based on the magnitude of the control deviation En.

【００２８】これに積分処理停止部２９が付加された構
成では、積分処理停止部２９の条件信号ｄ２に積分停止
が行なわれる条件を合せれば良いから、積分制御部１１
から条件信号ｄ２を加える構成となる。従って、Ｅｎ＞
１／Ｋｐ又はＥｎ＜−１／Ｋｐのときに目標値ＳＶの変
更が行なわれると、積分処理停止信号ｄ３が一定時間Ｔ
ｘだけ「１」になり、積分制御部７の積分停止処理の代
りに積分値を保持してＩｎ＝Ｉ（ｎ−１）となる。In the configuration in which the integration process stopping unit 29 is added to this, the condition for stopping the integration may be matched to the condition signal d2 of the integration process stopping unit 29.
, The condition signal d2 is added. Therefore, En>
If the target value SV is changed when 1 / Kp or En <−1 / Kp, the integration processing stop signal d3 is set to a predetermined time T
Only x becomes “1”, and In = I (n−1) while retaining the integral value instead of the integral stop processing of the integral control unit 7.

【００２９】上述した本発明の制御装置は、実際にはＣ
ＰＵやこのＣＰＵの動作プログラムを内蔵したＲＯＭ等
を含むマイクロコンピュータによって実施されるのが一
般的である。そこで、上述した制御装置の動作を図６の
フローチャートを参照して説明する。これによって本発
明の制御装置が一層良く理解されるであろう。なお、以
下の処理はサンプリング周期（τ）毎に実行される。The control device of the present invention described above is actually C
It is generally performed by a microcomputer including a PU and a ROM having a built-in operation program of the CPU. Thus, the operation of the above-described control device will be described with reference to the flowchart of FIG. Thereby, the control device of the present invention will be better understood. Note that the following processing is executed for each sampling cycle (τ).

【００３０】図６において、積分処理が開始されるとス
テップ６０１で制御偏差Ｅｎの値が比較され、−１／Ｋ
ｐより小さい場合にはステップ６０２で目標値ＳＶｎが
ＳＶｎ−１に等しいか否かすなわち目標値が変化したか
否か比較され、目標値ＳＶｎが変化しておらずＹＥＳの
場合にはステップ６０３に移って一定時間Ｔｘが経過し
たか否か比較される。一定時間Ｔｘが経過してカウント
が「０」となってステップ６０３がＹＥＳの場合には、
ステップ６０４で積分値Ｉｎを「１．０」にリセットし
てステップ６０８へ移り、ステップ６０８では「Ｉ（ｎ
−１）」を「Ｉｎ」にして積分処理を終了する。In FIG. 6, when the integration process is started, the value of the control deviation En is compared in step 601 to obtain -1 / K
If p is smaller than p, it is determined in step 602 whether or not the target value SVn is equal to SVn-1, that is, whether or not the target value has changed. If the target value SVn has not changed and the result is YES, the flow proceeds to step 603. Then, it is determined whether or not a predetermined time Tx has elapsed. When the count becomes “0” after the lapse of the predetermined time Tx and the step 603 is YES,
In step 604, the integral value In is reset to “1.0”, and the process proceeds to step 608. In step 608, “I (n
-1) "is set to" In "and the integration process is terminated.

【００３１】一定時間Ｔｘが経過しておらずカウントが
「０」となっていない場合にはステップ６０３がＮＯと
なり、ステップ６０６でカウント値から「１」を減算し
てステップ６０７で積分値Ｉｎを「Ｉｎ−１」に保持し
てステップ６０８を経て処理を終了する。目標値ＳＶｎ
が変化していてステップ６０２がＮＯの場合には、ステ
ップ６０５でカウント値をβＴＩ／τ又はγＴＤ／τに
設定してステップ６０７へ移り、ステップ６０８を経て
処理を終了する。If the fixed time Tx has not elapsed and the count is not "0", step 603 is NO, "1" is subtracted from the count value in step 606, and the integral value In is calculated in step 607. The processing is terminated after holding at “In−1” via step 608. Target value SVn
Has changed, and if step 602 is NO, the count value is set to βTI / τ or γTD / τ in step 605, and the process proceeds to step 607. Then, the process ends through step 608.

【００３２】また、制御偏差Ｅｎが１／Ｋｐより大きい
場合にはステップ６０１からステップ６０９に移り、ス
テップ６０９で目標値ＳＶｎの変化が検出され、検出さ
れないでＮＯの場合にはステップ６０５、ステップ６０
７およびステップ６０８を経て処理を終了する。目標値
ＳＶｎの変化が検出されてステップ６０９がＹＥＳの場
合には、ステップ６１０でカウントが「０」か否か比較
され一定時間Ｔｘを経過したか否か判別され、一定時間
Ｔｘが経過してＹＥＳであればステップ６１１で積分値
Ｉｎを「０．０」にリセットしてステップ６０８へ移
り、一定時間Ｔｘが経過しておらずにステップ６１０が
ＮＯの場合にはステップ６１２でカウント値から「１」
を減算してステップ６０７からステップ６０８を経て処
理を終了する。If the control deviation En is larger than 1 / Kp, the process proceeds from step 601 to step 609. At step 609, a change in the target value SVn is detected.
7 and step 608, the process ends. If the change in the target value SVn is detected and the result of step 609 is YES, in step 610, it is determined whether or not the count is “0”, and it is determined whether or not the predetermined time Tx has elapsed. If YES, the integral value In is reset to "0.0" in step 611, and the process proceeds to step 608. If the predetermined time Tx has not elapsed and step 610 is NO, the count value is incremented in step 612 by "612". 1 "
Is subtracted, and the processing is terminated through steps 607 to 608.

【００３３】制御偏差Ｅｎが−１／Ｋｐと１／Ｋｐの間
にある場合、すなわち通常の積分処理の場合にはステッ
プ６０１からステップ６１３に移り、ステップ６１３で
カウントを「０」にしてステップ６１４で積分値「Ｉ
ｎ」を「ＫＩ・Ｅｎ＋Ｉ（ｎ−１）」にしてステップ６
０８へ移る。このように本発明の制御装置では、目標値
ＳＶの変更を検出して一定時間積分演算処理を停止する
とともに、その変更時点の積分値を保持させてその保持
積分値を出力させる積分処理停止部２９を設けたから、
入力信号ＰＶの応答時間に比べて短い時間で目標値ＳＶ
の変更を繰返しても積分値が変更されず、出力信号ＭＶ
が離れた値にならず、入力信号ＰＶが余分に乱れない。If the control deviation En is between -1 / Kp and 1 / Kp, that is, in the case of normal integration processing, the process proceeds from step 601 to step 613, where the count is set to "0" in step 613 and step 614 is performed. And the integral value "I
n ”to“ KI · En + I (n−1) ”and step 6
Move to 08. As described above, in the control device of the present invention, the change in the target value SV is detected, the integration calculation process is stopped for a certain period of time, the integrated value at the time of the change is held,
Since the integration process stopping unit 29 for outputting the integrated value is provided,
The target value SV is shorter than the response time of the input signal PV.
Is not changed even if the change of the output signal MV is repeated.
Are not separated from each other, and the input signal PV is not excessively disturbed.

【００３４】そして、積分処理停止部２９における積分
演算停止期間をＰＩＤ演算の積分時間又は微分時間の定
数倍、すなわちその目標値のステップ的変更における引
戻しが発生しなくなり、かつその積分処理内の過積分防
止機能へ影響を与えない期間を選定するから、その停止
処理が入力信号ＰＶの行過量にほとんど影響しない。し
かも、それらＰＩＤ演算の積分時間又は微分時間は一般
に制御装置における操作設定項目であるから、操作パネ
ル等から設定するだけで連動させて設定可能となる。ま
た、その変更検出時点の制御偏差Ｅが所定範囲を越えて
いないとき積分処理停止部２９を動作させないから、実
害のないような小さな目標値の変更では動作せず、目標
値を時間的に変化させるプログラム制御や、目標値の単
位時間当りの変化量を規制する目標値変化率リミッタが
付加されていても、適切な動作が行なえる。Then, the period during which the integration operation is stopped in the integration processing stopping section 29 is a constant multiple of the integration time or the differentiation time of the PID operation , that is, a step in changing the target value stepwise.
Return does not occur and over-integration is prevented during the integration process.
Since a period that does not affect the stop function is selected, the stop process hardly affects the excess amount of the input signal PV. In addition, since the integration time or differentiation time of the PID calculation is generally an operation setting item in the control device, it can be set in conjunction with the operation simply by setting it from the operation panel or the like. Further, when the control deviation E at the time when the change is detected does not exceed the predetermined range, the integration process stopping unit 29 is not operated. Appropriate operation can be performed even if a program control to be performed or a target value change rate limiter that regulates the amount of change in the target value per unit time is added.

【００３５】本発明に係る制御装置による応答改善のよ
うすを図５に示す。図５において時点の目標値ＳＶの
変更応答に関しては従来例と本発明による差異は見られ
ない。この例では積分処理停止時間Ｔｘが制御対象のむ
だ時間より少し短くセットされるため、目標値変更時点
からＴｘ時間後に過積分停止処理を働かせても、従来例
のように目標値変更時点からずっと過積分防止処理を働
かせても、行過ぎ量抑制効果に差異はほとんどない。FIG. 5 shows how the response is improved by the control device according to the present invention. In FIG. 5, there is no difference between the conventional example and the present invention regarding the change response of the target value SV at the time point. In this example, the integral processing stop time Tx is set to be slightly shorter than the dead time of the control object. Therefore, even if the over-integration stop processing is activated after Tx time from the target value change point, the integral process stop time Tx is maintained from the target value change point as in the conventional example. Even if the over-integration prevention process is activated, there is almost no difference in the overrun amount suppression effect.

【００３６】次に、のタイミングで目標値ＳＶを低下
させてから短い時間で目標値ＳＶを元に戻したときに
は、同図破線の従来例では過積分防止処理で積分値が変
更されてしまうため、の時点で制御偏差Ｅがほとんど
ないにもかかわらず元の出力信号値に戻らずに大きな出
力信号ＭＶが出てしまい、入力信号ＰＶを必要以上に乱
して制御に悪影響を与える。一方、図５の実線の本発明
では、の時点で目標値ＳＶが変更されると、その時点
からＴｘ時間の間通常の積分に係る過積分防止処理が停
止されるとともにの時点の積分値を保持する。Next, if the target value SV is returned to the original value in a short time after the target value SV is lowered at the timing of the following, the integrated value is changed by the over-integration prevention processing in the conventional example shown by the broken line in FIG. Although the control deviation E hardly exists at the point of time, the large output signal MV is output without returning to the original output signal value, and the input signal PV is disturbed more than necessary to adversely affect the control. On the other hand, in the present invention shown by the solid line in FIG. 5, when the target value SV is changed at the point of time, the over-integration prevention process relating to the normal integration is stopped for the time Tx from that point, and the integrated value at the point in time is changed to Hold.

【００３７】しかも、このときＴｘ時間は目標値変更に
係る微分出力パルスがほとんどなくなる期間であり、入
力信号ＰＶもほとんど動かず、比例出力もほとんど出力
されないため、結局の時点で目標値ＳＶが元の値に戻
されると、出力信号ＭＶが元の値近くに戻り、入力信号
ＰＶの乱れが最小限に抑えられている。次に本発明に係
る制御装置の他の実施例を説明する。図７の制御装置
は、図１３の従来例に本発明を適用した例で速度型のＰ
ＩＤ構成を示すブロック図である。Further, at this time, the Tx time is a period during which the differential output pulse relating to the change of the target value is almost eliminated, the input signal PV hardly moves, and the proportional output is hardly output. , The output signal MV returns close to the original value, and the disturbance of the input signal PV is minimized. Next, another embodiment of the control device according to the present invention will be described. The control device shown in FIG. 7 is an example in which the present invention is applied to the conventional example shown in FIG.
FIG. 3 is a block diagram showing an ID configuration.

【００３８】この構成では、微分変化分演算部１７への
入力が制御偏差Ｅｎに変更されている以外、減算部１、
比例変化分演算部１３、積分変化分演算部１５、微分変
化分演算部１７、加算部１９等のＰＩＤ構成や、速度／
位置形変換部２１、出力リミッタ２３および変換制御部
２５の構成は図１３と同様であるから、その説明を省略
する。図７中の積分処理停止部４３は、上述した図１お
よび図２の積分処理停止部２９とほぼ同一であり、目標
値ＳＶｎの変更を検出し、その目標値変更検出時点から
所定期間Ｔｘだけ積分演算処理を停止させるとともに変
更検出時点の積分値を保持出力させるよう変換制御部２
５を介して速度／位置形変換部２１を制御するものであ
る。In this configuration, except that the input to the differential change calculation unit 17 is changed to the control deviation En, the subtraction unit 1,
The PID configuration of the proportional change calculating section 13, the integral change calculating section 15, the differential change calculating section 17, the adding section 19, etc.
The configurations of the position shape converter 21, the output limiter 23, and the conversion controller 25 are the same as those in FIG. 7 is substantially the same as the integration process stopping unit 29 in FIGS. 1 and 2 described above, detects a change in the target value SVn, and only for a predetermined period Tx from the time when the target value change is detected. The conversion control unit 2 stops the integration calculation processing and holds and outputs the integrated value at the time of the change detection.
5 controls the speed / position type conversion unit 21.

【００３９】しかも、積分処理停止部４３は、微分演算
部５の微分時間又は積分演算部７の積分時間の定数倍、
すなわちその目標値のステップ的変更における引戻しが
発生しなくなり、かつその積分処理内の過積分防止機能
へ影響を与えない期間を積分演算処理の停止期間とする
とともに、変更検出時点のＰＩＤ出力ＰＩＤｎが所定範
囲、例えば制限値ＭＬ又はＭＨを越えているときに機能
するよう構成されている。この図７に示す構成の動作を
説明すると次のようになる。まず、積分処理停止部４３
がない場合の速度形／位置形変換の処理は以下のように
なる。In addition, the integration processing stopping unit 43 provides a constant multiple of the differentiation time of the differentiation operation unit 5 or the integration time of the integration operation unit 7 ,
In other words, the pullback in the step change of the target value
No longer occurs and over-integration prevention function in the integration process
A period during which the integration operation is not affected is defined as a period during which the PID output PIDn at the time of detection of the change exceeds a predetermined range, for example, a limit value ML or MH. The operation of the configuration shown in FIG. 7 will be described as follows. First, the integration processing stop unit 43
In the case where there is no speed type / position type conversion, the processing is as follows.

【００４０】通常変換 ＭＬ≦ＰＩＤｎ≦ＭＨのとき ＰＩＤｎ＝ＰＩＤｎ−１＋ΔＰＩＤｎ ＰＩＤ（ｎ−１）＝ＰＩＤｎ 制限変換 ＰＩＤｎ＞ＭＨのとき ＰＩＤｎ＝ＭＨ ＰＩＤ（ｎ−１）＝ＭＨ ＰＩＤｎ＜ＭＬのとき ＰＩＤｎ＝ＭＬ ＰＩＤ（ｎ−１）＝ＭＬ この様に、変換制御部２５によってＰＩＤ出力信号ＰＩ
Ｄｎの大小に基づいた速度形から位置形への変換が行な
われる。Normal conversion ML≤PIDn≤MH PIDn = PIDn-1 + ΔPIDn PID (n-1) = PIDn Restricted conversion PIDn> MH PIDn = MH PID (n-1) = MH PIDn <ML PIDn = ML PID (n-1) = ML As described above, the conversion control unit 25 outputs the PID output signal PI
The conversion from the velocity type to the position type based on the magnitude of Dn is performed.

【００４１】これに対して積分処理停止部４３を付加し
た場合には以下のようになる。積分処理停止部４３への
条件信号ｄ２は、ＰＩＤ出力ＰＩＤｎが制限値ＭＬ又は
ＭＨを越えた場合、変換制御部２５からそれを出力す
る。そして、ＰＩＤｎ＞ＭＨ又はＰＩＤｎ＜ＭＬのとき
に目標値変更が行なわれると、積分処理停止信号ｄ３が
一定時間Ｔｘだけ「１」となり、変換制御部２５の処理
すなわちＰＩＤ出力ＰＩＤｎを制限値ＭＬ又はＭＨで置
換える処理を停止させるとともに、ＰＩＤ出力ＰＩＤｎ
をＰＩＤｎ−ΔＩｎにする。ここでΔＩｎはｎ時点の積
分変化分である。On the other hand, when the integration processing stopping unit 43 is added, the following operation is performed. If the PID output PIDn exceeds the limit value ML or MH, the condition signal d2 to the integration process stopping unit 43 is output from the conversion control unit 25. When the target value is changed when PIDn> MH or PIDn <ML, the integration processing stop signal d3 becomes “1” for a certain time Tx, and the processing of the conversion control unit 25, that is, the PID output PIDn is set to the limit value ML or The process of replacing with MH is stopped, and PID output PIDn
Is set to PIDn-ΔIn. Here, ΔIn is the integral change at the time point n.

【００４２】これは位置形ＰＩＤ構成において積分値の
変更を停止し、積分値を一定時間Ｔｘだけ保持すること
に等価である。もっとも、速度形ＰＩＤ構成では、位置
形構成ように積分値ＩｎがＰＩＤｎ演算式中に明確な項
目形式（陽の形）で存在せず、項目中に隠れた形（陰の
形）で含まれるため、ＰＩＤ出力ＰＩＤｎを変更すると
いうことは等価的に位置形における積分値Ｉｎを変更し
ていることになるし、ＰＩＤ出力ＰＩＤｎからΔＩｎを
差引いているのは、積分値を前回値で保持していること
に等しくなる。この図７の構成における動作をソフトウ
エアで実現したときのフローチャートを図８に示す。This is equivalent to stopping the change of the integral value in the position type PID configuration and holding the integral value for a fixed time Tx. However, in the velocity-type PID configuration, the integral value In does not exist in the PIDn arithmetic expression in a clear item form (positive form) as in the position-type PID configuration, but is included in a hidden form (shade) in the item. Therefore, changing the PID output PIDn equivalently changes the integral value In in the position form, and subtracting ΔIn from the PID output PIDn means that the integral value is held at the previous value. Is equivalent to FIG. 8 shows a flowchart when the operation in the configuration of FIG. 7 is realized by software.

【００４３】図８において、処理が開始されるとステッ
プ８０１で各演算出力ΔＰｎ、ΔＩｎ、ΔＤｎおよびＰ
ＩＤ変化出力ΔＰＩＤｎを演算し、ステップ８０２でＰ
ＩＤ変化出力ΔＰＩＤｎと一時点前のＰＩＤ出力ＰＩＤ
ｎ−１からＰＩＤ出力ＰＩＤｎを演算してステップ８０
３へ移る。ステップ８０３でＰＩＤｎの値が比較され、
ＭＬより小さい場合にはステップ８０４で出力信号ＭＶ
ｎを下限値ＭＬに置き換えてステップ８０５へ移り、ス
テップ８０５で目標値ＳＶｎがＳＶｎ−１に等しいか否
かすなわち目標値が変化したか否か比較され、目標値Ｓ
Ｖｎが変化しておらずＹＥＳの場合にはステップ８０６
に移って一定時間Ｔｘが経過したか否か比較される。In FIG. 8, when the process is started, at step 801 each operation output ΔPn, ΔIn, ΔDn and P
The ID change output ΔPIDn is calculated, and P
ID change output ΔPIDn and PID output PID before temporary point
Calculate the PID output PIDn from n-1 to calculate step 80
Move to 3. In step 803, the values of PIDn are compared,
If the output signal MV is smaller than the output signal MV,
n is replaced with the lower limit value ML, and the process proceeds to step 805. In step 805, it is compared whether the target value SVn is equal to SVn-1, that is, whether the target value has changed.
If Vn has not changed and the result is YES, step 806 is executed.
Then, it is determined whether or not a predetermined time Tx has elapsed.

【００４４】一定時間Ｔｘが経過してカウントが「０」
となってステップ８０６がＹＥＳの場合にはステップ８
０７でＰＩＤ出力ＰＩＤｎを「ＭＬ」に制限変換してス
テップ８１１へ移り、ステップ８１１では一時点前のＰ
ＩＤ出力ＰＩＤｎ−１を「ＰＩＤｎ」にして処理を終了
する。一定時間Ｔｘが経過しておらずカウントが「０」
となっていない場合にはステップ８０６がＮＯとなり、
ステップ８０９でカウント値から「１」を減算してステ
ップ８１０でＰＩＤ出力ＰＩＤｎからΔＩｎを減算して
ＰＩＤ出力ＰＩＤｎを保持し、ステップ８１１を経て処
理を終了する。After a certain time Tx has elapsed, the count becomes "0".
And if step 806 is YES, step 8
In step 07, the PID output PIDn is limitedly converted to “ML” and the process proceeds to step 811. In step 811, the PID
The ID output PIDn-1 is set to “PIDn”, and the process ends. The count is “0” because the fixed time Tx has not elapsed
If not, step 806 is NO and
In step 809, “1” is subtracted from the count value, in step 810, ΔIn is subtracted from the PID output PIDn, and the PID output PIDn is held, and the process is terminated through step 811.

【００４５】目標値ＳＶｎが変化していてステップ８０
５がＮＯの場合にはステップ８０８でカウント値をβＴ
Ｉ／τ又はγＴＤ／τに設定してステップ８１０へ移
り、ステップ８１１を経て処理を終了する。また、ＰＩ
Ｄｎの値がＭＨより大きい場合にはステップ８０３から
ステップ８１２に移り、ステップ８１２で出力信号ＭＶ
ｎを上限値ＭＨに置き換えてステップ８１３へ移り、ス
テップ８１３で目標値ＳＶｎの変化が検出され、ＮＯの
場合にはステップ８０８、ステップ８１０およびステッ
プ８１１を経て処理を終了する。If the target value SVn has changed, and
If 5 is NO, the count value is incremented by βT in step 808.
I / τ or γTD / τ is set, and the process proceeds to step 810, where the process is terminated via step 811. Also, PI
If the value of Dn is larger than MH, the process moves from step 803 to step 812, and in step 812, the output signal MV
The process proceeds to step 813 after replacing n with the upper limit value MH. At step 813, a change in the target value SVn is detected. If NO, the process is terminated via steps 808, 810 and 811.

【００４６】目標値ＳＶｎの変化が検出されてステップ
８１３がＹＥＳの場合にはステップ８１４でカウントが
「０」か否か比較されて一定時間Ｔｘを経過したか否か
判別され、一定時間Ｔｘが経過してＹＥＳであればステ
ップ８１６でＰＩＤ出力を「ＭＨ」に制限変換してステ
ップ８１１へ移り、一定時間Ｔｘが経過しておらずにス
テップ８１４がＮＯの場合にはステップ８１５でカウン
ト値から「１」を減算してステップ８１０からステップ
８１１を経て処理を終了する。ＰＩＤｎの値が制限値Ｍ
ＬとＭＨの間にある場合、すなわち通常の積分処理の場
合にはステップ８０３からステップ８１７に移り、ステ
ップ８１７でＭＶｎを「ＰＩＤｎ」にしてステップ８１
８でカウントを「０」にしてステップ８１１へ移る。If the change of the target value SVn is detected and the step 813 is YES, the count is compared with "0" at a step 814 to determine whether or not a predetermined time Tx has elapsed. If YES has elapsed, the PID output is limitedly converted to "MH" in step 816, and the process proceeds to step 811. If the predetermined time Tx has not elapsed and step 814 is NO, the count value is calculated in step 815. “1” is subtracted, and the processing is terminated through steps 810 to 811. The value of PIDn is the limit value M
If it is between L and MH, that is, in the case of normal integration processing, the process moves from step 803 to step 817, where MVn is set to “PIDn” in step 817 and step 81
At step 8, the count is set to "0", and the routine goes to step 811.

【００４７】このように図７に係る本発明の制御装置で
も、図１の構成と同様な効果を得ることができるうえ、
ＰＩＤ出力ＰＩＤｎがある範囲すなわち制限値ＭＬ又は
ＭＨを越えていないとき積分処理停止部４３を動作させ
ないから、実害のないような小さな目標値の変更では動
作せず、上述した構成と同様な適切な動作が行なえる。
図９の制御装置は、図１４の従来例に本発明を適用した
例であり、図７の速度形ＰＩＤ構成に類似した位置型の
ＰＩＤ構成を示すブロック図である。As described above, the control device according to the present invention shown in FIG. 7 can obtain the same effects as the configuration shown in FIG.
When the PID output PIDn does not exceed a certain range, that is, when the limit value ML or MH is not exceeded, the integration process stopping unit 43 is not operated. Operation can be performed.
The control device of FIG. 9 is an example in which the present invention is applied to the conventional example of FIG. 14, and is a block diagram showing a position type PID configuration similar to the speed type PID configuration of FIG.

【００４８】この構成では、微分演算部５への入力が制
御偏差Ｅｎに変更されている以外、減算部１、比例演算
部３、微分演算部５、積分演算部７、加算部１９等のＰ
ＩＤ構成や、出力リミッタ２３および積分制御部２７の
構成は図１４と同様であるから、その説明を省略する。
図９中の積分処理停止部４５は、上述した図１や図２の
積分処理停止部２９とほぼ同一であり、目標値ＳＶｎの
変更を検出し、その目標値変更検出時点から所定期間Ｔ
ｘだけ積分演算処理を停止させるとともに変更検出時点
の積分値を保持させるよう積分制御部２７を介して積分
演算部７を制御するものである。In this configuration, except that the input to the differential operation unit 5 is changed to the control deviation En, the P value of the subtraction unit 1, the proportional operation unit 3, the differential operation unit 5, the integral operation unit 7, the addition unit 19, etc.
Since the ID configuration and the configurations of the output limiter 23 and the integration control unit 27 are the same as those in FIG. 14, the description thereof will be omitted.
9 is substantially the same as the integration process stopping unit 29 in FIGS. 1 and 2 described above, detects a change in the target value SVn, and sets a predetermined period T from the time when the target value change is detected.
The integral arithmetic unit 7 is controlled via the integral control unit 27 so that the integral arithmetic processing is stopped by x and the integral value at the time of the change detection is held.

【００４９】しかも、積分処理停止部４５は、微分演算
部５の微分時間又は積分演算部７の積分時間の定数倍、
すなわちその目標値のステップ的変更における引戻しが
発生しなくなり、かつその積分処理内の過積分防止機能
へ影響を与えない期間を積分演算処理の停止期間とする
とともに、変更検出時点のＰＩＤ出力ＰＩＤｎが所定範
囲例えば制限値ＭＬ又はＭＨを越えているときに機能す
るよう構成されている。この図９に示す構成の動作を説
明すると次のようになる。In addition, the integration processing stopping unit 45 provides a constant time of the differentiation time of the differentiation operation unit 5 or the integration time of the integration operation unit 7 ,
In other words, the pullback in the step change of the target value
No longer occurs and over-integration prevention function in the integration process
A period during which the integration operation is not affected is defined as a period during which the PID output PIDn at the time of detection of the change exceeds a predetermined range, for example, a limit value ML or MH. The operation of the configuration shown in FIG. 9 will be described as follows.

【００５０】まず、積分処理停止部４５がない場合の積
分処理は以下のようになる。 通常積分 ＭＬ≦ＰＩＤｎ≦ＭＨのとき Ｉｎ＝Ｉ（ｎ−１）＋ΔＩｎ Ｉ（ｎ−１）＝Ｉｎ 積分値変更 ＰＩＤｎ＞ＭＨのとき Ｉｎ＝ＭＨ−ＰＤｎ（ＰＤｎ＝Ｐｎ＋Ｄｎ） ＰＩＤｎ＜ＭＬのとき Ｉｎ＝ＭＬ−ＰＤｎ（ＰＤｎ＝Ｐｎ＋Ｄｎ） このように積分制御部２７によってＰＩＤ出力ＰＩＤｎ
の大小に基づいた積分値の変更が行なわれる。First, the integration processing without the integration processing stop unit 45 is as follows. Normal integral ML≤PIDn≤MH In = I (n-1) + ΔIn I (n-1) = In Integration value change PIDn> MH In = MH-PDn (PDn = Pn + Dn) PIDn <ML In = ML-PDn (PDn = Pn + Dn) As described above, the PID output PIDn is output by the integration control unit 27.
The integration value is changed based on the magnitude of.

【００５１】次に、積分処理停止部４５を付加した場
合、次のようになる。積分処理停止部４５の条件信号ｄ
２はＰＩＤ出力ＰＩＤｎが制限値ＭＬ又はＭＨを越えた
場合とすれば良く、積分制御部２７からそれを出力し、
ＰＩＤｎ＞ＭＨ又はＰＩＤｎ＜ＭＬの状態で目標値変更
が行なわれると、積分処理停止信号ｄ３が一定時間Ｔｘ
だけ「１」になり、積分制御部２７の積分値変更処理を
停止させるとともに積分値をＩｎ＝Ｉｎ−１に保持させ
る。この図９の構成における動作をソフトウエアで実現
したときのフローチャートを図１０に示す。Next, the case where the integration processing stop unit 45 is added is as follows. Condition signal d of integration processing stop unit 45
2 may be a case where the PID output PIDn exceeds the limit value ML or MH, and outputs it from the integration control unit 27;
When the target value is changed in the state of PIDn> MH or PIDn <ML, the integration processing stop signal d3 is output for a predetermined time Tx
Only to “1”, the integral value changing process of the integral control unit 27 is stopped, and the integral value is held at In = In−1. FIG. 10 shows a flowchart when the operation in the configuration of FIG. 9 is realized by software.

【００５２】図１０において、処理が開始されるとステ
ップ１００１で各演算出力Ｐｎ、ＤｎおよびＰＤｎが出
力され、ステップ１００２でＩｎがＫＩ・ＥｎにＩｎ−
１を加算して出力され、続くステップ１００３でＰＩＤ
ｎ出力がＰＤｎにＩｎを加算して出力される。続くステ
ップ１００４ではＰＩＤｎの値が比較され、ＭＬより小
さい場合にはステップ１００５で出力信号ＭＶｎを下限
値ＭＬに置き換えてステップ１００６へ移り、ステップ
１００６で目標値ＳＶｎが変化したか否か判別され、目
標値ＳＶｎが変化しておらずＹＥＳの場合にはステップ
１００７に移って一定時間Ｔｘが経過したか否か比較さ
れる。In FIG. 10, when the process is started, each operation output Pn, Dn, and PDn is output in step 1001, and In is changed to In-
1 is added and output.
The n output is obtained by adding In to PDn. In the following step 1004, the value of PIDn is compared. If the value is smaller than ML, the output signal MVn is replaced with the lower limit value ML in step 1005, and the routine goes to step 1006. If the target value SVn has not changed and the answer is YES, the process proceeds to step 1007 where it is compared whether a predetermined time Tx has elapsed.

【００５３】一定時間Ｔｘが経過してカウントが「０」
となってステップ１００７がＹＥＳの場合にはステップ
１００８で下限値ＭＬからＰＤｎ出力を減算して積分値
Ｉｎを求める積分値変換処理を行なってステップ１０１
２へ移り、ステップ１０１２では一時点前の積分信号Ｉ
ｎ−１をＩｎにして処理を終了する。一定時間Ｔｘが経
過しておらずカウントが「０」となっていない場合には
ステップ１００７がＮＯとなり、ステップ１０１０でカ
ウント値から「１」を減算してステップ１０１１で１時
点前の積分値Ｉｎ−１をＩｎに代入して保持し、ステッ
プ１０１２を経て処理を終了する。After a certain time Tx has elapsed, the count becomes "0".
When step 1007 is YES, in step 1008, an integral value conversion process for subtracting the PDn output from the lower limit value ML to obtain an integral value In is performed.
Then, in step 1012, the integrated signal I before the temporary point is
The process is terminated by setting n-1 to In. If the fixed time Tx has not elapsed and the count has not become “0”, step 1007 is NO, “1” is subtracted from the count value in step 1010, and the integral value In one time before is subtracted in step 1011. -1 is substituted for In and held, and the process is ended after step 1012.

【００５４】目標値ＳＶｎが変化していてステップ１０
０６がＮＯの場合にはステップ１００９でカウント値を
βＴＩ／τ又はγＴＤ／τに設定してステップ１０１１
へ移り、ステップ１０１２を経て処理を終了する。ま
た、ＰＩＤｎの値がＭＨより大きい場合にはステップ１
００４からステップ１０１３に移り、ステップ１０１３
で出力信号ＭＶｎを上限値ＭＨに置き換えてステップ１
０１４へ移り、ステップ１０１４で目標値ＳＶｎが変化
したか否か検出され、目標値ＳＶｎが変化していてＮＯ
の場合にはステップ１００９、ステップ１０１１および
ステップ１０１２を経て処理を終了する。If the target value SVn has changed, and
If 06 is NO, the count value is set to βTI / τ or γTD / τ in step 1009, and step 1011 is executed.
Then, the processing is ended through step 1012. If the value of PIDn is larger than MH, step 1
004, the process proceeds to step 1013.
Replaces the output signal MVn with the upper limit value MH in step 1
In step 1014, it is detected whether or not the target value SVn has changed.
In the case of, the process is terminated via steps 1009, 1011 and 1012.

【００５５】目標値ＳＶｎの変化が検出されずステップ
１０１４がＹＥＳの場合にはステップ１０１５でカウン
トが「０」か否か比較されて一定時間Ｔｘを経過したか
否か判別され、一定時間Ｔｘが経過してＹＥＳであれば
ステップ１０１７で上限値ＭＨからＰＤｎ出力を減算し
て積分値Ｉｎを求める積分値変更処理を行なってステッ
プ１０１２へ移り、一定時間Ｔｘが経過しておらずにス
テップ１０１５がＮＯの場合にはステップ１０１６でカ
ウント値から「１」を減算してステップ１０１１からス
テップ１０１２を経て処理を終了する。If the change in the target value SVn is not detected and step 1014 is YES, the count is compared with "0" in step 1015 to determine whether or not the predetermined time Tx has elapsed. If YES has elapsed, in step 1017 the integral value changing process for subtracting the PDn output from the upper limit value MH to obtain the integral value In is performed, and the process proceeds to step 1012. If the fixed time Tx has not elapsed, the process proceeds to step 1015. In the case of NO, "1" is subtracted from the count value in step 1016, and the processing is ended through steps 1011 to 1012.

【００５６】ＰＩＤｎの値が制限値ＭＬとＭＨの間にあ
って通常の積分処理をする場合にはステップ１００４か
らステップ１０１８に移り、ステップ１０１８で出力信
号ＭＶｎを「ＰＩＤｎ」にしてステップ１０１９へ移
り、ステップ１０１９でカウント値を「０」にしてステ
ップ１０１２へ移って終了する。このように図９に係る
本発明の制御装置でも、上述した各実施例と同様な効果
を得ることができる。ところで、上述した従来例および
本発明は、ｎ時点又は（ｎ−１）時点と言った離散型
（デジタル型）の演算構成で説明したが、本発明では離
散型（デジタル型）の構成に限らず連続型（アナログ
型）の演算構成で実施可能である。If the value of PIDn is between the limit values ML and MH and normal integration processing is to be performed, the process proceeds from step 1004 to step 1018. In step 1018, the output signal MVn is set to "PIDn" and the process proceeds to step 1019. In step 1019, the count value is set to “0”, the process proceeds to step 1012, and the process ends. As described above, the control device of the present invention according to FIG. 9 can obtain the same effects as those of the above-described embodiments. Incidentally, the above-described conventional example and the present invention have been described in terms of the discrete (digital) arithmetic configuration called n time points or (n-1) time points, but the present invention is limited to the discrete (digital) configuration. It can be implemented with a continuous (analog type) arithmetic configuration.

【００５７】[0057]

【発明の効果】以上説明したように本発明は、目標値の
変更を検出しその変更検出時点から所定期間だけその積
分演算処理を停止させるとともに変更検出時点の積分値
を保持させてこの保持積分値を出力させる積分処理停止
部を設けたことにより、誤設定等に起因して短時間で目
標値の上げ下げが行なわれても過積分防止処理による制
御への悪影響を回避することができるうえ、通常の目標
値変更時では過積分防止処理を確保して行過量抑制効果
を維持可能となる。そして、積分処理停止部における積
分演算処理の停止期間を、その目標値のステップ的変更
における引戻しが発生しなくなり、かつその積分処理内
の過積分防止機能へ影響を与えない期間に選定する構成
では、積分演算の通常処理を停止する時間が入力信号の
あまり変化しない時間となって入力信号の行過量にほと
んど影響せず、安定した制御を確保できる。さらに、そ
の変更検出時点の制御偏差や出力信号が所定範囲を越え
ているときに上記積分処理停止部が機能する構成では、
実害のないような小さな目標値の変更では動作しないの
で、プログラム制御においてもまた目標値変化率リミッ
タを付加した構成においても、適切な動作を行なえる利
点がある。The present invention described above, according to the present invention, the holding integrated by holding the integral value of the change detection time causes only stop the integration operation processing detected a predetermined period from the change detection time of change of the target value By providing the integral processing stop unit for outputting the value, even if the target value is raised or lowered in a short time due to an erroneous setting or the like, it is possible to avoid the adverse effect on the control by the over-integration prevention processing, and At the time of a normal change of the target value, the over-integration prevention processing is secured, and the effect of suppressing the overrun amount can be maintained. Then, the stop period of the integration calculation process in the integration process stop section is changed stepwise of the target value.
In the integration process
In the configuration that selects the period that does not affect the over-integration prevention function, the time during which the normal processing of the integration operation is stopped is the time during which the input signal does not change so much that the input signal passing amount is hardly affected, and a stable operation is achieved. Control can be secured. Further, in the configuration in which the integration processing stop unit functions when the control deviation or the output signal at the time of detecting the change exceeds a predetermined range,
Since the operation is not performed with a small change in the target value that causes no actual harm, there is an advantage that an appropriate operation can be performed both in program control and in a configuration in which a target value change rate limiter is added.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明に係る制御装置の一実施例を示すブロッ
ク図である。FIG. 1 is a block diagram showing one embodiment of a control device according to the present invention.

【図２】図１の積分処理停止部を示すブロック図であ
る。FIG. 2 is a block diagram showing an integration processing stop unit of FIG. 1;

【図３】一般的な微分演算の動作を説明する図である。FIG. 3 is a diagram illustrating an operation of a general differential operation.

【図４】図１の積分処理停止部の動作を説明するタイミ
ングチャートである。FIG. 4 is a timing chart for explaining the operation of the integration processing stop unit of FIG. 1;

【図５】図１の制御装置の応答波形を示す図である。FIG. 5 is a diagram showing a response waveform of the control device of FIG. 1;

【図６】図１の制御装置の動作を説明するフローチャー
トである。FIG. 6 is a flowchart illustrating an operation of the control device of FIG. 1;

【図７】本発明に係る制御装置の他の実施例を示すブロ
ック図である。FIG. 7 is a block diagram showing another embodiment of the control device according to the present invention.

【図８】図７の制御装置の動作を説明するフローチャー
トである。FIG. 8 is a flowchart illustrating an operation of the control device in FIG. 7;

【図９】本発明に係る制御装置の更に他の実施例を示す
ブロック図である。FIG. 9 is a block diagram showing still another embodiment of the control device according to the present invention.

【図１０】図９の制御装置の動作を説明するフローチャ
ートである。FIG. 10 is a flowchart illustrating an operation of the control device in FIG. 9;

【図１１】一般の制御装置におけるリセットワインドア
ップ現象を説明する図である。FIG. 11 is a diagram illustrating a reset windup phenomenon in a general control device.

【図１２】従来の制御装置を示すブロック図である。FIG. 12 is a block diagram showing a conventional control device.

【図１３】従来の制御装置を示すブロック図である。FIG. 13 is a block diagram showing a conventional control device.

【図１４】従来の制御装置を示すブロック図である。FIG. 14 is a block diagram showing a conventional control device.

【図１５】図１２の制御装置の動作を説明する図であ
る。15 is a diagram illustrating the operation of the control device in FIG.

【図１６】図１３および図１４の制御装置の動作を説明
する図である。FIG. 16 is a diagram illustrating the operation of the control device in FIGS. 13 and 14.

【符号の説明】[Explanation of symbols]

１ 減算部 ３ 比例演算部 ５ 微分演算部 ７ 積分演算部 ９、１９ 加算部 １１ 積分制御部 １３ 比例変化分演算部 １５ 積分変化分演算部 １７ 微分変化分演算部 ２１ 速度／位置形変換部 ２３ 出力リミッタ ２５ 変換制御部 ２９、４３、４５ 積分処理停止部 ３１ 記憶部 ３３ 比較部 ３５ 目標値変更検出部 ３７ 条件判断部 ３９ ＡＮＤゲート ４１ 停止信号発生部 REFERENCE SIGNS LIST 1 subtraction unit 3 proportional calculation unit 5 differentiation calculation unit 7 integration calculation unit 9, 19 addition unit 11 integration control unit 13 proportional change calculation unit 15 integration change calculation unit 17 differential change calculation unit 21 speed / position type conversion unit 23 Output limiter 25 Conversion control unit 29, 43, 45 Integration processing stop unit 31 Storage unit 33 Comparison unit 35 Target value change detection unit 37 Condition judgment unit 39 AND gate 41 Stop signal generation unit

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−100503（ＪＰ，Ａ) 特開 昭59−32629（ＪＰ，Ａ) 特開 昭58−72203（ＪＰ，Ａ) 特開 平３−40102（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G05B 11/42 G05B 7/02 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-57-100503 (JP, A) JP-A-59-32629 (JP, A) JP-A-58-72203 (JP, A) 40102 (JP, A) (58) Field surveyed (Int. Cl. ⁷ , DB name) G05B 11/42 G05B 7/02

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 制御対象からの入力信号を目標値に一致
させるように少なくとも比例演算および積分演算を行っ
て出力信号を得て前記制御対象を制御する制御装置にお
いて、 前記目標値の変更を検出し、この目標値変更検出時点か
ら所定期間だけ前記積分演算処理を停止させるととも
に、前記目標値変更検出時点の積分値を保持させてこの
保持積分値を出力させる積分処理停止部を具備すること
を特徴とする制御装置。1. A control device for controlling an object to be controlled by performing at least a proportional operation and an integral operation so as to make an input signal from the object to be controlled coincide with a target value, and controlling the object to be controlled. and, to stop the only the integral arithmetic operation a predetermined period from the target value change detected at the time of the lever to hold the integral value of the target value change detection time
A control device comprising: an integration process stopping unit that outputs a held integrated value . 【請求項２】 前記出力信号は比例演算、積分演算およ
び微分演算からなるＰＩＤ演算を行って出力されるとと
もに、 前記積分処理停止部における前記積分演算処理の停止期
間を、前記目標値のステップ的変更における引戻しが発
生しなくなり、かつ前記積分処理内の過積分防止機能へ
影響を与えない期間とした請求項１記載の制御装置。2. The output signal is output after performing a PID operation including a proportional operation, an integral operation, and a differential operation, and a stop period of the integral operation process in the integration process stopping section is set in a stepwise manner of the target value. Pull back on change
To prevent over-integration in the integration process
The control device according to claim 1, wherein the period has no influence . 【請求項３】 前記積分処理停止部は、前記目標値変更
検出時点の前記入力信号と目標値との制御偏差が所定範
囲を越えているときに機能する請求項１又は２記載の制
御装置。3. The control device according to claim 1, wherein the integration processing stop unit functions when a control deviation between the input signal and the target value at the time of detecting the target value change exceeds a predetermined range. 【請求項４】 前記積分処理停止部は、前記目標値変更
検出時点の前記出力信号が所定範囲を越えているときに
機能する請求項１又は２の制御装置。4. The control device according to claim 1, wherein the integration processing stop unit functions when the output signal at the time of detecting the target value change exceeds a predetermined range.