JP3144089B2 - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JP3144089B2 JP3144089B2 JP04266416A JP26641692A JP3144089B2 JP 3144089 B2 JP3144089 B2 JP 3144089B2 JP 04266416 A JP04266416 A JP 04266416A JP 26641692 A JP26641692 A JP 26641692A JP 3144089 B2 JP3144089 B2 JP 3144089B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- layer
- opening
- insulating layer
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
タに関し、特に、高電子移動度トランジスタ(HEM
T)などの所謂T字型ゲートを有する電界効果トランジ
スタに係わる。
しては、図14に示すようなリフトオフ方法でゲート電
極が形成されている。即ち、図14(A)に示すよう
に、半導体層1上に第1レジスト2を塗布し、露光・現
像を行って開口部2aを形成した後、この開口部2aを
介しエッチング液によりウェットエッチングを行いリセ
ス3を形成する。そして、第1レジスト2の上に、同図
(A)に示すように、第2レジスト4をパターニングす
る。
スト4上のゲート用金属をリフトオフすることにより、
図14(B)に示すようなT字形のゲート5が形成され
る。しかしながら、この従来例は、ゲート5の上部幅広
部5Aが何ら保持されていないため、物理的に支柱部5
Bが損傷を受け易く、全体的に機械強度が弱いものであ
った。
に示すような製造方法による電界効果トランジスタが知
られている。この方法は、先ず、図15(A)に示すよ
うに、半導体層1上に絶縁膜6を形成し、この絶縁膜6
の所定位置に開口部6aを周知の技術を用いて形成す
る。この開口部6aの開口幅はゲートの支柱部の幅寸法
に設定しておく。
にリセス3をウェットエッチングする。そして、図15
(A)に示すように、レジスト7をパターニングした
後、ゲート用金属を蒸着して、レジスト7上のゲート用
金属をリフトオフすることにより、図15(B)に示す
ようなゲート8Aが形成される。図16は、リフトオフ
法を用いず、エッチング法を用いる場合を示すものであ
り、ゲート用金属層8の上にレジストパータン9を形成
し、このレジストパータン9をマスクとしてゲート用金
属層8をドライエッチングすることにより、図15
(B)と同様のゲートが形成できる。
うな電界効果トランジスタのゲート8Aは、図15
(B)に示すように、ゲート8Aの上部幅広部8a下の
空間が絶縁膜6で埋められるため、ゲートの機械的強度
は増すが、寄生容量Cが増大し、電界効果トランジスタ
の高周波特性を低下させる問題点がある。
3の幅は第1レジスト2又は絶縁膜6の開口幅で一義的
に決まるため、ゲート長(ゲート支柱の幅)に対してリ
セスの幅の自由度がとれない問題点があった。
して創案されたものであって、T字型ゲートの機械的強
度を有し、ゲート部の寄生容量の増加を抑制すると共
に、ゲートリセス幅の制御性が向上する電界効果トラン
ジスタの製造方法を得んとするものである。
層上に第1絶縁層と第2絶縁層を順次形成する工程と、
該第2絶縁層上にレジスト層を形成した後、該レジスト
層に第1の開口を設け、上記第2絶縁層に該第1の開口
に対応する第1の開口部を形成する工程と、上記第1の
開口部をマスクとして上記第1絶縁層に第2の開口部を
形成する工程と、上記第2の開口部をマスクとして上記
半導体層をエッチングし、該半導体層にリセス部を形成
する工程と、該リセス部を形成後、その後形成されるT
字型ゲートの上部幅広部の幅と略同幅となるよう上記第
1絶縁層をエッチングする工程と、を有する ことを、そ
の解決方法としている。
制御することにより、それに対応するリセスの幅も制御
可能となる。
製造方法の詳細を図面に示す実施例に基づいて説明す
る。
ランジスタが形成されたチップパターンの平面図は、図
3に示す通りであり、同図中のA−A断面図を図1、B
−B断面図を図2に示す。
造された電界効果トランジスタが形成されるエピタキシ
ャル構造は、半絶縁性のGaAs基板11上に、順次、
高抵抗なノンドープGaAsでなるバッファ層12,ノ
ンドープのn-−InGaAsでなるチャネル層13,
Siドープのn+−AlGaAsでなる電子供給層1
4,Siドープのn+−GaAsでなるキャップ層15
が形成されている。
16が形成されている。このリセス16は、キャップ層
15を貫通して電子供給層14を削った構造となってい
る。このリセス16底部にはT字型ゲート17が立設さ
れ、このT字型ゲート17の上部幅広部17a下面は、
第2絶縁層19で支持され、この第2絶縁層19は、キ
ャップ層15上に形成された第1絶縁層18上に形成さ
れている。
7bに臨む端面18aは、支柱部17bから離れて位置
し、該支柱部17bの周囲近傍は、中空部20となって
いる。そして、第1及び第2絶縁層18,19の両脇に
は、ソース電極22とドレイン電極23が配設されてい
る。なお、図中21は、2次元電子ガス、17Aはゲー
ト電極のパッド部を示している。
うに、ゲート端部の中空部20は、ゲートの幅広部17
aの端部下面に第2絶縁層19が当接することにより封
止されるため、後述するゲート金属蒸着時の真空のまま
保持される。
した状態を示す断面図である。
おいては、中空部20の存在により、T字型ゲート17
の上部幅広部17aの下が絶縁物で完全に埋められた場
合に比較して、真空と絶縁物の誘電率の違いから寄生容
量が小さくなり、しかもT字型ゲート17の機械的強度
は第2絶縁層19により支えられているため、強くな
る。また、AlInAs/GaInAs系HEMT等の
リセス底部(AlInAs)とパッシベーション膜との
界面に導電層が形成され易い半導体材料を用いる場合
も、本実施例によれば、中空部20の真空封止構造がと
れるため、上記の導電層が形成されることが防止でき
る。
製造方法を説明する。
ッファ層,チャネル層,電子供給層14,キャップ層1
5でなるエピタキシャル構造の最上層であるキャップ層
15上に、SiO2をCVD法にて膜厚0.1〜0.2
μmに堆積させて第1絶縁層18を形成し、その上にS
iNをCVD法にて膜厚0.1〜0.2μmに堆積させ
て第2絶縁膜19を形成する。次いで、第1,第2絶縁
膜18,19をフォトリソグラフィー技術及びエッチン
グ技術を用いて、図6に示すようにパターニングした
後、絶縁層が形成されていないキャップ層15表面に、
周知の技術を用いてAuGe/Ni構造でなるオーミッ
ク金属を形成して、ソース電極22及びドレイン電極2
3を形成する。なお、上記第1,第2絶縁層18,19
は、後述するエッチング時の選択性を満足するものであ
れば、これらに限定されるものではない。
線)ポジ型レジスト(例えば、シプレー社製SAL11
0−PL1)25を0.3μmの厚さに形成し、その上
にネガ型レジスト(例えば、日立化成社製RD2000
N)26を〜1μmの厚さにコーティングする。そし
て、ネガ型レジスト26に、T字型ゲート17の上部幅
広部17a(及び図3に示すパッド部17Aに至るまで
の引出部)に相当するパターン開口P(〜1μm)を形
成する。このとき、ネガ型レジスト26を開口するた
め、開口部Pのポジ型レジスト25は露光されず、その
まま残る。なお、両レジストの種類は、コーティングの
際に交ざり合わず、各現像時に相互に影響を及ぼさず、
且つ絶縁層18,19のエッチング時に耐性のあるもの
であればよい。また、ネガ型レジストの開口断面形状
は、図7に示すように逆テーパ状となるものが望まし
い。
26の開口部P内のポジ型レジスト25に電子線直描等
を用いて、Pよりも幅の狭い開口部Q(〜0.2μm)
を形成し、これをマスクとして第2絶縁層19を反応性
イオンエッチング(RIE)等の異方性ドライエッチン
グを用いて開口する。
26の開口部のポジ型レジスト25を全面露光,現像す
ることにより除去する。この際、ネガ型レジスト26
は、ポジ型レジスト25の感光波長を吸収するものが選
定されている。なお、ネガ型レジスト26の開口断面形
状が逆テーパ状でない場合は、このときの現像時間を調
整して、図9に示す点線のようにアンダーカットを入れ
ることにより、後述するリフトオフが容易になる。
9の開口部をマスクとして第1絶縁層18をエッチング
する。このエッチングは、バッファフッ酸(HF:NH
3F=1:9)等によるウェットエッチングを用い、オ
ーバーエッチング量を調整することにより、後述するリ
セス16の幅に対応する第1絶縁層の開口幅を調整する
ことができる。
14まで達するリセス16を所定の電界効果トランジス
タのしきい値電圧が得られるようにリセスエッチングす
る。このエッチングには、半導体層がGaAs,AlG
aAsであるため、例えばH3PO4:H2O2:H2O=
3:1:100等のエッチング液が用いられるが、他の
エッチングやドライエッチングでも良い。
上記したエッチングと同条件で行い、図12に示すよう
に、第1絶縁層18の開口幅Sをネガ型レジスト26の
開口部Pと同程度に広げる。この状態で、ゲートショッ
トキー金属を蒸着し、リフトオフすることにより、図1
3に示す構造を得る。実際には、図5に示すように、更
にオーバーコート絶縁膜24を堆積し、その他ゲート,
ドレイン,ソースのボンディングパッドメタル等を形成
して完成する。
ート引き出し部B−B断面は、図2に示すようになり、
図8においてポジ型レジスト25をゲート動作部のみに
開口すれば、ゲート動作部以外のゲート金属は、第2絶
縁層19上に形成されることになり、ゲート引き出し部
による寄生容量は、半導体層上に接して形成される場合
に比較して低減される。
ことでゲートリセス幅を制御できる利点を有する。
s系HEMTに適用した実施例について説明したが、本
発明は、他の半導体材料を用いる各種の電界効果トラン
ジスタに適用し得るものであり、各種の設計変更が可能
であることは言うまでもない。
法を用いた加工を行ったが、ゲートの形成はエッチング
法を用いても勿論可能である。
によれば、電界効果トランジスタのT字型ゲート電極の
機械的強度を向上する効果を有すると共に、ゲート部の
寄生容量を低減する効果がある。そして、リセス部分
は、真空封止できるため、導電層がリセス界面に形成さ
れるようなパッシベーション膜を用いることが可能とな
る。
制御性を拡大できる効果を有し、さらに、ゲート動作部
以外のゲート金属を第2絶縁層上に形成できるため、半
導体層に接してゲート金属が形成される従来例に比較し
て、寄生容量を大幅に減少させる効果がある。
スタを示す図3のA−A断面図。
スタを示す図3のB−B断面図。
スタの平面図。
スタの完成状態を示す断面図。
図。
図。
Claims (1)
- 【請求項1】 半導体層上に第1絶縁層と第2絶縁層を
順次形成する工程と、 該第2絶縁層上にレジスト層を形成した後、該レジスト
層に第1の開口を設け、上記第2絶縁層に該第1の開口
に対応する第1の開口部を形成する工程と、 上記第1の開口部をマスクとして上記第1絶縁層に第2
の開口部を形成する工程と、 上記第2の開口部をマスクとして上記半導体層をエッチ
ングし、該半導体層にリセス部を形成する工程と、 該リセス部を形成後、その後形成されるT字型ゲートの
上部幅広部の幅と略同幅となるよう上記第1絶縁層をエ
ッチングする工程と、 を有する電界効果トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04266416A JP3144089B2 (ja) | 1992-10-06 | 1992-10-06 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04266416A JP3144089B2 (ja) | 1992-10-06 | 1992-10-06 | 電界効果トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06120253A JPH06120253A (ja) | 1994-04-28 |
JP3144089B2 true JP3144089B2 (ja) | 2001-03-07 |
Family
ID=17430635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04266416A Expired - Fee Related JP3144089B2 (ja) | 1992-10-06 | 1992-10-06 | 電界効果トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3144089B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4284639B2 (ja) | 2002-08-29 | 2009-06-24 | 富士通株式会社 | 半導体装置の製造方法 |
WO2006080109A1 (ja) * | 2005-01-25 | 2006-08-03 | Fujitsu Limited | Mis構造を有する半導体装置及びその製造方法 |
-
1992
- 1992-10-06 JP JP04266416A patent/JP3144089B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06120253A (ja) | 1994-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4377899A (en) | Method of manufacturing Schottky field-effect transistors utilizing shadow masking | |
EP0539688B1 (en) | Compound semiconductor device and production method therefor | |
KR0140950B1 (ko) | 화합물반도체장치의 제조방법 | |
EP0447840B1 (en) | Compound semiconducteur device manufacturing process and a compound semiconducteur device manufactured by the same | |
JP3144089B2 (ja) | 電界効果トランジスタの製造方法 | |
JP2003100775A (ja) | 半導体装置およびその製造方法 | |
JPH0472381B2 (ja) | ||
JPH0228255B2 (ja) | Handotaisochi | |
JP2912635B2 (ja) | 半導体装置 | |
JP2523985B2 (ja) | 半導体装置の製造方法 | |
JP2606592B2 (ja) | 電界効果型トランジスタのゲート電極及びその製造方法 | |
JPH08274118A (ja) | 電界効果型半導体装置及びその製造方法 | |
JP3035994B2 (ja) | 半導体装置の製造方法 | |
JPS63137481A (ja) | 半導体装置の製造方法 | |
JP2776053B2 (ja) | 半導体装置の製造方法 | |
JPH0411741A (ja) | 電界効果トランジスタおよびその製造方法 | |
JPH02142143A (ja) | 電界効果トランジスタの製造方法 | |
JPS6323366A (ja) | 電界効果トランジスタの製造方法 | |
JP2798041B2 (ja) | 半導体装置の製造方法 | |
JPS62115782A (ja) | 半導体装置の製造方法 | |
JP2709055B2 (ja) | 半導体装置の製造方法 | |
JPH0653246A (ja) | 電界効果トランジスタの製法 | |
JP2607310B2 (ja) | 電界効果トランジスタの製造方法 | |
JPH03145738A (ja) | ゲート電極形成方法 | |
JP2904094B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080105 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090105 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100105 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100105 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120105 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |