JP3140230B2 - Signal propagation path analyzer - Google Patents
Signal propagation path analyzerInfo
- Publication number
- JP3140230B2 JP3140230B2 JP04344208A JP34420892A JP3140230B2 JP 3140230 B2 JP3140230 B2 JP 3140230B2 JP 04344208 A JP04344208 A JP 04344208A JP 34420892 A JP34420892 A JP 34420892A JP 3140230 B2 JP3140230 B2 JP 3140230B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- propagation path
- logic element
- change
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ＬＳＩの論理回路の検
証において信号の伝播経路を解析する信号伝播経路解析
装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal propagation path analyzer for analyzing a signal propagation path in verification of an LSI logic circuit.
【０００２】[0002]
【従来の技術】従来より、ＣＡＤを用いてＬＳＩの論理
回路図を入力し、その入力された論理回路の動作検証が
行われている。2. Description of the Related Art Conventionally, a logic circuit diagram of an LSI has been input using CAD, and the operation of the input logic circuit has been verified.
【０００３】[0003]
【発明が解決しようとする課題】ＬＳＩの論理回路を設
計する際、従来は設計者自らがＣＡＤに回路図を入力し
て回路を作成していたため、設計者はその回路の詳細な
内容を熟知していることが多く、このため設計した論理
回路の動作検証をＣＡＤ上で行い、不具合が生じたとき
はその不具合の原因を突き止めることは比較的容易であ
った。Conventionally, when designing a logic circuit of an LSI, since the designer himself has created a circuit by inputting a circuit diagram into CAD, the designer is familiar with the detailed contents of the circuit. For this reason, it is relatively easy to verify the operation of the designed logic circuit on CAD, and to determine the cause of the failure when the failure occurs.
【０００４】ところが、近年、設計者は自ら回路図は作
成せず回路動作を記述し、この記述された回路動作に基
づいて自動的に回路を作成する論理合成ツールの利用が
さかんになってきた。この結果、設計者は以前と比べ回
路設計自体は楽になったが、生成された回路の詳細な内
容は把握されないままとなってしまう結果が生じてき
た。このため設計された回路の論理シミュレーションに
より不具合が生じたときに設計者は熟知していない回路
を分析しなければならないこととなり、その不具合の原
因を突き止めるのが大変であるという問題が生じてき
た。However, in recent years, designers have been increasingly using logic synthesis tools that describe circuit operations without creating circuit diagrams themselves and that automatically create circuits based on the described circuit operations. . As a result, the designer has made the circuit design easier than before, but the result has been that the detailed contents of the generated circuit have not been grasped. For this reason, when a failure occurs in the logic simulation of the designed circuit, the designer must analyze the circuit that he is not familiar with, and there is a problem that it is difficult to find the cause of the failure. .
【０００５】この問題を解決する方法の１つとして、各
ゲートの信号変化データを用い論理回路の終点から始点
へ各ゲートの入力信号の中で最後に変化する信号を溯っ
ていくことにより最大遅延経路を検出するという手法が
提案されている（特開平３−２８６３７６号公報参
照）。しかしながらこの提案に係る手法は、最大遅延回
路を検出するものであるため、不具合の原因となる信号
の伝播経路が正しく特定されるとは限らない。As one method of solving this problem, the maximum delay is obtained by using the signal change data of each gate to trace the last change signal among the input signals of each gate from the end point to the start point of the logic circuit. A method of detecting a route has been proposed (see Japanese Patent Application Laid-Open No. 3-286376). However, since the method according to this proposal detects the maximum delay circuit, the propagation path of the signal causing the failure is not always specified correctly.
【０００６】本発明は、上記事情に鑑み、不具合の原因
となった信号の伝播経路を正しく特定し、もっとその不
具合の原因の究明の容易化を図った信号伝播経路解析装
置を提供することを目的とする。The present invention has been made in view of the above circumstances, and has as its object to provide a signal propagation path analyzing apparatus which correctly specifies the propagation path of a signal that has caused a failure and facilitates the investigation of the cause of the failure. Aim.
【０００７】[0007]
【課題を解決するための手段】上記目的を達成する本発
明の信号伝播経路解析装置は、 （１）複数の論理素子が連結されてなる論理回路の動作
シミュレーションを行うシミュレーション手段 （２）上記複数の論理素子のうちの任意の第１の論理素
子の任意の第１の出力端子と、この第１の出力端子から
出力される信号の、動作シミュレーションによる変化の
時刻を指定する指定手段 （３）所定の論理素子の所定の出力端子から出力される
信号の変化の原因となる変化が生じた信号が入力された
その所定の論理素子の入力端子を、その所定の論理素子
の各入力端子と上記所定の出力端子との間の各信号伝播
遅延時間を考慮して特定する操作を、上記第１の論理素
子の前記第１の出力端子を起点として信号の流れに沿っ
て上流側に辿って順次実行することにより、第１の出力
端子の、上記指定手段により指定された時刻に生じた信
号の変化を引き起こした信号の伝播経路を特定する経路
特定手段 （４）経路特定手段により特定された信号伝播経路を表
示する表示手段 を備えたことを特徴とする。According to the present invention, there is provided a signal propagation path analyzing apparatus for simulating an operation of a logic circuit in which a plurality of logic elements are connected. Specifying means for specifying an arbitrary first output terminal of an arbitrary first logical element of the logical elements and a time at which a signal output from the first output terminal changes by operation simulation (3) The input terminal of the predetermined logic element to which a signal that has caused a change in the signal output from the predetermined output terminal of the predetermined logic element is input is referred to as the input terminal of the predetermined logic element. The operation of specifying the signal propagation delay time with respect to a predetermined output terminal is sequentially performed by tracing upstream from the first output terminal of the first logic element along the signal flow, starting from the first output terminal. Real By doing so, the path specifying means for specifying the propagation path of the signal which caused the signal change occurring at the time specified by the specifying means at the first output terminal. (4) The signal propagation specified by the path specifying means A display means for displaying a route is provided.
【０００８】[0008]
【作用】本発明の信号伝播経路解析装置は、信号の伝播
経路を特定するにあたり、論理素子の各入力端子に入力
された信号の変化が出力端子に伝播するまでの伝播遅延
時間を考慮して、出力端子から出力された信号に生じた
変化がどの入力端子から入力された信号の変化に起因す
るかを特定するようにしたため、信号の伝播経路を正し
く溯ることができ、したがって不具合の生じた原因の究
明が容易となる。The signal propagation path analyzer of the present invention specifies a propagation path of a signal in consideration of a propagation delay time until a change in a signal input to each input terminal of a logic element propagates to an output terminal. In order to identify which input terminal causes the change in the signal output from the output terminal to be caused by the change in the signal input from the input terminal, the signal propagation path can be correctly traced back, and therefore, a problem occurs. The cause can be easily determined.
【０００９】[0009]
【実施例】以下、本発明の実施例について説明する。図
１は、本発明の一実施例の信号伝播経路解析装置を包含
するＣＡＤの動作を示すフローチャートである。図１に
示すように、例えば論理合成ツールを用いて回路図を作
成し、またこれとともにこの回路図のテストパターンを
作成する。作成された回路図は回路図データベースに格
納される。その後作成されたテストパターンを用いて作
成された回路の論理シミュレーションを行い、期待値と
照合し、期待値と一致しているか否かを判定する。この
論理シミュレーションの結果はシミュレーション結果デ
ータベースに蓄積される。ここで、論理シミュレーショ
ンの結果、あるノードのある時刻の出力が期待値と異な
っているという不一致が生じた場合、その不一致をおこ
したノードとそのノードの出力が変化した時刻を指定
し、信号伝播経路の解析を指示する。すると、ここでは
以下のようにしてその信号伝播経路の解析が行われる。Embodiments of the present invention will be described below. FIG. 1 is a flowchart showing the operation of a CAD including a signal propagation path analysis device according to one embodiment of the present invention. As shown in FIG. 1, a circuit diagram is created using, for example, a logic synthesis tool, and a test pattern of the circuit diagram is created therewith. The created circuit diagram is stored in the circuit diagram database. Thereafter, a logic simulation of the circuit created using the created test pattern is performed, and the circuit is compared with an expected value to determine whether or not it matches the expected value. The result of this logic simulation is stored in a simulation result database. Here, as a result of the logic simulation, when there is a discrepancy that the output of a certain node at a certain time differs from the expected value, the node that caused the discrepancy and the time at which the output of the node changes are designated, and signal propagation is performed. Instruct route analysis. Then, here, the analysis of the signal propagation path is performed as follows.
【００１０】図２は信号伝播経路の解析の手法を示す模
式図、図３は特定された信号伝播経路を示す模式図であ
る。ここでは、それぞれネットＡ，Ｂ，Ｃに接続された
３つの入力端子とネットＯに接続された出力端子をもつ
ノードＮを例として説明する。図２（Ｂ）に示すように
ネットＯの信号が変化した時点を捉え、ネットＡ，Ｂ，
ＣからネットＯへの各信号伝播遅延時間ｔA ，ｔB ，ｔ
c を考慮して、ネットＯの信号の変化が入力側のどのネ
ットの信号の変化に起因するものかが解析される。ここ
では図２（Ｂ）に示すように、入力側の２つのネット
Ｂ，Ｃの信号が変化しているが、ネットＯの信号の変化
はネットＣからネットＯへの信号伝播遅延時間と適合せ
ず、一方ネットＢからネットＯへの信号伝播遅延時間と
適合し、この場合ネットＯの信号の変化の原因はネット
Ｂの信号の変化にあると判断される。以上のような信号
伝播経路の探索を不一致を起したノードを起点として信
号の流れに沿って上流側に辿って順次実行することによ
り、図３に示すように、その不一致を生じた信号の伝播
経路が正しく決定される。このように決定された経路
は、回路図とともにディスプレイ上に表示され、設計者
はこの表示によりその不一致の原因を容易に探ることが
できる。FIG. 2 is a schematic diagram showing a method of analyzing a signal propagation path, and FIG. 3 is a schematic diagram showing a specified signal propagation path. Here, a node N having three input terminals connected to nets A, B, and C and an output terminal connected to net O will be described as an example. As shown in FIG. 2 (B), when the signal of the net O changes, the nets A, B,
Each signal propagation delay time t A , t B , t from C to net O
In consideration of c , it is analyzed which of the nets on the input side is caused by a change in the signal of the net O. Here, as shown in FIG. 2B, the signals of the two nets B and C on the input side change, but the change of the signal of the net O matches the signal propagation delay time from the net C to the net O. On the other hand, on the other hand, it matches the signal propagation delay time from the net B to the net O. In this case, it is determined that the change of the signal of the net O is caused by the change of the signal of the net B. The search for the signal propagation path as described above is sequentially executed by tracing upstream along the signal flow from the node where the mismatch occurs as a starting point, and as shown in FIG. The route is determined correctly. The path determined in this way is displayed on a display together with the circuit diagram, and the designer can easily find the cause of the mismatch by this display.
【００１１】[0011]
【発明の効果】以上説明したように、本発明の信号伝播
経路解析装置は、所定の論理素子の所定の出力端子から
出力される信号の変化の原因となる変化が生じた信号が
入力された該所定の論理素子の入力端子を、該所定の論
理素子の各入力端子と上記所定の出力端子との間の各信
号伝播遅延時間と該所定の論理素子の各入力端子に伝達
された信号の変化のタイミングとを考慮して特定する操
作を、信号の流れに沿って上流側に辿って順次実行する
構成を備えたものであるため、信号伝播経路が正しく特
定され、これにより設計された回路の論理シミュレーシ
ョンで生じた不具合の原因の究明が容易となる。As described above, in the signal propagation path analyzing apparatus of the present invention, a signal having a change which causes a change in a signal output from a predetermined output terminal of a predetermined logic element is input. An input terminal of the predetermined logic element is transmitted to each signal propagation delay time between each input terminal of the predetermined logic element and the predetermined output terminal and each input terminal of the predetermined logic element.
It is provided with a configuration in which the operation of specifying the signal in consideration of the timing of the change of the signal is sequentially executed by tracing upstream along the signal flow, so that the signal propagation path is correctly specified. It is easy to find the cause of a defect that has occurred in a logic simulation of the designed circuit.
【図１】本発明の一実施例の信号伝播経路解析装置を包
含するＣＡＤの動作を示すフローチャートである。FIG. 1 is a flowchart showing an operation of a CAD including a signal propagation path analysis device according to an embodiment of the present invention.
【図２】信号伝播経路の解析の手法を示す模式図であ
る。FIG. 2 is a schematic diagram showing a method of analyzing a signal propagation path.
【図３】特定された信号伝播経路を示す模式図である。FIG. 3 is a schematic diagram illustrating a specified signal propagation path.
Claims (1)
路の動作シミュレーションを行うシミュレーション手段
と、 前記複数の論理素子のうちの任意の第１の論理素子の任
意の第１の出力端子と、この第１の出力端子から出力さ
れる信号の、前記動作シミュレーションによる変化の時
刻を指定する指定手段と、 所定の論理素子の所定の出力端子から出力される信号の
変化の原因となる変化が生じた信号が入力された該所定
の論理素子の入力端子を、該所定の論理素子の各入力端
子と前記所定の出力端子との間の各信号伝播遅延時間と
該所定の論理素子の各入力端子に伝達された信号の変化
のタイミングとを考慮して特定する操作を、前記第１の
論理素子の前記第１の出力端子を起点として信号の流れ
に沿って上流側に辿って順次実行することにより、前記
第１の出力端子の、前記指定手段により指定された時刻
に生じた信号の変化を引き起こした信号の伝播経路を特
定する経路特定手段と、 該経路特定手段により特定された信号伝播経路を表示す
る表示手段とを備えたことを特徴とする信号伝播経路解
析装置。A simulation means for simulating an operation of a logic circuit in which a plurality of logic elements are connected; an arbitrary first output terminal of an arbitrary first logic element of the plurality of logic elements; Specifying means for specifying a time of change of the signal output from the first output terminal by the operation simulation; and a change causing a change in a signal output from a predetermined output terminal of a predetermined logic element occurs. signal is an input terminal of said predetermined logic element input, and the signal propagation delay time between said predetermined output terminal and the input terminal of said predetermined logic element
Changes in signals transmitted to each input terminal of the predetermined logic element
The first output is performed by sequentially performing the operation specified in consideration of the timing of the first logic element, starting from the first output terminal of the first logic element and tracing upstream along the signal flow. A terminal, a path specifying means for specifying a propagation path of a signal causing a change in a signal generated at a time designated by the designation means, and a display means for displaying the signal propagation path specified by the path specification means. A signal propagation path analysis device, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04344208A JP3140230B2 (en) | 1992-12-24 | 1992-12-24 | Signal propagation path analyzer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04344208A JP3140230B2 (en) | 1992-12-24 | 1992-12-24 | Signal propagation path analyzer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06195407A JPH06195407A (en) | 1994-07-15 |
| JP3140230B2 true JP3140230B2 (en) | 2001-03-05 |
Family
ID=18367471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04344208A Expired - Fee Related JP3140230B2 (en) | 1992-12-24 | 1992-12-24 | Signal propagation path analyzer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3140230B2 (en) |
-
1992
- 1992-12-24 JP JP04344208A patent/JP3140230B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06195407A (en) | 1994-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7493247B2 (en) | Integrated circuit analysis system and method using model checking | |
| US6754862B1 (en) | Gaining access to internal nodes in a PLD | |
| US6564365B1 (en) | Method of simultaneously displaying schematic and timing data | |
| JP3872954B2 (en) | System and method for identifying finite state machines and inspecting circuit designs | |
| US20080270958A1 (en) | Method and system for debug and test using replicated logic | |
| JP2005292144A (en) | Method and device for verifying integrated circuit device test for testing integrated circuit device | |
| US7398445B2 (en) | Method and system for debug and test using replicated logic | |
| JP3851357B2 (en) | Timing characteristic extraction method for transistor circuit, storage medium storing timing characteristic library, LSI design method, and gate extraction method | |
| US20030149916A1 (en) | Fault verification apparatus | |
| US6985840B1 (en) | Circuit property verification system | |
| US6249891B1 (en) | High speed test pattern evaluation apparatus | |
| US8122411B2 (en) | Method of performing static timing analysis considering abstracted cell's interconnect parasitics | |
| US8392776B2 (en) | Delay fault diagnosis program | |
| JP3140230B2 (en) | Signal propagation path analyzer | |
| Lioy | On the equivalence of fanout-point faults | |
| JPH09171056A (en) | Test design method and device, test method and device | |
| US7725276B2 (en) | Signal waveform analyzing device | |
| JP2891004B2 (en) | Timing check method for logic IC | |
| JPH06243193A (en) | Crosstalk noise analysis system | |
| JP2525913Y2 (en) | LSI logic simulation device | |
| JP2872076B2 (en) | Logic verification apparatus and method | |
| JP2830579B2 (en) | Logic simulation equipment | |
| JP2749749B2 (en) | Logic circuit delay verification method | |
| JP2000048064A (en) | Lsi delay analytic system | |
| JP2001067383A (en) | False path detection and check method for static timing analysis method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001205 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071215 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081215 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |