JP3138706U - 高効率横型発光効果を有する発光ダイオードチップの封止構造。 - Google Patents

高効率横型発光効果を有する発光ダイオードチップの封止構造。 Download PDF

Info

Publication number
JP3138706U
JP3138706U JP2007008351U JP2007008351U JP3138706U JP 3138706 U JP3138706 U JP 3138706U JP 2007008351 U JP2007008351 U JP 2007008351U JP 2007008351 U JP2007008351 U JP 2007008351U JP 3138706 U JP3138706 U JP 3138706U
Authority
JP
Japan
Prior art keywords
light
emitting diode
light emitting
diode chip
sealing structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007008351U
Other languages
English (en)
Inventor
秉龍 汪
峰輝 莊
文逵 呉
Original Assignee
宏齊科技股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 宏齊科技股▲ふん▼有限公司 filed Critical 宏齊科技股▲ふん▼有限公司
Application granted granted Critical
Publication of JP3138706U publication Critical patent/JP3138706U/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】発光の時に連続した発光領域を形成し、ダークバンド及び光減衰が発生せず、かつ、ＣＯＢ及びダイモールド方式で、製造プロセス時間を有効に減少し大量生産できる発光ダイオードチップの封止構造を提供する。
【解決手段】本考案に係る高効率横型発光効果を有する発光ダイオードチップの封止構造は、基板ユニットと、発光ユニットと、パッケージコロイドユニットとを含む。前記パッケージコロイドユニットは、それぞれ前記発光ダイオードチップを覆うパッケージコロイドを複数有し、前記各パッケージコロイドの上面および前面に、それぞれコロイド弧面とコロイド光射出面を有する。
【選択図】図４Ｆ

Description

本考案は、発光ダイオードチップの封止構造に係り、特に、高効率横型発光効果(high-efficiency lateral light-emitting effect)を有する発光ダイオードチップの封止構造に関する。
図１は、従来の発光ダイオードの第１の封止方法を示すフローチャートである。このフローチャートから、従来の発光ダイオードの第１の封止方法は、先ず、複数のパッケージした発光ダイオードを用意する工程（Ｓ８００）と、正極導電トレース及び負極導電トレースを有する帯形の基板本体を用意する工程（Ｓ８０２）と、最後に、パッケージされた各発光ダイオードをその帯形の基板本体上に順次に設け、かつパッケージされた各発光ダイオードの正、負極端をその帯形の基板本体の正、負極導電トレースにそれぞれ電気的に接続させる工程（Ｓ８０４）とを含むことが分かる。
図２は、従来の発光ダイオードの第２の封止方法を示すフローチャートである。このフローチャートから、従来の発光ダイオードの第２の封止方法は、先ず、正極導電トレース及び負極導電トレースを有する帯形の基板本体を用意する工程（Ｓ９００）と、複数の発光ダイオードチップをその帯形の基板本体上に順次に設け、かつ、発光ダイオードチップ毎の正、負極端をその帯形の基板本体の正、負極導電トレースにそれぞれ電気的に接続させる工程（Ｓ９０２）と、最後に、帯形のパッケージコロイドでその帯形の基板本体およびこれらの発光ダイオードチップ上を覆い、帯形発光領域のあるライトバーを形成する工程（Ｓ９０４）とを含むことが分かる。
しかしながら、上記従来の発光ダイオードの第１の封止方法については、パッケージされた各発光ダイオードを発光ダイオードパッケージ全体から切断し、それから、表面封止技術（ＳＭＴ）でパッケージした発光ダイオードをその帯形の基板本体上に設けなければならないため、製造プロセス時間を有効に短縮させることは出来ず、また、発光の際に、これらのパッケージした発光ダイオードの間にダークバンド現象が存在し、使用者の視線には好ましくない効果が発生してしまう。
また、上記従来の発光ダイオードの第２の封止方法については、完成したライトバーが帯形発光領域を有するため、第２の封止方法はダークバンドの問題が発生しない。しかしながら、この帯形のパッケージコロイドが励起された領域が不均一であるため、ライトバーの光の効率は悪くなる（すなわち、発光ダイオードチップに近いパッケージコロイド領域は、比較的に強い励起光源が発生し、発光ダイオードチップに遠ざかるパッケージコロイド領域は、比較的に弱い励起光源が発生する）。
図３は、従来の発光ダイオードが横型発光に適用される状態を示す図である。図から分かるように、従来の発光ダイオードチップＤが横型発光に適用されると（例えば、ノートパソコンスクリーンに用いる導光板Ｍの横型光源）、ノートパソコンスクリーンの導光板Ｍは非常に薄いため、該発光ダイオードチップＤのベースＳ１の長さｌ１は、対応的に短縮しなければならない。言い換えれば、該ベースＳ１の長さｌ１が短すぎるため、従来の発光ダイオードチップＤは効率的な散熱効果を得られず、発光ダイオードチップＤが過熱状態となり焼損されてしまう虞がある。
以上のように、従来の発光ダイオードの封止方法およびその封止構造は、不便や欠点が明らかに存在し、改善が期待されていることが分かる。
尚、従来の発光ダイオードの封止構造については、特許文献１に開示されている。
実用新案登録第３１３２３１６号公報
本考案が解決しようとする技術問題は、高効率横型発光効果を有する発光ダイオードチップの封止方法およびその封止構造を提供することにある。
具体的には、発光の時に連続した発光領域を形成し、ダークバンド(dark band)及び光減衰(decay)が発生せず、かつ、ＣＯＢ(Chip On Board)及びダイモールド(die mold)の方式で、製造プロセス時間を有効に減少し大量生産できる発光ダイオードチップの封止構造を提供することである。
また、本考案の構造設計は、様々な光源、例えばバックライトモジュールや、飾りランプ、照明用ランプまたはスキャンナー光源などにより適用でき、いずれも本考案が適応する範囲および製品である。
また、本考案に係るパッケージコロイドは、特殊な金型のダイモールド過程によって、本考案の発光ダイオードチップの封止構造が、直立の場合に横型発光の効果を発生できるため、本考案では散熱不足となることがない。言い換えれば、本考案は横型投光の機能を発生することだけではなく、さらに薄型ケース内の散熱効果への応用にも適用することができる。
前記技術課題を解決するため、本考案による一つの方案は、先ず、基板ユニットと、発光ユニットとパッケージコロイドユニットとを備え、高効率横型発光効果を有する発光ダイオードチップパッケージ構造を提供する。
前記基板ユニットは、基板本体と、それぞれ前記基板本体に形成された正極導電トレース及び負極導電トレースとを備える。前記発光ユニットは、前記基板本体に設置された発光ダイオードチップを複数有する。前記各発光ダイオードチップは、それぞれ前記基板ユニットの正極導電トレース及び負極導電トレースに電気接続される正極端と負極端を備える。前記パッケージコロイドユニットは、それぞれ前記発光ダイオードチップを覆うパッケージコロイドを複数有し、前記各パッケージコロイドの上面および前面に、それぞれコロイド弧面とコロイド光射出面を有する。
また、本考案の発光ダイオードチップパッケージ構造は、更に以下の２つの実施態様を含む。
一、前記基板本体を覆い、前記コロイド光射出面だけを露出するように前記各パッケージコロイドを囲むフレーム層から構成されたフレームユニットを備える。
二、それぞれ前記コロイド光射出面だけを露出するように前記各パッケージコロイドを囲むフレーム本体を複数有するフレームユニットを備え、前記フレーム本体は互いに隔離するように前記基板本体に設けられる。
そのため、本考案の発光ダイオード構造は、発光の時に連続した発光領域を形成し、ダークバンド(dark)及び光減衰(decay)は発生しない。本考案は、ＣＯＢ(Chip On Board)及びダイモールド(die mold)の方式で、製造プロセス時間を有効に減少し大量生産できる。また、本考案の発光ダイオードチップの封止構造が、直立の場合に横型発光の効果を発生できる。そのため、本考案は横型発光の機能を発生するだけではなく、さらに薄型ケース内の散熱効果への応用にも適用できる。
本考案が所定の目的を達成するために採用する技術、手段及びその効果をさらに詳細的で具体的に説明するために、以下に本考案に関わる詳しい説明及び添付図面を参照することにより、深く且つ具体的な理解を得られるが、それらの添付図面が参考及び説明のみに使われ、本考案の主張範囲を狭義的に局限するものではないことは言うまでもないことである。
発光の時に連続した発光領域を形成し、ダークバンド(dark band)及び光減衰(decay)が発生せず、かつ、ＣＯＢ(Chip On Board)及びダイモールド(die mold)の方式で、製造プロセス時間を有効に減少し大量生産できる発光ダイオードチップの封止構造を得ることができる。
図４、図４ａ〜４ｆおよび図４Ａ〜４Ｆを参照する。図４は、本考案に係る封止方法の第１の実施例を示すフローチャートであり、図４ａ〜４ｆは、それぞれ本考案に係る封止構造の第１の実施例のパッケージフローを示す図であり、図４Ａ〜４Ｆは、それぞれ本考案に係る封止構造の第１の実施例のパッケージフローを示す断面図である。図４のフローチャートから分かるように、本考案に係る第１の実施例は、以下のステップを含む高効率横型発光効果を有する発光ダイオードチップの封止方法を提供した。
先ずは、図４ａおよび図４Ａに示すように、基板本体１０と、該基板本体１０にそれぞれ形成された複数の正極導電トレース１１および複数の負極導電トレース１２を有する基板ユニット１を提供する（Ｓ１００）。
前記基板本体１０は、金属層１０Ａと、前記金属層１０Ａに成形されたベークライト層１０Ｂとを備える（図４ａ及び図４Ａに示す）。また、異なる設計要求に応じて、該基板ユニット１は、プリント回路基板（ＰＣＢ）や、フレキシブル基板、アルミニウム基板、セラミック基板或いはＣｕ基板を用いることができる。また、該正、負極導電トレース１１、１２は、Ａｌ回路またはＡｇ回路を採用でき、且つ、該正、負極導電トレース１１、１２のレイアウトは、異なる要求に応じて多少変えることができる。
次に、図４ｂおよび図４Ｂに示すように、該基板本体１０上にマトリクス方式により複数の発光ダイオードチップ２０をそれぞれ設置し、複数列の縦方向発光ダイオードチップ列２を形成する。各発光ダイオードチップ２０は、基板ユニットの正、負極導電トレース１１、１２にそれぞれ電気的に接続された正極端２０１及び負極端２０２を有する（Ｓ１０２）。
また、本考案に係る第１の実施例においては、発光ダイオードチップ２０毎の正極端２０１及び負極端２０２は、２つの対応しているワイヤＷを介してワイヤボンディングの方式で該基板ユニット１の正、負極導電トレース１１、１２に電気的に接続される。また、縦方向発光ダイオードチップ列２は、直線状の配列方式で該基板ユニット１の基板本体１０に設けられ、かつ、各発光ダイオードチップ２０は、青色発光ダイオードチップであれば良い。
もちろん、上記のこれらの発光ダイオードチップ２０の電気接続方式は、それに限らず、例えば、図５に示すように（本考案の発光ダイオードチップがフリップチップの方式によって電気的に接続することを示す図である）、各発光ダイオードチップ２０’の正、負極端２０１’、２０２’は、複数の対応する半田ボールＢを介してフリップチップの方式で、該基板ユニット１’の正、負極導電トレース１１’、１２’に電気的に接続されてもよい。また、異なる設計要求に応じて、これらの発光ダイオードチップ（図示せず）の正、負極端は、直列接続や、並列接続または直列／並列の方式で該基板ユニット（図示せず）の正、負極導電トレースに電気的に接続することができる。
その後、図４ｃ、図４Ｃ及び図６に示すように、第１のモールドユニットＭ１を介して複数の帯形のパッケージコロイド３で縦方向発光ダイオードチップ列２上を縦方向に覆う。ここで、帯形のパッケージコロイド３の上面は、これらの発光ダイオードチップ２０に対応する複数のコロイド弧面３００を有し、かつ、帯形のパッケージコロイド３は、これらの対応コロイド弧面３００の先端に設けられた複数のコロイド前端面３０１を有する（Ｓ１０４）。
前記第１のモールドユニットＭ１は、第１のアッパモールドＭ１１および該基板本体１０を載置する第１のローモールドＭ１２からなり、該第１のアッパモールドＭ１１は、縦方向発光ダイオードチップ列２に対応する複数の第１のチャンネルＭ１１０を備える。そのうち、第１のチャンネルＭ１１０は、複数の凹溝Ｇを有し、凹溝Ｇ毎の上面及び前面は、図６に示すようにコロイド弧面３００に対応するモールド弧面Ｇ１００及び該コロイド前端面３０１に対応するモールド前端面Ｇ１０１をそれぞれ有する。
また、これらの第１のチャンネルＭ１１０のサイズは、帯形のパッケージコロイド３のサイズと同じである。さらに、帯形の各パッケージコロイド３は、異なる使用要件に応じて、シリコン及び蛍光パウダによりミックスして形成された蛍光樹脂、或いは、エポキシ樹脂及び蛍光パウダによりミックスして形成された蛍光樹脂を選択できる。
続いて、図４ｄ及び図４Ｄに示すように、２つずつの縦方向発光ダイオードチップ２０の間に沿って、帯形のパッケージコロイド３を横方向に切断し、発光ダイオードチップ２０毎の上をそれぞれ分離して覆う複数のパッケージコロイド３０を形成する。ここで、パッケージコロイド３０毎の上面はコロイド弧面３００が形成され、かつ、各パッケージコロイド３０は、このコロイド弧面３００の先端に形成されたコロイド光射出面３０２を有する（Ｓ１０６）。
そして、図４ｅおよび図４Ｅに示すように、第２のモールドユニットＭ２を介してフレームユニット４でこの基板本体１０及びこれらのパッケージコロイド３０上を覆うとともにこれらのパッケージコロイド３０の間に充填させる（Ｓ１０８）。
そのうち、該第２のモールドユニットＭ２は、第２のアッパモールドＭ２１および該基板本体１０を載置する第２のローモールドＭ２２からなり、該第２のアッパモールドＭ２１は、フレームユニット４に対応する１つの第２のチャンネルＭ２１０を備え、また、該第２のチャンネルＭ２１０の高さは、これらのパッケージコロイド３０の高さと同じであり、該第２のチャンネルＭ２１０の幅は、該フレームユニット４の幅と同じである。
最後に、図４ｅ、図４ｆ、図４Ｆに示すように、縦方向に並ぶ発光ダイオードチップ２０の間におけるフレームユニット４および基板本体１０を横方向に切断し、複数のライトバーＬ１を形成する。
このフレームユニット４は、各ライトバーＬ１上の全てのパッケージコロイド３０のコロイド光射出面３０２のみを露出させる複数のフレーム層４０になるように切断される（Ｓ１１０）。そのうち、これらのフレーム層４０は、光透過しないフレーム層、例えば、白色フレーム層である。
続いて図７、図７ａ〜７ｂおよび図７Ａ〜７Ｂを参照する。図７は、本考案に係る封止方法の第２の実施例を示すフローチャートであり、図７ａ〜７ｂは、それぞれ本考案に係る封止構造の第２の実施例の一部のパッケージフローを示す図であり、図７Ａ〜７Ｂは、それぞれ本考案に係る封止構造の第２の実施例の一部のパッケージフローを示す断面図である。
図７のフローチャートから分かるように、第２の実施例のステップＳ２００〜Ｓ２０６は、それぞれ第１の実施例のステップＳ１００〜Ｓ１０６と同じである。すなわち、ステップＳ２００は、第１の実施例の図４ａおよび図４Ａに示される説明に該当し、ステップＳ２０２は、第１の実施例の図４ｂおよび図４Ｂに示される説明に該当し、ステップＳ２０４は、第１の実施例の図４ｃおよび図４Ｃに示される説明に該当し、ステップＳ２０６は、第１の実施例の図４ｄおよび図４Ｄに示される説明に該当する。
また、ステップＳ２０６の後、本考案の第２の実施例は、さらに、以下のステップを含み、先ず、図７ａおよび図７Ａに示すように、第３のモールドユニットＭ３を介して複数の帯形のフレーム層４'をこの基板本体１０及びこれらのパッケージコロイド３０上に覆うとともにパッケージコロイド３０毎の間に縦方向に充填させる（Ｓ２０８）。
そのうち、該第３のモールドユニットＭ３は、第３のアッパモールドＭ３１および該基板本体１０を載置する第３のローモールドＭ３２からなり、該第３のアッパモールドＭ３１は、これらの縦方向発光ダイオードチップ列２に対応する複数の第３のチャンネルＭ３１０を備え、また、該第３のチャンネルＭ３１０の高さは、これらのパッケージコロイド３０の高さと同じであり、該第３のチャンネルＭ３１０の幅は、該パッケージコロイド３０毎の幅より大きい。
最後に、図７ａ、図７ｂおよび図７Ｂを参照すると、２つずつの縦方向発光ダイオードチップ２０の間に沿って、帯形のフレーム層４’および基板本体１０を横方向に切断し、複数のライトバーＬ２を形成する。そして、これらの帯形のフレーム層４’は、パッケージコロイド３０毎のコロイド光射出面３０２のみを露出させる複数のフレーム本体４０’になるように切断される（Ｓ２１０）。これらのフレーム本体４０’は、光透過しないフレーム本体、例えば、白色フレーム本体である。
次に図８ａおよび図８Ａを参照する。図８ａは、本考案に係る封止構造の第３の実施例の一部のパッケージフローを示す図であり、図８Ａは、本考案に係る封止構造の第３の実施例の一部のパッケージフローを示す断面図である。
第３の実施例における第１および第２実施例との違いは、第１の実施例のステップＳ１０６および第２の実施例のステップＳ２０６が、第３の実施例においてともに「２つずつの横方向発光ダイオードチップ２０の間に沿って、帯形のパッケージコロイド３’を縦方向に切断し」のように変えられる点である。
さらに、該第４のモールドユニットＭ４は、第４のアッパモールドＭ４１および該基板本体１０を載置する第４のローモールドＭ４２からなる。また、該第４のモールドユニットＭ４の第１のモールドユニットＭ１との最も大きな違いは、各第１のチャンネルＭ４１０の上面及び前面がモールド弧面３００’及びモールド光射出面３０２’をそれぞれ有する点である。そのため、複数の帯形のパッケージコロイド３’は横方向発光ダイオードチップ２にそれぞれ横方向にカバーされる。
図９は、本考案係る発光ダイオードチップの封止構造が横型発光に適用されることを示す図である。図から分かるように、本考案係る発光ダイオードチップＤが横型発光に適用されると（例えば、ノートパソコンスクリーンに用いる導光板Ｍの横型光源）、該発光ダイオードチップＤのベースＳ２の長さｌ２は、散熱の要求に応じて長くすることができる（従来のように導光板Ｍの厚さに限られることはない）。言い換えれば、該ベースＳ２の長さｌ２が散熱の要求に応じて長くすることができるため、本考案の発光ダイオードチップＤは効率的な散熱効果を得られ、発光ダイオードチップＤの過熱による焼損を回避することができる。
以上のように、本考案の発光ダイオード構造は、発光の時に連続した発光領域を形成し、ダークバンド及び光減衰の場合は発生されず、かつ本考案は、ＣＯＢ(Chip On Board)及びダイモールド(die mold)の方式で、製造プロセス時間を有効に減少し大量生産できる。また、本考案の発光ダイオードチップの封止構造が、直立の場合に横型発光の効果を発生できるため、本考案は横型投光の機能を発生することだけではなく、さらに薄型ケース内の散熱効果への応用にも適用することができる。
しかしながら、前記の説明は、単に本考案の好ましい具体的な実施例の詳細説明及び図面に過ぎず、本考案の実用新案登録請求の範囲を限定するものではなく、本考案の主張する範囲は、下記の実用新案登録請求の範囲に基づくべき、いずれの当該分野における通常の知識を有する専門家が本考案の分野の中で、適当に変更や修飾などを実施できるが、それらの実施のことが本考案の主張範囲内に納入されるべきことは言うまでもないことである。
図１は、従来の発光ダイオードの第１の封止方法を示すフローチャートである。 図２は、従来の発光ダイオードの第２の封止方法を示すフローチャートである。 図３は、従来の発光ダイオードが横型発光に適用されることを示す図である。 図４は、本考案に係る封止方法の第１の実施例を示すフローチャートである。 図４ａは、本考案に係る封止構造の第１の実施例のパッケージフローを示す図である。 図４ｂは、本考案に係る封止構造の第１の実施例のパッケージフローを示す図である。 図４ｃは、本考案に係る封止構造の第１の実施例のパッケージフローを示す図である。 図４ｄは、本考案に係る封止構造の第１の実施例のパッケージフローを示す図である。 図４ｅは、本考案に係る封止構造の第１の実施例のパッケージフローを示す図である。 図４ｆは、本考案に係る封止構造の第１の実施例のパッケージフローを示す図である。 図４Ａは、本考案に係る封止構造の第１の実施例のパッケージフローを示す断面図である。 図４Ｂは、本考案に係る封止構造の第１の実施例のパッケージフローを示す断面図である。 図４Ｃは、本考案に係る封止構造の第１の実施例のパッケージフローを示す断面図である。 図４Ｄは、本考案に係る封止構造の第１の実施例のパッケージフローを示す断面図である。 図４Ｅは、本考案に係る封止構造の第１の実施例のパッケージフローを示す断面図である。 図４Ｆは、本考案に係る封止構造の第１の実施例のパッケージフローを示す断面図である。 図５は、本考案の発光ダイオードチップがフリップチップの方式によって電気的に接続することを示す図である。 図６は、本考案の図４Ｃにコロイドを充填されない前を示す図である。 図７は、本考案に係る封止方法の第２の実施例を示すフローチャートである。 図７ａは、本考案に係る封止構造の第２の実施例の一部のパッケージフローを示す図である。 図７ｂは、本考案に係る封止構造の第２の実施例の一部のパッケージフローを示す図である。 図７Ａは、本考案に係る封止構造の第２の実施例の一部のパッケージフローを示す断面図である。 図７Ｂは、本考案に係る封止構造の第２の実施例の一部のパッケージフローを示す断面図である。 図８ａは、本考案に係る封止構造の第３の実施例の一部のパッケージフローを示す図である。 図８Ａは、本考案に係る封止構造の第３の実施例の一部のパッケージフローを示す断面図である。 図９は、本考案係る発光ダイオードチップの封止構造が横型発光に適用されることを示す図である。
符号の説明
Ｄ 発光ダイオード
Ｍ 導光板
Ｓ１ ベース
ｌ１ 長さ
１ 基板ユニット
１０ 基板本体
１０Ａ 金属層
１０Ｂ ベークライト層
１１ 正極導電トレース
１２ 負極導電トレース
１’ 基板ユニット
１１’ 正極導電トレース
１２’ 負極導電トレース
２ 縦方向発光ダイオードチップ列
２０ 発光ダイオードチップ
２０１ 正極端
２０２ 負極端
２０’ 発光ダイオードチップ
２０１’ 正極端
２０２’ 負極端
３ 帯形パッケージコロイド
３０ パッケージコロイド
３００ コロイド弧面
３０１ コロイド前端面
３０２ コロイド光射出面
３’ 帯形パッケージコロイド
３００’ モールド弧面
３０２’ モールド光射出面
４ フレームユニット
４０ フレーム層
４’ 帯形フレーム層
４０’ フレーム本体
Ｗ ワイヤ
Ｂ 半田ボール
Ｍ１ 第１のモールドユニット
Ｍ１１ 第１のアッパモールド
Ｍ１２ 第１のローモールド
Ｍ１１０ 第１のチャンネル
Ｇ 凹溝
Ｇ１００ モールド弧面
Ｇ１０１ モールド前端面
Ｍ２ 第２のモールドユニット
Ｍ２１ 第２のアッパモールド
Ｍ２２ 第２のローモールド
Ｍ２１０ 第２のチャンネル
Ｍ３ 第３のモールドユニット
Ｍ３１ 第３のアッパモールド
Ｍ３２ 第３のローモールド
Ｍ３１０ 第３のチャンネル
Ｍ４ 第４のモールドユニット
Ｍ４１ 第４のアッパモールド
Ｍ４２ 第４のローモールド
Ｍ４１０ 第４のチャンネル
Ｌ１ ライトバー
Ｌ２ ライトバー
Ｄ 発光ダイオード
Ｍ 導光板
Ｓ２１ ベース
ｌ２ 長さ

Claims (18)

  1. 基板ユニットと、
    前記基板ユニットに電気接続するように設置された発光ダイオードチップを複数有する発光ユニットと、
    それぞれ前記発光ダイオードチップを覆うパッケージコロイドを複数有し、前記各パッケージコロイドの上面および前面に、それぞれコロイド弧面とコロイド光射出面を有するパッケージコロイドユニットとを備える高効率横型発光効果を有する発光ダイオードチップの封止構造。
  2. 前記基板ユニットは、プリント回路基板（ＰＣＢ）、フレキシブル基板、アルミニウム基板、セラミック基板或いはＣｕ基板のいずれかであることを特徴とする請求項１記載の高効率横型発光効果を有する発光ダイオードチップの封止構造。
  3. 前記基板ユニットは、基板本体と、それぞれ前記基板本体に形成された正極導電トレース及び負極導電トレースとを備えることを特徴とする請求項１記載の高効率横型発光効果を有する発光ダイオードチップの封止構造。
  4. 前記基板本体は、金属層と、前記金属層に成形されたベークライト層とを備えることを特徴とする請求項３記載の高効率横型発光効果を有する発光ダイオードチップの封止構造。
  5. 前記正極導電トレース及び負極導電トレースはＡｌ回路あるいはＡｇ回路であることを特徴とする請求項３記載の高効率横型発光効果を有する発光ダイオードチップの封止構造。
  6. 前記各発光ダイオードチップは、それぞれ前記基板ユニットの正極導電トレース及び負極導電トレースに電気接続される正極端と負極端を備えることを特徴とする請求項３記載の高効率横型発光効果を有する発光ダイオードチップの封止構造。
  7. 前記各発光ダイオードチップの前記正極端、負極端は、二つの対応するワイヤでワイヤボンディング接続することにより、前記正極導電トレース及び負極導電トレースに電気接続されることを特徴とする請求項６記載の高効率横型発光効果を有する発光ダイオードチップの封止構造。
  8. 前記各発光ダイオードチップの前記正極端、負極端は、複数の対応する半田ボールでフリップチップ接続することにより、前記正極導電トレース及び負極導電トレースに電気接続されることを特徴とする請求項６記載の高効率横型発光効果を有する発光ダイオードチップの封止構造。
  9. 前記発光ダイオードチップは、前記基板ユニットに一直線になるように配列されることを特徴とする請求項１記載の高効率横型発光効果を有する発光ダイオードチップの封止構造。
  10. 前記発光ダイオードチップは、前記基板ユニットに複数本の直線になるように配列されることを特徴とする請求項１記載の高効率横型発光効果を有する発光ダイオードチップの封止構造。
  11. 前記各パッケージコロイドは、シリコンと蛍光パウダとをミックスして構成された蛍光性コロイドであることを特徴とする請求項１記載の高効率横型発光効果を有する発光ダイオードチップの封止構造。
  12. 前記各パッケージコロイドは、エポキシ樹脂と蛍光パウダとをミックスして構成された蛍光性コロイドであることを特徴とする請求項１記載の高効率横型発光効果を有する発光ダイオードチップの封止構造。
  13. さらに、前記基板ユニットを覆い、前記コロイド光射出面だけを露出するように前記各パッケージコロイドを囲むフレーム層から構成されたフレームユニットを備えることを特徴とする請求項１記載の高効率横型発光効果を有する発光ダイオードチップの封止構造。
  14. 前記フレーム層は光透過しないフレーム層であることを特徴とする請求項１３記載の高効率横型発光効果を有する発光ダイオードチップの封止構造。
  15. 前記光透過しないフレーム層は白色フレーム層であることを特徴とする請求項１４記載の高効率横型発光効果を有する発光ダイオードチップの封止構造。
  16. さらに、それぞれ前記コロイド光射出面だけを露出するように前記各パッケージコロイドを囲むフレーム本体を複数有するフレームユニットを備え、前記フレーム本体は互いに隔離するように前記基板ユニットに設けられることを特徴とする請求項１記載の高効率横型発光効果を有する発光ダイオードチップの封止構造。
  17. 前記フレーム本体は、光透過しないフレーム本体であることを特徴とする請求項１６記載の高効率横型発光効果を有する発光ダイオードチップの封止構造。
  18. 前記光透過しないフレーム本体は白色フレーム本体であることを特徴とする請求項１７記載の高効率横型発光効果を有する発光ダイオードチップの封止構造。
JP2007008351U 2007-08-29 2007-10-30 高効率横型発光効果を有する発光ダイオードチップの封止構造。 Expired - Fee Related JP3138706U (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW096214387U TWM329243U (en) 2007-08-29 2007-08-29 LED chip package structure with a high-efficiency light-emitting effect

Publications (1)

Publication Number Publication Date
JP3138706U true JP3138706U (ja) 2008-01-17

Family

ID=38859998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007008351U Expired - Fee Related JP3138706U (ja) 2007-08-29 2007-10-30 高効率横型発光効果を有する発光ダイオードチップの封止構造。

Country Status (3)

Country Link
JP (1) JP3138706U (ja)
DE (1) DE202007014910U1 (ja)
TW (1) TWM329243U (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101826516B (zh) * 2009-03-02 2012-06-13 展晶科技(深圳)有限公司 侧面出光型发光组件封装结构及其制造方法
CN103531698A (zh) * 2012-07-06 2014-01-22 展晶科技(深圳)有限公司 侧光式发光二极管的制作方法
CN103531698B (zh) * 2012-07-06 2016-11-30 泰州市智谷软件园有限公司 侧光式发光二极管的制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008011862A1 (de) 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Miniaturgehäuse, Trägeranordnung mit mindestens einem Miniaturgehäuse, sowie ein Verfahren zur Herstellung einer Trägeranordnung

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101826516B (zh) * 2009-03-02 2012-06-13 展晶科技(深圳)有限公司 侧面出光型发光组件封装结构及其制造方法
CN103531698A (zh) * 2012-07-06 2014-01-22 展晶科技(深圳)有限公司 侧光式发光二极管的制作方法
CN103531698B (zh) * 2012-07-06 2016-11-30 泰州市智谷软件园有限公司 侧光式发光二极管的制作方法

Also Published As

Publication number Publication date
DE202007014910U1 (de) 2007-12-27
TWM329243U (en) 2008-03-21

Similar Documents

Publication Publication Date Title
US8395178B2 (en) Light emitting device package and method of fabricating the same
US7834365B2 (en) LED chip package structure with high-efficiency light-emitting effect and method of packing the same
US20090230413A1 (en) Semiconductor light emitting device and method for manufacturing the same
JP2011507228A (ja) Ｌｅｄパッケージ及びその製造方法
JP2009524930A (ja) 発光ダイオードパッケージ及びその製造方法
US8198800B2 (en) LED chip package structure in order to prevent the light-emitting efficiency of fluorescent powder from decreasing due to high temperature and method for making the same
US8183065B2 (en) LED chip package structure with high-efficiency light emission by rough surfaces and method of making the same
JP3138755U (ja) 高効率発光効果を有する発光ダイオードチップの封止構造。
JP3138706U (ja) 高効率横型発光効果を有する発光ダイオードチップの封止構造。
CN201226357Y (zh) 用于背光模块的发光二极管芯片封装结构
CN101562174B (zh) 用于背光模块的发光二极管芯片封装结构及其制作方法
US7829901B2 (en) LED chip package structure with high-efficiency light-emitting effect and method for making the same
CN101477954B (zh) 具高效率侧向发光效果的发光二极管芯片封装方法及结构
CN100585820C (zh) 具高效率发光效果的发光二极管封装方法及其封装结构
CN101494173B (zh) 具有粗糙发光面的发光二极管芯片封装结构及其封装方法
CN107017328A (zh) 发光装置及发光装置用供电连接器
KR101430178B1 (ko) 사이드뷰 led 패키지
JP2009004619A (ja) 高効率横型発光効果を有する発光ダイオードチップの封止方法およびその封止構造
KR100903494B1 (ko) 고효율 횡형 발광 효과를 갖는 발광 다이오드 칩의 패키징방법 및 그 패키지 구조체
CN201091031Y (zh) 具有高效率侧向发光效果的发光二极管芯片封装结构
CN101315900B (zh) 具高效率发光效果的发光二极管封装方法及其封装结构
CN201185188Y (zh) 透过粗糙面以产生侧向发光的发光二极管芯片封装结构
CN201122599Y (zh) 具有高效率发光效果的发光二极管芯片封装结构
CN201222498Y (zh) 具有高效率侧向发光效果的发光二极管芯片的封装结构
TW200845418A (en) LED chip package structure with a high-efficiency light-emitting effect

Legal Events

Date Code Title Description
R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101219

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121219

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees