JP3138531B2 - Isdn加入者線搬送装置 - Google Patents
Isdn加入者線搬送装置Info
- Publication number
- JP3138531B2 JP3138531B2 JP04141215A JP14121592A JP3138531B2 JP 3138531 B2 JP3138531 B2 JP 3138531B2 JP 04141215 A JP04141215 A JP 04141215A JP 14121592 A JP14121592 A JP 14121592A JP 3138531 B2 JP3138531 B2 JP 3138531B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- circuit
- continuous
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【0001】
【産業上の利用分野】本発明はISDN加入者線搬送装
置に関し、特に連続する0信号の伝送方式を改善した加
入者線搬送装置に関する。
置に関し、特に連続する0信号の伝送方式を改善した加
入者線搬送装置に関する。
【0002】
【従来の技術】ISDN加入者線搬送装置は交換機側に
接続された中央局ターミナルと端末装置が接続される遠
隔ターミナルとの間の複数のISDN加入者線を多重化
して接続するものである。
接続された中央局ターミナルと端末装置が接続される遠
隔ターミナルとの間の複数のISDN加入者線を多重化
して接続するものである。
【0003】従来、この種のISDN加入者線搬送装置
は図2に示す回路構成をしている。本図は遠隔ターミナ
ル側に設置されたISDN加入者線搬送装置を示すもの
で、端末側からのデータ信号103を多重化PCM信号
101に変換して中央局ターミナル側伝送路へ送出する
CH盤送信部19,21と、中央局ターミナルからの多
重化PCM信号101を端末側のデータ信号102に変
換し端末側の伝送路へ送出するCH盤受信部18,20
と、各CH盤側の多重化PCM信号を中央部ターミナル
側の伝送路に接続するための多重化信号インタフェース
部5と、各CH盤を制御する装置内制御部6とから構成
されている。
は図2に示す回路構成をしている。本図は遠隔ターミナ
ル側に設置されたISDN加入者線搬送装置を示すもの
で、端末側からのデータ信号103を多重化PCM信号
101に変換して中央局ターミナル側伝送路へ送出する
CH盤送信部19,21と、中央局ターミナルからの多
重化PCM信号101を端末側のデータ信号102に変
換し端末側の伝送路へ送出するCH盤受信部18,20
と、各CH盤側の多重化PCM信号を中央部ターミナル
側の伝送路に接続するための多重化信号インタフェース
部5と、各CH盤を制御する装置内制御部6とから構成
されている。
【0004】尚CH盤は加入者線の数だけ複数個収容さ
れている。この構成において、端末側から連続する0信
号のデータ値を伝送する場合は、信号の誤伝送を避ける
ため送信側即ち、CH盤送信部でこの連続0信号を1を
含む他の信号に変換して対向局に送出し、受信側のCH
盤受信部でこれを連続0信号に戻している。尚、これを
連続0信号抑圧と称している。
れている。この構成において、端末側から連続する0信
号のデータ値を伝送する場合は、信号の誤伝送を避ける
ため送信側即ち、CH盤送信部でこの連続0信号を1を
含む他の信号に変換して対向局に送出し、受信側のCH
盤受信部でこれを連続0信号に戻している。尚、これを
連続0信号抑圧と称している。
【0005】次に本発明に関係するCH盤受信部18,
20について説明する。CH盤受信部18,20は同じ
構成であるのでCH盤受信部18について内部構成を説
明する。多重化PCM信号101を入力しタイムスロッ
ト割当信号104を入力によりB1データ信号106と
B2データ信号107とDデータ信号105とOver
Head信号109(以下OH信号と略す)とZer
o Byte Indicater信号108(以下Z
BI信号と略す)とを分離抽出する多重化PCM信号抽
出回路9と、B1データ信号106を入力しB1ZBS
制御信号110によりB1ZBS変換信号を出力するB
1ZBS変換回路15と、B2データ信号107を入力
しB2ZB2制御信号111によりB2ZBS変換信号
を出力するB2ZBS変換回路16と、ZBI信号10
8を入力しB1ZBS制御信号110とB2ZBS制御
信号111を出力するZero Byte Subst
itution制御回路12(以下ZBS制御回路と略
す)と、装置内制御信号を入力しタイムスロット割当信
号104を出力するCH盤制御回路8と、B1ZBS変
換信号とB2ZBS変換信号とDデータ信号105とO
H信号109とを入力しこれ等を多重化したUインタフ
ェース送信信号102を出力するUインタフェース回路
とを備えている。
20について説明する。CH盤受信部18,20は同じ
構成であるのでCH盤受信部18について内部構成を説
明する。多重化PCM信号101を入力しタイムスロッ
ト割当信号104を入力によりB1データ信号106と
B2データ信号107とDデータ信号105とOver
Head信号109(以下OH信号と略す)とZer
o Byte Indicater信号108(以下Z
BI信号と略す)とを分離抽出する多重化PCM信号抽
出回路9と、B1データ信号106を入力しB1ZBS
制御信号110によりB1ZBS変換信号を出力するB
1ZBS変換回路15と、B2データ信号107を入力
しB2ZB2制御信号111によりB2ZBS変換信号
を出力するB2ZBS変換回路16と、ZBI信号10
8を入力しB1ZBS制御信号110とB2ZBS制御
信号111を出力するZero Byte Subst
itution制御回路12(以下ZBS制御回路と略
す)と、装置内制御信号を入力しタイムスロット割当信
号104を出力するCH盤制御回路8と、B1ZBS変
換信号とB2ZBS変換信号とDデータ信号105とO
H信号109とを入力しこれ等を多重化したUインタフ
ェース送信信号102を出力するUインタフェース回路
とを備えている。
【0006】対向局である中央部ターミナルのCH盤送
信部において、B1データ信号106およびB2データ
信号107に対応する送信側データ信号は、あらかじめ
端末側からの入力データ信号が連続する0信号の場合、
この信号を連続0信号以外の信号に変換しており、また
同時にZBI信号中のB1データに関する部分およびB
2データに関する部分の信号を0から1の値にして送信
している。
信部において、B1データ信号106およびB2データ
信号107に対応する送信側データ信号は、あらかじめ
端末側からの入力データ信号が連続する0信号の場合、
この信号を連続0信号以外の信号に変換しており、また
同時にZBI信号中のB1データに関する部分およびB
2データに関する部分の信号を0から1の値にして送信
している。
【0007】この対向局からの多重化PCM信号101
をCH盤受信部18の多重化PCM信号抽出回路9は多
重化信号インタフェース部5を介し受信し、多重化PC
M信号を各信号に分離する。ZBI信号108はZBS
制御回路12に入力され、B1データに関する部分及び
B2データに関する部分の信号が抽出され、それぞれB
1ZBS制御信号110あるいはB2ZBS制御信号1
11として出力される。B1ZBS変換回路15におい
て、B1ZBS制御信号110が0から1に変化した場
合、入力のB1データ信号106を連続0信号のデータ
値に戻す。また同様にB2ZBS変換回路16において
も、このB2ZBS制御信号が0から1に変化した場
合、入力のB2データ信号107を連続0信号に戻して
それぞれUインタフェース回路14を介し端末側に送出
している。
をCH盤受信部18の多重化PCM信号抽出回路9は多
重化信号インタフェース部5を介し受信し、多重化PC
M信号を各信号に分離する。ZBI信号108はZBS
制御回路12に入力され、B1データに関する部分及び
B2データに関する部分の信号が抽出され、それぞれB
1ZBS制御信号110あるいはB2ZBS制御信号1
11として出力される。B1ZBS変換回路15におい
て、B1ZBS制御信号110が0から1に変化した場
合、入力のB1データ信号106を連続0信号のデータ
値に戻す。また同様にB2ZBS変換回路16において
も、このB2ZBS制御信号が0から1に変化した場
合、入力のB2データ信号107を連続0信号に戻して
それぞれUインタフェース回路14を介し端末側に送出
している。
【0008】
【発明が解決しようとする課題】このように従来例にお
いては、連続0信号抑圧をZBI信号が0から1に変化
することにより行なっているので、対向局との間の伝送
路が断線障害を発生すると、CH盤が受信する多重化P
CM信号がオール1となり、ZBI信号もオール1であ
るので連続0信号抑圧と認識し、B1データ信号および
B2データ信号は連続0信号のデータ値に変換され端末
側に送信されることになる。しかし、端末側ではこのよ
うな障害が発生した時にB1データ信号およびB2デー
タ信号がオール1の信号、即ち障害が発生して端末側へ
送るべきデータがないことを示すアイドルコード信号と
なることにより送信側の障害を知ることになっており、
B1データ信号およびB2データ信号が強制的にオール
0の信号とされてしまうと、端末側はこのアイドルコー
ド信号を受信できないという問題がある。
いては、連続0信号抑圧をZBI信号が0から1に変化
することにより行なっているので、対向局との間の伝送
路が断線障害を発生すると、CH盤が受信する多重化P
CM信号がオール1となり、ZBI信号もオール1であ
るので連続0信号抑圧と認識し、B1データ信号および
B2データ信号は連続0信号のデータ値に変換され端末
側に送信されることになる。しかし、端末側ではこのよ
うな障害が発生した時にB1データ信号およびB2デー
タ信号がオール1の信号、即ち障害が発生して端末側へ
送るべきデータがないことを示すアイドルコード信号と
なることにより送信側の障害を知ることになっており、
B1データ信号およびB2データ信号が強制的にオール
0の信号とされてしまうと、端末側はこのアイドルコー
ド信号を受信できないという問題がある。
【0009】
【課題を解決するための手段】本発明の連続0信号抑圧
方式は、複数の端末側からデータ信号を入力しこのデー
タが0信号を連続する時はこの連続0信号以外の信号に
それぞれ変換しこの変換を行ったことを示す変換情報を
それぞれ付加した後多重化し多重化PCM信号として伝
送路へ送出する送信回路と、前記多重化PCM信号を受
信し複数の前記データ信号と前記変換情報とに分離化し
た後前記変換情報により前記データ信号の変換部分を連
続0信号に戻しこのデータ信号を複数の端末側にそれぞ
れ送出する受信回路とを備えるISDN加入者線搬送装
置において、前記受信回路は前記伝送路の断を検出しこ
の検出信号により前記データ信号の変換部分を連続0信
号に戻す動作を禁止する機能を備えている。
方式は、複数の端末側からデータ信号を入力しこのデー
タが0信号を連続する時はこの連続0信号以外の信号に
それぞれ変換しこの変換を行ったことを示す変換情報を
それぞれ付加した後多重化し多重化PCM信号として伝
送路へ送出する送信回路と、前記多重化PCM信号を受
信し複数の前記データ信号と前記変換情報とに分離化し
た後前記変換情報により前記データ信号の変換部分を連
続0信号に戻しこのデータ信号を複数の端末側にそれぞ
れ送出する受信回路とを備えるISDN加入者線搬送装
置において、前記受信回路は前記伝送路の断を検出しこ
の検出信号により前記データ信号の変換部分を連続0信
号に戻す動作を禁止する機能を備えている。
【0010】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。図1は本発明の一実施例のブロック図で
ある。
して説明する。図1は本発明の一実施例のブロック図で
ある。
【0011】中央局ターミナル側伝送路からの多重化P
CM信号101は、CH盤受信部1の多重化PCM信号
抽出回路9及び他のCH盤受信部3に入力される。ま
た、装置内制御部6はCH盤が使用可能なタイムスロッ
トの情報を含む装置内制御信号121をCH盤制御回路
8に対して送り、CH盤制御回路8はタイムスロット割
当信号104を多重化PCM信号抽出回路9に対して送
る。多重化PCM信号抽出回路9は、タイムスロット割
当信号104に従い多重化PCM信号101の中から自
CH盤に送られて来るB1データ成分、B2データ成
分、Dデータ成分、OH信号成分、ZB1信号成分を抽
出し、B1データ信号106をB1ZBS変換回路10
に送り、B2データ信号107をB2ZBS変換回路1
1に送り、Dデータ信号24をUインタフェース回路1
4に送り、ZBI信号108をZBS制御回路12に送
り、OH信号109をUインタフェース回路14及びO
H信号断検出回路7に送る。
CM信号101は、CH盤受信部1の多重化PCM信号
抽出回路9及び他のCH盤受信部3に入力される。ま
た、装置内制御部6はCH盤が使用可能なタイムスロッ
トの情報を含む装置内制御信号121をCH盤制御回路
8に対して送り、CH盤制御回路8はタイムスロット割
当信号104を多重化PCM信号抽出回路9に対して送
る。多重化PCM信号抽出回路9は、タイムスロット割
当信号104に従い多重化PCM信号101の中から自
CH盤に送られて来るB1データ成分、B2データ成
分、Dデータ成分、OH信号成分、ZB1信号成分を抽
出し、B1データ信号106をB1ZBS変換回路10
に送り、B2データ信号107をB2ZBS変換回路1
1に送り、Dデータ信号24をUインタフェース回路1
4に送り、ZBI信号108をZBS制御回路12に送
り、OH信号109をUインタフェース回路14及びO
H信号断検出回路7に送る。
【0012】OH信号断検出回路13は、OH信号10
9中に含まれて0が95回連続した後1が1回現れる同
期ビットを監視して、同期ビットの規則性が保たれてい
る時は1の値を示し、ターミナル間の伝送路の断線とい
った障害が発生したことにより多重化PCM信号101
中のOH信号成分がオール1となり同期ビットの規則性
が失われた時には0の値を示すZBS禁止信号120を
B1ZBS変換回路10及びB2ZBS変換回路11に
対して送る。
9中に含まれて0が95回連続した後1が1回現れる同
期ビットを監視して、同期ビットの規則性が保たれてい
る時は1の値を示し、ターミナル間の伝送路の断線とい
った障害が発生したことにより多重化PCM信号101
中のOH信号成分がオール1となり同期ビットの規則性
が失われた時には0の値を示すZBS禁止信号120を
B1ZBS変換回路10及びB2ZBS変換回路11に
対して送る。
【0013】ZBS制御回路12はZBI信号108中
からB1データの真の値がオール0である場合1の値を
とるB1データに関する成分を抽出してB1ZBS制御
信号110とし、B2データの真の値がオール0である
場合1の値をとるB2データに関する成分を抽出してB
2ZBS制御信号111として、それぞれB1ZBS変
換回路10とB2ZBS変換回路11とに送る。
からB1データの真の値がオール0である場合1の値を
とるB1データに関する成分を抽出してB1ZBS制御
信号110とし、B2データの真の値がオール0である
場合1の値をとるB2データに関する成分を抽出してB
2ZBS制御信号111として、それぞれB1ZBS変
換回路10とB2ZBS変換回路11とに送る。
【0014】B1ZBS変換回路10は、ZBS禁止信
号120が1の値である場合ターミナル間の伝送路に障
害が発生していないと認識し、B1ZBS制御信号11
0が0の値の時は連続0信号抑圧が行われていないと判
断してB1データ信号106の値をそのままB1ZBS
変換信号としてUインタフェース回路14に送り、B1
ZBS制御信号110が1の値の時は連続0信号抑圧が
行われてデータ値が変えられていると判断してオール0
のデータをB1ZBS変換信号としてUインタフェース
回路14に送る。
号120が1の値である場合ターミナル間の伝送路に障
害が発生していないと認識し、B1ZBS制御信号11
0が0の値の時は連続0信号抑圧が行われていないと判
断してB1データ信号106の値をそのままB1ZBS
変換信号としてUインタフェース回路14に送り、B1
ZBS制御信号110が1の値の時は連続0信号抑圧が
行われてデータ値が変えられていると判断してオール0
のデータをB1ZBS変換信号としてUインタフェース
回路14に送る。
【0015】また、ZBS禁止信号120が0の値であ
る場合、B1ZBS変換回路10はターミナル間の伝送
路に障害が発生していると認識し、多重化PCM信号1
01がオール1となったためB1ZBS制御信号110
が1の値を示すと判断して、B1ZBS制御信号110
に従ったB1データのオール0データへの変換を行わな
い。ターミナル間の伝送路の障害発生時には、B1デー
タ信号106はオール1のデータになっているのでB1
ZBS変換信号もオール1となりUインタフェース回路
14に送られる。
る場合、B1ZBS変換回路10はターミナル間の伝送
路に障害が発生していると認識し、多重化PCM信号1
01がオール1となったためB1ZBS制御信号110
が1の値を示すと判断して、B1ZBS制御信号110
に従ったB1データのオール0データへの変換を行わな
い。ターミナル間の伝送路の障害発生時には、B1デー
タ信号106はオール1のデータになっているのでB1
ZBS変換信号もオール1となりUインタフェース回路
14に送られる。
【0016】上述したB1ZBS変換回路10と同様
に、B2ZBS変換回路11は、ZBS禁止信号120
が1の値である場合ターミナル間の伝送路に障害が発生
していないと認識し、B2ZBS制御信号111が0の
値の時は連続0信号抑圧が行われていないと判断してB
2データ信号23の値をそのままB2ZBS変換信号と
してUインタフェース回路14に送り、B2ZBS制御
信号111が1の値の時は連続0信号抑圧が行われてデ
ータ値が変えられていると判断してオール0のデータを
B2ZBS変換信号としてUインタフェース回路14に
送る。
に、B2ZBS変換回路11は、ZBS禁止信号120
が1の値である場合ターミナル間の伝送路に障害が発生
していないと認識し、B2ZBS制御信号111が0の
値の時は連続0信号抑圧が行われていないと判断してB
2データ信号23の値をそのままB2ZBS変換信号と
してUインタフェース回路14に送り、B2ZBS制御
信号111が1の値の時は連続0信号抑圧が行われてデ
ータ値が変えられていると判断してオール0のデータを
B2ZBS変換信号としてUインタフェース回路14に
送る。
【0017】また、ZBS禁止信号120が0の値であ
る場合、B2ZBS変換回路11はターミナル間の伝送
路に障害が発生していると認識し、多重化PCM信号1
01がオール1となったためB2ZBS制御信号111
が1の値を示すと判断して、B2ZBS制御信号111
に従ったB2データのオール0データへの変換を行わな
い。ターミナル間の伝送路の障害発生時には、B2デー
タ信号23はオール1のデータになっているのでB2Z
BS変換信号もオール1となりUインタフェース回路1
4に送られる。
る場合、B2ZBS変換回路11はターミナル間の伝送
路に障害が発生していると認識し、多重化PCM信号1
01がオール1となったためB2ZBS制御信号111
が1の値を示すと判断して、B2ZBS制御信号111
に従ったB2データのオール0データへの変換を行わな
い。ターミナル間の伝送路の障害発生時には、B2デー
タ信号23はオール1のデータになっているのでB2Z
BS変換信号もオール1となりUインタフェース回路1
4に送られる。
【0018】Uインタフェース回路14は、B1ZBS
変換信号とB2ZBS変換信号とDデータ信号105と
OH信号109とを多重化したUインタフェース送信信
号102を終端装置側に対して送る。
変換信号とB2ZBS変換信号とDデータ信号105と
OH信号109とを多重化したUインタフェース送信信
号102を終端装置側に対して送る。
【0019】
【発明の効果】以上説明したように本発明は、伝送路の
断障害をOH信号より検出しこの検出信号により連続0
信号抑圧の動作を禁止しているので、伝送路障害時の送
るべきB1データ信号およびB2データ信号の値が存在
しないことを示すオール1のアイドルコード信号を端末
側に送ることができる。従って端末側において迅速な障
害対応が可能となる効果がある。
断障害をOH信号より検出しこの検出信号により連続0
信号抑圧の動作を禁止しているので、伝送路障害時の送
るべきB1データ信号およびB2データ信号の値が存在
しないことを示すオール1のアイドルコード信号を端末
側に送ることができる。従って端末側において迅速な障
害対応が可能となる効果がある。
【図1】本発明の一実施例のブロック図である。
【図2】従来例のブロック図である。
1,3 CH盤受信部 2,4 CH盤送信部 5 多重化信号インタフェース部 6 装置内制御部 7 OH信号断検出回路 8 CH盤制御回路 9 多重化PCM信号抽出回路 10 B1ZBS変換回路 11 B2ZBS変換回路 12 Zero Byte Substitutio
n制御回路(ZBS制御回路) 14 Uインタフェース回路
n制御回路(ZBS制御回路) 14 Uインタフェース回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭50−72509(JP,A) 特開 昭60−163557(JP,A) (58)調査した分野(Int.Cl.7,DB名) H04Q 3/52 H04Q 11/00 - 11/04 H04M 3/08 - 3/14 H04M 3/22 - 3/36 H04Q 1/20 - 1/26 H04L 25/00 - 25/66 H04B 1/60 H04B 3/46 - 3/48 H04B 17/00 - 17/02
Claims (2)
- 【請求項1】 複数の端末側からデータ信号を入力しこ
のデータが0信号を連続する時はこの連続0信号以外の
信号にそれぞれ変換しこの変換を実行したことを示す変
換情報をそれぞれに付加した後多重化し多重化PCM信
号として伝送路へ送出する送信回路と、前記多重化PC
M信号を受信し複数の前記データ信号と前記変換情報と
に分離化した後前記変換情報により前記データ信号の変
換部分を連続0信号に戻しこのデータ信号を複数の端末
側にそれぞれ送出する受信回路とを備えるISDN加入
者線搬送装置において、前記受信回路は前記伝送路の断
を検出しこの検出信号により前記データ信号の変換部分
を連続0信号に戻す動作を禁止する機能を備えることを
特徴とするISDN加入者線搬送装置。 - 【請求項2】 伝送路からの多重化PCM信号を受信し
前記多重化PCM信号を構成するDデータ信号とB1デ
ータ信号とB2データ信号とOH信号とZBI信号とに
分離し出力する多重化PCM信号抽出回路と、前記B1
データ信号を入力し前記ZBI信号から得られるB1Z
BS制御信号によりこの信号が1を示した時に前記B1
データ信号を連続する0信号に変換し出力するB1ZB
S変換回路と、前記B2データ信号を入力し前記ZBI
信号から得られるB2ZBS制御信号によりこの信号が
1を示した時に前記B2データ信号を連続する0信号に
変換し出力するB2ZBS変換回路とを備えるISDN
加入者線搬送装置において、前記OH信号を入力しこの
信号のレベル断を検出するZBS禁止信号を出力するO
H信号入力断検出回路と、前記B1ZBS変換回路は前
記ZBS禁止信号を入力した時に前記連続する0信号に
変換する動作を禁止する機能と、前記B2ZBS変換回
路は前記ZBS禁止信号を入力した時に前記連続する0
信号に変換する動作を禁止する機能とを備えることを特
徴とするISDN加入者線搬送装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04141215A JP3138531B2 (ja) | 1992-06-02 | 1992-06-02 | Isdn加入者線搬送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04141215A JP3138531B2 (ja) | 1992-06-02 | 1992-06-02 | Isdn加入者線搬送装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05336583A JPH05336583A (ja) | 1993-12-17 |
JP3138531B2 true JP3138531B2 (ja) | 2001-02-26 |
Family
ID=15286820
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04141215A Expired - Fee Related JP3138531B2 (ja) | 1992-06-02 | 1992-06-02 | Isdn加入者線搬送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3138531B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4201046A1 (de) * | 1992-01-17 | 1993-07-22 | Bayer Ag | Verfahren zur reinigung von polymerloesungen |
WO2001017213A1 (fr) * | 1999-08-30 | 2001-03-08 | Fujitsu Limited | Systeme indicateur d'alarme rnis |
-
1992
- 1992-06-02 JP JP04141215A patent/JP3138531B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05336583A (ja) | 1993-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5058104A (en) | Tdm demultiplexer with dedicated maintenance channels to indicate high-speed line faults to low speed circuits | |
CA1298420C (en) | Demultiplexer system | |
US3936602A (en) | Full duplex data transmission system using two speeds of diphase signal for simplified sync | |
US4779261A (en) | Loop network | |
JP3094087B2 (ja) | インタフエースユニツト | |
CN87105673A (zh) | 三时隙数字用户线终端 | |
CA1312362C (en) | Fault detection signal transmission system | |
JP3138531B2 (ja) | Isdn加入者線搬送装置 | |
US4815105A (en) | Selective signalling encoder/decoder for multipoint data communication networks | |
US5455824A (en) | Message information terminating system | |
US5313462A (en) | Synchronism establishing method and apparatus | |
US3963867A (en) | Method for indicating a free-line state in a binary data communication system | |
JP2758008B2 (ja) | 障害情報伝達方式 | |
KR100187824B1 (ko) | 전전자 교환기의 가입자 제어회로에서 통화중 호절단 확인 장치 | |
JP3076935B2 (ja) | 障害区間判定方式 | |
JP2877825B2 (ja) | 多重化装置の警報転送方式 | |
JP2985538B2 (ja) | 過負荷制御pcm端局装置 | |
JPS63219295A (ja) | デイジタルバス伝送における交換方式 | |
JPS6394754A (ja) | デイジタル多重通信路における保守情報伝達方式 | |
EP0953966A2 (en) | Modem voice/data mode switching arrangement. | |
JPH0469460B2 (ja) | ||
JPH0787429B2 (ja) | 警報表示信号伝送方式 | |
JPS60218938A (ja) | 信号多重伝送方式 | |
JPH0317423B2 (ja) | ||
JPS6367387B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001114 |
|
LAPS | Cancellation because of no payment of annual fees |