JP3135277B2 - 過電圧保護装置 - Google Patents
過電圧保護装置Info
- Publication number
- JP3135277B2 JP3135277B2 JP03115780A JP11578091A JP3135277B2 JP 3135277 B2 JP3135277 B2 JP 3135277B2 JP 03115780 A JP03115780 A JP 03115780A JP 11578091 A JP11578091 A JP 11578091A JP 3135277 B2 JP3135277 B2 JP 3135277B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion region
- transistor
- voltage
- conductivity type
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は過電圧保護装置、たとえ
ば半導体集積回路装置(以下単にICという)において
信号端子に接続された電子回路の静電破壊を防止する過
電圧保護装置に関する。
ば半導体集積回路装置(以下単にICという)において
信号端子に接続された電子回路の静電破壊を防止する過
電圧保護装置に関する。
【0002】
【従来の技術】ICを製造したり、ICを用いた電子装
置を製作したりする際に、静電気がなんらかの原因で人
体や組立装置等にからICの信号端子に印加されること
がある。この静電気の電圧レベルは数百Vから数十kV
にもおよび、それによってICの内部回路が破損する危
険性が高い。このため、従来より、入力信号を制限し、
静電破壊を防止するための手段がICの信号端子に付加
されている(例:特公昭61−46989号公報)。
置を製作したりする際に、静電気がなんらかの原因で人
体や組立装置等にからICの信号端子に印加されること
がある。この静電気の電圧レベルは数百Vから数十kV
にもおよび、それによってICの内部回路が破損する危
険性が高い。このため、従来より、入力信号を制限し、
静電破壊を防止するための手段がICの信号端子に付加
されている(例:特公昭61−46989号公報)。
【0003】以下、この従来例について、図8を参照し
て説明する。IC1の内部には、信号端子2に接続され
た増幅器や論理回路等で構成される内部回路3があり、
内部回路3にはIC1の電源端である電源端子4および
接地端子5が接続されている。そして、信号端子2に電
源電圧以上の電圧が印加されるとダイオ−ド6が入力電
圧をクリップし、内部回路3を静電気による破壊から保
護する。信号端子2に負の電圧が印加されると、信号端
子2にエミッタが接続されたトランジスタ7のベース・
エミッタ間が順方向バイアスされて、トランジスタ7が
導通し、トランジスタ7が入力電圧をクリップして静電
気による破壊から内部回路3を保護する。
て説明する。IC1の内部には、信号端子2に接続され
た増幅器や論理回路等で構成される内部回路3があり、
内部回路3にはIC1の電源端である電源端子4および
接地端子5が接続されている。そして、信号端子2に電
源電圧以上の電圧が印加されるとダイオ−ド6が入力電
圧をクリップし、内部回路3を静電気による破壊から保
護する。信号端子2に負の電圧が印加されると、信号端
子2にエミッタが接続されたトランジスタ7のベース・
エミッタ間が順方向バイアスされて、トランジスタ7が
導通し、トランジスタ7が入力電圧をクリップして静電
気による破壊から内部回路3を保護する。
【0004】
【発明が解決しようとする課題】しかしながら、保護用
トランジスタ7は抵抗島の領域内に構成されており、ト
ランジスタ7のコレクタと抵抗島とが電源端子4に共通
接続されることになる。そして、抵抗島を構成するN型
エピタキシャル領域とP型基板との間に寄生ダイオ−ド
8(PN接合)が存在する。保護用トランジスタ7が活
性状態であれば、信号端子2に負の電圧が印加されたと
き、トランジスタ7が導通し、トランジスタ7がクリッ
プ動作によって入力電圧を制限しようとする。
トランジスタ7は抵抗島の領域内に構成されており、ト
ランジスタ7のコレクタと抵抗島とが電源端子4に共通
接続されることになる。そして、抵抗島を構成するN型
エピタキシャル領域とP型基板との間に寄生ダイオ−ド
8(PN接合)が存在する。保護用トランジスタ7が活
性状態であれば、信号端子2に負の電圧が印加されたと
き、トランジスタ7が導通し、トランジスタ7がクリッ
プ動作によって入力電圧を制限しようとする。
【0005】しかしながら、静電気がICに印加される
環境は、前述したように、ICの製造過程やICを用い
た電子装置の製作過程であることが多い。このような環
境条件下では、通常ICの電源端子に電源電圧が外部か
ら印加されることはない。したがって、電源電圧が印加
されない状態でのクリップ動作を配慮しなければならな
い。しかし、このように電源電圧が印加されない状態で
は、静電気が信号端子2に印加される初期状態におい
て、トランジスタ7のコレクタ・エミッタ間電圧がほぼ
ゼロになり、トランジスタ7が飽和状態となる。そし
て、電流増幅率の低下によりトランジスタ7の内部抵抗
を小さい値に維持できず、入力電圧を制限するトランジ
スタ7の能力が低下する。
環境は、前述したように、ICの製造過程やICを用い
た電子装置の製作過程であることが多い。このような環
境条件下では、通常ICの電源端子に電源電圧が外部か
ら印加されることはない。したがって、電源電圧が印加
されない状態でのクリップ動作を配慮しなければならな
い。しかし、このように電源電圧が印加されない状態で
は、静電気が信号端子2に印加される初期状態におい
て、トランジスタ7のコレクタ・エミッタ間電圧がほぼ
ゼロになり、トランジスタ7が飽和状態となる。そし
て、電流増幅率の低下によりトランジスタ7の内部抵抗
を小さい値に維持できず、入力電圧を制限するトランジ
スタ7の能力が低下する。
【0006】このため、トランジスタ7のベース・エミ
ッタ間のPN接合ダイオ−ドによってクリップ動作を行
なうことになる。しかし、トランジスタ7の電流増幅作
用がないため、クランプ動作する際に過大なベース電流
が流れる。また、有効なトランジスタ作用を有するエミ
ッタ領域直下のベース領域は、拡散濃度が低く、かつベ
ース幅が狭いために、他のベース領域に比べてシート抵
抗が高くなる。このようなことから、ベース電流を流す
際にトランジスタ7のエミッタ領域とベース・コンタク
ト領域の近傍で電流集中が発生し、その部分がジュ−ル
熱によって破損しやすくなる。
ッタ間のPN接合ダイオ−ドによってクリップ動作を行
なうことになる。しかし、トランジスタ7の電流増幅作
用がないため、クランプ動作する際に過大なベース電流
が流れる。また、有効なトランジスタ作用を有するエミ
ッタ領域直下のベース領域は、拡散濃度が低く、かつベ
ース幅が狭いために、他のベース領域に比べてシート抵
抗が高くなる。このようなことから、ベース電流を流す
際にトランジスタ7のエミッタ領域とベース・コンタク
ト領域の近傍で電流集中が発生し、その部分がジュ−ル
熱によって破損しやすくなる。
【0007】本発明の目的は、静電気のような過電圧が
IC1の信号端子2に印加されても、保護用トランジス
タ7が飽和状態になることを防止し、入力電圧をクリッ
プするトランジスタの能力低下を防止することにある。
IC1の信号端子2に印加されても、保護用トランジス
タ7が飽和状態になることを防止し、入力電圧をクリッ
プするトランジスタの能力低下を防止することにある。
【0008】
【課題を解決するための手段】本発明の過電圧保護装置
は、半導体集積回路内に集積化された内部回路(3)
と、この内部回路に接続された電源端子(4)および接
地端子(5)と、P型基板上に形成され、かつ前記電源
端子に接続されるN型のエピタキシャル層(12−1)
と、前記エピタキシャル層の主面に形成されたP型の第
1拡散領域(24)と、前記第1拡散領域内に形成され
たN型の第2拡散領域(25)と、半導体基板表面に形
成された絶縁膜(26)と、前記第2拡散領域内の前記
絶縁膜を開口して設けられた第1および第2の開口部と
を備え、前記第1の開口部を信号端子(2)に接続し、
前記第2の開口部を前記内部回路に接続すると共に、前
記P型基板にアノードを接続したダイオードのカソード
に前記第1拡散領域を接続するものである。
は、半導体集積回路内に集積化された内部回路(3)
と、この内部回路に接続された電源端子(4)および接
地端子(5)と、P型基板上に形成され、かつ前記電源
端子に接続されるN型のエピタキシャル層(12−1)
と、前記エピタキシャル層の主面に形成されたP型の第
1拡散領域(24)と、前記第1拡散領域内に形成され
たN型の第2拡散領域(25)と、半導体基板表面に形
成された絶縁膜(26)と、前記第2拡散領域内の前記
絶縁膜を開口して設けられた第1および第2の開口部と
を備え、前記第1の開口部を信号端子(2)に接続し、
前記第2の開口部を前記内部回路に接続すると共に、前
記P型基板にアノードを接続したダイオードのカソード
に前記第1拡散領域を接続するものである。
【0009】
【0010】
【0011】
【作用】このような構成において、保護用トランジスタ
のベースに接続されたダイオ−ド電圧分だけ、保護用ト
ランジスタのコレクタ・エミッタ間電圧に余裕をもたせ
ることができ、トランジスタが飽和状態になることを防
止し、クリップ動作の機能低下を防止できる。そして、
信号端子に印加されるサージ電圧を制限し、サージ電圧
や静電気から内部回路を保護することができる。
のベースに接続されたダイオ−ド電圧分だけ、保護用ト
ランジスタのコレクタ・エミッタ間電圧に余裕をもたせ
ることができ、トランジスタが飽和状態になることを防
止し、クリップ動作の機能低下を防止できる。そして、
信号端子に印加されるサージ電圧を制限し、サージ電圧
や静電気から内部回路を保護することができる。
【0012】
【実施例】図1は、本発明の一実施例の過電圧保護装置
であり、図8の従来例における構成要素と対応する要素
には同じ符号を付した。
であり、図8の従来例における構成要素と対応する要素
には同じ符号を付した。
【0013】IC1の内部には、信号端子2に接続され
た増幅器や論理回路等で構成される内部回路3があり、
この内部回路3にはIC1の電源端として電源端子4お
よび接地端子5が接続されている。そして、信号端子2
に電源電圧以上の電圧が印加されると、カソ−ドが電源
端子4に接続され、アノ−ドが信号端子2に接続された
ダイオ−ド6が入力電圧をクリップし、内部回路3を正
の静電気による破壊から保護する。
た増幅器や論理回路等で構成される内部回路3があり、
この内部回路3にはIC1の電源端として電源端子4お
よび接地端子5が接続されている。そして、信号端子2
に電源電圧以上の電圧が印加されると、カソ−ドが電源
端子4に接続され、アノ−ドが信号端子2に接続された
ダイオ−ド6が入力電圧をクリップし、内部回路3を正
の静電気による破壊から保護する。
【0014】そして、信号端子2に負の電圧が印加され
ると、エミッタが信号端子2に接続されコレクタが電源
端子4に接続されたトランジスタ7のベース・エミッタ
がPN接合ダイオ−ド9を介して順方向バイアスされ、
トランジスタ7が導通して入力電圧をクリップし、負の
静電気による破壊からIC1の内部回路3を保護する。
ると、エミッタが信号端子2に接続されコレクタが電源
端子4に接続されたトランジスタ7のベース・エミッタ
がPN接合ダイオ−ド9を介して順方向バイアスされ、
トランジスタ7が導通して入力電圧をクリップし、負の
静電気による破壊からIC1の内部回路3を保護する。
【0015】IC1の内部回路3の構成としてはさまざ
まな構成が考えられるが、外部電圧の印加によって破損
しやすい回路構成は、図1の内部回路3内に破線で示す
結線の場合である。したがって、このような図1の回路
に対する保護手段について検討すれば、他のいかなる回
路についても十分に対応できる。
まな構成が考えられるが、外部電圧の印加によって破損
しやすい回路構成は、図1の内部回路3内に破線で示す
結線の場合である。したがって、このような図1の回路
に対する保護手段について検討すれば、他のいかなる回
路についても十分に対応できる。
【0016】このような構成で信号端子2に負の静電気
が印加されると、トランジスタ7のコレクタ電位は寄生
ダイオ−ド8を介して接地端子5から与えられ、トラン
ジスタ7のベース電位は接地端子5からダイオード9を
介して与えられる。このことから、トランジスタ7のコ
レクタ・エミッタ間電圧がトランジスタ7のベース・エ
ミッタ間電圧とほぼ等しい電圧となり、トランジスタ7
の活性状態が維持できる。すなわち、電源端子4に電圧
を与えなくても、トランジスタ7の活性状態が維持さ
れ、トランジスタ7の直流電流増幅率(以下hFEとい
う)の低下が避けられることにより、良好なクリップ動
作がなされる。
が印加されると、トランジスタ7のコレクタ電位は寄生
ダイオ−ド8を介して接地端子5から与えられ、トラン
ジスタ7のベース電位は接地端子5からダイオード9を
介して与えられる。このことから、トランジスタ7のコ
レクタ・エミッタ間電圧がトランジスタ7のベース・エ
ミッタ間電圧とほぼ等しい電圧となり、トランジスタ7
の活性状態が維持できる。すなわち、電源端子4に電圧
を与えなくても、トランジスタ7の活性状態が維持さ
れ、トランジスタ7の直流電流増幅率(以下hFEとい
う)の低下が避けられることにより、良好なクリップ動
作がなされる。
【0017】ここで、トランジスタ7の順方向ベース・
エミッタ間電圧をVbe、内部回路3のトランジスタの逆
方向のエミッタ・ベース間の電圧をVebx、内部回路3
のトランジスタの逆方向のエミッタ・コレクタ間の電圧
をVecx、ダイオ−ド8,9の順方向ダイオ−ド電圧を
Vdとすると Vecx =Vd Vebx =Vbe+Vd となる。内部回路3のトランジスタのエミッタ・コレク
タ間の逆耐圧は通常約10(V)であるが、Vd≒Vbe
が約0.6(V)であることから、内部回路3のトラン
ジスタのエミッタ・コレクタ間電圧が約1.2(V)に
制限され、内部回路3のトランジスタのエミッタ・コレ
クタ間の逆耐圧が保護される。
エミッタ間電圧をVbe、内部回路3のトランジスタの逆
方向のエミッタ・ベース間の電圧をVebx、内部回路3
のトランジスタの逆方向のエミッタ・コレクタ間の電圧
をVecx、ダイオ−ド8,9の順方向ダイオ−ド電圧を
Vdとすると Vecx =Vd Vebx =Vbe+Vd となる。内部回路3のトランジスタのエミッタ・コレク
タ間の逆耐圧は通常約10(V)であるが、Vd≒Vbe
が約0.6(V)であることから、内部回路3のトラン
ジスタのエミッタ・コレクタ間電圧が約1.2(V)に
制限され、内部回路3のトランジスタのエミッタ・コレ
クタ間の逆耐圧が保護される。
【0018】また、エミッタ・ベース間の逆耐圧は約6
(V)であるが、エミッタ・ベース間電圧が約0.6
(V)に制限されることにより、内部回路3のエミッタ
・ベース間の逆耐圧が保護される。このように、内部回
路3のトランジスタの耐圧に比べて外部からの印加電圧
を十分に小さく制限することによって、図1の過電圧保
護装置は静電気による破壊から内部回路3を保護する。
(V)であるが、エミッタ・ベース間電圧が約0.6
(V)に制限されることにより、内部回路3のエミッタ
・ベース間の逆耐圧が保護される。このように、内部回
路3のトランジスタの耐圧に比べて外部からの印加電圧
を十分に小さく制限することによって、図1の過電圧保
護装置は静電気による破壊から内部回路3を保護する。
【0019】次に、図2は、図1に示した構成をICに
応用した具体的な一実施例で、図1における構成要素と
対応する要素に同じ符号を付与している。
応用した具体的な一実施例で、図1における構成要素と
対応する要素に同じ符号を付与している。
【0020】第1導電型の基板10上に、所定形状の第
2導電型の埋め込み拡散領域11を形成し、さらにその
上に第2導電型のエピタキシャル層12を形成する。前
記埋め込み拡散領域11を囲むように第1導電型の分離
拡散領域13を設けてエピタキシャルの島領域を形成
し、その島領域の主面に第1導電型の第1拡散領域14
を形成する。さらに、第1拡散領域14内に第2導電型
の第2拡散領域15を形成して、第2拡散領域15,第
1拡散領域14,第2導電型のエピタキシャル層の島1
2によって保護用トランジスタ7を構成する。一方、第
1導電型の分離拡散領域13内に第2導電型の第3拡散
領域16を設けることによってダイオ−ド9を構成す
る。さらに、前記第3拡散領域16の電極と前記第1拡
散領域14の電極とを接続する配線と、第2拡散領域1
5の電極と入力端子2,内部回路3の入力端を接続する
配線を形成する。以上の構成によって本実施例の過電圧
保護装置が構成される。
2導電型の埋め込み拡散領域11を形成し、さらにその
上に第2導電型のエピタキシャル層12を形成する。前
記埋め込み拡散領域11を囲むように第1導電型の分離
拡散領域13を設けてエピタキシャルの島領域を形成
し、その島領域の主面に第1導電型の第1拡散領域14
を形成する。さらに、第1拡散領域14内に第2導電型
の第2拡散領域15を形成して、第2拡散領域15,第
1拡散領域14,第2導電型のエピタキシャル層の島1
2によって保護用トランジスタ7を構成する。一方、第
1導電型の分離拡散領域13内に第2導電型の第3拡散
領域16を設けることによってダイオ−ド9を構成す
る。さらに、前記第3拡散領域16の電極と前記第1拡
散領域14の電極とを接続する配線と、第2拡散領域1
5の電極と入力端子2,内部回路3の入力端を接続する
配線を形成する。以上の構成によって本実施例の過電圧
保護装置が構成される。
【0021】さらに具体的には、低濃度のP型基板10
上に高濃度のN型の埋め込み拡散領域11を所定の形状
で設け、その上に低濃度のN型エピタキシャル層12を
形成し、P型拡散層,酸化膜または溝によって構成され
る分離領域を前記埋め込み拡散領域11を囲むように設
けて、複数のエピタキシャル層の島を形成し、その島の
主面に高濃度または低濃度のP型拡散領域14をN型埋
め込み層11に接しないように形成し、P型拡散領域1
4、高濃度N型拡散領域15を設ける。
上に高濃度のN型の埋め込み拡散領域11を所定の形状
で設け、その上に低濃度のN型エピタキシャル層12を
形成し、P型拡散層,酸化膜または溝によって構成され
る分離領域を前記埋め込み拡散領域11を囲むように設
けて、複数のエピタキシャル層の島を形成し、その島の
主面に高濃度または低濃度のP型拡散領域14をN型埋
め込み層11に接しないように形成し、P型拡散領域1
4、高濃度N型拡散領域15を設ける。
【0022】そして、N型エピタキシャル島12をコレ
クタとし、P型拡散領域14をベースとし、N型拡散領
域15をエミッタとする保護トランジスタ7を形成す
る。また、P型の分離拡散領域13に高濃度のN型拡散
領域16を設けてPN接合ダイオ−ド9を形成する。高
濃度のN型拡散領域16をN型拡散領域14の電極に接
続し、N型拡散領域15の電極を信号端子2と内部回路
3の入力端に接続する。以上の構成によって保護回路を
構成する。なお、ICの基板10は通常、接地端子5が
接続され、N型エピタキシャル島12は電源端子5に接
続されるが、拡散領域の不純物の種類が異なれば逆の場
合もあることは言うまでもない。
クタとし、P型拡散領域14をベースとし、N型拡散領
域15をエミッタとする保護トランジスタ7を形成す
る。また、P型の分離拡散領域13に高濃度のN型拡散
領域16を設けてPN接合ダイオ−ド9を形成する。高
濃度のN型拡散領域16をN型拡散領域14の電極に接
続し、N型拡散領域15の電極を信号端子2と内部回路
3の入力端に接続する。以上の構成によって保護回路を
構成する。なお、ICの基板10は通常、接地端子5が
接続され、N型エピタキシャル島12は電源端子5に接
続されるが、拡散領域の不純物の種類が異なれば逆の場
合もあることは言うまでもない。
【0023】埋め込み拡散領域11は、保護用トランジ
スタ7のコレクタ抵抗を小さくし、コレクタ領域のオ−
ミック抵抗による電圧降下を小さくし、保護用トランジ
スタ7の電流能力の増大を図る役割を有している。
スタ7のコレクタ抵抗を小さくし、コレクタ領域のオ−
ミック抵抗による電圧降下を小さくし、保護用トランジ
スタ7の電流能力の増大を図る役割を有している。
【0024】コレクタウォ−ル領域17は、島領域に形
成された隣接した素子との間に寄生素子が発生する現象
を防止し、保護用トランジスタ7のコレクタ抵抗をさら
に小さくする効果を有している。コレクタウォ−ル領域
17の表面の付近に形成した第2導電型の第4拡散領域
18は電源端子4の金属配線とのオ−ミックコンタクト
抵抗を小さくするための拡散領域である。
成された隣接した素子との間に寄生素子が発生する現象
を防止し、保護用トランジスタ7のコレクタ抵抗をさら
に小さくする効果を有している。コレクタウォ−ル領域
17の表面の付近に形成した第2導電型の第4拡散領域
18は電源端子4の金属配線とのオ−ミックコンタクト
抵抗を小さくするための拡散領域である。
【0025】第1導電型の分離拡散領域13内に第2導
電型の第3拡散領域16を設けることによってダイオ−
ド9が形成される。寄生ダイオ−ド8は、第1導電型の
基板10および分離拡散領域13とエピタキシャル島1
2との間に形成される。
電型の第3拡散領域16を設けることによってダイオ−
ド9が形成される。寄生ダイオ−ド8は、第1導電型の
基板10および分離拡散領域13とエピタキシャル島1
2との間に形成される。
【0026】エピタキシャル島12は抵抗島と共有化す
ると、分離拡散領域13および分離拡散領域13と隣接
する拡散層とのマージンが不要となり、ICの集積度を
高めることができる。
ると、分離拡散領域13および分離拡散領域13と隣接
する拡散層とのマージンが不要となり、ICの集積度を
高めることができる。
【0027】なお、正の保護用ダイオ−ド6は、第2導
電型のエピタキシャル層12内の主面に第1導電型の拡
散領域を設けることによって構成されることは、従来よ
りなされていることである。
電型のエピタキシャル層12内の主面に第1導電型の拡
散領域を設けることによって構成されることは、従来よ
りなされていることである。
【0028】次に、図3に本発明の第2の実施例の過電
圧保護装置の構成を示す。図3において、図2に示した
装置の構成要素と対応する部分には同じ符号を付した。
圧保護装置の構成を示す。図3において、図2に示した
装置の構成要素と対応する部分には同じ符号を付した。
【0029】第1導電型の基板10上に、所定形状の第
2導電型の埋め込み拡散領域11を形成し、さらにその
上に第2導電型のエピタキシャル層12を形成する。前
記埋め込み拡散領域11を囲むように第1導電型の分離
拡散領域13を設けてエピタキシャルの島領域を形成
し、その島領域の主面に第1導電型の第1拡散領域14
を形成し、第1拡散領域14内に第2導電型の第2拡散
領域15を形成する。その結果、第2拡散領域15,第
1拡散領域14,第2導電型のエピタキシャル層の島1
2によって保護用トランジスタ7が構成される。一方、
第1導電型の分離拡散領域13内に第2導電型の第3拡
散領域19を設けることによって構成されるダイオ−ド
9と、第2導電型のエピタキシャル層の島12内に第1
導電型の第5の拡散領域20を設け、この第5の拡散領
域20内に第2導電型の第6拡散領域21を設けること
によって構成されるダイオ−ドによってダイオードの縦
続接続体を構成する。そして、このダイオードの縦続接
続体を第2の電源端と前記第1拡散領域14の電極との
間に接続する。さらに、第2拡散領域15の電極と入力
端子2,内部回路3の入力端を接続する配線を形成す
る。以上の構成によって本実施例の過電圧保護装置が構
成される。
2導電型の埋め込み拡散領域11を形成し、さらにその
上に第2導電型のエピタキシャル層12を形成する。前
記埋め込み拡散領域11を囲むように第1導電型の分離
拡散領域13を設けてエピタキシャルの島領域を形成
し、その島領域の主面に第1導電型の第1拡散領域14
を形成し、第1拡散領域14内に第2導電型の第2拡散
領域15を形成する。その結果、第2拡散領域15,第
1拡散領域14,第2導電型のエピタキシャル層の島1
2によって保護用トランジスタ7が構成される。一方、
第1導電型の分離拡散領域13内に第2導電型の第3拡
散領域19を設けることによって構成されるダイオ−ド
9と、第2導電型のエピタキシャル層の島12内に第1
導電型の第5の拡散領域20を設け、この第5の拡散領
域20内に第2導電型の第6拡散領域21を設けること
によって構成されるダイオ−ドによってダイオードの縦
続接続体を構成する。そして、このダイオードの縦続接
続体を第2の電源端と前記第1拡散領域14の電極との
間に接続する。さらに、第2拡散領域15の電極と入力
端子2,内部回路3の入力端を接続する配線を形成す
る。以上の構成によって本実施例の過電圧保護装置が構
成される。
【0030】第2の実施例は、第1の実施例の保護用ト
ランジスタ7のベース領域である第1の拡散領域14と
第2の電源端5との間にダイオ−ドの縦続接続体を付加
したものである。
ランジスタ7のベース領域である第1の拡散領域14と
第2の電源端5との間にダイオ−ドの縦続接続体を付加
したものである。
【0031】第2の実施例において、トランジスタ7の
コレクタ領域のオーミック抵抗の電圧降下によって有効
的なトランジスタのコレクタ・エミッタ間電圧が小さく
なり、トランジスタが飽和状態になってしまう。しか
し、ベースに接続されたダイオード電圧分だけの電圧
が、保護用トランジスタ7のコレクタ・エミッタ電圧に
加算されることにより、トランジスタ7が飽和状態にな
るコレクタ電流のレベルを増大することができ、トラン
ジスタ7が入力電圧をクリップする際の、動作電流の範
囲が拡大できる。すなわち、入力電圧をクリップする機
能が第1の実施例に比べて優れているため、大エネルギ
ー(大電流)の静電気に対してもより有効に過電圧に対
する保護が行なわれる。
コレクタ領域のオーミック抵抗の電圧降下によって有効
的なトランジスタのコレクタ・エミッタ間電圧が小さく
なり、トランジスタが飽和状態になってしまう。しか
し、ベースに接続されたダイオード電圧分だけの電圧
が、保護用トランジスタ7のコレクタ・エミッタ電圧に
加算されることにより、トランジスタ7が飽和状態にな
るコレクタ電流のレベルを増大することができ、トラン
ジスタ7が入力電圧をクリップする際の、動作電流の範
囲が拡大できる。すなわち、入力電圧をクリップする機
能が第1の実施例に比べて優れているため、大エネルギ
ー(大電流)の静電気に対してもより有効に過電圧に対
する保護が行なわれる。
【0032】次に、図4に本発明の第3の実施例の過電
圧保護装置の構成を示す。図4において、図2に示した
装置の構成要素と対応する要素には同じ符号を付した。
圧保護装置の構成を示す。図4において、図2に示した
装置の構成要素と対応する要素には同じ符号を付した。
【0033】第1導電型の基板10上に、所定形状の第
2導電型の埋め込み拡散領域11を形成し、さらにその
上に第2導電型のエピタキシャル層12を形成する。前
記埋め込み拡散領域11を囲むように第1導電型の分離
拡散領域13を設けてエピタキシャルの島領域を形成
し、その島領域の主面に第1導電型の第1拡散領域14
を形成し、第1拡散領域14内に第2導電型の第2拡散
領域15を形成する。その結果、第2拡散領域15,第
1拡散領域14,第2導電型のエピタキシャル層の島1
2によって保護用トランジスタ7が形成される。また、
第1導電型の分離拡散領域13と第2導電型エピタキシ
ャル層の島12の両方に重なるように第1導電型の第7
の拡散領域22を設け、同拡散領域22内に第2導電型
の第8の拡散領域23を設けてダイオード9を形成す
る。さらに、前記第8の拡散領域23の電極と前記第1
拡散領域14の電極とを接続する配線と、第2拡散領域
15の電極と入力端子2,内部回路3の入力端を接続す
る配線を形成する。以上の構成によって本実施例の過電
圧保護装置が構成される。
2導電型の埋め込み拡散領域11を形成し、さらにその
上に第2導電型のエピタキシャル層12を形成する。前
記埋め込み拡散領域11を囲むように第1導電型の分離
拡散領域13を設けてエピタキシャルの島領域を形成
し、その島領域の主面に第1導電型の第1拡散領域14
を形成し、第1拡散領域14内に第2導電型の第2拡散
領域15を形成する。その結果、第2拡散領域15,第
1拡散領域14,第2導電型のエピタキシャル層の島1
2によって保護用トランジスタ7が形成される。また、
第1導電型の分離拡散領域13と第2導電型エピタキシ
ャル層の島12の両方に重なるように第1導電型の第7
の拡散領域22を設け、同拡散領域22内に第2導電型
の第8の拡散領域23を設けてダイオード9を形成す
る。さらに、前記第8の拡散領域23の電極と前記第1
拡散領域14の電極とを接続する配線と、第2拡散領域
15の電極と入力端子2,内部回路3の入力端を接続す
る配線を形成する。以上の構成によって本実施例の過電
圧保護装置が構成される。
【0034】第3の実施例は、第1の実施例の保護用ト
ランジスタ7のベースに接続されるダイオード9が第2
導電型のエピタキシャル層12の島内の第1導電型の第
7の拡散領域22内に第2導電型の第8の拡散領域23
を設けて構成され、前記第7の拡散領域22が分離拡散
領域13と重なるように構成したものである。
ランジスタ7のベースに接続されるダイオード9が第2
導電型のエピタキシャル層12の島内の第1導電型の第
7の拡散領域22内に第2導電型の第8の拡散領域23
を設けて構成され、前記第7の拡散領域22が分離拡散
領域13と重なるように構成したものである。
【0035】第3の実施例において、トランジスタ7の
コレクタ領域のオーミック抵抗の電圧降下によって有効
的なトランジスタのコレクタ・エミッタ間電圧が小さく
なり、トランジスタが飽和状態になってしまう。しか
し、ベースに接続されたダイオード電圧分だけの電圧
が、保護用トランジスタ7のコレクタ・エミッタ電圧に
加算されることにより、信号端子2に印加される電圧が
ゼロに近い初期状態においてもクリップ動作が機能す
る。また、入力電圧が大きくなって、クリップ動作時に
流れるコレクタ電流レベルに対応してベース電流が流
れ、第7の拡散領域22にそのベース電流が流れること
により、電圧降下が第7の拡散領域22内のオーミック
抵抗で発生する。このオーミック抵抗の電圧降下がトラ
ンジスタのコレクタ・エミッタ間電圧を大きくする役割
を果たし、入力電圧および入力電流が大きくなっても、
トランジスタ7が飽和状態になることを防止でき、トラ
ンジスタ7が入力電圧をクリップする際の、動作電流の
範囲が拡大できる。すなわち、入力電圧をクリップする
機能が第1の実施例に比べて優れているため、大エネル
ギー(大電流)の静電気に対してもより有効な過電圧に
対する保護が行なわれる。
コレクタ領域のオーミック抵抗の電圧降下によって有効
的なトランジスタのコレクタ・エミッタ間電圧が小さく
なり、トランジスタが飽和状態になってしまう。しか
し、ベースに接続されたダイオード電圧分だけの電圧
が、保護用トランジスタ7のコレクタ・エミッタ電圧に
加算されることにより、信号端子2に印加される電圧が
ゼロに近い初期状態においてもクリップ動作が機能す
る。また、入力電圧が大きくなって、クリップ動作時に
流れるコレクタ電流レベルに対応してベース電流が流
れ、第7の拡散領域22にそのベース電流が流れること
により、電圧降下が第7の拡散領域22内のオーミック
抵抗で発生する。このオーミック抵抗の電圧降下がトラ
ンジスタのコレクタ・エミッタ間電圧を大きくする役割
を果たし、入力電圧および入力電流が大きくなっても、
トランジスタ7が飽和状態になることを防止でき、トラ
ンジスタ7が入力電圧をクリップする際の、動作電流の
範囲が拡大できる。すなわち、入力電圧をクリップする
機能が第1の実施例に比べて優れているため、大エネル
ギー(大電流)の静電気に対してもより有効な過電圧に
対する保護が行なわれる。
【0036】なお、第7の拡散領域22は抵抗素子とし
ての役割を持っており、濃度の低い拡散層を利用するこ
とにより、拡散領域22は小さくすることができる。ま
た、拡散領域22の抵抗値を任意の値にすることによ
り、トランジスタ7のコレクタ電流のレベルの増大に応
じてコレクタ・エミッタ間電圧が大きくできるため、広
範囲の動作電流でクリップ動作が機能する。したがっ
て、第3の実施例によれば第2の実施例に比べて広範囲
に動作する過電圧保護装置が実現できる。
ての役割を持っており、濃度の低い拡散層を利用するこ
とにより、拡散領域22は小さくすることができる。ま
た、拡散領域22の抵抗値を任意の値にすることによ
り、トランジスタ7のコレクタ電流のレベルの増大に応
じてコレクタ・エミッタ間電圧が大きくできるため、広
範囲の動作電流でクリップ動作が機能する。したがっ
て、第3の実施例によれば第2の実施例に比べて広範囲
に動作する過電圧保護装置が実現できる。
【0037】最後に、本発明の第4の実施例の過電圧保
護装置について説明する。図5は第4の実施例の要部平
面図、図6は図5のA−A線に沿った断面図、図7は図
5、図6の等価回路を示す。なお図5、図6および図7
において、図2に於ける構成要素と対応する要素には同
じ符号を付与した。
護装置について説明する。図5は第4の実施例の要部平
面図、図6は図5のA−A線に沿った断面図、図7は図
5、図6の等価回路を示す。なお図5、図6および図7
において、図2に於ける構成要素と対応する要素には同
じ符号を付与した。
【0038】図6に示されるように、第1導電型(P
型)の基板10上に所定形状の第2導電型(N型)の埋
め込み拡散領域11を形成し、その上に第2導電型(N
型)のエピタキシャル層12を形成している。その埋め
込み拡散領域11から離間して第1導電型(P型)の分
離拡散領域13を形成して、エピタキシャルの島領域1
2−1とパッド用のエピタキシャル島12−2を形成し
ている。その島領域12−1の主面に第1導電型の第1
拡散領域24を形成し、第1拡散領域24内に第2導電
型の第2拡散領域25を形成している。そして、第2拡
散領域25,第1拡散領域24,第2導電型のエピタキ
シャル層の島12−1によって、保護用の分布状トラン
ジスタ7−1,7−2が構成される。
型)の基板10上に所定形状の第2導電型(N型)の埋
め込み拡散領域11を形成し、その上に第2導電型(N
型)のエピタキシャル層12を形成している。その埋め
込み拡散領域11から離間して第1導電型(P型)の分
離拡散領域13を形成して、エピタキシャルの島領域1
2−1とパッド用のエピタキシャル島12−2を形成し
ている。その島領域12−1の主面に第1導電型の第1
拡散領域24を形成し、第1拡散領域24内に第2導電
型の第2拡散領域25を形成している。そして、第2拡
散領域25,第1拡散領域24,第2導電型のエピタキ
シャル層の島12−1によって、保護用の分布状トラン
ジスタ7−1,7−2が構成される。
【0039】そして、半導体基板主面上の絶縁膜に開口
部27,28を設けることにより、信号端子2に接続さ
れる配線体29は分布状トランジスタ7−1のエミッタ
に結合され、内部回路3に接続される配線体30は分布
状トランジスタ7−2のエミッタに結合される。第1の
拡散領域24上の絶縁膜に開口部31を設けることによ
り、配線体32に接続された所定のバイアス電圧が分布
状トランジスタ7−1、7−2のベースに与えられる。
部27,28を設けることにより、信号端子2に接続さ
れる配線体29は分布状トランジスタ7−1のエミッタ
に結合され、内部回路3に接続される配線体30は分布
状トランジスタ7−2のエミッタに結合される。第1の
拡散領域24上の絶縁膜に開口部31を設けることによ
り、配線体32に接続された所定のバイアス電圧が分布
状トランジスタ7−1、7−2のベースに与えられる。
【0040】そして、基板主面の第1の拡散領域24を
囲むように形成されたコレクタウォ−ル領域17に第2
導電型の拡散領域を形成する。さらに、その上の絶縁膜
に開口部33を設けることにより、保護用トランジスタ
7−1、7−2のコレクタが配線体34を介して電源端
子4に接続される。なお、図5の破線は図6の埋め込み
拡散領域11の境界線を示している。以上の構成によっ
て本実施例の過電圧保護装置が構成される。
囲むように形成されたコレクタウォ−ル領域17に第2
導電型の拡散領域を形成する。さらに、その上の絶縁膜
に開口部33を設けることにより、保護用トランジスタ
7−1、7−2のコレクタが配線体34を介して電源端
子4に接続される。なお、図5の破線は図6の埋め込み
拡散領域11の境界線を示している。以上の構成によっ
て本実施例の過電圧保護装置が構成される。
【0041】このような構成により、第2導電型の埋め
込み拡散領域11およびコレクタウォール領域17は、
エピタキシャル層12に比べて拡散不純物濃度が高いた
めに、保護トランジスタ7−1、7−2の実効的なトラ
ンジスタ作用がある第2拡散領域25直下の埋め込み拡
散領域11から開口部33に至るまでのコレクタ領域の
オ−ミック抵抗を小さくすることができる。それによっ
て、そのコレクタ領域の電圧降下が小さくなり、保護用
トランジスタ7が飽和状態になる電流レベルを大きくす
ることができる。
込み拡散領域11およびコレクタウォール領域17は、
エピタキシャル層12に比べて拡散不純物濃度が高いた
めに、保護トランジスタ7−1、7−2の実効的なトラ
ンジスタ作用がある第2拡散領域25直下の埋め込み拡
散領域11から開口部33に至るまでのコレクタ領域の
オ−ミック抵抗を小さくすることができる。それによっ
て、そのコレクタ領域の電圧降下が小さくなり、保護用
トランジスタ7が飽和状態になる電流レベルを大きくす
ることができる。
【0042】図7に示す抵抗35は、開口部27から開
口部28に至るまでの第2拡散領域25のオ−ミック抵
抗を示し、図7の保護用トランジスタ7−1,7−2は
分布状のトランジスタを示している。第2拡散領域25
の開口部27付近がトランジスタ7−1のエミッタに該
当し、第2拡散領域25の開口部28付近がトランジス
タ7−2のエミッタに該当する。すなわち、抵抗35も
分布状の抵抗で構成される。
口部28に至るまでの第2拡散領域25のオ−ミック抵
抗を示し、図7の保護用トランジスタ7−1,7−2は
分布状のトランジスタを示している。第2拡散領域25
の開口部27付近がトランジスタ7−1のエミッタに該
当し、第2拡散領域25の開口部28付近がトランジス
タ7−2のエミッタに該当する。すなわち、抵抗35も
分布状の抵抗で構成される。
【0043】このような構成の保護用トランジスタ7−
1、7−2を過電圧保護装置に用いると、入力端子2に
負の静電気が印加されたとき、第1拡散領域24と第2
拡散領域25との間の電圧がトランジスタ7−1、7−
2のベース・エミッタ間の順方向電圧となるが、それぞ
れのベース・エミッタ間電圧は異なった値になる。それ
は、静電気を放電する際に、放電電流の一部が抵抗35
に流れるため、抵抗35で電圧降下が発生し、トランジ
スタ7−1のベース・エミッタ間電圧がトランジスタ7
−2のベース・エミッタ間電圧より大きくなるものであ
る。
1、7−2を過電圧保護装置に用いると、入力端子2に
負の静電気が印加されたとき、第1拡散領域24と第2
拡散領域25との間の電圧がトランジスタ7−1、7−
2のベース・エミッタ間の順方向電圧となるが、それぞ
れのベース・エミッタ間電圧は異なった値になる。それ
は、静電気を放電する際に、放電電流の一部が抵抗35
に流れるため、抵抗35で電圧降下が発生し、トランジ
スタ7−1のベース・エミッタ間電圧がトランジスタ7
−2のベース・エミッタ間電圧より大きくなるものであ
る。
【0044】その結果、トランジスタ7−1が過大なエ
ミッタ電流を流し、電源端子4と信号端子2の間に低イ
ンピ−ダンスの電流経路が形成され、信号端子2に印加
された電荷が瞬時に放電できる。そして、トランジスタ
7−2と抵抗35は、信号端子2に印加されたサージ電
圧を分圧し、内部回路に加わるサージ電圧を十分にクリ
ップすることができ、保護回路が内部回路3を静電気か
ら保護する機能を強化できる。
ミッタ電流を流し、電源端子4と信号端子2の間に低イ
ンピ−ダンスの電流経路が形成され、信号端子2に印加
された電荷が瞬時に放電できる。そして、トランジスタ
7−2と抵抗35は、信号端子2に印加されたサージ電
圧を分圧し、内部回路に加わるサージ電圧を十分にクリ
ップすることができ、保護回路が内部回路3を静電気か
ら保護する機能を強化できる。
【0045】図5において、分布状トランジスタ7−1
のエミッタコンタクト部である開口部27の面積が開口
部28より広くなっている。これは、トランジスタ7−
1のエミッタ領域である第2拡散領域25の幅を広く
し、エミッタコンタクト部である開口部27の面積を広
くしたことにより、分布状トランジスタ7−1の電流能
力を分布状トランジスタ7−2より大きくしたものであ
り、静電気を放電する時の瞬間電流の許容値を大きくで
きる。開口部27の面積は、配線体29と第2拡散層2
5の接触抵抗に関与し、大電流を許容させるためには面
積を広くするのが良く、10ミクロンメートル角以上の
面積で良好な特性が得られる。
のエミッタコンタクト部である開口部27の面積が開口
部28より広くなっている。これは、トランジスタ7−
1のエミッタ領域である第2拡散領域25の幅を広く
し、エミッタコンタクト部である開口部27の面積を広
くしたことにより、分布状トランジスタ7−1の電流能
力を分布状トランジスタ7−2より大きくしたものであ
り、静電気を放電する時の瞬間電流の許容値を大きくで
きる。開口部27の面積は、配線体29と第2拡散層2
5の接触抵抗に関与し、大電流を許容させるためには面
積を広くするのが良く、10ミクロンメートル角以上の
面積で良好な特性が得られる。
【0046】また、第2拡散領域25が開口部28に向
かって細くなるようにテ−パ−状になっている。これ
は、十分なエミッタ面積を確保することで分布状トラン
ジスタ7−1の電流能力を大きくし、比較的小さな面積
で抵抗35の抵抗値を大きくしたものであり、分布状ト
ランジスタ7−2のサージ電圧をクリップする作用を強
化している。さらには、抵抗35の開口部27付近の抵
抗値を小さくし、開口部27付近の発熱を少なくするこ
とで、分布状トランジスタ7−1が破損しにくくしてい
る。
かって細くなるようにテ−パ−状になっている。これ
は、十分なエミッタ面積を確保することで分布状トラン
ジスタ7−1の電流能力を大きくし、比較的小さな面積
で抵抗35の抵抗値を大きくしたものであり、分布状ト
ランジスタ7−2のサージ電圧をクリップする作用を強
化している。さらには、抵抗35の開口部27付近の抵
抗値を小さくし、開口部27付近の発熱を少なくするこ
とで、分布状トランジスタ7−1が破損しにくくしてい
る。
【0047】そして、内部回路3に入力可能な入力電圧
は、第2拡散領域25に与えられるバイアス電圧によっ
て決定される。たとえば、第2拡散領域25がN型拡散
層であって、第1拡散領域24(P型拡散層)を接地し
た場合、負の入力電圧は約−0.6(V)に制限され
る。第1拡散領域24がダイオード9を介して順方向の
電圧降下でバイアスされている時は、入力電圧は約−
1.2(V)に制限される。従って、IC電源端に電源
電圧が印加される通常の動作状態において、ICの入力
電圧を制限すると不都合を生じることがあり、ICが許
容する入力電圧に合わせて第1拡散領域24のバイアス
電圧を設定する必要がある。
は、第2拡散領域25に与えられるバイアス電圧によっ
て決定される。たとえば、第2拡散領域25がN型拡散
層であって、第1拡散領域24(P型拡散層)を接地し
た場合、負の入力電圧は約−0.6(V)に制限され
る。第1拡散領域24がダイオード9を介して順方向の
電圧降下でバイアスされている時は、入力電圧は約−
1.2(V)に制限される。従って、IC電源端に電源
電圧が印加される通常の動作状態において、ICの入力
電圧を制限すると不都合を生じることがあり、ICが許
容する入力電圧に合わせて第1拡散領域24のバイアス
電圧を設定する必要がある。
【0048】
【0049】また、以上に説明した実施例は、最小のチ
ップ面積で飽和抵抗の小さい保護トランジスタの構造を
提案したが、保護用トランジスタの形状が多少大きくな
ることを無視するのであれば、埋め込み拡散層およびコ
レクタウォール層は特に必要とせず、それらがなくても
本発明と同様の効果が得られる。
ップ面積で飽和抵抗の小さい保護トランジスタの構造を
提案したが、保護用トランジスタの形状が多少大きくな
ることを無視するのであれば、埋め込み拡散層およびコ
レクタウォール層は特に必要とせず、それらがなくても
本発明と同様の効果が得られる。
【0050】
【発明の効果】以上のように本発明は、保護用トランジ
スタのベースに抵抗またはダイオ−ドのような電圧降下
を発生する手段を接続することにより、前記保護用トラ
ンジスタのコレクタ・エミッタ間電圧が飽和するマージ
ンを確保し、ICの信号端子に印加される静電気の電圧
をクリップし、静電気から内部回路を保護し、ICの信
頼性を向上させることができる。
スタのベースに抵抗またはダイオ−ドのような電圧降下
を発生する手段を接続することにより、前記保護用トラ
ンジスタのコレクタ・エミッタ間電圧が飽和するマージ
ンを確保し、ICの信号端子に印加される静電気の電圧
をクリップし、静電気から内部回路を保護し、ICの信
頼性を向上させることができる。
【図1】本発明の第1の実施例における過電圧保護装置
の等価回路図
の等価回路図
【図2】図1に示す一実施例のより具体的な実施例の要
部の断面図
部の断面図
【図3】本発明の第2の実施例の要部の断面図
【図4】本発明の第3の実施例の要部の断面図
【図5】本発明の第4の実施例の要部の平面図
【図6】図5のA−A線に沿った断面図
【図7】本発明の第4の実施例の等価回路図
【図8】従来例の過電圧保護装置の等価回路図
1 半導体集積回路装置(IC) 2 信号端子 3 内部回路 4 第1の電源端 5 第2の電源端 6 保護用ダイオ−ド 7 保護用トランジスタ 8 寄生ダイオ−ド 9 ダイオ−ド 10 第1導電型の半導体基板 11 埋め込み拡散領域 12 第2導電型の島 13 分離拡散領域 14 第1導電型の第1拡散領域 15 第2導電型の第2拡散領域 16 第2導電型の第3拡散領域 17 第2導電型のコレクタウォ−ル領域 18 第2導電型の第4拡散領域
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−191365(JP,A) 特開 昭60−241251(JP,A) 特開 昭61−136253(JP,A) 特開 平2−159757(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 27/06 H01L 23/62
Claims (1)
- 【請求項1】 半導体集積回路内に集積化された内部回
路と、前記内部回路に接続された電源端子および接地端
子と、P型基板上に形成され、かつ前記電源端子に接続
されたN型のエピタキシャル層と、前記エピタキシャル
層の主面に形成されたP型の第1拡散領域と、前記第1
拡散領域内に形成されたN型の第2拡散領域と、半導体
基板表面に形成された絶縁膜と、前記第2拡散領域内の
前記絶縁膜を開口して設けられた第1および第2の開口
部とを備え、前記第1の開口部を信号端子(2)に接続
し、前記第2の開口部を前記内部回路に接続すると共
に、前記P型基板にアノードを接続したダイオードのカ
ソードに前記第1拡散領域を接続することを特徴とする
過電圧保護装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03115780A JP3135277B2 (ja) | 1991-05-21 | 1991-05-21 | 過電圧保護装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03115780A JP3135277B2 (ja) | 1991-05-21 | 1991-05-21 | 過電圧保護装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04343464A JPH04343464A (ja) | 1992-11-30 |
JP3135277B2 true JP3135277B2 (ja) | 2001-02-13 |
Family
ID=14670879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03115780A Expired - Fee Related JP3135277B2 (ja) | 1991-05-21 | 1991-05-21 | 過電圧保護装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3135277B2 (ja) |
-
1991
- 1991-05-21 JP JP03115780A patent/JP3135277B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04343464A (ja) | 1992-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5581104A (en) | Static discharge circuit having low breakdown voltage bipolar clamp | |
US5903424A (en) | Method for protecting an integrated circuit against electro-static discharges | |
US6919603B2 (en) | Efficient protection structure for reverse pin-to-pin electrostatic discharge | |
US7170136B2 (en) | High voltage ESD-protection structure | |
US6320232B1 (en) | Integrated semiconductor circuit with protective structure for protection against electrostatic discharge | |
JPH07283405A (ja) | 半導体装置の保護回路 | |
US5814865A (en) | Bimodal ESD protection for DRAM power supplies and SCRs for DRAMs and logic circuits | |
JPH1065020A (ja) | 半導体装置 | |
US20230307438A1 (en) | Electro-static discharge protection devices having a low trigger voltage | |
US6680493B1 (en) | ESD protective transistor | |
US5138413A (en) | Piso electrostatic discharge protection device | |
JP2003060059A (ja) | 保護回路および保護素子 | |
EP0772237B1 (en) | Semiconductor device including protection means | |
JP3135277B2 (ja) | 過電圧保護装置 | |
JP2723904B2 (ja) | 静電保護素子及び静電保護回路 | |
JPS5916413B2 (ja) | 半導体装置 | |
US6538290B1 (en) | Static protection device | |
JPH027191B2 (ja) | ||
JPH11168181A (ja) | 静電放電の保護回路、これを備えるトランジスタおよび半導体素子 | |
JPH05267588A (ja) | 半導体保護装置 | |
EP0620598B1 (en) | Input/output protective circuit | |
JP2003110119A (ja) | 静電サージ保護用素子 | |
US6624502B2 (en) | Method and device for limiting the substrate potential in junction isolated integrated circuits | |
JPS58186959A (ja) | 半導体装置 | |
JPH06120412A (ja) | 半導体保護装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |