JP3131449B2 - Contour correction circuit - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】［発明の目的］[Object of the Invention]

【０００２】[0002]

【産業上の利用分野】本発明は、例えば、カラーテレビ
ジョン受像機において映像信号のエッジ部分を補正する
輪郭補正回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a contour correction circuit for correcting an edge portion of a video signal in, for example, a color television receiver.

【０００３】[0003]

【従来の技術】従来、カラーテレビジョン信号の伝送系
に於いては、例え理想的な撮像管で撮影した場合であっ
ても、伝送帯域が有限である為、受像機に於いて再現さ
れる画像の鮮鋭度は低下する。例えば、ＮＴＳＣ方式で
は、輝度信号の帯域が０〜４．２ＭＨｚと制限されてい
るため、理想的な撮像管で撮影した場合の白黒変化時の
映像信号は、帯域制限されて信号の立ち上がり、又は、
立ち下がりが一定傾斜以上鋭くならず（図１６（ａ）、
（ｂ）），画面で見た像のエッジ部分は鈍って見える。
本出願人は特開平２−２２２２６７号公報に於いて、こ
のような信号のエッジ部分の立ち上がり、又は、立ち下
がり特性を改善する為の輪郭補正回路を提示している。2. Description of the Related Art Conventionally, in a transmission system of a color television signal, even if an image is taken with an ideal image pickup tube, the transmission band is finite, so that it is reproduced in a receiver. The sharpness of the image decreases. For example, in the NTSC system, since the band of the luminance signal is limited to 0 to 4.2 MHz, the video signal at the time of black and white change when photographing with an ideal image pickup tube is band-limited and the signal rises or ,
The fall does not become sharper than a certain slope (FIG. 16A,
(B)) The edges of the image viewed on the screen appear dull.
The applicant of the present invention has disclosed in Japanese Patent Application Laid-Open No. 2-222267 a contour correction circuit for improving the rising or falling characteristics of the edge portion of such a signal.

【０００４】図１３に、この方法の回路構成のブロック
図を示す。同図に於いて、符号１は映像信号の入力端子
であり、該端子１から入力された映像信号は、順次、第
１の遅延回路２、第２の遅延回路３で遅延される。入力
映像信号と、前記第１、第２の遅延回路２，３からの各
遅延信号とは２次微分回路６に供給される。又、入力映
像信号と、第１の遅延回路２からの遅延信号とは第１の
微分回路７に供給され、そして、第１、第２の遅延回路
２，３からの各遅延信号は第２の微分回路８に供給され
る。次に、前記第１、第２の微分回路７，８からの微分
信号は、夫々、第１、第２の整流回路１４，１５で整流
されて次段の最小値検出回路８５に供給される。更に、
前記最小値検出回路８５からの出力信号と、前記２次微
分回路６からの２次微分信号を増幅回路１０で増幅した
出力信号とは掛算回路１８に供給され、そして、該掛算
回路１８の出力信号は加算回路１９に供給され、該加算
回路１９に於いて、前記第１の遅延回路２からの遅延信
号と加算された後、出力端子２０から出力される。FIG. 13 is a block diagram showing a circuit configuration of this method. In FIG. 1, reference numeral 1 denotes an input terminal of a video signal, and the video signal input from the terminal 1 is sequentially delayed by a first delay circuit 2 and a second delay circuit 3. The input video signal and the respective delayed signals from the first and second delay circuits 2 and 3 are supplied to a secondary differentiating circuit 6. The input video signal and the delayed signal from the first delay circuit 2 are supplied to a first differentiating circuit 7, and the delayed signals from the first and second delay circuits 2 and 3 are supplied to a second Is supplied to the differentiating circuit 8. Next, the differentiated signals from the first and second differentiating circuits 7 and 8 are rectified by first and second rectifying circuits 14 and 15, respectively, and supplied to the next-stage minimum value detecting circuit 85. . Furthermore,
The output signal from the minimum value detection circuit 85 and the output signal obtained by amplifying the secondary differential signal from the secondary differential circuit 6 by the amplifier circuit 10 are supplied to a multiplication circuit 18, and the output of the multiplication circuit 18 is output. The signal is supplied to the adder circuit 19, where the signal is added to the delay signal from the first delay circuit 2 and then output from the output terminal 20.

【０００５】上記ブロック図の信号処理を図１４を参照
しながら説明する。図１４は図１３の回路各部（Ａ）乃
至（Ｚ）の波形を示している。先ず、入力端子１に図１
４（Ａ）に示すような映像信号が入力されると、該信号
（Ａ）は第１の遅延回路２で（Ｂ）に示すような遅延信
号となり、更に、この信号は第２の遅延回路３で（Ｃ）
に示すような遅延信号となる。映像信号（Ａ）と各遅延
信号（Ｂ），（Ｃ）は共に２次微分回路６に供給され
（Ｓ）に示すような２次微分信号が作り出される。又、
第１の微分回路７は映像信号（Ａ）と遅延信号（Ｂ）の
差分を検出することにより（Ｔ）に示すような微分信号
を得、同様に、第２の微分回路８は遅延信号（Ｂ）と遅
延信号（Ｃ）の差分を検出することにより（Ｕ）に示す
ような微分信号を得る。前記微分信号（Ｔ），（Ｕ）は
実線で示すようにバイアス電圧に対して正・負両方向に
電圧変化している。これらの微分信号（Ｔ），（Ｕ）は
次段の第１、第２の整流回路１４，１５で正方向の電圧
変化に整流され、微分信号（Ｔ），（Ｕ）に重ねて点線
で示すような（Ｖ），（Ｗ）の波形となる。The signal processing in the above block diagram will be described with reference to FIG. FIG. 14 shows waveforms of the respective parts (A) to (Z) of FIG. First, as shown in FIG.
When a video signal as shown in FIG. 4 (A) is inputted, the signal (A) becomes a delay signal as shown in FIG. 4 (B) in the first delay circuit 2, and this signal is further converted into a second delay circuit. 3 (C)
A delay signal as shown in FIG. The video signal (A) and each of the delay signals (B) and (C) are supplied to the secondary differentiating circuit 6 to generate a secondary differential signal as shown in (S). or,
The first differentiating circuit 7 detects a difference between the video signal (A) and the delayed signal (B) to obtain a differentiated signal as shown in (T). Similarly, the second differentiating circuit 8 generates a delayed signal ( By detecting the difference between B) and the delayed signal (C), a differentiated signal as shown in (U) is obtained. The differential signals (T) and (U) change in voltage in both positive and negative directions with respect to the bias voltage as shown by the solid line. These differential signals (T) and (U) are rectified into positive voltage changes by first and second rectifier circuits 14 and 15 at the next stage, and are superimposed on the differential signals (T) and (U) by dotted lines. The waveforms shown in (V) and (W) are as shown.

【０００６】更に、これら整流された微分信号（Ｖ），
（Ｗ）は最小値検出回路８５で両信号の最小値が得られ
（Ｘ）に示すような波形の信号となる。そして、該信号
（Ｘ）と、前記２次微分信号（Ｓ）が増幅回路１０で増
幅された信号とは掛算回路１８で掛け算され（Ｙ）に示
すような信号を得、該信号（Ｙ）を輪郭補正信号として
使用する。この輪郭補正信号（Ｙ）は前記遅延信号
（Ｂ）と加算回路１９で加算され、（Ｚ）に示すような
輪郭補正された映像信号となり出力端子２０から出力さ
れる。この輪郭補正された映像信号（Ｚ）は、エッジ部
分の立ち上がり、及び、立ち下がり特性が急峻に立って
いると共に、シュートも無い理想的な信号波形となって
いる。尚、図１３の信号は、第１、第２の遅延回路２，
３の遅延時間を、入力される映像信号の立ち上がり、又
は、立ち下がり時間の１／２の値に設定した時の波形を
示している。Further, these rectified differential signals (V),
In (W), the minimum value of both signals is obtained by the minimum value detection circuit 85, and the signal has a waveform as shown in (X). Then, the signal (X) and the signal obtained by amplifying the secondary differential signal (S) by the amplifier circuit 10 are multiplied by a multiplication circuit 18 to obtain a signal as shown in (Y), and the signal (Y) is obtained. Is used as a contour correction signal. The contour correction signal (Y) is added to the delay signal (B) by the addition circuit 19 to form a contour-corrected video signal as shown in (Z), which is output from the output terminal 20. The contour-corrected video signal (Z) has an ideal signal waveform in which the rising and falling characteristics of the edge portion are steep, and there is no shoot. It should be noted that the signal in FIG.
3 shows a waveform when the delay time of No. 3 is set to 1/2 of the rising or falling time of the input video signal.

【０００７】このように、入力信号が台形状の映像信号
である場合には理想的な輪郭補正が行えるが、図１５
（Ａ）に示すような、例えば、スイッチの開閉等に起因
する単発パルス（正弦波の半波）が入力された場合は、
前記図１４（Ａ）乃至（Ｚ）の波形は、夫々、図１５
（Ａ）乃至（Ｚ）のようになり、結局入力された単発パ
ルスは（Ｚ）に示すように原信号の単発パルスが増幅さ
れて出力される。従って、再生された画面上では、例え
ば額に掛かった髪の毛一本一本のように細い縦線の部分
が強調されることになり、画質的に好ましくない結果と
なる。As described above, when the input signal is a trapezoidal video signal, ideal contour correction can be performed.
For example, when a single-shot pulse (half-wave of a sine wave) is input as shown in FIG.
The waveforms in FIGS. 14A to 14Z are respectively shown in FIG.
As shown in (A) to (Z), the single pulse input after all is obtained by amplifying the single pulse of the original signal as shown in (Z). Therefore, on the reproduced screen, a portion of a thin vertical line such as one hair on the forehead is emphasized, which is not preferable in terms of image quality.

【０００８】[0008]

【発明が解決しようとする課題】上記の如く、従来の回
路構成では単発パルス（正弦波の半波）が入力された場
合には、そのパルス自体が増幅され画質的に好ましくな
い結果となる不都合があった。そこで本発明は上記の問
題点を解決するために為されたもので、台形状の映像信
号に対しては従来通り、シュート幅が狭く、且つ、シュ
ート量が少なくても映像信号のエッジ部分を急峻に立た
せることができると共に、単発パルス（正弦波の半波）
に対してもパルス自体が増幅されることなくエッジ部分
のみ急峻に立たせることができるような輪郭補正回路を
提供することを目的とする。As described above, in the conventional circuit configuration, when a single-shot pulse (half sine wave) is input, the pulse itself is amplified, resulting in an undesirable result in image quality. was there. Therefore, the present invention has been made to solve the above-mentioned problem. For a trapezoidal video signal, the shot width is narrow and the edge portion of the video signal is small even if the shot amount is small as in the past. Able to stand up steeply and single pulse (half sine wave)
It is another object of the present invention to provide a contour correction circuit capable of steeply rising only an edge portion without amplifying a pulse itself.

【０００９】［発明の構成］[Structure of the Invention]

【００１０】[0010]

【課題を解決するための手段】本発明は上記の目的を達
成するために、入力として供給される第１の映像信号を
遅延して、順次、遅延時間の異なる第２，第３，第４，
第５の映像信号を得る遅延手段と、前記第１の映像信号
と第３の映像信号との差、及び、前記第３の映像信号と
第５の映像信号との差の信号を得、各差の信号を加算し
て２次微分信号を発生する２次微分手段と、前記第１の
映像信号と第３の映像信号との差、前記第２の映像信号
と第４の映像信号との差、及び、前記第３の映像信号と
第５の映像信号との差の信号を取出し、夫々、順次、時
間の異なる第１，第２，第３の微分信号を発生する微分
手段と、該微分手段からの各微分信号を夫々整流し、単
方向極性の第１，第２，第３の整流微分信号を発生する
整流手段と、該整流手段からの各整流微分信号を夫々入
力し、その入力信号の極性に応じて各整流微分信号の最
小値もしくは最大値を検出し、その検出信号と前記２次
微分信号とを掛け算して輪郭補正信号を発生する輪郭補
正信号発生手段と、前記輪郭補正信号と前記第３の映像
信号とを合成処理し、立ち上がり・立ち下がり特性を急
峻化した映像出力信号を得る信号合成手段とを具備した
ことを特徴とする輪郭補正回路を提供する。According to the present invention, in order to achieve the above object, the first video signal supplied as an input is delayed, and the first, second and third video signals having different delay times are sequentially changed. ,
Delay means for obtaining a fifth video signal, a difference between the first video signal and the third video signal, and a difference signal between the third video signal and the fifth video signal; A second differentiating means for adding a difference signal to generate a second differential signal, a difference between the first video signal and the third video signal, and a difference between the second video signal and the fourth video signal. Differentiating means for extracting a difference and a signal of a difference between the third video signal and the fifth video signal, and sequentially generating first, second, and third differential signals having different times, respectively; Rectifying means for rectifying each differentiated signal from the differentiating means to generate first, second and third rectified differentiated signals of unidirectional polarity; and inputting each rectified differentiated signal from the rectifying means, respectively. A minimum value or a maximum value of each rectified differential signal is detected according to the polarity of the input signal, and the detected signal is multiplied by the secondary differential signal. A contour correction signal generating means for generating a contour correction signal, and a signal synthesizing means for synthesizing the contour correction signal and the third video signal to obtain a video output signal with sharp rising / falling characteristics. A contour correction circuit characterized by comprising:

【００１１】[0011]

【作用】入力信号である第１の映像信号を、順次、遅延
手段により遅延し、第２，第３，第４，第５の映像信号
を得、これらの信号のうち第１，第３，第５の映像信号
から２次微分手段により２次微分信号を得ると共に、第
１，第３の映像信号、第２，第４の映像信号、そして、
第３，第５の映像信号を、夫々、微分手段に供給し第
１，第２，第３の微分信号を得る。更に、これら微分信
号を整流手段で単方向極性に整流された整流微分信号と
した後、次段の輪郭補正信号発生手段により、前記整流
微分信号の極性に応じて、最小値もしくは最大値を検出
し、該検出信号と前記２次微分信号とを掛け算して輪郭
補正信号を得る。続いて、前記輪郭補正信号は信号合成
手段により、エッジ部分が一致するように遅延された前
記第３の映像信号に加算されることにより映像信号の輪
郭補正を行う。しかして、前記輪郭補正信号発生手段に
より、その出力である輪郭補正信号は幅の狭いエッジ部
分の立った信号となり、立ち上がり・立ち下がり特性を
急峻にした映像出力信号を得る。A first video signal which is an input signal is sequentially delayed by delay means to obtain second, third, fourth, and fifth video signals. Of these signals, first, third, and third video signals are obtained. A secondary differential signal is obtained from the fifth video signal by the secondary differentiating means, and the first, third video signals, second, fourth video signals, and
The third and fifth video signals are supplied to differentiating means, respectively, to obtain first, second and third differential signals. Further, after these differentiated signals are converted into rectified differential signals rectified in one direction by the rectifying means, the minimum value or the maximum value is detected by the contour correction signal generating means in the next stage according to the polarity of the rectified differential signals. Then, the contour correction signal is obtained by multiplying the detection signal by the second derivative signal. Subsequently, the contour correction signal is added by the signal synthesizing means to the third video signal delayed so that the edge portions match, thereby performing contour correction of the video signal. Thus, the contour correction signal output means outputs a contour correction signal having a narrow edge portion, thereby obtaining a video output signal having sharp rising / falling characteristics.

【００１２】[0012]

【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は、本発明の第１実施例に係わる輪郭補正回
路のブロック図であり、符号１は映像信号の入力端子で
あり、該端子１から入力された映像信号は、順次、第１
の遅延回路２、第２の遅延回路３、第３の遅延回路４、
及び、第４の遅延回路５で遅延される。入力映像信号と
前記第２、第４の遅延回路３，５からの各遅延信号は２
次微分回路６に供給される。又、入力映像信号と、第２
の遅延回路３からの遅延信号とは第１の微分回路７に供
給され、第１、第３の遅延回路２，４からの各遅延信号
は第２の微分回路８に供給され、そして、第２、第４の
遅延回路３，５からの各遅延信号は第３の微分回路９に
供給される。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram of a contour correction circuit according to a first embodiment of the present invention. Reference numeral 1 denotes an input terminal of a video signal.
, The second delay circuit 3, the third delay circuit 4,
And is delayed by the fourth delay circuit 5. The input video signal and each delay signal from the second and fourth delay circuits 3 and 5 are 2
It is supplied to the next differentiating circuit 6. Also, the input video signal and the second
And the delay signals from the first and third delay circuits 2 and 4 are supplied to a second differentiator circuit 8, and the delay signals from the first and third delay circuits 2 and 4 are supplied to a second differentiator circuit 8. The respective delayed signals from the second and fourth delay circuits 3 and 5 are supplied to a third differentiating circuit 9.

【００１３】次に、前記第１、第２、及び、第３の微分
回路７，８，９からの微分信号は、夫々、第１、第２、
及び、第３の増幅回路１１，１２，１３で増幅された
後、次段の第１、第２、及び、第３の整流回路１４，１
５，１６で整流されて最小値検出回路１７に供給され
る。更に、前記最小値検出回路１７からの出力信号と、
前記２次微分回路６からの２次微分信号を増幅回路１０
で増幅した出力信号とは掛算回路１８に供給され、そし
て、該掛算回路１８の出力信号は加算回路１９に供給さ
れ、該加算回路１９に於いて、前記第２の遅延回路３か
らの遅延信号と加算された後、出力端子２０から出力さ
れる。尚、前記第１乃至第３の微分回路７乃至９は差動
アンプ等の差分検出回路で構成できるが、バンドパス特
性を有するフィルタ回路で構成しても良い。又、後述す
るように、２次微分回路６、各整流回路１４，１５，１
６、最小値検出回路１７、及び、掛算回路１８は、夫
々、図４，６，８，９に示すような回路で構成される。Next, the differentiated signals from the first, second, and third differentiating circuits 7, 8, and 9 are first, second, and third, respectively.
After being amplified by the third amplifier circuits 11, 12, and 13, the first, second, and third rectifier circuits 14, 1 at the next stage.
It is rectified by 5 and 16 and supplied to the minimum value detection circuit 17. Further, an output signal from the minimum value detection circuit 17;
The secondary differential signal from the secondary differential circuit 6 is amplified by an amplifier 10
The amplified output signal is supplied to a multiplying circuit 18, and the output signal of the multiplying circuit 18 is supplied to an adding circuit 19, where the delayed signal from the second delay circuit 3 is output. Is output from the output terminal 20. The first to third differentiating circuits 7 to 9 can be constituted by a difference detecting circuit such as a differential amplifier, but may be constituted by a filter circuit having band-pass characteristics. As will be described later, the secondary differentiating circuit 6, the rectifying circuits 14, 15, 1
6, the minimum value detection circuit 17 and the multiplication circuit 18 are constituted by circuits as shown in FIGS.

【００１４】次に、上記第１実施例の動作を図１乃至図
１０を参照して説明する。図２は図１の回路各部（Ａ）
乃至（Ｏ）の波形を示している。先ず、入力端子１に図
２（Ａ）に示すような映像信号が入力されると、該信号
（Ａ）は、順次、第１の遅延回路２，第２の遅延回路
３，第３の遅延回路４、及び、第４の遅延回路５で遅延
され、夫々、（Ｂ）、（Ｃ）、（Ｄ）、及び、（Ｅ）に
示すような遅延信号となる。映像信号（Ａ）と第２、第
４遅延回路３，５からの遅延信号（Ｃ），（Ｅ）は共に
２次微分回路６に供給され（Ｆ）に示すような２次微分
信号が作り出される。第１の微分回路７は映像信号
（Ａ）と第２の遅延回路３からの遅延信号（Ｃ）の差分
を検出することにより図２（Ｇ）に示すような微分信号
を得る。（Ｇ）に示す信号は（Ａ）の波形−（Ｃ）の波
形を示している。同様に、第２の微分回路８は第１の遅
延回路２からの遅延信号（Ｂ）と第３の遅延回路４から
の遅延信号（Ｄ）の差分を検出することにより（Ｈ）に
示すような微分信号を得、そして、第３の微分回路９は
第２の遅延回路３からの遅延信号（Ｃ）と第４の遅延回
路５からの遅延信号（Ｅ）の差分を検出することにより
（Ｉ）に示すような微分信号を得る。Next, the operation of the first embodiment will be described with reference to FIGS. FIG. 2 is a diagram showing the components (A) of FIG.
3 shows waveforms (O) to (O). First, when a video signal as shown in FIG. 2A is input to the input terminal 1, the signal (A) is sequentially transmitted to the first delay circuit 2, the second delay circuit 3, and the third delay circuit. The signals are delayed by the circuit 4 and the fourth delay circuit 5, and become delayed signals as shown in (B), (C), (D), and (E), respectively. The video signal (A) and the delayed signals (C) and (E) from the second and fourth delay circuits 3 and 5 are both supplied to a second differentiating circuit 6 to generate a second differential signal as shown in (F). It is. The first differentiating circuit 7 obtains a differential signal as shown in FIG. 2 (G) by detecting a difference between the video signal (A) and the delayed signal (C) from the second delay circuit 3. The signal shown in (G) shows the waveform of (A) minus the waveform of (C). Similarly, the second differentiating circuit 8 detects the difference between the delay signal (B) from the first delay circuit 2 and the delay signal (D) from the third delay circuit 4 as shown in (H). And the third differentiating circuit 9 detects the difference between the delayed signal (C) from the second delay circuit 3 and the delayed signal (E) from the fourth delay circuit 5 to obtain ( A differential signal as shown in I) is obtained.

【００１５】前記微分信号（Ｇ），（Ｈ），（Ｉ）に示
す波形は実線で示すようにバイアス電圧に対して正・負
両方向に電圧変化している。これらの微分信号は、第１
乃至第３の増幅回路１１，１２，１３で増幅された後、
次段の各整流回路１４，１５，１６で一方向の電圧変
化、この実施例では正方向の電圧変化に整流され、微分
信号（Ｇ），（Ｈ），（Ｉ）に重ねて点線で示すような
（Ｊ），（Ｋ），（Ｌ）の波形となる。更に、これら整
流された微分信号（Ｊ），（Ｋ），（Ｌ）は最小値検出
回路１７で各信号のうちの最小値が得られ（Ｍ）に示す
ような波形の信号となる。そして、該信号（Ｍ）と、前
記２次微分信号（Ｆ）が増幅回路１０で増幅された信号
とは掛算回路１８で掛け算され（Ｎ）に示すような信号
を得、該信号（Ｎ）を輪郭補正信号として使用する。こ
の輪郭補正信号（Ｎ）は前記第２の遅延回路３からの遅
延信号（Ｃ）と加算回路１９で加算され、（Ｏ）に示す
ような輪郭補正された映像信号となり出力端子２０から
出力される。The waveforms shown in the differential signals (G), (H), and (I) change in both positive and negative directions with respect to the bias voltage as shown by the solid line. These differential signals are the first
After being amplified by the third amplifier circuits 11, 12, and 13,
Each of the rectifier circuits 14, 15, and 16 at the next stage rectifies the voltage in one direction, that is, the voltage in the positive direction in this embodiment, and superimposes it on the differential signals (G), (H), and (I) by a dotted line. Such waveforms (J), (K), and (L) are obtained. Further, the rectified differential signals (J), (K), and (L) have the minimum value among the signals obtained by the minimum value detection circuit 17, and have a waveform as shown in (M). Then, the signal (M) and the signal obtained by amplifying the secondary differential signal (F) by the amplifier circuit 10 are multiplied by a multiplication circuit 18 to obtain a signal as shown in (N), and the signal (N) is obtained. Is used as a contour correction signal. This contour correction signal (N) is added to the delay signal (C) from the second delay circuit 3 by the adder circuit 19 to become a contour-corrected video signal as shown in (O) and output from the output terminal 20. You.

【００１６】この輪郭補正された映像信号（Ｏ）は、図
２（Ａ）に示すような台形状の映像信号が入力された場
合には、従来例と同様に、エッジ部分の立ち上がり、及
び、立ち下がり特性が急峻に立っていると共に、シュー
トも無い理想的な信号波形となっている。一方、図３
（Ａ）に示すような単発パルス（正弦波の半波）が入力
された場合は、従来例では上述した図１５（Ｚ）に示す
ように、単発パルス自体が２倍になって出力されたのに
対し、本実施例では単発パルスは図３（Ｂ）乃至（Ｏ）
のようになり、結局（Ｏ）に示すように原信号の単発パ
ルスの中央部は凹み、パルス波高値も約１．４倍にしか
増幅されない、従って、エッジ部分の立ち上がり、及
び、立ち下がり特性が改善され、且つ、パルス自体も増
幅されず、より理想に近い信号波形を得る事ができる。When a trapezoidal video signal as shown in FIG. 2A is input, the contour-corrected video signal (O), as in the conventional example, rises at the edge portion and It has an ideal signal waveform with sharp falling characteristics and no shoot. On the other hand, FIG.
When a single-shot pulse (half-wave of a sine wave) as shown in (A) is input, the single-shot pulse itself is doubled and output in the conventional example, as shown in FIG. On the other hand, in the present embodiment, the single-shot pulse is shown in FIGS.
Then, as shown in (O), the central portion of the single pulse of the original signal is depressed, and the pulse peak value is also amplified only about 1.4 times. Therefore, the rising and falling characteristics of the edge portion Is improved, and the pulse itself is not amplified, so that a more ideal signal waveform can be obtained.

【００１７】図４は上記２次微分回路６の一例を示す回
路図であり、図５は図４の回路各部（Ａ）乃至（Ｆ）の
波形を示している。図４に於いて、入力端子１からの映
像信号（Ａ）と第２の遅延回路３からの遅延信号（Ｃ）
とは差動アンプ２１で電圧比較され図５（Ｐ）に示すよ
うな波形（微分波形）が得られ、同様に、差動アンプ２
２を用いて、第２の遅延回路３からの遅延信号（Ｃ）と
第４の遅延回路５からの遅延信号（Ｅ）から（Ｑ）に示
すような波形（微分波形）が得らる。これらの信号
（Ｐ）と（Ｑ）の波形は加算器２３で加算され、図５
（Ｆ）、即ち、図２（Ｆ）に示すような２次微分波形が
得られる。FIG. 4 is a circuit diagram showing an example of the secondary differentiating circuit 6, and FIG. 5 shows waveforms of the respective parts (A) to (F) of FIG. In FIG. 4, the video signal (A) from the input terminal 1 and the delay signal (C) from the second delay circuit 3
Is compared by the differential amplifier 21 to obtain a waveform (differential waveform) as shown in FIG. 5 (P).
2, the waveform (differential waveform) shown in (Q) is obtained from the delay signal (C) from the second delay circuit 3 and the delay signal (E) from the fourth delay circuit 5. The waveforms of these signals (P) and (Q) are added by the adder 23,
(F), that is, a secondary differential waveform as shown in FIG. 2 (F) is obtained.

【００１８】図６は上記整流回路１４，１５，１６の一
例を示す回路図であり、図７はその回路各部の信号の波
形図である。図６に於いて、前記増幅回路１１，１２，
１３で、夫々、増幅された微分信号Ｖｉｎは入力端子２
４，２５間に供給される。電源端子４７から直流電圧Ｖ
ｃｃが供給され、一方、出力端子５０からは整流信号Ｖ
ｏｕｔが出力されるようになっている。この整流回路
は、２個のトランジスタＱ２８，Ｑ２９と、抵抗Ｒ２
６，Ｒ２７，Ｒ３０と、そして、定電流源Ｉ３１，Ｉ３
２とから成る差動増幅回路と、トランジスタＱ３３、及
び、定電流源Ｉ３５から成るエミッタフォロア回路と、
トランジスタＱ３４、及び、定電流源Ｉ３６から成るエ
ミッタフォロア回路と、各コンデンサＣ３７，Ｃ３８の
容量結合、そして、２個のトランジスタＱ３９，Ｑ４０
と定電流源Ｉ４１から成る最大値検出回路とで構成され
ている。FIG. 6 is a circuit diagram showing an example of the rectifier circuits 14, 15, and 16, and FIG. 7 is a waveform diagram of signals at various parts of the circuit. In FIG. 6, the amplification circuits 11, 12,
13, the amplified differential signal Vin is input terminal 2
It is supplied between 4, 25. DC voltage V from power supply terminal 47
cc, while the rectified signal V
out is output. This rectifier circuit includes two transistors Q28 and Q29 and a resistor R2
6, R27, R30, and constant current sources I31, I3
2, an emitter follower circuit including a transistor Q33 and a constant current source I35,
An emitter follower circuit including a transistor Q34 and a constant current source I36, capacitive coupling of capacitors C37 and C38, and two transistors Q39 and Q40
And a maximum value detection circuit including a constant current source I41.

【００１９】尚、前記トランジスタＱ３９，Ｑ４０の各
ベースに対しては、直流電源４８から、夫々、抵抗Ｒ４
２，Ｒ４３を介して直流電圧Ｖｘが供給されると共に、
該直流電圧Ｖｘは抵抗Ｒ４４を介して、トランジスタＱ
４５と定電流源Ｉ４６から成る電圧発生回路にも供給さ
れており、トランジスタＱ４５のエミッタに接続された
端子４９から基準電圧Ｖｒｅｆを取り出し、次段の回路
等に供給している。The bases of the transistors Q39 and Q40 are connected to a resistor R4 from a DC power supply 48, respectively.
2, DC voltage Vx is supplied via R43,
The DC voltage Vx is applied to the transistor Q via a resistor R44.
The reference voltage Vref is also supplied to a voltage generating circuit composed of a transistor 45 and a constant current source I46. The reference voltage Vref is taken out from a terminal 49 connected to the emitter of the transistor Q45, and is supplied to the next-stage circuit and the like.

【００２０】上記の構成に於いて、図７（ａ）に示すよ
うな微分信号Ｖｉｎが２個のトランジスタＱ２８，Ｑ２
９と、抵抗Ｒ２６，Ｒ２７，Ｒ３０と、そして、定電流
源Ｉ３１，Ｉ３２とから成る差動増幅回路のベース間に
供給されると、トランジスタＱ２８のコレクタからは反
転増幅された信号が出力され、一方、トランジスタＱ２
９のコレクタからは同相増幅された信号が出力される。
尚、ここで抵抗Ｒ２６，Ｒ２７の抵抗値は同一である。In the above configuration, the differential signal Vin as shown in FIG. 7A is supplied to two transistors Q28 and Q2.
9, a resistor R26, R27, R30, and a constant current source I31, I32, when supplied between the bases of the differential amplifier circuit, an inverted signal is output from the collector of the transistor Q28, On the other hand, transistor Q2
From the collector 9, an in-phase amplified signal is output.
Here, the resistance values of the resistors R26 and R27 are the same.

【００２１】前記同相増幅された信号は、トランジスタ
Ｑ３３と定電流源Ｉ３５から成るエミッタフォロア回路
と，コンデンサＣ３８を経て、トランジスタＱ３９のベ
ースに供給され、又、反転増幅された信号はトランジス
タＱ３４と定電流源Ｉ３６から成るエミッタフォロア回
路とコンデンサＣ３７を経て、トランジスタＱ４０のベ
ースに供給される。トランジスタＱ３９とＱ４０のベー
スの波形は、夫々、図７（ｂ）の実線、又、破線で示す
波形となる。即ち、トランジスタＱ３９のベース信号は
微分信号Ｖｉｎと同相であり、又、トランジスタＱ４０
のベース信号は微分信号Ｖｉｎと逆相であり、ＮＰＮ型
トランジスタＱ３９，Ｑ４０の共通エミッタからはベー
ス電位の高い方の電圧波形を出力する。その結果、出力
端子５０からは図７（ｃ）に示すように、（ａ）を正方
向の電圧変化に整流した電圧波形Ｖｏｕｔを得る。この
ようにして、上記整流回路１４，１５，１６からは、夫
々、図２の点線に示すような波形（Ｊ），（ｋ），
（Ｌ）が出力される。そして、これら３個の整流出力信
号Ｖｏｕｔは次段の最小値検出回路１７に供給される。The in-phase amplified signal is supplied to the base of a transistor Q39 via an emitter follower circuit comprising a transistor Q33 and a constant current source I35, and a capacitor C38. The current is supplied to the base of the transistor Q40 via the emitter follower circuit including the current source I36 and the capacitor C37. The waveforms of the bases of the transistors Q39 and Q40 are as shown by the solid line and the broken line in FIG. 7B, respectively. That is, the base signal of the transistor Q39 is in phase with the differential signal Vin, and the transistor Q40
Has a phase opposite to that of the differential signal Vin, and a common emitter of the NPN transistors Q39 and Q40 outputs a voltage waveform having a higher base potential. As a result, as shown in FIG. 7C, a voltage waveform Vout obtained by rectifying (a) into a positive voltage change is obtained from the output terminal 50. In this way, the rectifier circuits 14, 15, and 16 respectively output the waveforms (J), (k), and
(L) is output. Then, these three rectified output signals Vout are supplied to the next-stage minimum value detection circuit 17.

【００２２】図８は前記最小値検出回路１７の一例を示
す回路図である。入力端子５１，５２，５３には、夫
々、前記整流回路１４，１５，１６の整流出力信号（図
２（Ｊ），（ｋ），（Ｌ））が供給される。電源端子６
１からは直流電圧Ｖｃｃが供給され、出力端子６０から
は最小値出力Ｖｏｕｔ′が取り出されるようになってい
る。最小値検出回路１７は３個のＰＮＰ型トランジスタ
Ｑ５６，Ｑ５７，Ｑ５８と、定電流源Ｉ５４から構成さ
れ、トランジスタＱ５６，Ｑ５７，Ｑ５８の各ベース
に、夫々、前記入力端子５１，５２，５３から３個の前
記整流信号Ｖｏｕｔが加わり、共通エミッタからベース
電位の最も低い信号に応じた電圧波形を出力する。その
結果、出力端子６０からは図２（Ｍ）に示すような電圧
波形Ｖｏｕｔ′を出力する。尚、この回路には、更に、
トランジスタＱ５９と定電流源Ｉ５５から成る電圧発生
回路が設けてあり、トランジスタＱ５９のベース端子６
３には図６に示した整流回路からの基準電圧Ｖｒｅｆを
加え、そのエミッタに接続した端子６２から基準電圧Ｖ
ｒｅｆ′を得て、次段回路等に供給する。FIG. 8 is a circuit diagram showing an example of the minimum value detection circuit 17. The input terminals 51, 52, and 53 are supplied with rectified output signals (FIGS. 2 (J), (k), and (L)) of the rectifier circuits 14, 15, and 16, respectively. Power terminal 6
1 supplies a DC voltage Vcc, and a minimum value output Vout ′ is extracted from an output terminal 60. The minimum value detecting circuit 17 is composed of three PNP transistors Q56, Q57, Q58 and a constant current source I54. The bases of the transistors Q56, Q57, Q58 are connected to the input terminals 51, 52, 53 respectively. The rectified signals Vout are added, and a voltage waveform corresponding to the signal having the lowest base potential is output from the common emitter. As a result, the output terminal 60 outputs a voltage waveform Vout ′ as shown in FIG. In this circuit,
A voltage generating circuit including a transistor Q59 and a constant current source I55 is provided.
3 is supplied with a reference voltage Vref from the rectifier circuit shown in FIG.
ref 'is obtained and supplied to the next stage circuit and the like.

【００２３】図９は上記掛算回路１８の一例を示す回路
図であり、図１０はその回路各部の波形図である。図９
に於いて、入力端子６４，６５には入力Ｖａとして、上
記２次微分回路６の出力信号（図２（Ｆ））を増幅回路
１０で増幅した２次微分信号が印加され、又、入力端子
６６には入力Ｖｂとして上記最小値検出回路１７の出力
電圧Ｖｏｕｔ′（図２（Ｍ））が印加され、そして、入
力端子６７には入力Ｖｃとして、最小値検出回路１７の
前記基準電圧Ｖｒｅｆ′が印加される。端子７９は直流
電圧Ｖｃｃの電源端子であり、端子８０は掛算出力Ｖｄ
を取り出す出力端子である。この掛算回路１８は、２個
のトランジスタＱ７４，Ｑ７５と、抵抗Ｒ７６と、定電
流源Ｉ７７，Ｉ７８とから成る差動増幅回路と、前記ト
ランジスタＱ７４，Ｑ７５のコレクタ側に設けた４個の
トランジスタＱ７０，Ｑ７１，Ｑ７２，Ｑ７３と、そし
て、抵抗Ｒ６８，Ｒ６９とから成る二重平衡差動増幅回
路とから構成される。FIG. 9 is a circuit diagram showing an example of the multiplication circuit 18, and FIG. 10 is a waveform diagram of each part of the circuit. FIG.
In this case, a second differential signal obtained by amplifying the output signal (FIG. 2F) of the second differential circuit 6 by the amplifier circuit 10 is applied to the input terminals 64 and 65 as an input Va. The output voltage Vout '(FIG. 2 (M)) of the minimum value detection circuit 17 is applied as an input Vb to an input terminal 66, and the reference voltage Vref' of the minimum value detection circuit 17 is input to an input terminal 67 as an input Vc. Is applied. A terminal 79 is a power supply terminal for the DC voltage Vcc, and a terminal 80 is a multiplication calculation force Vd.
Output terminal for extracting The multiplication circuit 18 includes a differential amplifier circuit including two transistors Q74 and Q75, a resistor R76, and constant current sources I77 and I78, and four transistors Q70 provided on the collector side of the transistors Q74 and Q75. , Q71, Q72, Q73, and a double balanced differential amplifier circuit including resistors R68, R69.

【００２４】上記の構成に於いて、トランジスタＱ７４
のベースには図１０（ａ）に示すような最小値検出回路
１７の出力信号を供給する。従って、トランジスタＱ７
４，Ｑ７５のコレクタには、夫々、（ｂ）の実線、及
び、点線で示すようなコレクタ電流が流れる。又、入力
Ｖａとして、（ｃ）に示すように上記２次微分回路６の
出力信号を増幅回路１０で増幅した２次微分信号が印加
される為、入力Ｖａの波形がプラス（＋）側の場合は、
トランジスタＱ７０，Ｑ７３が導通し、一方、入力Ｖａ
の波形がマイナス（−）側の場合は、トランジスタＱ７
１，Ｑ７２が導通し、結局、出力信号Ｖｄとしては
（ｄ）に示すような信号波形、即ち、図２（Ｎ）に示す
幅の狭いエッジ部分の立った輪郭補正信号が得られる。
この輪郭補正信号は次段の加算回路１９に供給される。
尚、トランジスタＱ７４，Ｑ７５のコレクタ電流の変動
分Δｉによって、出力端子８０に出力される電圧の変動
分はΔｉ×Ｒ６９になる。In the above configuration, the transistor Q74
The output signal of the minimum value detection circuit 17 as shown in FIG. Therefore, transistor Q7
The collector currents indicated by the solid line and the dotted line in FIG. Further, as shown in (c), a secondary differential signal obtained by amplifying the output signal of the secondary differential circuit 6 by the amplifier circuit 10 is applied as the input Va, so that the waveform of the input Va has a positive (+) side. If
Transistors Q70 and Q73 conduct, while input Va
Is negative (-), the transistor Q7
1 and Q72 conduct, and as a result, a signal waveform as shown in (d), that is, a contour correction signal with a narrow edge portion shown in FIG. 2 (N) is obtained as the output signal Vd.
This contour correction signal is supplied to the addition circuit 19 at the next stage.
Note that, due to the variation Δi of the collector current of the transistors Q74 and Q75, the variation of the voltage output to the output terminal 80 is Δi × R69.

【００２５】前述したように、上記加算回路１９から出
力される映像信号（図２（Ｏ））はエッジ部分が急峻に
立っていると共に、シュートも無く理想的な信号波形と
なっている。又、従来回路では単発パルスに対して２倍
に増幅して出力（図１５（Ｚ））する欠点を持っていた
が、本発明の回路ではエッジ部分の改善を行いつつ、パ
ルス波高値自体は１．４倍と少なく（図３（Ｏ））、補
正量内に収める事ができる為、より理想的な信号波形に
近づけることができる。よって、映像帯域制限されてい
るＮＴＳＣ方式やＰＡＬ方式等の輝度信号の輪郭補正
や、色復調後に得られる色差信号の輪郭補正に用いて十
分な効果を上げる事ができる。As described above, the video signal (FIG. 2 (O)) output from the adding circuit 19 has an ideal signal waveform with sharp edges and no shoot. Further, the conventional circuit has a drawback of amplifying and outputting twice (FIG. 15 (Z)) with respect to a single pulse, but the circuit of the present invention improves the edge portion while increasing the pulse peak value itself. Since it is as small as 1.4 times (FIG. 3 (O)) and can be kept within the correction amount, it is possible to approach a more ideal signal waveform. Therefore, a sufficient effect can be obtained by using the contour correction of the luminance signal of the NTSC system or the PAL system or the like in which the video band is limited, or the contour correction of the color difference signal obtained after the color demodulation.

【００２６】又、微小信号領域に於いては、２次微分回
路６により得られる２次微分信号の振幅は小さくなる
為、図９に示した二重平衡型の掛算回路１８がリニア動
作を行う。即ち、掛算回路１８は微小信号に対しては、
入力Ｖａの大きさに対応した出力信号Ｖｄが得られ、従
って、輪郭補正信号出力Ｖｄ（図１０の（ｄ）、又は、
図２の（Ｎ））の振幅はより減衰する為、ノイズ等の不
要な信号成分は強調されない、即ち、輪郭補正されな
い。この為、増幅回路１０の利得を適当な値に選べば、
Ｓ／Ｎ比劣下のないシャープな輪郭補正を行うことが可
能となる。In the small signal area, since the amplitude of the secondary differential signal obtained by the secondary differential circuit 6 becomes small, the double balanced type multiplying circuit 18 shown in FIG. 9 performs a linear operation. . That is, the multiplying circuit 18 applies
An output signal Vd corresponding to the magnitude of the input Va is obtained. Therefore, the contour correction signal output Vd ((d) in FIG. 10 or
Since the amplitude of (N) in FIG. 2 is further attenuated, unnecessary signal components such as noise are not emphasized, that is, contour correction is not performed. Therefore, if the gain of the amplifier circuit 10 is selected to an appropriate value,
It is possible to perform sharp contour correction without deterioration of the S / N ratio.

【００２７】図１１は、本発明の第２実施例に係わる輪
郭補正回路のブロック図を示す。本実施例では、上述し
た第１実施例の整流回路１４，１５，１６の一実施例で
ある図６に示した整流回路に於いて、トランジスタＱ３
９，Ｑ４０をＮＰＮ型からＰＮＰ型に代え、又、図８に
示した最小値検出回路１７のトランジスタＱ５６，Ｑ５
７，Ｑ５８をＰＮＰ型からＮＰＮ型に代え最大値検出回
路８３とし、更に、増幅回路１０と掛算回路１８との
間、及び、第２の遅延回路３と加算回路１９との間に、
夫々、第１，２の反転回路８１，８２を設け、更に又、
加算回路１９と出力端子２０との間に第３の反転回路８
４を設けたものである。FIG. 11 is a block diagram of a contour correction circuit according to a second embodiment of the present invention. In the present embodiment, in the rectifier circuit shown in FIG. 6, which is one embodiment of the rectifier circuits 14, 15, and 16 of the first embodiment, the transistor Q3
9 and Q40 are changed from NPN type to PNP type, and the transistors Q56 and Q5 of the minimum value detection circuit 17 shown in FIG.
7, Q58 is changed from a PNP type to an NPN type to form a maximum value detecting circuit 83, and further, between the amplifying circuit 10 and the multiplying circuit 18, and between the second delay circuit 3 and the adding circuit 19,
First and second inverting circuits 81 and 82 are provided, respectively.
A third inverting circuit 8 between the adding circuit 19 and the output terminal 20;
4 is provided.

【００２８】図１２は図１１の回路各部の信号の波形図
を示し、図１２と図２とを対照しながらこの実施例を説
明する。上述した図１の第１実施例では、微分信号は整
流回路１４，１５，１６で正方向の電圧変化に整流さ
れ、図２（Ｊ），（Ｋ），（Ｌ）に点線で示すような波
形となったが、この実施例では、図６に示す整流回路で
トランジスタＱ３９，Ｑ４０をＮＰＮ型からＰＮＰ型に
代えることにより、微分信号は整流回路１４，１５，１
６でベース電位の低い方の電圧波形、即ち、負方向の電
圧変化に整流され、図１２（Ｊ′），（Ｋ′），
（Ｌ′）に示すように、図２（Ｊ），（Ｋ），（Ｌ）で
示す点線の波形と逆極性の波形が得られる。続いて、次
段の最大値検出回路８３で、前記ＮＰＮ型のトランジス
タＱ５６，Ｑ５７，Ｑ５８の共通エミッタからはベース
電位の最も高い信号に応じた電圧波形、即ち、前記整流
された信号の内の最大のものが得られ、図１２（Ｍ′）
に示すように図２（Ｍ）に示した波形と逆極性の波形が
得られる。そして、該信号（Ｍ′）と、２次微分信号
（Ｆ）が増幅回路１０で増幅された信号を第１の反転回
路８１で反転した信号、即ち、図１２（Ｆ′）に示すよ
うに図２（Ｆ）と逆極性の２次微分信号とは掛算回路１
８で掛け算され、図１２（Ｎ′）に示すように図２
（Ｎ）に示す輪郭補正信号と逆極性の輪郭補正信号が得
られる。FIG. 12 shows a waveform diagram of signals at various parts of the circuit of FIG. 11, and this embodiment will be described with reference to FIG. 12 and FIG. In the first embodiment of FIG. 1 described above, the differential signal is rectified by the rectifier circuits 14, 15, and 16 into a voltage change in the positive direction, and as shown by dotted lines in FIGS. 2 (J), (K) and (L). In this embodiment, the differential signal is obtained by changing the transistors Q39 and Q40 from the NPN type to the PNP type in the rectifier circuit shown in FIG.
6, the voltage is rectified into the lower voltage waveform of the base potential, that is, the voltage change in the negative direction, and FIG. 12 (J '), (K'),
As shown in (L ′), a waveform having a polarity opposite to that of the dotted line shown in FIGS. 2 (J), (K) and (L) is obtained. Subsequently, in the next-stage maximum value detection circuit 83, a voltage waveform corresponding to the signal having the highest base potential, that is, the rectified signal, is output from the common emitter of the NPN transistors Q56, Q57, Q58. The largest one is obtained, and FIG.
As shown in FIG. 2, a waveform having a polarity opposite to that of the waveform shown in FIG. Then, the signal (M ') and the signal obtained by amplifying the secondary differential signal (F) by the amplifier circuit 10 are inverted by the first inverting circuit 81, that is, as shown in FIG. 2 (F) and the second derivative signal of the opposite polarity is a multiplication circuit 1
8 as shown in FIG. 12 (N ').
An outline correction signal having a polarity opposite to that of the outline correction signal shown in (N) is obtained.

【００２９】この輪郭補正信号（Ｎ′）は、前記第２の
遅延回路３からの遅延信号（Ｃ）を第２の反転回路８２
で反転した信号、即ち、図１２（Ｃ′）に示すように遅
延信号（Ｃ）と逆極性の信号と加算回路１９で加算さ
れ、図１２（Ｏ′）に示すように図２（Ｏ）に示した輪
郭補正された映像信号とは逆極性の輪郭補正された映像
信号となる。続いて、この映像信号（Ｏ′）は第３の反
転回路８４で反転され出力端子２０から、図１２（Ｒ）
に示すように入力映像信号（Ａ）と同極性の輪郭補正さ
れた映像信号として出力される。上記以外の構成、及
び、作用は上述した第１実施例と同様であるので対応す
る要素、及び、部分には同一の符号を付して示すと共
に、その説明を省略する。この実施例によれば、上記第
１実施例と同様の作用効果が得られる。更に、上記輪郭
補正回路に於いて、第１乃至第４の遅延回路２乃至５の
遅延時間を、入力として供給される映像信号の立ち上が
り時間の１／４以上の値に設定することにより、シュ−
トがなく、且つ、エッジ部分の立った輪郭補正効果の高
い映像信号を得ることができる。The contour correction signal (N ') is obtained by converting the delay signal (C) from the second delay circuit 3 into a second inversion circuit 82.
, That is, a signal having the opposite polarity to the delayed signal (C) as shown in FIG. 12 (C ') is added by the adding circuit 19, and as shown in FIG. Is a video signal whose contour has been corrected with a polarity opposite to that of the video signal whose contour has been corrected. Subsequently, the video signal (O ') is inverted by the third inverting circuit 84 and output from the output terminal 20 as shown in FIG.
As shown in (1), the video signal is output as a contour-corrected video signal having the same polarity as the input video signal (A). Since the configuration and operation other than those described above are the same as those of the first embodiment, corresponding elements and portions are denoted by the same reference numerals, and description thereof is omitted. According to this embodiment, the same operation and effect as those of the first embodiment can be obtained. Further, in the above contour correction circuit, the delay time of the first to fourth delay circuits 2 to 5 is set to a value equal to or more than ４ of the rising time of the video signal supplied as input, thereby reducing the delay time. −
Thus, it is possible to obtain a video signal which has no edge and has a high edge correction effect with a sharp edge portion.

【００３０】[0030]

【発明の効果】以上詳述したように、本発明によれば、
台形状波形の映像信号と単発パルスの双方に於いて、輪
郭補正がシュート幅も狭く、且つ、少ないシュート量
（補正量）で行われ、エッジ部分の立ち上がり、立ち下
がりを急峻に立てることが可能であり、従って、従来問
題となった画像の白い部分の縁取りや、エッジ部分のボ
ケ感のない輪郭補正を行うことができる。又、ノイズ等
の微小信号領域では、輪郭補正信号が出力されない為、
画像のＳ／Ｎ比が劣下することがないという優れた効果
を奏する。As described in detail above, according to the present invention,
In both trapezoidal video signal and single pulse, contour correction is performed with narrow shoot width and small shoot amount (correction amount), and steep rising and falling edges can be made Therefore, it is possible to perform the outline correction without causing the problem of the bordering of the white portion of the image or the blurring of the edge portion, which has been a problem in the related art. In a small signal area such as a noise, the contour correction signal is not output.
An excellent effect that the S / N ratio of an image does not deteriorate is exhibited.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の第１実施例に係わる輪郭補正回路を示
すブロック図。FIG. 1 is a block diagram showing a contour correction circuit according to a first embodiment of the present invention.

【図２】映像信号が入力された場合の図１の回路各部の
信号の波形図。FIG. 2 is a waveform diagram of a signal of each section of the circuit in FIG. 1 when a video signal is input.

【図３】単発パルスが入力された場合の図１の回路各部
の信号の波形図。FIG. 3 is a waveform diagram of a signal of each section of the circuit in FIG. 1 when a single pulse is input.

【図４】図１の２次微分回路の回路図。FIG. 4 is a circuit diagram of the secondary differentiating circuit of FIG. 1;

【図５】図４の回路各部の信号の波形図。FIG. 5 is a waveform diagram of a signal of each section of the circuit of FIG. 4;

【図６】図１の整流回路の回路図。FIG. 6 is a circuit diagram of the rectifier circuit of FIG. 1;

【図７】図６の回路各部の信号の波形図。FIG. 7 is a waveform diagram of a signal of each section of the circuit in FIG. 6;

【図８】図１の最小値検出回路の回路図。FIG. 8 is a circuit diagram of the minimum value detection circuit of FIG. 1;

【図９】図１の掛算回路の回路図。FIG. 9 is a circuit diagram of the multiplication circuit of FIG. 1;

【図１０】図９の回路各部の信号の波形図。FIG. 10 is a waveform diagram of a signal of each section of the circuit in FIG. 9;

【図１１】本発明の第２実施例に係わる輪郭補正回路を
示すブロック図。FIG. 11 is a block diagram showing a contour correction circuit according to a second embodiment of the present invention.

【図１２】映像信号が入力された場合の図１１の回路各
部の信号の波形図。FIG. 12 is a waveform diagram of a signal of each circuit in FIG. 11 when a video signal is input.

【図１３】従来の輪郭補正回路を示すブロック図。FIG. 13 is a block diagram showing a conventional contour correction circuit.

【図１４】映像信号が入力された場合の図１３の回路各
部の信号の波形図。FIG. 14 is a waveform diagram of a signal of each section of the circuit in FIG. 13 when a video signal is input.

【図１５】単発パルスが入力された場合の図１３の回路
各部の信号の波形図。FIG. 15 is a waveform diagram of a signal of each section of the circuit in FIG. 13 when a single pulse is input.

【図１６】帯域制限を受けた映像信号の波形図。FIG. 16 is a waveform diagram of a video signal subjected to band limitation.

【符号の説明】[Explanation of symbols]

２，３，４，５…遅延回路、６…２次微分回路、７，
８，９…微分回路、１４，１５，１６…整流回路、１７
…最小値検出回路、１８…掛算回路、１９…加算回路、
８３…最大値検出回路、８１，８２，８４…反転回路。2, 3, 4, 5 delay circuit, 6 secondary differential circuit, 7,
8, 9 ... differentiation circuit, 14, 15, 16 ... rectification circuit, 17
... Minimum value detection circuit, 18 ... Multiplication circuit, 19 ... Addition circuit,
83: maximum value detection circuit; 81, 82, 84: inversion circuit.

フロントページの続き (56)参考文献 特開 平２−222268（ＪＰ，Ａ) 特開 平２−222267（ＪＰ，Ａ) 特開 平２−50577（ＪＰ，Ａ) 特開 平２−237376（ＪＰ，Ａ) 特開 平２−200067（ＪＰ，Ａ) 特開 昭63−232580（ＪＰ，Ａ) 実開 昭61−9985（ＪＰ，Ｕ) 実開 昭63−95370（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 5/208 Continuation of the front page (56) References JP-A-2-222268 (JP, A) JP-A-2-222267 (JP, A) JP-A-2-50577 (JP, A) JP-A-2-237376 (JP) JP-A-2-200067 (JP, A) JP-A-63-232580 (JP, A) JP-A-61-9985 (JP, U) JP-A-63-95370 (JP, U) (58) Field surveyed (Int.Cl. ⁷ , DB name) H04N 5/208

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 入力として供給される第１の映像信号を
遅延して、順次、遅延時間の異なる第２，第３，第４，
第５の映像信号を得る遅延手段と、前記第１の映像信号
と第３の映像信号との差、及び、前記第３の映像信号と
第５の映像信号との差の信号を得、各差の信号を加算し
て２次微分信号を発生する２次微分手段と、前記第１の
映像信号と第３の映像信号との差、前記第２の映像信号
と第４の映像信号との差、及び、前記第３の映像信号と
第５の映像信号との差の信号を取出し、夫々、順次、時
間の異なる第１，第２，第３の微分信号を発生する微分
手段と、該微分手段からの各微分信号を夫々整流し、単
方向極性の第１，第２，第３の整流微分信号を発生する
整流手段と、該整流手段からの各整流微分信号を夫々入
力し、その入力信号の極性に応じて各整流微分信号の最
小値もしくは最大値を検出し、その検出信号と前記２次
微分信号とを掛け算して輪郭補正信号を発生する輪郭補
正信号発生手段と、前記輪郭補正信号と前記第３の映像
信号とを合成処理し、立ち上がり・立ち下がり特性を急
峻化した映像出力信号を得る信号合成手段とを具備した
ことを特徴とする輪郭補正回路。1. A first video signal supplied as an input is delayed, and second, third, fourth, and fourth delay signals having different delay times are sequentially determined.
Delay means for obtaining a fifth video signal, a difference between the first video signal and the third video signal, and a difference signal between the third video signal and the fifth video signal; A second differentiating means for adding a difference signal to generate a second differential signal, a difference between the first video signal and the third video signal, and a difference between the second video signal and the fourth video signal. Differentiating means for extracting a difference and a signal of a difference between the third video signal and the fifth video signal, and sequentially generating first, second, and third differential signals having different times, respectively; Rectifying means for rectifying each differentiated signal from the differentiating means to generate first, second and third rectified differentiated signals of unidirectional polarity; and inputting each rectified differentiated signal from the rectifying means, respectively. A minimum value or a maximum value of each rectified differential signal is detected according to the polarity of the input signal, and the detected signal is multiplied by the secondary differential signal. A contour correction signal generating means for generating a contour correction signal, and a signal synthesizing means for synthesizing the contour correction signal and the third video signal to obtain a video output signal with sharp rising / falling characteristics. A contour correction circuit characterized by comprising: 【請求項２】 入力として供給される映像信号を遅延す
る第１の遅延回路と、該第１の遅延回路からの映像信号
を遅延する第２の遅延回路と、該第２の遅延回路からの
映像信号を遅延する第３の遅延回路と、該第３の遅延回
路からの映像信号を遅延する第４の遅延回路と、前記入
力映像信号と前記第２の遅延回路からの映像信号の差分
を得る一方、前記第２の遅延回路からの映像信号と前記
第４の遅延回路からの映像信号の差分を得、これら２個
の差分出力を加算し、２次微分信号を発生する２次微分
回路と、前記入力映像信号と前記第２の遅延回路からの
映像信号の差分を得、微分信号を発生する第１の微分回
路と、前記第１の遅延回路からの映像信号と前記第３の
遅延回路から映像信号の差分を得、微分信号を発生する
第２の微分回路と、前記第２の遅延回路からの映像信号
と前記第４の遅延回路から映像信号の差分を得、微分信
号を発生する第３の微分回路と、前記第１の微分回路か
らの微分信号を整流する第１の整流回路と、前記第２の
微分回路からの微分信号を整流する第２の整流回路と、
前記第３の微分回路からの微分信号を整流する第３の整
流回路と、前記第１の整流回路からの信号と前記第２の
整流回路からの信号、及び、前記第３の整流回路からの
信号の最小値を得る最小値検出回路と、該最小値検出回
路からの信号と前記２次微分回路からの２次微分信号と
を掛算し、輪郭補正信号を出力する掛算回路と、該掛算
回路からの輪郭補正信号と前記第２の遅延回路からの映
像信号とを加算し、輪郭補正した映像信号を得る加算回
路とを具備したことを特徴とする輪郭補正回路。2. A first delay circuit for delaying a video signal supplied as an input, a second delay circuit for delaying a video signal from the first delay circuit, and a second delay circuit for delaying a video signal from the second delay circuit. A third delay circuit for delaying the video signal, a fourth delay circuit for delaying the video signal from the third delay circuit, and a difference between the input video signal and the video signal from the second delay circuit. On the other hand, a second differentiating circuit for obtaining a difference between a video signal from the second delay circuit and a video signal from the fourth delay circuit, adding these two differential outputs, and generating a second differential signal A first differential circuit for obtaining a difference between the input video signal and the video signal from the second delay circuit and generating a differential signal; a video signal from the first delay circuit and the third delay circuit; A second differentiating circuit for obtaining a difference between video signals from the circuit and generating a differential signal; A difference between a video signal from the second delay circuit and a video signal from the fourth delay circuit is obtained, and a third differentiation circuit for generating a differentiation signal and rectifying the differentiation signal from the first differentiation circuit. A first rectifier circuit, a second rectifier circuit for rectifying the differentiated signal from the second differentiator circuit,
A third rectifier circuit for rectifying the differentiated signal from the third differentiator circuit, a signal from the first rectifier circuit, a signal from the second rectifier circuit, and a signal from the third rectifier circuit. A minimum value detection circuit for obtaining a minimum value of a signal, a multiplication circuit for multiplying a signal from the minimum value detection circuit by a second differentiation signal from the second differentiation circuit, and outputting a contour correction signal; And a video signal from the second delay circuit for adding a video signal from the second delay circuit. 【請求項３】 入力として供給される映像信号を遅延す
る第１の遅延回路と、該第１の遅延回路からの映像信号
を遅延する第２の遅延回路と、該第２の遅延回路からの
映像信号を遅延する第３の遅延回路と、該第３の遅延回
路からの映像信号を遅延する第４の遅延回路と、前記入
力映像信号と前記第２の遅延回路からの映像信号の差分
を得る一方、前記第２の遅延回路からの映像信号と前記
第４の遅延回路からの映像信号の差分を得、これら２個
の差分出力を加算し、２次微分信号を発生する２次微分
回路と、該２次微分回路からの信号を反転する第１の反
転回路と、前記入力映像信号と前記第２の遅延回路から
の映像信号の差分を得、微分信号を発生する第１の微分
回路と、前記第１の遅延回路からの映像信号と前記第３
の遅延回路から映像信号の差分を得、微分信号を発生す
る第２の微分回路と、前記第２の遅延回路からの映像信
号と前記第４の遅延回路から映像信号の差分を得、微分
信号を発生する第３の微分回路と、前記第１の微分回路
からの微分信号を整流する第１の整流回路と、前記第２
の微分回路からの微分信号を整流する第２の整流回路
と、前記第３の微分回路からの微分信号を整流する第３
の整流回路と、前記第１の整流回路からの信号と前記第
２の整流回路からの信号、及び、前記第３の整流回路か
らの信号の最大値を得る最大値検出回路と、該最大値検
出回路からの信号と前記第１の反転回路からの２次微分
信号とを掛算し、輪郭補正信号を出力する掛算回路と、
前記第２の遅延回路からの映像信号を反転する第２の反
転回路と、前記掛算回路からの輪郭補正信号と前記第２
の反転回路からの映像信号とを加算し、輪郭補正した映
像信号を得る加算回路とを具備したことを特徴とする輪
郭補正回路。3. A first delay circuit for delaying a video signal supplied as an input, a second delay circuit for delaying a video signal from the first delay circuit, and a second delay circuit for delaying a video signal from the second delay circuit. A third delay circuit for delaying the video signal, a fourth delay circuit for delaying the video signal from the third delay circuit, and a difference between the input video signal and the video signal from the second delay circuit. On the other hand, a second differentiating circuit for obtaining a difference between a video signal from the second delay circuit and a video signal from the fourth delay circuit, adding these two differential outputs, and generating a second differential signal A first inverting circuit for inverting a signal from the secondary differentiating circuit; a first differentiating circuit for obtaining a difference between the input video signal and the video signal from the second delay circuit to generate a differential signal The video signal from the first delay circuit and the third
A second differential circuit that obtains a difference between video signals from the delay circuit and generates a differential signal; a differential signal between the video signal from the second delay circuit and the video signal from the fourth delay circuit; And a first rectifier circuit for rectifying the differentiated signal from the first differentiator circuit;
A second rectifier circuit for rectifying the differential signal from the differentiating circuit, and a third rectifying circuit for rectifying the differential signal from the third differentiating circuit.
A rectifier circuit, a signal from the first rectifier circuit, a signal from the second rectifier circuit, and a maximum value detection circuit for obtaining a maximum value of the signal from the third rectifier circuit; A multiplication circuit for multiplying the signal from the detection circuit by the second derivative signal from the first inversion circuit and outputting a contour correction signal;
A second inverting circuit for inverting the video signal from the second delay circuit, a contour correction signal from the multiplication circuit, and a second
An addition circuit for adding an image signal from the inverting circuit to obtain an image signal whose outline has been corrected. 【請求項４】 前記加算回路に供給される遅延した映像
信号の位相と前記掛算回路からの信号の位相とを所定の
関係になるように前記映像信号を遅延することを特徴と
する請求項２、又は、３記載の輪郭補正回路。4. The video signal is delayed so that the phase of the delayed video signal supplied to the addition circuit and the phase of the signal from the multiplication circuit have a predetermined relationship. Or the contour correction circuit according to 3.