JP3130914B2 - Multilayer circuit board - Google Patents
Multilayer circuit boardInfo
- Publication number
- JP3130914B2 JP3130914B2 JP02200032A JP20003290A JP3130914B2 JP 3130914 B2 JP3130914 B2 JP 3130914B2 JP 02200032 A JP02200032 A JP 02200032A JP 20003290 A JP20003290 A JP 20003290A JP 3130914 B2 JP3130914 B2 JP 3130914B2
- Authority
- JP
- Japan
- Prior art keywords
- glass frit
- circuit board
- multilayer circuit
- substrate
- internal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、回路基板、特に、多層回路基板に関する。Description: TECHNICAL FIELD The present invention relates to a circuit board, in particular, to a multilayer circuit board.
〔従来の技術とその課題〕 電子機器の混成集積回路等に用いられる回路基板とし
て、所定の導体パターンが形成された基板を複数枚積層
して一体焼成した多層回路基板が知られている。この多
層回路基板では、内部に内部配線が配置されており、ま
た表面に表面配線が配置されている。2. Description of the Related Art As a circuit board used for a hybrid integrated circuit or the like of an electronic device, a multi-layer circuit board obtained by laminating a plurality of boards on which a predetermined conductor pattern is formed and integrally firing them is known. In this multilayer circuit board, internal wiring is arranged inside, and surface wiring is arranged on the surface.
従来、多層回路基板として、エポキシ樹脂やフェノー
ル樹脂等の有機基板、またはアルミナセラミック基板が
用いられている。ところが、有機基板は熱的信頼性が充
分ではない。また、アルミナセラミック基板は、抵抗値
が高いモリブデンやタングステン等を内部配線材料とし
ているため、信号伝達の高速化が困難である。また、ア
ルミナセラミック基板は、高温焼成が必要なため、高価
格である。そこで、アルミナ等のセラミック材料を含む
ガラスフリット製基板の積層体からなり、Au、Ag、Cu等
の低融点で低抵抗の金属からなる内部配線を備えた低温
焼成型の多層回路基板が提案されている（たとえば、特
開昭61−108192号公報参照）。Conventionally, an organic substrate such as an epoxy resin or a phenol resin, or an alumina ceramic substrate has been used as a multilayer circuit substrate. However, organic substrates do not have sufficient thermal reliability. Further, since the alumina ceramic substrate uses molybdenum, tungsten, or the like having a high resistance value as an internal wiring material, it is difficult to increase the speed of signal transmission. Also, alumina ceramic substrates are expensive because they require high-temperature firing. Therefore, a low-temperature firing type multilayer circuit board comprising a laminated body of glass frit substrates containing a ceramic material such as alumina and provided with internal wiring made of a low-melting-point, low-resistance metal such as Au, Ag, or Cu has been proposed. (See, for example, JP-A-61-108192).
前記多層回路基板では、製造工程で用いるバインダー
の除去を容易にするために、基板の焼結開始温度を高く
設定するのが好ましい。ところが、この場合、内部配線
に使用するAg等の導電性粉末が基板の焼結開始温度前に
焼結し始めるため、基板と内部配線との焼結及び収縮の
挙動が合わず、基板に反りが生じる。特に、Au及びCuに
比べて融点が低いAgを用いた場合は、基板の反りが顕著
である。このような基板の反りを解決するために、基板
用のガラスセラミック材料を内部配線用の導電性ペース
トに添加することが提案されている（特開昭60−24095
号公報参照）が、この場合は導電性粉末の焼結が阻害さ
れて内部配線の導電性が低下する。In the multilayer circuit board, it is preferable to set a high sintering start temperature of the board in order to facilitate removal of a binder used in a manufacturing process. However, in this case, since the conductive powder such as Ag used for the internal wiring starts to sinter before the sintering start temperature of the substrate, the sintering and shrinkage behavior of the substrate and the internal wiring do not match, and the substrate is warped. Occurs. In particular, when Ag having a lower melting point than Au and Cu is used, the warpage of the substrate is remarkable. In order to solve such a warpage of a substrate, it has been proposed to add a glass ceramic material for a substrate to a conductive paste for internal wiring (Japanese Patent Laid-Open No. 60-24095).
However, in this case, the sintering of the conductive powder is hindered, and the conductivity of the internal wiring is reduced.
本発明の目的は、基板の反りが少なく、しかも内部配
線の導電性が良好な、ガラスフリット製の多層回路基板
を提供することにある。SUMMARY OF THE INVENTION It is an object of the present invention to provide a glass frit multilayer circuit board in which the warpage of the board is small and the conductivity of the internal wiring is good.
本発明は、ガラスフリットを含むセラミック材から成
る絶縁層が積層された積層基板内に、Ag系の導電性粉末
を含む導電性ペーストを用いて内部配線を形成した多層
回路基板において、 前記導電性ペーストは、前記積層基板の焼結開始温度よ
りも低い700〜845℃の屈伏点をもったガラスフリット及
びAg系の導電性粉末を含んでおり、前記ガラスフリット
は、平均粒径が10μｍ以下であり、その添加量は、前記
Ag系の導電性粉末の30〜55体積％であることを特徴とす
る多層回路基板である。The present invention provides a multilayer circuit board in which an internal wiring is formed using a conductive paste containing an Ag-based conductive powder in a laminated substrate on which an insulating layer made of a ceramic material containing glass frit is laminated. The paste contains a glass frit having a yield point of 700 to 845 ° C. lower than the sintering start temperature of the laminated substrate and an Ag-based conductive powder, and the glass frit has an average particle size of 10 μm or less. Yes, the amount of addition
The multilayer circuit board is characterized by being 30 to 55% by volume of the Ag-based conductive powder.
本発明に係る多層回路基板では、内部配線を形成する
ための導電性ペーストに上述のようなガラスフリットが
含まれている。この導電性ペーストは、焼結開始温度が
基板の焼結開始温度と接近しているため焼結時に基板に
反りを起こさせにくい。また、導電性ペーストには基板
の焼結開始温度よりも低い屈伏点のガラスフリットが含
まれているため、焼結後の導電性が良好である。このた
め、本発明によれば、反りが少なく、また内部配線の導
電性が良好なガラスフリット製の多層回路基板が実現で
きる。In the multilayer circuit board according to the present invention, the above-described glass frit is contained in the conductive paste for forming the internal wiring. Since the sintering start temperature of this conductive paste is close to the sintering start temperature of the substrate, the substrate is unlikely to warp during sintering. Moreover, since the conductive paste contains glass frit having a yield point lower than the sintering start temperature of the substrate, the conductivity after sintering is good. Therefore, according to the present invention, a multilayer circuit board made of glass frit with less warpage and good internal wiring conductivity can be realized.
第１図は、本発明の一実施例に係る多層回路基板の縦
断面部分図である。図において、多層回路基板１は、積
層基板２と、内部配線３と、表面配線４とから構成され
ている。FIG. 1 is a partial longitudinal sectional view of a multilayer circuit board according to one embodiment of the present invention. In the figure, a multilayer circuit board 1 includes a laminated board 2, internal wirings 3, and surface wirings 4.
積層基板２は、たとえば３枚のガラスフリット製グリ
ーンシートを積層して一体焼成することにより得られる
複数の絶縁層（以下、シートと称す）2a,2b,2cから構成
されている。各グリーンシートを構成するガラスフリッ
トとしては、たとえばMgO−Al2O3−SiO2を主成分とする
ものが用いられる。また、上述のガラスフリットには、
セラミック材料が含まれている。セラミック材料として
は、たとえばアルミナ、ムライト、コージェライト等が
挙げられる。このセラミック材料は、単独で添加されて
もよいし、２種以上混合して添加されてもよい。なお、
セラミック材料は、ガラスフリットに対して通常10〜45
重量％程度添加される。The laminated substrate 2 includes a plurality of insulating layers (hereinafter, referred to as sheets) 2a, 2b, and 2c obtained by, for example, laminating and integrally firing three glass frit green sheets. The glass frit constituting the green sheets, are used as the main component for example, MgO-Al 2 O 3 -SiO 2 . Also, the above glass frit has
Contains ceramic material. Examples of the ceramic material include alumina, mullite, cordierite and the like. This ceramic material may be added alone or as a mixture of two or more. In addition,
Ceramic material is usually 10-45 for glass frit
It is added in the order of% by weight.
内部配線３は、シート2a,2b間、及びシート2b,2c間に
所定のパターンで形成されている。各内部配線３は、ス
ルーホール６を通じて積層基板２の表面に延びており、
その先端が積層基板２の図上面及び図下面で電極3aを形
成している。内部配線３は、導電性材料と、ガラスフリ
ットと、有機ビヒクルとを含む導電性ペーストにより形
成されている。導電性材料としては、銀（Ag）系、金
（Au）系及び銅（Cu）系の導電性材料が用いられる。こ
のうち、本実施例では、導電性が良好な銀系の導電性材
料を用いるのが好ましい。Ag系の導電性材料は、Au系ま
たはCu系の導体材料よりも焼結開始温度が低いため、積
層基板２の反りの防止効果をさらに高めることができ
る。Ag系の導電性材料としては、たとえば銀、銀−パラ
ジウム、銀−白金，銀−パラジウム−白金等の導電性材
料が例示できる。ガラスフリットとしては、上述のガラ
スフリット性グリーンシートの焼結開始温度よりも低い
屈伏点のものが用いられる。ここで、屈伏点とは、ガラ
スフリットの体積が熱膨張により急激に増加する挙動を
示す温度範囲から粘性流動により収縮する温度範囲に移
行する際の境界の温度をいう。屈伏点は、通常ガラスフ
リットのガラス転移点と軟化点との間で観測される。な
お、ガラスフリットの屈伏点が基板の焼結開始温度より
も高い場合は、反りの少ない多層回路基板が実現できな
い。上述のような屈伏点のガラスフリットとしては、た
とえばB2O3−SiO2−CaO−Al2O3を挙げることができる。
このうち、特に屈伏点が700〜845℃のガラスフリットが
好ましい。屈伏点が700℃未満の場合は、ガラス流動が
速くなり、導電性材料同士が引き寄せられて焼結が促進
され、この結果導電性材料が過焼結材料となり、内部配
線抵抗値が大きくまた不安定となる。逆に、屈伏点が84
5℃を超える場合は、ガラスフリットの軟化流動性が悪
く、ガラスフリットが導電性粒子間に均一に介在せず、
導電性粒子どうしが焼結反応を起こし、その結果基板の
反りが生じる。前記範囲の屈伏点のガラスフリットとし
ては、B2O3−SiO2−BaOが例示できる。上述のガラスフ
リットは、平均粒径が10μｍ以下のものが好ましい。平
均粒径が10μｍを超えると、たとえば内部配線をスクリ
ーン印刷する際に、スクリーンに目詰まりが生じる恐れ
がある。また、焼成時にガラスフリットが流動しきらな
い場合がある。ガラスフリットは、上述の導電性材料と
してAg系の導電性粉末を用いた場合、Ag系の導電性粉末
の30〜55体積％添加される。添加量が30体積％未満の場
合は、導電性材料の焼結を充分に抑制できず、積層基板
２に反りが生じやすい。逆に、添加量が55体積％を超え
る場合は、内部配線３中のガラス成分が多くなるため、
Ag系導電性粉末本来の高導電性が得られず、多層回路基
板を通過する信号の高速化が困難になる。The internal wiring 3 is formed in a predetermined pattern between the sheets 2a and 2b and between the sheets 2b and 2c. Each internal wiring 3 extends to the surface of the laminated substrate 2 through the through hole 6,
The tip forms an electrode 3a on the upper surface and the lower surface of the laminated substrate 2 in the figure. The internal wiring 3 is formed of a conductive paste containing a conductive material, a glass frit, and an organic vehicle. As the conductive material, a silver (Ag) -based, gold (Au) -based, or copper (Cu) -based conductive material is used. Among them, in this embodiment, it is preferable to use a silver-based conductive material having good conductivity. Since the Ag-based conductive material has a lower sintering start temperature than the Au-based or Cu-based conductive material, the effect of preventing the laminated substrate 2 from warping can be further enhanced. Examples of the Ag-based conductive material include conductive materials such as silver, silver-palladium, silver-platinum, and silver-palladium-platinum. As the glass frit, a glass frit having a yield point lower than the sintering start temperature of the glass frit green sheet is used. Here, the yield point refers to a temperature at a boundary when the volume of the glass frit shifts from a temperature range in which the behavior of rapidly increasing due to thermal expansion to a temperature range in which the volume of the glass frit contracts due to viscous flow. The yield point is usually observed between the glass transition point and the softening point of the glass frit. If the sag point of the glass frit is higher than the sintering start temperature of the substrate, a multilayer circuit board with less warpage cannot be realized. As the glass frit yield point as described above, it may be mentioned for example B 2 O 3 -SiO 2 -CaO- Al 2 O 3.
Among these, a glass frit having a yield point of 700 to 845 ° C is particularly preferable. If the yield point is lower than 700 ° C., the glass flows faster, the conductive materials are attracted to each other, and sintering is promoted. Become stable. Conversely, the yield point is 84
If it exceeds 5 ° C, the softening fluidity of the glass frit is poor, and the glass frit does not uniformly intervene between the conductive particles,
The conductive particles undergo a sintering reaction, resulting in substrate warpage. As the glass frit yield point of the range, B 2 O 3 -SiO 2 -BaO can be exemplified. The above-mentioned glass frit preferably has an average particle size of 10 μm or less. If the average particle size exceeds 10 μm, for example, when the internal wiring is screen-printed, the screen may be clogged. Further, the glass frit may not flow completely during firing. When Ag-based conductive powder is used as the conductive material, the glass frit is added in an amount of 30 to 55% by volume of the Ag-based conductive powder. If the addition amount is less than 30% by volume, sintering of the conductive material cannot be sufficiently suppressed, and the laminated substrate 2 is likely to be warped. Conversely, when the addition amount exceeds 55% by volume, the glass component in the internal wiring 3 increases,
The high conductivity inherent in the Ag-based conductive powder cannot be obtained, making it difficult to increase the speed of signals passing through the multilayer circuit board.
表面配線４は、積層基板２の少なくとも一方の主面
（図では両主面）に所定の高密度パターンで形成されて
いる。表面配線４は、たとえばマイグレーションを起こ
しにくいCu系の導電性材料を含む導電性ペーストにより
形成されている。The surface wiring 4 is formed in a predetermined high-density pattern on at least one main surface (both main surfaces in the figure) of the laminated substrate 2. The surface wiring 4 is formed of, for example, a conductive paste containing a Cu-based conductive material that hardly causes migration.
前記多層回路基板１では、内部配線３の電極3a,3a間
及び電極3aと表面配線４との間に電子部品のチップ７が
配置される。そして、このチップ７は、電極3aまたは表
面配線４にはんだ付けされる。これにより、電極3a,3a
間及び電極3aと表面配線４との間が接続される。なお、
電極3aと表面配線４との接続は、両者の間に接続誘導体
８を配置することにより行われてもよい。In the multilayer circuit board 1, a chip 7 of an electronic component is arranged between the electrodes 3 a of the internal wiring 3 and between the electrode 3 a and the surface wiring 4. Then, this chip 7 is soldered to the electrode 3a or the surface wiring 4. Thereby, the electrodes 3a, 3a
The space between the electrodes 3a and the surface wiring 4 is connected. In addition,
The connection between the electrode 3a and the surface wiring 4 may be performed by disposing a connection dielectric 8 between them.
次に、前記多層回路基板１の製造方法について説明す
る。Next, a method for manufacturing the multilayer circuit board 1 will be described.
多層回路基板１の製造では、まず積層基板２を形成す
る。積層基板２は、上述のガラスフリットからなるグリ
ーンシートを積層して一体焼成することにより得られ
る。グリーンシートは、ガラスフリットとセラミック材
料と有機バインダーと有機溶剤とを混練し、得られたペ
ーストをたとえばドクターブレード法によりシート化す
ることにより得られる。In the manufacture of the multilayer circuit board 1, first, the laminated board 2 is formed. The laminated substrate 2 is obtained by laminating and integrally firing green sheets made of the above-described glass frit. The green sheet is obtained by kneading a glass frit, a ceramic material, an organic binder, and an organic solvent, and forming the obtained paste into a sheet by, for example, a doctor blade method.
内部配線３は、上述の導電性ペーストをあらかじめ各
グリーンシートの表面及び各グリーンシートに設けられ
たスルーホール内に印刷または充填し、グリーンシート
と同時に焼成することにより形成される。この際、導電
性ペーストでは、導電性材料の粒子表面にガラス成分が
均一に分布し、これによりグリーンシートの焼結開始温
度と導電性材料の焼結開始温度とが接近する。この結
果、積層基板２の反りが抑制される。The internal wiring 3 is formed by printing or filling the above-mentioned conductive paste on the surface of each green sheet and the through holes provided in each green sheet in advance, and firing the same simultaneously with the green sheet. At this time, in the conductive paste, the glass component is uniformly distributed on the surface of the particles of the conductive material, so that the sintering start temperature of the green sheet and the sintering start temperature of the conductive material are close to each other. As a result, the warpage of the laminated substrate 2 is suppressed.
次に、積層基板２の表面に表面配線４を配置する。表
面配線４は、導電性材料と有機ビヒクルとからなる導電
性ペーストを所定の高密度パターンで積層基板２上に印
刷し、これを焼成することにより形成される。Next, the surface wiring 4 is arranged on the surface of the laminated substrate 2. The surface wiring 4 is formed by printing a conductive paste composed of a conductive material and an organic vehicle on the laminated substrate 2 in a predetermined high-density pattern, and baking this.
こうして得られた多層回路基板１の所定部位には、電
子部品や表面配線４と内部配線３との接続用導体等が配
置される。At a predetermined portion of the multilayer circuit board 1 thus obtained, electronic components, connecting conductors for connecting the surface wiring 4 and the internal wiring 3, and the like are arranged.
MgO、Al2O3及びSiO2を主成分とするガラスフリットと
セラミック材料としてのアルミナとを混合し、これにア
クリル系樹脂とトルエンとジブチルフタレート（可塑
剤）とを加えてボールミルで混合してペーストを作成し
た。そして、得られたペーストからドクターブレード法
によりグリーンシートを作成した。A glass frit mainly composed of MgO, Al 2 O 3 and SiO 2 is mixed with alumina as a ceramic material, and an acrylic resin, toluene and dibutyl phthalate (plasticizer) are added thereto and mixed with a ball mill. Paste created. Then, a green sheet was formed from the obtained paste by a doctor blade method.
一方、Ag粉末とガラスフリットとエチルセルロースと
2,2,4−トリメチル−1,3−ペンタンジオールモノイソブ
チレートとを３本ロールミルで混練し、導電性ペースト
を作成した。ガラスフリットには、B2O3、SiO2及びPbO
を主成分とするガラスフリット（Ｉ）、またはB2O3、Si
O2及びBaOを主成分とするガラスフリット（II）を用い
た。なお、ガラスフリットの添加量等は、表に示す通り
に設定した。On the other hand, Ag powder, glass frit and ethyl cellulose
2,2,4-Trimethyl-1,3-pentanediol monoisobutyrate was kneaded with a three-roll mill to prepare a conductive paste. Glass frit includes B 2 O 3 , SiO 2 and PbO
Glass frit mainly composed of (I), or B 2 O 3, Si
Glass frit (II) containing O 2 and BaO as main components was used. The amount of the glass frit was set as shown in the table.
得られた導電性ペーストを上述のグリーンシート上に
所定のパターンで印刷し、このグリーンシートを５枚積
層してピーク温度900℃で30分間焼成し、多層回路基板
を得た。The obtained conductive paste was printed in a predetermined pattern on the above-mentioned green sheet, five green sheets were laminated and baked at a peak temperature of 900 ° C. for 30 minutes to obtain a multilayer circuit board.
得られた多層回路基板について、基板の反り及び内部
配線の抵抗値を調べた。測定方法は次の通りである。With respect to the obtained multilayer circuit board, the warpage of the board and the resistance value of the internal wiring were examined. The measuring method is as follows.
反り 反りゲージで基板の最大高さを求め、この高さから基
板の厚みを差し引いた値を反りとした。0.02mm以下が合
格である。Warp The maximum height of the substrate was determined using a warp gauge, and the value obtained by subtracting the thickness of the substrate from this height was defined as the warpage. 0.02mm or less is a pass.
導体抵抗値 ４端子法（ホイートストンブリッジを用いた抵抗値測
定方法）により測定した。4.5mΩ以下が合格である。Conductor resistance value Measured by a four-terminal method (resistance measurement method using a Wheatstone bridge). 4.5mΩ or less is acceptable.
前記実施例では、ガラスフリットとして（Ｉ），（I
I）の２種類を用いたが、これらに代えてCaO−B2O3−Si
O2ガラス、SiO2−B2O3−CaO−Al2O3ガラス、またはSiO2
−B2O3−CaO−ZrO2ガラスなどが用いられてもよい。 In the above embodiment, the glass frit (I), (I
Although using two types of I), CaO-B 2 O 3 -Si instead of these
O 2 glass, SiO 2 -B 2 O 3 -CaO-Al 2 O 3 glass, or SiO 2
-B 2 O 3, etc. -CaO-ZrO 2 glass may be used.
たとえば、屈伏点840℃、平均粒径5.5μｍのSiO2−B2
O3−CaO−ZrO2ガラスを用い、その添加量を45体積％に
設定した場合、基板の反りは0.02mm以下に、また内部配
線抵抗値は4.5mΩになった。For example, SiO 2 -B 2 with a deformation point of 840 ° C. and an average particle size of 5.5 μm
When O 3 —CaO—ZrO 2 glass was used and the addition amount was set to 45% by volume, the warpage of the substrate was 0.02 mm or less, and the internal wiring resistance was 4.5 mΩ.
〔発明の効果〕 本発明では、内部配線が上述のような導電性ペースト
を用いて形成されている。このため、第１の発明によれ
ば、基板の反りが少なく、また内部配線の抵抗値が小さ
な多層回路基板が実現できる。[Effects of the Invention] In the present invention, the internal wiring is formed using the conductive paste as described above. For this reason, according to the first aspect, a multilayer circuit board in which the warpage of the board is small and the resistance value of the internal wiring is small can be realized.
第１図は本発明の一実施例の縦断面部分図である。 １……多層回路基板、２……積層基板、2a,2b,2c……シ
ート、３……内部配線。FIG. 1 is a partial longitudinal sectional view of one embodiment of the present invention. 1. Multi-layer circuit board, 2 .... Multi-layer board, 2a, 2b, 2c ... Sheet, 3 ... Internal wiring.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井本 晃 鹿児島県国分市山下町１―１ 京セラ株 式会社国分工場内 (56)参考文献 特開 昭62−18794（ＪＰ，Ａ) 特開 昭63−293899（ＪＰ，Ａ) 特開 平２−155294（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 3/46 ──────────────────────────────────────────────────続 き Continuation of the front page (72) Akira Imoto Inventor 1-1, Yamashita-cho, Kokubu-shi, Kagoshima Pref. -293899 (JP, A) JP-A-2-155294 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H05K 3/46
Claims (1)
る絶縁層が積層された積層基板内に、Ag系の導電性粉
末、ガラスフリットを含む導電性ペーストを用いて内部
配線を形成した多層回路基板において、 前記導電性ペーストは、前記積層基板の焼結開始温度よ
りも低い700〜845℃の屈伏点をもったガラスフリット及
びAg系の導電性粉末を含んでおり、前記ガラスフリット
は、平均粒径が10μｍ以下であり、その添加量が、前記
Ag系の導電性粉末の30〜55体積％であることを特徴とす
る多層回路基板。1. A multilayer circuit board in which an internal wiring is formed by using an Ag-based conductive powder and a conductive paste containing glass frit in a laminated substrate on which an insulating layer made of a ceramic material containing glass frit is laminated. The conductive paste includes a glass frit having a yield point of 700 to 845 ° C. lower than the sintering start temperature of the laminated substrate and a conductive powder of an Ag-based material, and the glass frit has an average particle size. Is 10 μm or less, and the amount of the
A multilayer circuit board comprising 30 to 55% by volume of an Ag-based conductive powder.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02200032A JP3130914B2 (en) | 1990-07-27 | 1990-07-27 | Multilayer circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02200032A JP3130914B2 (en) | 1990-07-27 | 1990-07-27 | Multilayer circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0484494A JPH0484494A (en) | 1992-03-17 |
| JP3130914B2 true JP3130914B2 (en) | 2001-01-31 |
Family
ID=16417690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02200032A Expired - Fee Related JP3130914B2 (en) | 1990-07-27 | 1990-07-27 | Multilayer circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3130914B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3704864B2 (en) | 1997-02-12 | 2005-10-12 | 株式会社デンソー | Semiconductor element mounting structure |
| JPH10308582A (en) | 1997-05-07 | 1998-11-17 | Denso Corp | Multilayered wiring board |
| JP6030373B2 (en) * | 2012-08-01 | 2016-11-24 | 日本特殊陶業株式会社 | Multilayer ceramic substrate and manufacturing method thereof |
-
1990
- 1990-07-27 JP JP02200032A patent/JP3130914B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0484494A (en) | 1992-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3331083B2 (en) | Low temperature firing ceramic circuit board | |
| EP0997941B1 (en) | Conductive paste and ceramic printed circuit substrate using the same | |
| JP3130914B2 (en) | Multilayer circuit board | |
| JP3019136B2 (en) | Thick film paste and ceramic circuit board using the same | |
| JP3093601B2 (en) | Ceramic circuit board | |
| JP4122612B2 (en) | Low temperature fired ceramic circuit board | |
| JP2002043758A (en) | Multilayer board and manufacturing method | |
| JP2718152B2 (en) | Manufacturing method of ceramic circuit board | |
| JP2004228410A (en) | Wiring board | |
| JP3064047B2 (en) | Multilayer ceramic circuit board | |
| JPH0685466A (en) | Multilayer circuit board | |
| JP2885477B2 (en) | Multilayer wiring board and method of manufacturing the same | |
| JPH06334351A (en) | Conductor paste and ceramic multilayer interconnection board using same | |
| JP3666308B2 (en) | Conductive paste and ceramic electronic components | |
| JP2001189550A (en) | Circuit board | |
| JP2002134885A (en) | Circuit board, manufacturing method thereof, electronic device mounting body, and green sheet | |
| JPH0738493B2 (en) | Co-fired ceramic circuit board | |
| JP2002076609A (en) | Circuit board | |
| JPH11186727A (en) | Wiring board and manufacture thereof | |
| JPH0787226B2 (en) | Low dielectric constant insulator substrate | |
| JP2000049431A (en) | Ceramic circuit board | |
| JPH11135899A (en) | Ceramic circuit board | |
| JPH0878847A (en) | Low temperature baking multilayered circuit board | |
| JP3071514B2 (en) | Multilayer circuit board | |
| JPH088505A (en) | Low temperature fired ceramic circuit board and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071117 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |