JP3129286B2 - システムレベルシミュレーション方法及びその装置並びにプログラムを記録した機械読み取り可能な記録媒体 - Google Patents
システムレベルシミュレーション方法及びその装置並びにプログラムを記録した機械読み取り可能な記録媒体Info
- Publication number
- JP3129286B2 JP3129286B2 JP10134560A JP13456098A JP3129286B2 JP 3129286 B2 JP3129286 B2 JP 3129286B2 JP 10134560 A JP10134560 A JP 10134560A JP 13456098 A JP13456098 A JP 13456098A JP 3129286 B2 JP3129286 B2 JP 3129286B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- processing
- partial circuit
- partial
- emulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
- G06F30/331—Design verification, e.g. functional simulation or model checking using simulation with hardware acceleration, e.g. by using field programmable gate array [FPGA] or emulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータシス
テム等の入出力装置の操作を含むシステムのシステムレ
ベルシミュレーションの分野に関し、特に、シミュレー
ション対象装置の一部を書き換え型ハードウェアを用い
てエミュレーションするようにした技術に関する。
テム等の入出力装置の操作を含むシステムのシステムレ
ベルシミュレーションの分野に関し、特に、シミュレー
ション対象装置の一部を書き換え型ハードウェアを用い
てエミュレーションするようにした技術に関する。
【０００２】
【従来の技術】コンピュータシステム等のシミュレーシ
ョン対象装置全体のシミュレーションを行う従来のシス
テムレベルシミュレーション装置の一例が、特開平8-11
0919号公報に記載されている。
ョン対象装置全体のシミュレーションを行う従来のシス
テムレベルシミュレーション装置の一例が、特開平8-11
0919号公報に記載されている。
【０００３】図４はこの文献に記載されているシステム
レベルシミュレーション装置５の構成を示したブロック
図であり、命令レベルシミュレーション装置51と、論理
レベルシミュレーション装置52とを含んでいる。命令レ
ベルシミュレーション装置51，論理レベルシミュレーシ
ョン装置52は、ソフトウェアによって実現されるもので
ある。
レベルシミュレーション装置５の構成を示したブロック
図であり、命令レベルシミュレーション装置51と、論理
レベルシミュレーション装置52とを含んでいる。命令レ
ベルシミュレーション装置51，論理レベルシミュレーシ
ョン装置52は、ソフトウェアによって実現されるもので
ある。
【０００４】命令レベルシミュレーション装置51は、論
理レベルシミュレーション装置52に比較して高速に動作
するが、入出力装置の操作を含むシステム全体の動作は
正確にシミュレーションすることはできないものであ
る。一方、論理レベルシミュレーション装置52は、非常
に正確なシミュレーションを行うことはできるが、処理
速度が非常に遅いものである。
理レベルシミュレーション装置52に比較して高速に動作
するが、入出力装置の操作を含むシステム全体の動作は
正確にシミュレーションすることはできないものであ
る。一方、論理レベルシミュレーション装置52は、非常
に正確なシミュレーションを行うことはできるが、処理
速度が非常に遅いものである。
【０００５】図５は、図４に示したシステムレベルシミ
ュレーション装置５がシミュレーション対象するコンピ
ュータシステムの一例を示したブロック図であり、ホス
トシステム６と、入出力システム７とから構成されてい
る。
ュレーション装置５がシミュレーション対象するコンピ
ュータシステムの一例を示したブロック図であり、ホス
トシステム６と、入出力システム７とから構成されてい
る。
【０００６】以下、図４，図５を参照して従来のシステ
ムレベルシミュレーション装置５の動作について説明す
る。
ムレベルシミュレーション装置５の動作について説明す
る。
【０００７】命令レベルシミュレーション装置51は、ホ
ストシステム６の構成要素であるプロセッサ61，システ
ムバス62，メモリ63，インターフェース64をシミュレー
ションする。これによりコンピュータシステムの主要部
分の機能がシミュレーションされる。一方、論理レベル
シミュレーション装置52は、入出力システム７の構成要
素である入出力管理装置72のシミュレーションを行い、
システムレベルのシミュレーションに必要な入出力操作
を行う。
ストシステム６の構成要素であるプロセッサ61，システ
ムバス62，メモリ63，インターフェース64をシミュレー
ションする。これによりコンピュータシステムの主要部
分の機能がシミュレーションされる。一方、論理レベル
シミュレーション装置52は、入出力システム７の構成要
素である入出力管理装置72のシミュレーションを行い、
システムレベルのシミュレーションに必要な入出力操作
を行う。
【０００８】更に、命令レベルシミュレーション装置51
によってシミュレーションされたホストシステム６内の
ソケットモジュール65と、論理レベルシミュレーション
装置52によってシミュレーションされた入出力システム
７内のソケットインターフェース71とを用いて、ホスト
システム６と入出力システム７との間で相互に動作内容
を通知する。このような動作により、システムレベルの
シミュレーションが行われる。
によってシミュレーションされたホストシステム６内の
ソケットモジュール65と、論理レベルシミュレーション
装置52によってシミュレーションされた入出力システム
７内のソケットインターフェース71とを用いて、ホスト
システム６と入出力システム７との間で相互に動作内容
を通知する。このような動作により、システムレベルの
シミュレーションが行われる。
【０００９】上述した図４に示した従来のシステムレベ
ルシミュレーション装置５は、処理速度が速い命令レベ
ルシミュレーション装置51を用いてホストシステム６の
シミュレーションを行い、命令レベルシミュレーション
装置51では正確なシミュレーションを行うことができな
い入出力システム７については論理レベルシミュレーシ
ョン装置52を用いてシミュレーションを行うことによ
り、システムレベルシミュレーションの高速化を図って
いる。
ルシミュレーション装置５は、処理速度が速い命令レベ
ルシミュレーション装置51を用いてホストシステム６の
シミュレーションを行い、命令レベルシミュレーション
装置51では正確なシミュレーションを行うことができな
い入出力システム７については論理レベルシミュレーシ
ョン装置52を用いてシミュレーションを行うことによ
り、システムレベルシミュレーションの高速化を図って
いる。
【００１０】しかしながら、上記した従来のシステムレ
ベルシミュレーション装置５は、ソフトウェアによって
実現される命令レベルシミュレーション装置51と論理レ
ベルシミュレーション装置52とを統合することにより構
成されているため、処理速度の高速化には限界がある。
ベルシミュレーション装置５は、ソフトウェアによって
実現される命令レベルシミュレーション装置51と論理レ
ベルシミュレーション装置52とを統合することにより構
成されているため、処理速度の高速化には限界がある。
【００１１】ところで、シミュレーション対象となる回
路をFPGA（フィールドプログラマブルゲートアレイ）に
マッピングし、それを使用してシミュレーション（エミ
ュレーション）する技術も従来から知られている（例え
ば、特表平8-508599号公報）。FPGAを使用した場合は、
ソフトウェアによって実現される命令レベルシミュレー
ション装置, 論理レベルシミュレーション装置を使用す
る場合に比較して、処理速度を格段に速くすることがで
きる。
路をFPGA（フィールドプログラマブルゲートアレイ）に
マッピングし、それを使用してシミュレーション（エミ
ュレーション）する技術も従来から知られている（例え
ば、特表平8-508599号公報）。FPGAを使用した場合は、
ソフトウェアによって実現される命令レベルシミュレー
ション装置, 論理レベルシミュレーション装置を使用す
る場合に比較して、処理速度を格段に速くすることがで
きる。
【００１２】そこで、処理速度を向上させるために、FP
GAを用いたエミュレーション装置を作成し、それを利用
してシステムレベルシミュレーションを行うということ
が考えられる。
GAを用いたエミュレーション装置を作成し、それを利用
してシステムレベルシミュレーションを行うということ
が考えられる。
【００１３】
【発明が解決しようとする課題】上記したようにFPGAを
用いて構成したエミュレーション装置を利用してシステ
ムレベルシミュレーションを行うようにすれば、図４に
示したシステムレベルシミュレーション装置を用いる場
合に比較してはるかに高速にシステムレベルシミュレー
ションを行うことができる。
用いて構成したエミュレーション装置を利用してシステ
ムレベルシミュレーションを行うようにすれば、図４に
示したシステムレベルシミュレーション装置を用いる場
合に比較してはるかに高速にシステムレベルシミュレー
ションを行うことができる。
【００１４】しかし、FPGAを用いて構成したエミュレー
ション装置を利用してシステムレベルシミュレーション
を行う場合には、次のような問題が生じる。
ション装置を利用してシステムレベルシミュレーション
を行う場合には、次のような問題が生じる。
【００１５】コンピュータシステムの開発時において
は、ホストシステムの一部の構成要素しか仕様が決定さ
れていない状況でシステムレベルシミュレーションを行
うことが必要になる場合がある。このような場合であっ
ても、上記した方法では、コンピュータシステムの全て
の構成要素の動作をエミュレーションできるエミュレー
ション装置をFPGAを用いて作成しておくことが必要にな
る。例えば、コンピュータシステムの構成要素の内、プ
ロセッサしか仕様が決定されていないような場合であっ
ても、システムバス，メモリ等の他の構成要素も含め
て、全ての構成要素の動作をエミュレーションできるエ
ミュレーション装置を作成しておくことが必要になる。
は、ホストシステムの一部の構成要素しか仕様が決定さ
れていない状況でシステムレベルシミュレーションを行
うことが必要になる場合がある。このような場合であっ
ても、上記した方法では、コンピュータシステムの全て
の構成要素の動作をエミュレーションできるエミュレー
ション装置をFPGAを用いて作成しておくことが必要にな
る。例えば、コンピュータシステムの構成要素の内、プ
ロセッサしか仕様が決定されていないような場合であっ
ても、システムバス，メモリ等の他の構成要素も含め
て、全ての構成要素の動作をエミュレーションできるエ
ミュレーション装置を作成しておくことが必要になる。
【００１６】FPGAによりエミュレーション装置を作成す
るには、多くの労力, 時間が必要になる。このように多
くの労力，時間が必要になるFPGAによりエミュレーショ
ン装置の作成を、仕様が確定していない構成要素につい
ても行うということは、多くの労力, 時間が無駄になる
危険性が高く、効率良くシステムレベルシミュレーショ
ンを行うことができなくなる危険性が高くなる。つま
り、作成したエミュレーション装置の構成の内、仕様が
決定されていない構成要素に対応する部分の構成が、そ
の後に決定された構成要素の仕様と一致しない場合に
は、再びエミュレーション装置を作成し直さなければな
らないため、効率の良いシステムレベルシミュレーショ
ンを行うことができなくなってしまう。また、FPGAによ
るエミュレーション装置は、エミュレーション対象とな
る装置とは動作速度に差があるため、エミュレーション
対象の外部に付加する入出力装置等の操作や管理を行う
ことが困難である。そのため、本来ならば外部に付加す
るだけである入出力装置もエミュレーション対象に含め
てエミュレーションするか、あるいは動作速度整合のた
めのインターフェースを設ける必要があり、エミュレー
ション装置作成に必要となる労力を増加させる一因とな
っている。
るには、多くの労力, 時間が必要になる。このように多
くの労力，時間が必要になるFPGAによりエミュレーショ
ン装置の作成を、仕様が確定していない構成要素につい
ても行うということは、多くの労力, 時間が無駄になる
危険性が高く、効率良くシステムレベルシミュレーショ
ンを行うことができなくなる危険性が高くなる。つま
り、作成したエミュレーション装置の構成の内、仕様が
決定されていない構成要素に対応する部分の構成が、そ
の後に決定された構成要素の仕様と一致しない場合に
は、再びエミュレーション装置を作成し直さなければな
らないため、効率の良いシステムレベルシミュレーショ
ンを行うことができなくなってしまう。また、FPGAによ
るエミュレーション装置は、エミュレーション対象とな
る装置とは動作速度に差があるため、エミュレーション
対象の外部に付加する入出力装置等の操作や管理を行う
ことが困難である。そのため、本来ならば外部に付加す
るだけである入出力装置もエミュレーション対象に含め
てエミュレーションするか、あるいは動作速度整合のた
めのインターフェースを設ける必要があり、エミュレー
ション装置作成に必要となる労力を増加させる一因とな
っている。
【００１７】〔発明の目的〕そこで、本発明の目的は、
効率良く、且つ高速にシステムレベルシミュレーション
を行えるようにすることにある。
効率良く、且つ高速にシステムレベルシミュレーション
を行えるようにすることにある。
【００１８】
【課題を解決するための手段】本発明は上記目的を達成
するため、シミュレーション対象装置（図３の４）を第
１，第２の部分回路（図３の41，43）に分割し、第１の
部分回路（図３の41）の動作を、高速動作が可能なFPGA
等の書き換え型ハードウェアによって構成されたエミュ
レーション対象回路（図３の11）によってエミュレーシ
ョンし、第２の部分回路（図３の43）の動作を、ソフト
ウェアによって構成された柔軟性の高い部分回路処理代
行手段（図３の22）によってシミュレーションし、部分
回路処理代行手段（図３の22）は、第２の部分回路が行
う入出力動作を、ＯＳ呼出し手段（図３の23）を用いて
ＯＳを呼び出し、ＯＳにシミュレーションさせ、ＯＳ呼
出し手段（図３の23）は、ＯＳが保持している入力装置
からの処理要求がエミュレーション対象回路（図３の1
1）に対する処理要求なのか、部分回路処理代行手段
（図３の22）に対する処理要求なのかを判断し、エミュ
レーション対象回路（図３の11）に対する処理要求であ
ると判断した場合は、エミュレーション対象回路（図３
の11）へ処理要求を通知することを部分回路処理代行手
段（図３の22）に対して指示し、部分回路処理代行手段
（図３の22）に対する処理要求であると判断した場合
は、処理要求を部分回路処理代行手段（図３の22）に渡
す。
するため、シミュレーション対象装置（図３の４）を第
１，第２の部分回路（図３の41，43）に分割し、第１の
部分回路（図３の41）の動作を、高速動作が可能なFPGA
等の書き換え型ハードウェアによって構成されたエミュ
レーション対象回路（図３の11）によってエミュレーシ
ョンし、第２の部分回路（図３の43）の動作を、ソフト
ウェアによって構成された柔軟性の高い部分回路処理代
行手段（図３の22）によってシミュレーションし、部分
回路処理代行手段（図３の22）は、第２の部分回路が行
う入出力動作を、ＯＳ呼出し手段（図３の23）を用いて
ＯＳを呼び出し、ＯＳにシミュレーションさせ、ＯＳ呼
出し手段（図３の23）は、ＯＳが保持している入力装置
からの処理要求がエミュレーション対象回路（図３の1
1）に対する処理要求なのか、部分回路処理代行手段
（図３の22）に対する処理要求なのかを判断し、エミュ
レーション対象回路（図３の11）に対する処理要求であ
ると判断した場合は、エミュレーション対象回路（図３
の11）へ処理要求を通知することを部分回路処理代行手
段（図３の22）に対して指示し、部分回路処理代行手段
（図３の22）に対する処理要求であると判断した場合
は、処理要求を部分回路処理代行手段（図３の22）に渡
す。
【００１９】より具体的には、シミュレーション対象装
置（図３の４）を第１，第２の部分回路（図３の41，4
3）に分割した際の、前記第１の部分回路（図３の41）
の動作をエミュレーションする、書き換え型ハードウェ
アによって構成されたエミュレーション対象回路（図３
の11）と、前記第２の部分回路（図３の43）の動作をシ
ミュレーションする、ソフトウェアによって構成された
部分回路処理代行手段（図３の22）であって、前記第２
の部分回路が行う入出力動作を、ＯＳ呼出し手段（図３
の23）を用いて呼び出したＯＳにシミュレーションさせ
る部分回路処理代行手段（図３の22）と、ＯＳを呼び出
すと共に、前記ＯＳが保持している入力装置からの処理
要求が前記エミュレーション対象回路（図３の11）に対
する処理要求なのか、前記部分回路処理代行手段（図３
の22）に対する処理要求なのかを判断し、前記エミュレ
ーション対象回路（図３の11）に対する処理要求である
と判断した場合は、前記エミュレーション対象回路（図
３の11）へ前記処理要求を通知することを前記部分回路
処理代行手段（図３の22）に対して指示し、前記部分回
路処理代行手段（図３の22）に対する処理要求であると
判断した場合は、前記処理要求を前記部分回路処理代行
手段（図３の22）に渡すＯＳ呼出し手段（図３の23）
と、前記エミュレーション対象回路（図３の11）と前記
部分回路処理代行手段（図３の22）との間で、シミュレ
ーションに必要となる情報をやり取りする通信手段（図
３の12，21）とを備えている。
置（図３の４）を第１，第２の部分回路（図３の41，4
3）に分割した際の、前記第１の部分回路（図３の41）
の動作をエミュレーションする、書き換え型ハードウェ
アによって構成されたエミュレーション対象回路（図３
の11）と、前記第２の部分回路（図３の43）の動作をシ
ミュレーションする、ソフトウェアによって構成された
部分回路処理代行手段（図３の22）であって、前記第２
の部分回路が行う入出力動作を、ＯＳ呼出し手段（図３
の23）を用いて呼び出したＯＳにシミュレーションさせ
る部分回路処理代行手段（図３の22）と、ＯＳを呼び出
すと共に、前記ＯＳが保持している入力装置からの処理
要求が前記エミュレーション対象回路（図３の11）に対
する処理要求なのか、前記部分回路処理代行手段（図３
の22）に対する処理要求なのかを判断し、前記エミュレ
ーション対象回路（図３の11）に対する処理要求である
と判断した場合は、前記エミュレーション対象回路（図
３の11）へ前記処理要求を通知することを前記部分回路
処理代行手段（図３の22）に対して指示し、前記部分回
路処理代行手段（図３の22）に対する処理要求であると
判断した場合は、前記処理要求を前記部分回路処理代行
手段（図３の22）に渡すＯＳ呼出し手段（図３の23）
と、前記エミュレーション対象回路（図３の11）と前記
部分回路処理代行手段（図３の22）との間で、シミュレ
ーションに必要となる情報をやり取りする通信手段（図
３の12，21）とを備えている。
【００２０】
【００２１】
【００２２】
【００２３】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
【００２４】図１は本発明の実施の形態の一例を示すブ
ロック図であり、書き換え型ハードウェアを利用したエ
ミュレーション装置１と、プログラム制御により動作す
るホストコンピュータ２と、キーボード等の入力装置31
およびディスプレイ装置等の出力装置32からなる入出力
装置３と、記録媒体Ｋとを含む。
ロック図であり、書き換え型ハードウェアを利用したエ
ミュレーション装置１と、プログラム制御により動作す
るホストコンピュータ２と、キーボード等の入力装置31
およびディスプレイ装置等の出力装置32からなる入出力
装置３と、記録媒体Ｋとを含む。
【００２５】書き換え型ハードウェアを利用したエミュ
レーション装置１は、エミュレーション対象回路11と、
対ホストコンピュータ通信回路12とを備えている。
レーション装置１は、エミュレーション対象回路11と、
対ホストコンピュータ通信回路12とを備えている。
【００２６】エミュレーション対象回路11は、書き換え
型ハードウェアによって構成された回路であり、コンピ
ュータシステム等のシミュレーション対象装置の構成要
素の内の、既に仕様が決定され、且つ書き換え型ハード
ウェアによってエミュレーション可能な構成要素からな
る部分回路（第１の部分回路）と等価に動作する。尚、
書き換え型ハードウェアとしては、例えば、FPGAを使用
することができる。また、書き換え型ハードウェアによ
ってエミュレーションできない構成要素としては、例え
ば、実際に入出力装置とのインターフェースを行う部分
等がある。これは、実際の入出力装置の動作速度と書き
換え型ハードウェアの動作速度に速度差があるためであ
る。
型ハードウェアによって構成された回路であり、コンピ
ュータシステム等のシミュレーション対象装置の構成要
素の内の、既に仕様が決定され、且つ書き換え型ハード
ウェアによってエミュレーション可能な構成要素からな
る部分回路（第１の部分回路）と等価に動作する。尚、
書き換え型ハードウェアとしては、例えば、FPGAを使用
することができる。また、書き換え型ハードウェアによ
ってエミュレーションできない構成要素としては、例え
ば、実際に入出力装置とのインターフェースを行う部分
等がある。これは、実際の入出力装置の動作速度と書き
換え型ハードウェアの動作速度に速度差があるためであ
る。
【００２７】対ホストコンピュータ通信回路12は、ホス
トコンピュータ２からの指示に従ってエミュレーション
対象回路11の動作を制御したり、エミュレーション対象
回路11の動作内容をホストコンピュータ２に対して通知
したりする。ここで、対ホストコンピュータ通信回路12
がホストコンピュータ２に通知するエミュレーション対
象回路11の動作内容は、例えば、エミュレーション対象
回路11によってエミュレーションされる第１の部分回路
が発行する入力要求，出力要求，終了通知や、コンピュ
ータシステムの進行アドレス等の状態等である。これら
の動作内容は、FPGAによって構成されるエミュレーショ
ン対象回路11の該当する部分に信号線を接続することに
より取り出すことができる。
トコンピュータ２からの指示に従ってエミュレーション
対象回路11の動作を制御したり、エミュレーション対象
回路11の動作内容をホストコンピュータ２に対して通知
したりする。ここで、対ホストコンピュータ通信回路12
がホストコンピュータ２に通知するエミュレーション対
象回路11の動作内容は、例えば、エミュレーション対象
回路11によってエミュレーションされる第１の部分回路
が発行する入力要求，出力要求，終了通知や、コンピュ
ータシステムの進行アドレス等の状態等である。これら
の動作内容は、FPGAによって構成されるエミュレーショ
ン対象回路11の該当する部分に信号線を接続することに
より取り出すことができる。
【００２８】ホストコンピュータ２は、対エミュレーシ
ョン装置通信装置21と、ソフトウェアによって実現され
る部分回路処理代行手段22と、ＯＳ（オペレーティング
システム）24と、ＯＳ呼出し手段23と、入出力制御装置
25とを備える。
ョン装置通信装置21と、ソフトウェアによって実現され
る部分回路処理代行手段22と、ＯＳ（オペレーティング
システム）24と、ＯＳ呼出し手段23と、入出力制御装置
25とを備える。
【００２９】対エミュレーション装置通信装置21は、エ
ミュレーション装置１から通知されるエミュレーション
対象回路11の動作内容を受け取り、部分回路処理代行手
段22に内容を渡すか、若しくは入出力制御装置25を操作
する。また、部分回路処理代行手段22により要求される
エミュレーション対象回路11に対する制御の内容をエミ
ュレーション装置１に通知する。
ミュレーション装置１から通知されるエミュレーション
対象回路11の動作内容を受け取り、部分回路処理代行手
段22に内容を渡すか、若しくは入出力制御装置25を操作
する。また、部分回路処理代行手段22により要求される
エミュレーション対象回路11に対する制御の内容をエミ
ュレーション装置１に通知する。
【００３０】部分回路処理代行手段22は、シミュレーシ
ョン対象装置の構成要素の内、エミュレーション対象回
路11によってエミュレーションされていない構成要素か
らなる部分回路（第２の部分回路）の動作をシミュレー
ションする機能を有する。より具体的には、対エミュレ
ーション装置通信装置21より渡されるエミュレーション
対象回路11の動作内容に応じた処理を行う機能や、ＯＳ
呼出し手段23にＯＳ24の呼び出しを要求する機能や、エ
ミュレーション対象回路11に対する制御内容を対エミュ
レーション装置通信装置21に渡す機能等を有する。
ョン対象装置の構成要素の内、エミュレーション対象回
路11によってエミュレーションされていない構成要素か
らなる部分回路（第２の部分回路）の動作をシミュレー
ションする機能を有する。より具体的には、対エミュレ
ーション装置通信装置21より渡されるエミュレーション
対象回路11の動作内容に応じた処理を行う機能や、ＯＳ
呼出し手段23にＯＳ24の呼び出しを要求する機能や、エ
ミュレーション対象回路11に対する制御内容を対エミュ
レーション装置通信装置21に渡す機能等を有する。
【００３１】ＯＳ呼出し手段23は、部分回路処理代行手
段22からの要求により動作内容に応じた引数を作成し、
ＯＳ24に処理を行わせ、結果の戻り値を第２の部分回路
の動作内容として部分回路処理代行手段22に通知する。
段22からの要求により動作内容に応じた引数を作成し、
ＯＳ24に処理を行わせ、結果の戻り値を第２の部分回路
の動作内容として部分回路処理代行手段22に通知する。
【００３２】ＯＳ24は、入出力制御装置25を制御して出
力装置32にデータを出力したり、入力装置31からの入力
データを保持しＯＳ呼出し手段23の要求に応じて入力デ
ータを引き渡す等、入出力装置３の管理を行う。
力装置32にデータを出力したり、入力装置31からの入力
データを保持しＯＳ呼出し手段23の要求に応じて入力デ
ータを引き渡す等、入出力装置３の管理を行う。
【００３３】ホストコンピュータ２に接続されている記
録媒体Ｋは、ディスク，半導体メモリ，その他の記録媒
体であり、システムレベルシミュレーション用のプログ
ラムが記録されている。この記録媒体Ｋに記録されてい
るシステムレベルシミュレーション用のプログラムは、
ホストコンピュータ２によって読み取られ、ホストコン
ピュータ２の動作を制御することで、ホストコンピュー
タ２上に、対エミュレーション装置通信装置21，部分回
路処理代行手段22，ＯＳ呼出し手段２３を実現する。
録媒体Ｋは、ディスク，半導体メモリ，その他の記録媒
体であり、システムレベルシミュレーション用のプログ
ラムが記録されている。この記録媒体Ｋに記録されてい
るシステムレベルシミュレーション用のプログラムは、
ホストコンピュータ２によって読み取られ、ホストコン
ピュータ２の動作を制御することで、ホストコンピュー
タ２上に、対エミュレーション装置通信装置21，部分回
路処理代行手段22，ＯＳ呼出し手段２３を実現する。
【００３４】図２は図１の動作例を示す流れ図であり、
以下図１，図２を参照して本実施の形態の動作について
詳細に説明する。
以下図１，図２を参照して本実施の形態の動作について
詳細に説明する。
【００３５】エミュレーション装置１内のエミュレーシ
ョン対象回路11は、エミュレーション対象としている第
１の部分回路の動作を逐次エミュレーションし、動作内
容を対ホストコンピュータ通信回路12を用いてホストコ
ンピュータ２に通知している。
ョン対象回路11は、エミュレーション対象としている第
１の部分回路の動作を逐次エミュレーションし、動作内
容を対ホストコンピュータ通信回路12を用いてホストコ
ンピュータ２に通知している。
【００３６】エミュレーション対象回路11がエミュレー
ションしている第１の部分回路の動作内容が、対ホスト
コンピュータ通信回路12および対エミュレーション装置
通信装置21を介して通知されると、部分回路処理代行手
段22は、通知された動作内容を調べ、エミュレーション
対象回路11からの処理要求或いは終了報告が到達してい
るか否かを調べる（図３のステップA701）。入力要求，
出力要求等の処理要求が到達している場合は、部分回路
処理代行手段22は、要求内容を受理する（ステップA70
2）。
ションしている第１の部分回路の動作内容が、対ホスト
コンピュータ通信回路12および対エミュレーション装置
通信装置21を介して通知されると、部分回路処理代行手
段22は、通知された動作内容を調べ、エミュレーション
対象回路11からの処理要求或いは終了報告が到達してい
るか否かを調べる（図３のステップA701）。入力要求，
出力要求等の処理要求が到達している場合は、部分回路
処理代行手段22は、要求内容を受理する（ステップA70
2）。
【００３７】部分回路処理代行手段22は、エミュレーシ
ョン対象回路11でエミュレーションされていない第２の
部分回路と等価な手順を代行しているが、エミュレーシ
ョン装置１からの処理要求を受理している場合には要求
内容に応じた処理を行う（ステップA703）。
ョン対象回路11でエミュレーションされていない第２の
部分回路と等価な手順を代行しているが、エミュレーシ
ョン装置１からの処理要求を受理している場合には要求
内容に応じた処理を行う（ステップA703）。
【００３８】また、部分回路処理代行手段22は、第２の
部分回路の処理代行中に（ステップA703）、ＯＳ24を利
用することが必要になった場合（ステップA704）は、Ｏ
Ｓ呼出し手段23により引数を引き渡し（ステップA70
5）、ＯＳ24を呼び出す（ステップA706）。その後、Ｏ
Ｓ24の処理が完了し次第、戻り値を受取る（ステップA7
07）。
部分回路の処理代行中に（ステップA703）、ＯＳ24を利
用することが必要になった場合（ステップA704）は、Ｏ
Ｓ呼出し手段23により引数を引き渡し（ステップA70
5）、ＯＳ24を呼び出す（ステップA706）。その後、Ｏ
Ｓ24の処理が完了し次第、戻り値を受取る（ステップA7
07）。
【００３９】ＯＳ24は、呼出し内容に応じて入出力制御
装置25を制御することにより、キーボード等の入力装置
31の停止，起動を制御したり、ディスプレイ装置等の出
力装置32にデータを出力する。
装置25を制御することにより、キーボード等の入力装置
31の停止，起動を制御したり、ディスプレイ装置等の出
力装置32にデータを出力する。
【００４０】また、第２の部分回路の処理代行中に（ス
テップA703）、エミュレーション装置１を部分回路処理
代行手段22の側から制御する必要がある場合は（ステッ
プA708）、部分回路処理代行手段22は、対エミュレーシ
ョン装置通信装置21および対ホストコンピュータ通信回
路12を経由してエミュレーション対象回路11を制御する
（ステップA710）。
テップA703）、エミュレーション装置１を部分回路処理
代行手段22の側から制御する必要がある場合は（ステッ
プA708）、部分回路処理代行手段22は、対エミュレーシ
ョン装置通信装置21および対ホストコンピュータ通信回
路12を経由してエミュレーション対象回路11を制御する
（ステップA710）。
【００４１】キーボード等の入力装置31から処理要求が
到達していた場合、つまりＯＳ24が入力装置31からの処
理要求を保持していた場合（ステップA710）は、ＯＳ呼
出し手段23は、その処理要求がエミュレーション装置１
に対する要求なのか、部分回路処理代行手段22に対する
要求なのかを判断する（ステップA711, A712）。
到達していた場合、つまりＯＳ24が入力装置31からの処
理要求を保持していた場合（ステップA710）は、ＯＳ呼
出し手段23は、その処理要求がエミュレーション装置１
に対する要求なのか、部分回路処理代行手段22に対する
要求なのかを判断する（ステップA711, A712）。
【００４２】そしてエミュレーション装置１に対する要
求であると判断した場合は、部分回路処理代行手段22に
その処理要求を渡し、エミュレーション装置１に通知す
ることを指示する（ステップA709）。これに対して、部
分回路処理代行手段22に対する処理要求であると判断し
た場合は、部分回路処理代行手段22にその処理要求を渡
し、処理要求に応じた動作を行わせる（ステップA702,A
703 ）。
求であると判断した場合は、部分回路処理代行手段22に
その処理要求を渡し、エミュレーション装置１に通知す
ることを指示する（ステップA709）。これに対して、部
分回路処理代行手段22に対する処理要求であると判断し
た場合は、部分回路処理代行手段22にその処理要求を渡
し、処理要求に応じた動作を行わせる（ステップA702,A
703 ）。
【００４３】エミュレーション装置１からの動作内容が
終了報告を示す場合（ステップA790）、もしくはキーボ
ード等の入力装置31からの処理要求が、処理の終了要求
であった場合（ステップA791）は、部分回路処理代行手
段22は、その処理を終了する。
終了報告を示す場合（ステップA790）、もしくはキーボ
ード等の入力装置31からの処理要求が、処理の終了要求
であった場合（ステップA791）は、部分回路処理代行手
段22は、その処理を終了する。
【００４４】本実施の形態では、書き換え型ハードウェ
アによって実現されるエミュレーション対象回路11と、
ホストコンピュータ２上にソフトウェアによって実現さ
れる部分回路処理代行手段22とが、対ホストコンピュー
タ通信回路12，対エミュレーション装置通信装置21を介
してシミュレーションを行うために必要となるデータを
やりとりしながら並列動作するので、シミュレーション
対象装置内の、既に仕様が確定している構成要素からな
る第１の部分回路をエミュレーション対象回路11によっ
てエミュレーションし、第１の部分回路以外の第２の部
分回路を部分回路処理代行手段22によってシミュレーシ
ョンするということが可能になる。この結果、効率良く
システムレベルシミュレーションを行うことが可能にな
る。
アによって実現されるエミュレーション対象回路11と、
ホストコンピュータ２上にソフトウェアによって実現さ
れる部分回路処理代行手段22とが、対ホストコンピュー
タ通信回路12，対エミュレーション装置通信装置21を介
してシミュレーションを行うために必要となるデータを
やりとりしながら並列動作するので、シミュレーション
対象装置内の、既に仕様が確定している構成要素からな
る第１の部分回路をエミュレーション対象回路11によっ
てエミュレーションし、第１の部分回路以外の第２の部
分回路を部分回路処理代行手段22によってシミュレーシ
ョンするということが可能になる。この結果、効率良く
システムレベルシミュレーションを行うことが可能にな
る。
【００４５】つまり、作成に多くの労力，時間を要する
エミュレーション対象回路11は、既に仕様が決定してい
る第１の部分回路の動作をエミュレーションできる構成
だけを備えていれば良く、シミュレーション対象装置の
全構成要素をエミュレーションするエミュレーション対
象回路を予め作成しておく方法に比較して、短時間でエ
ミュレーション対象回路11を作成することができるの
で、システムレベルシミュレーションを効率的に行うこ
とが可能になる。更に、新たな構成要素の仕様が決定さ
れた場合は、その部分をエミュレーションする構成だけ
をエミュレーション対象回路11に追加すれば良く、シミ
ュレーション対象装置の全ての構成要素を全てエミュレ
ーションするエミュレーション対象回路11を予め作成し
ておく方法のように、既に作成されているエミュレーシ
ョン対象回路11の構成を変更するといった無駄な作業を
行わなくて済むので、システムレベルシミュレーション
を効率良く行うことが可能になる。尚、エミュレーショ
ン対象回路11の変更に伴って部分回路処理代行手段22の
構成を変更することが必要になるが、部分回路処理代行
手段22はソフトウェアに実現されるものであるので、そ
の変更は容易に行うことができる。
エミュレーション対象回路11は、既に仕様が決定してい
る第１の部分回路の動作をエミュレーションできる構成
だけを備えていれば良く、シミュレーション対象装置の
全構成要素をエミュレーションするエミュレーション対
象回路を予め作成しておく方法に比較して、短時間でエ
ミュレーション対象回路11を作成することができるの
で、システムレベルシミュレーションを効率的に行うこ
とが可能になる。更に、新たな構成要素の仕様が決定さ
れた場合は、その部分をエミュレーションする構成だけ
をエミュレーション対象回路11に追加すれば良く、シミ
ュレーション対象装置の全ての構成要素を全てエミュレ
ーションするエミュレーション対象回路11を予め作成し
ておく方法のように、既に作成されているエミュレーシ
ョン対象回路11の構成を変更するといった無駄な作業を
行わなくて済むので、システムレベルシミュレーション
を効率良く行うことが可能になる。尚、エミュレーショ
ン対象回路11の変更に伴って部分回路処理代行手段22の
構成を変更することが必要になるが、部分回路処理代行
手段22はソフトウェアに実現されるものであるので、そ
の変更は容易に行うことができる。
【００４６】次に、具体例を挙げて本実施の形態の動作
を説明する。
を説明する。
【００４７】図３に示すように、シミュレーション対象
装置４をシミュレーションする際、シミュレーション対
象装置４内を、既に仕様が決定され、且つ書き換え型ハ
ードウェアによってエミュレーション可能な構成要素か
らなる第１の部分回路41と、それ以外の構成要素からな
る第２の部分回路43とに分割する。更に、第１の部分回
路41と第２の部分回路43との間の接続関係を境界接続回
路42として分離する。
装置４をシミュレーションする際、シミュレーション対
象装置４内を、既に仕様が決定され、且つ書き換え型ハ
ードウェアによってエミュレーション可能な構成要素か
らなる第１の部分回路41と、それ以外の構成要素からな
る第２の部分回路43とに分割する。更に、第１の部分回
路41と第２の部分回路43との間の接続関係を境界接続回
路42として分離する。
【００４８】シミュレーション対象装置４をシミュレー
ションする場合、エミュレーション装置１には、第１の
部分回路41と等価な動作を行う、書き換え型ハードウェ
アによって作成されたエミュレーション対象回路11を実
装する。一方、ホストコンピュータ２には、第２の部分
回路43と等価な動作を行う、ソフトウェアによって実現
される部分回路処理代行手段22を実装する。
ションする場合、エミュレーション装置１には、第１の
部分回路41と等価な動作を行う、書き換え型ハードウェ
アによって作成されたエミュレーション対象回路11を実
装する。一方、ホストコンピュータ２には、第２の部分
回路43と等価な動作を行う、ソフトウェアによって実現
される部分回路処理代行手段22を実装する。
【００４９】第１の部分回路41の動作は、エミュレーシ
ョン装置１内のエミュレーション対象回路11によって代
行される。
ョン装置１内のエミュレーション対象回路11によって代
行される。
【００５０】一方、第２の部分回路43の動作は、ホスト
コンピュータ２内の部分回路処理代行手段22によって代
行される（ステップA703）。
コンピュータ２内の部分回路処理代行手段22によって代
行される（ステップA703）。
【００５１】境界接続回路42を通る、第１の部分回路41
と、第２の部分回路43との間の信号のやり取りは、対ホ
ストコンピュータ通信回路12および対エミュレーション
装置通信装置21を経由して行われる、エミュレーション
対象回路11と部分回路処理代行手段22との間の通信とし
て実現される（ステップA702，A709）。
と、第２の部分回路43との間の信号のやり取りは、対ホ
ストコンピュータ通信回路12および対エミュレーション
装置通信装置21を経由して行われる、エミュレーション
対象回路11と部分回路処理代行手段22との間の通信とし
て実現される（ステップA702，A709）。
【００５２】シミュレーション対象装置４内の第２の部
分回路43が入出力制御装置44を操作する動作は、部分回
路処理代行手段22からＯＳ呼出し手段23およびＯＳ24を
経由して入出力制御装置25を操作することでシミュレー
ションされる（ステップA705〜A707）。
分回路43が入出力制御装置44を操作する動作は、部分回
路処理代行手段22からＯＳ呼出し手段23およびＯＳ24を
経由して入出力制御装置25を操作することでシミュレー
ションされる（ステップA705〜A707）。
【００５３】尚、上述した説明においては、第２の部分
回路43が入出力制御装置44を操作する動作を、ＯＳ24に
よってシミュレーションするようにしたが、部分回路処
理代行手段22によってシミュレーションするようにして
も良い。但し、そのようにすると、部分回路処理代行手
段22を作成する際に、部分回路処理代行手段22にＯＳ24
に行わせていた処理を組み込むことが必要になり、部分
回路処理代行手段22の作成に手間がかかってしまうの
で、実施の形態のようにするのが望ましい。
回路43が入出力制御装置44を操作する動作を、ＯＳ24に
よってシミュレーションするようにしたが、部分回路処
理代行手段22によってシミュレーションするようにして
も良い。但し、そのようにすると、部分回路処理代行手
段22を作成する際に、部分回路処理代行手段22にＯＳ24
に行わせていた処理を組み込むことが必要になり、部分
回路処理代行手段22の作成に手間がかかってしまうの
で、実施の形態のようにするのが望ましい。
【００５４】
【発明の効果】以上説明したように本発明は、エミュレ
ーション対象回路と部分回路処理代行手段との間で、シ
ミュレーションに必要となる情報をやり取りする通信手
段を備えており、エミュレーション対象回路でエミュレ
ーションする第１の部分回路と部分回路処理代行手段で
シミュレーションする第２の部分回路との境界を自由に
設定できるので、システムレベルシミュレーションを効
率良く行うことができる。つまり、新たな構成要素の仕
様が決定される毎に、エミュレーション対象回路に仕様
が新たに決定された構成要素の動作をエミュレーション
する構成を追加するというようなことが可能になるの
で、システムレベルシミュレーションを効率良く行うこ
とが可能になる。
ーション対象回路と部分回路処理代行手段との間で、シ
ミュレーションに必要となる情報をやり取りする通信手
段を備えており、エミュレーション対象回路でエミュレ
ーションする第１の部分回路と部分回路処理代行手段で
シミュレーションする第２の部分回路との境界を自由に
設定できるので、システムレベルシミュレーションを効
率良く行うことができる。つまり、新たな構成要素の仕
様が決定される毎に、エミュレーション対象回路に仕様
が新たに決定された構成要素の動作をエミュレーション
する構成を追加するというようなことが可能になるの
で、システムレベルシミュレーションを効率良く行うこ
とが可能になる。
【００５５】また、本発明は、既に仕様が決定している
構成要素の動作は、FPGA等の書き換え型ハードウェアに
よって構成したエミュレーション対象回路でエミュレー
ションするので、処理速度を高速化することができる。
構成要素の動作は、FPGA等の書き換え型ハードウェアに
よって構成したエミュレーション対象回路でエミュレー
ションするので、処理速度を高速化することができる。
【００５６】更に、本発明は、第２の部分回路が行う入
出力動作を、ＯＳにシミュレーションさせるようにして
いるので、部分回路処理代行手段の構成を簡単なものに
することができる。
出力動作を、ＯＳにシミュレーションさせるようにして
いるので、部分回路処理代行手段の構成を簡単なものに
することができる。
【図１】本発明の実施の形態の構成例を示すブロック図
である。
である。
【図２】本発明の実施の形態の動作例を示す流れ図であ
る。
る。
【図３】本発明の実施の形態の動作の具体例を示す図で
ある。
ある。
【図４】従来の技術の一構成例を示すブロック図であ
る。
る。
【図５】従来の技術の動作を説明するための図である。
１…書き換え型ハードウェアによるエミュレーション装
置 11…エミュレーション対象回路 12…対ホストコンピュータ通信回路 ２…ホストコンピュータ 21…対エミュレーション装置通信装置 22…部分回路処理代行手段 23…ＯＳ呼出し手段 24…ＯＳ 25…入出力制御装置 ３…入出力装置 31…入力装置 32…出力装置 ４…シミュレーション対象装置 41…第１の部分回路 42…境界接続回路 43…第２の部分回路 44…入出力制御装置 ５…システムレベルシミュレーション装置 51…命令レベルシミュレーション装置 52…論理レベルシミュレーション装置 ６…命令レベルシミュレーション装置によりシミュレー
ションされるホストシステム 61…プロセッサ 62…システムバス 63…メモリ 64…インターフェース 65…ソケットモジュール ７…論理レベルシミュレーション装置によりシミュレー
ションされる入出力シテム 71…ソケットインターフェース 72…入出力管理装置
置 11…エミュレーション対象回路 12…対ホストコンピュータ通信回路 ２…ホストコンピュータ 21…対エミュレーション装置通信装置 22…部分回路処理代行手段 23…ＯＳ呼出し手段 24…ＯＳ 25…入出力制御装置 ３…入出力装置 31…入力装置 32…出力装置 ４…シミュレーション対象装置 41…第１の部分回路 42…境界接続回路 43…第２の部分回路 44…入出力制御装置 ５…システムレベルシミュレーション装置 51…命令レベルシミュレーション装置 52…論理レベルシミュレーション装置 ６…命令レベルシミュレーション装置によりシミュレー
ションされるホストシステム 61…プロセッサ 62…システムバス 63…メモリ 64…インターフェース 65…ソケットモジュール ７…論理レベルシミュレーション装置によりシミュレー
ションされる入出力シテム 71…ソケットインターフェース 72…入出力管理装置
フロントページの続き (56)参考文献 特開 平８−263321（ＪＰ，Ａ) 特開 平４−333171（ＪＰ，Ａ) 特開 平８−6810（ＪＰ，Ａ) 特開 平９−153077（ＪＰ，Ａ) 特開 平９−293002（ＪＰ，Ａ) 特開 平11−232309（ＪＰ，Ａ) 特表 平４−502985（ＪＰ，Ａ) 伊藤義行、外１名、”汎用マイクロプ ロセッサ向けハードウェア／ソフトウェ ア協調シミュレーションの一手法”、電 子情報通信学会技術研究報告（ＶＬＤ96 −97）、電子情報通信学会、平成９年３ 月、Ｖｏｌ．96、Ｎｏ．558、ｐ．９〜 15 (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 17/50 664
Claims (5)
- 【請求項１】 シミュレーション対象装置を第１，第２
の部分回路に分割し、 前記第１の部分回路の動作を書き換え型ハードウェアに
よって構成したエミュレーション対象回路によってエミ
ュレーションし、 前記第２の部分回路の動作をソフトウェアによって構成
される部分回路処理代行手段でシミュレーションし、 前記部分回路処理代行手段は、前記第２の部分回路が行
う入出力動作を、ＯＳ呼出し手段を用いてＯＳを呼び出
し、該ＯＳにシミュレーションさせ、 前記ＯＳ呼出し手段は、前記ＯＳが保持している入力装
置からの処理要求が前記エミュレーション対象回路に対
する処理要求なのか、前記部分回路処理代行手段に対す
る処理要求なのかを判断し、前記エミュレーション対象
回路に対する処理要求であると判断した場合は、前記エ
ミュレーション対象回路へ前記処理要求を通知すること
を前記部分回路処理代行手段に対して指示し、前記部分
回路処理代行手段に対する処理要求であると判断した場
合は、前記処理要求を前記部分回路処理代行手段に渡
し、 前記エミュレーション対象回路と前記部分回路処理代行
手段との間で通信を行いながら、前記シミュレーション
対象装置の動作をシミュレーションすることを特徴とす
るシステムレベルシミュレーション方法。 - 【請求項２】 前記書き換え型ハードウェアは、FPGAで
あること特徴とする請求項１記載のシステムレベルシミ
ュレーション方法。 - 【請求項３】 シミュレーション対象装置を第１，第２
の部分回路に分割した際の、前記第１の部分回路の動作
をエミュレーションする、書き換え型ハードウェアによ
って構成されたエミュレーション対象回路と、 前記第２の部分回路の動作をシミュレーションする、ソ
フトウェアによって構成された部分回路処理代行手段で
あって、前記第２の部分回路が行う入出力動作を、ＯＳ
呼出し手段を用いて呼び出したＯＳにシミュレーション
させる部分回路処理代行手段と、 ＯＳを呼び出すと共に、前記ＯＳが保持している入力装
置からの処理要求が前 記エミュレーション対象回路に対
する処理要求なのか、前記部分回路処理代行手段に対す
る処理要求なのかを判断し、前記エミュレーション対象
回路に対する処理要求であると判断した場合は、前記エ
ミュレーション対象回路へ前記処理要求を通知すること
を前記部分回路処理代行手段に対して指示し、前記部分
回路処理代行手段に対する処理要求であると判断した場
合は、前記処理要求を前記部分回路処理代行手段に渡す
ＯＳ呼出し手段と、 前記エミュレーション対象回路と前記部分回路処理代行
手段との間で、シミュレーションに必要となる情報をや
り取りする通信手段とを備えたことを特徴とするシステ
ムレベルシミュレーション装置。 - 【請求項４】 前記書き換え型ハードウェアは、FPGAで
あることを特徴とする請求項３記載のシステムレベルシ
ミュレーション装置。 - 【請求項５】 シミュレーション対象装置を第１，第２
の部分回路に分割した際の、前記第１の部分回路の動作
をエミュレーションする、書き換え型ハードウェアによ
って構成されたエミュレーション対象回路と通信を行い
ながら前記第２の部分回路の動作をシミュレーションす
る処理をコンピュータに行わせるためのプログラムを記
録した機械読み取り可能な記録媒体であって、 前記コ
ンピュータ上に、 前記第２の部分回路の動作をシミュレーションする部分
回路処理代行手段であって、前記第２の部分回路が行う
入出力動作を、ＯＳ呼出し手段を用いて呼び出したＯＳ
にシミュレーションさせる部分回路処理代行手段、 ＯＳを呼び出すと共に、前記ＯＳが保持している入力装
置からの処理要求が前記エミュレーション対象回路に対
する処理要求なのか、前記部分回路処理代行手段に対す
る処理要求なのかを判断し、前記エミュレーション対象
回路に対する処理要求であると判断した場合は、前記エ
ミュレーション対象回路へ前記処理要求を通知すること
を前記部分回路処理代行手段に対して指示し、前記部分
回路処理代行手段に対する処理要求であると判断した場
合は、前記処理要求を前記部分回路処理代行手段に渡す
ＯＳ呼出し手段、 前記エミュレーション対象回路と前記部分回路処理代行
手段との間で、シミュレーションに必要となる情報をや
り取りする通信手段、 を実現するためのプログラムを記録した機械読み取り可
能な記録媒体。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10134560A JP3129286B2 (ja) | 1998-04-28 | 1998-04-28 | システムレベルシミュレーション方法及びその装置並びにプログラムを記録した機械読み取り可能な記録媒体 |
| US09/299,568 US20030033131A1 (en) | 1998-04-28 | 1999-04-27 | System level simulation method and device |
| US10/419,151 US20030229486A1 (en) | 1998-04-28 | 2003-04-21 | System level simulation method and device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10134560A JP3129286B2 (ja) | 1998-04-28 | 1998-04-28 | システムレベルシミュレーション方法及びその装置並びにプログラムを記録した機械読み取り可能な記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11312186A JPH11312186A (ja) | 1999-11-09 |
| JP3129286B2 true JP3129286B2 (ja) | 2001-01-29 |
Family
ID=15131195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10134560A Expired - Fee Related JP3129286B2 (ja) | 1998-04-28 | 1998-04-28 | システムレベルシミュレーション方法及びその装置並びにプログラムを記録した機械読み取り可能な記録媒体 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20030033131A1 (ja) |
| JP (1) | JP3129286B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7638596B2 (en) * | 2006-05-24 | 2009-12-29 | Eastman Chemical Company | Crystallizer temperature control via jacketing/insulation |
| JP2009157649A (ja) * | 2007-12-26 | 2009-07-16 | Fujitsu Microelectronics Ltd | 命令チェックプログラム、命令チェック方法、命令チェック装置およびｉ／ｏシミュレータ |
| CN110750946B (zh) * | 2018-07-19 | 2023-08-18 | 澜至电子科技（成都）有限公司 | 集成电路网表仿真加速方法及其*** |
-
1998
- 1998-04-28 JP JP10134560A patent/JP3129286B2/ja not_active Expired - Fee Related
-
1999
- 1999-04-27 US US09/299,568 patent/US20030033131A1/en not_active Abandoned
Non-Patent Citations (1)
| Title |
|---|
| 伊藤義行、外１名、"汎用マイクロプロセッサ向けハードウェア／ソフトウェア協調シミュレーションの一手法"、電子情報通信学会技術研究報告（ＶＬＤ９６−９７）、電子情報通信学会、平成９年３月、Ｖｏｌ．９６、Ｎｏ．５５８、ｐ．９〜１５ |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030033131A1 (en) | 2003-02-13 |
| JPH11312186A (ja) | 1999-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6188975B1 (en) | Programmatic use of software debugging to redirect hardware related operations to a hardware simulator | |
| US6269409B1 (en) | Method and apparatus for concurrent execution of operating systems | |
| JPH05216712A (ja) | コンピュータシステムおよびこのコンピュータシステム上で内観的タスクを遂行する方法並びにｉ／ｏプロセッサアセンブリ | |
| KR101035832B1 (ko) | 집적 종단점 장치와, 집적 ｐｃｉ 익스프레스 종단점 장치및 ｐｃｉ 익스프레스 통신 시스템 | |
| US10552190B2 (en) | Precise error injection for driver testing | |
| US20040088150A1 (en) | System and method for hardware and software co-verification | |
| CN116681013B (zh) | 网络芯片的仿真验证方法、平台、装置、设备及介质 | |
| CN111353263A (zh) | 软硬件设计与验证平台*** | |
| US10467078B2 (en) | Crash dump extraction of guest failure | |
| US6834359B2 (en) | Method and system for testing a processor | |
| CN112764981B (zh) | 一种协同测试***及方法 | |
| JP3129286B2 (ja) | システムレベルシミュレーション方法及びその装置並びにプログラムを記録した機械読み取り可能な記録媒体 | |
| CN113032246A (zh) | Ssd固件运行方法、装置、可读存储介质及电子设备 | |
| CN116611375A (zh) | 软硬件协同仿真平台及软硬件测试方法 | |
| CN115878267A (zh) | 对固件***的仿真装置、方法、存储介质及电子设备 | |
| US9892010B2 (en) | Persistent command parameter table for pre-silicon device testing | |
| CN116107648A (zh) | 一种云桌面环境下物理光驱重定向方法、***和装置 | |
| US11151294B1 (en) | Emulated register access in hybrid emulation | |
| CN117785593B (zh) | 一种基于UVM的xHCI驱动的实现***及方法 | |
| US20230419006A1 (en) | Smart feedback design for verification | |
| CN117851276A (zh) | 一种模拟外设的内存配置方法及装置 | |
| CN117172206B (zh) | 测试用例生成方法、装置、电子设备及存储介质 | |
| CN110865960B (zh) | 在网络上模拟PCIe总线 | |
| JP3110418B2 (ja) | インサーキットエミュレータおよび制御方法 | |
| CN116107896A (zh) | 基于虚拟串口实现自动化测试的方法、装置及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071117 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |