JP3127098B2 - リードフレームおよびこれを用いた半導体装置 - Google Patents

リードフレームおよびこれを用いた半導体装置

Info

Publication number
JP3127098B2
JP3127098B2 JP07133826A JP13382695A JP3127098B2 JP 3127098 B2 JP3127098 B2 JP 3127098B2 JP 07133826 A JP07133826 A JP 07133826A JP 13382695 A JP13382695 A JP 13382695A JP 3127098 B2 JP3127098 B2 JP 3127098B2
Authority
JP
Japan
Prior art keywords
lead frame
plating layer
semiconductor device
epoxy resin
minute
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07133826A
Other languages
English (en)
Other versions
JPH08330497A (ja
Inventor
正明 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP07133826A priority Critical patent/JP3127098B2/ja
Publication of JPH08330497A publication Critical patent/JPH08330497A/ja
Application granted granted Critical
Publication of JP3127098B2 publication Critical patent/JP3127098B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/183Connection portion, e.g. seal
    • H01L2924/18301Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Led Device Packages (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体チップ搭載用の
リードフレームおよびこれを用いた半導体装置に関す
る。
【0002】
【従来の技術】従来のリードフレームを、例えば発光ダ
イオードランプ(LEDランプ)に使用されるリードフ
レームを用いて説明する。図6にそのリードフレームの
外観図を示す。
【0003】従来のリードフレーム1は、チップ搭載用
リード2と結線用リード3とを有し、前記チップ搭載用
リード2の一端側には発光ダイオードチップを搭載する
反射カップ2aを備えてなる。図6中、4はタイバーで
あり、5は細条である。
【0004】リードフレーム1を図7に従って具体的に
説明する。図7は、従来のリードフレームの製造工程図
である。
【0005】前記リードフレーム1は、図7(a)に示
すようなリードフレーム素材(例えば、鉄,銅合金,鉄
ニッケル合金等)1aに、まず図7(b)に示すように
一次メッキ(銅メッキまたはニッケルメッキ)層1bが
形成され、さらに図7(c)に示すように二次メッキ
(銀メッキ,金メッキ又はパラジウムメッキ)層1cが
形成されてなる。
【0006】該リードフレーム1を用いて発光ダイオー
ドランプ形成する際には、図6に示す前記素子搭載用リ
ード2の反射カップ2aに発光ダイオードチップが銀ペ
ーストを介して搭載され、該発光ダイオードチップと結
線用リード3の一端側とがボンディングワイヤにて接続
され、前記タイバー4を切断した後に透光性の封止用エ
ポキシ樹脂等の封止樹脂にて前記発光ダイオードチップ
及びリードフレーム1の一部が封止されてなる。前記リ
ードフレーム1の該封止樹脂にて封止されていない部分
には、場合によってその表面に半田メッキ或は錫メッキ
が施される。
【0007】
【発明が解決しようとする課題】上記リードフレーム1
は、その表面の二次メッキ層1c、即ち銀,金又はパラ
ジウムの表面がボンディング性に優れていることからダ
イボンドやワイヤーボンドには通常支障なく利用されて
いる。
【0008】しかしながら、これらボンディング性を損
なわないためには、メッキ表面の光沢度に注意を要し、
特にセレンSeの共析には注意を払わないと著しいボン
ディング性の低下を招くことになった。
【0009】また、最適なボンディング性を得るために
は、高価な貴金属(銀、金、パラジウム等)をある一定
厚みメッキしなければならなく、コストアップの要因と
なっていた。
【0010】さらに、半導体チップをダイボンドするた
めの銀ペーストの主成分が銀とエポキシ樹脂であり、リ
ードフレーム1との密着性に関与しているのはそのエポ
キシ樹脂であり、リードフレーム1の表面の銀,金,パ
ラジウムのいずれもそのエポキシ樹脂との密着性が良く
なかった。
【0011】加えて、リードフレーム1を封止する封止
樹脂についても、封止用エポキシ樹脂によるパッケージ
を行うと、その境目に剥離が生じ、水分の浸透が発生し
たりした。 本発明は、上記課題に鑑み、塗布される接着剤及び又は
被覆される封止樹脂との強固な密着性が得られるリード
フレームおよびこれを用いた半導体装置を提供すること
を目的とするものである。
【0012】
【課題を解決するための手段】本発明の請求項1記載の
リードフレームは、リードフレーム素材と、該リードフ
レーム素材を被覆するメッキ層とを備え、該メッキ層表
面に半導体チップが銀とエポキシ樹脂を主成分とする銀
ペーストを介して搭載されるリードフレームにおいて、
前記メッキ層は前記銀ペーストの主成分のエポキシ樹脂
と同一のエポキシ樹脂からなる微小物体を含有してな
り、該微少物体がメッキ層表面より露出してなることを
特徴とするものである。
【0013】また、本発明の請求項2記載のリードフレ
ームは、前記メッキ層が前記微少物体を含有しリードフ
レーム素材を被覆する一次メッキ層と、貴金属よりなり
前記微少物体を外部に露出させた状態で前記一次メッキ
層を被覆する二次メッキ層とからなることを特徴とする
ものである。
【0014】さらに、本発明の請求項3記載のリードフ
レームは、半導体チップの搭載部表面及び又はワイヤー
ボンド部表面に露出する微小物体を除去してなることを
特徴とするものである。
【0015】加えて、本発明の請求項4記載の半導体装
置は、上記リードフレームを備えてなる半導体装置であ
って、前記リードフレームは反射カップを備え、該反射
カップ内に異なる発光色の複数個の発光チップが配置さ
れ、該反射カップ内面の微少物体がその表面より突出し
てなることを特徴とするものである。
【0016】加えて、本発明の請求項5記載の半導体装
置は、上記リードフレームを備えてなる半導体装置であ
って、前記リードフレームの一部分が前記微小物体と同
のエポキシ樹脂からなる封止樹脂にて封止されてなる
ことを特徴とするものである。
【0017】加えて、本発明の請求項6記載の半導体装
置は、前記リードフレームの封止樹脂より突出する部分
表面に露出する微小物体を除去してなることを特徴とす
るものである。
【0018】
【作用】上記構成によれば、本発明の請求項1記載のリ
ードフレームは、その表面、即ちメッキ層表面に露出す
る微小物体とメッキ層表面に塗布される銀ペーストとが
同一のエポキシ樹脂からなることから、互いが強い密着
力で結び付き半導体チップを強固に固定することができ
る。また、本発明の請求項2記載のリードフレームは、
微少物体が露出する部分以外が貴金属よりなる二次メッ
キ層にて被覆されてなる構成なので、二次メッキ層表面
のボンディング性を向上することができる。
【0019】さらに、本発明の請求項3記載のリードフ
レームは、半導体チップの搭載部表面及び又はワイヤー
ボンド部表面に露出する微小物体を除去してなる構成な
ので、その表面が梨地状で表面積が広くなり、接着剤
ある銀ペーストとリードフレームとの密着性を向上する
ことができ、またワイヤーボンドのボンディング性を向
上することができる。
【0020】加えて、本発明の請求項4記載の半導体装
置は、上記リードフレームに反射カップを備え、該反射
カップ内に発光色の異なる複数個の発光チップが配置さ
れ、該反射カップ内面の微少物体がその表面より突出し
てなる構成なので、複数個の発光チップより出射される
光は反射カップ内のリードフレーム表面で突出する微小
物体によって反射を繰り返し、該反射カップ内での光反
射を拡散することになり、複数個の発光チップの同時発
光時の色混合性を向上することができる。加えて、本発
明の請求項5記載の半導体装置は、上記リードフレーム
の一部分が上記微小物体と同一のエポキシ樹脂からなる
封止樹脂にて封止されてなる構成なので、リードフレー
ムと封止樹脂との間においても強い密着力を得ることが
できる。
【0021】加えて、本発明の請求項6記載の半導体装
置は、上記リードフレームの封止樹脂より突出する部分
表面に露出する微小物体を除去してなる構成なので、そ
の表面が梨地状で表面積が広くなり、実装部品として必
要な良好な半田付け性を得ることができる。
【0022】
【実施例】図1は本発明の第一実施例よりなるリードフ
レームおよびこれを用いた半導体装置を示す断面図であ
る。
【0023】本実施例のリードフレーム11は、表面に
半導体ベアチップ12が銀ペースト13を介して搭載さ
れるものであって、具体的に説明すると鉄,銅合金,鉄
ニッケル合金等のリードフレーム素材14を前記銀ペー
スト13の主成分のエポキシ樹脂と同一のエポキシ樹脂
からなる微小エポキシボール15を含有する一次メッキ
層16にて被覆し、該一次メッキ層16が二次メッキ層
17にて被覆され、前記一次メッキ層16に含有された
微小エポキシボール15が前記二次メッキ層17表面よ
り突出してなるものである。
【0024】該リードフレーム11の製造工程を図2に
従って説明する。
【0025】まず、図2(a)に示すようなリードフレ
ーム素材14に、図2(b),(b′)に示すように、
銅メッキ液或はニッケルメッキ液の中に大きさがφ0.
3μm〜φ10μmからなる微少エポキシボール15を
分散させて激しく撹拌しながら電気メッキを行うことで
リードフレーム素材14上に微少エポキシボール15が
共析した一次メッキ層16を形成する。なお、図2
(b′)は同図(b)のA部拡大図である。
【0026】上記銅メッキ液及びニッケルメッキ液の代
表的なメッキ組成を図3に示す。これらのメッキ液から
なる一次メッキ層16は内部応力が高いことから前もっ
て下地に分散剤を含まない通常のメッキを施しておく場
合もある。また、リードフレーム素材14との密着力を
向上させるためにストライク銅メッキ或はストライクニ
ッケルメッキ(活性力を高めるための還元力の高いメッ
キ)を行う場合もある。
【0027】次に、図2(c),(c′)に示すよう
に、さらにその上に銀,金,パラジュウム等の貴金属を
前記微少エポキシボール15が完全に隠れない程度の厚
みでメッキを施し、二次メッキ層17を形成する。な
お、図2(c′)は同図(c)のB部拡大図である。
【0028】これによって、表面に微少エポキシボール
15が突出したリードフレーム11が得られる。
【0029】また、前記一次メッキ層16の形成後に、
図4に示すように、所定部分の微少エポキシボール15
エポキシ樹脂を溶剤によって溶解することによって、
その表面状態が梨地状で表面積を広く形成することがで
きる。具体的には、図4(a)に示すように一次メッキ
層16を形成した後、微少エポキシボール15を溶解す
る部分について図4(b)に示すようにエポキシボール
溶解液に浸し微少エポキシボール15を溶解する。これ
により、図4(c)に示すような構造となり、最後に図
4(d)に示すように二次メッキ層17を施してなる。
【0030】本実施例よりなるリードフレーム11は、
その半導体ベアチップ12搭載部分及びワイヤー18に
よるワイヤーボンディング部分において微少エポキシボ
ール15を除去しており、これによってその表面形状に
よりワイヤーボンディングのボンディング性を高め、更
に銀ペースト13とリードフレーム11との密着力をリ
ードフレーム11の表面積が大きくなった分だけ向上す
ることができる。
【0031】また、本実施例においては、半導体ベアチ
ップ12搭載部分の微少エポキシボール15を除去した
が、除去しない構造であっても、銀ペースト13と微少
エポキシボール15とが同一のエポキシ樹脂からなるこ
とから強い密着力を得ることができる。
【0032】さらに、リードフレーム表面が銀,金、パ
ラジューム等よりなる貴金属の二次メッキ層17からな
るので、従来同様、ダイボンド,ワイヤーボンドが良好
なボンディング性を得ることができる。しかも、リード
フレーム表面の数パーセント〜数十パーセントが微少エ
ポキシボール15で覆われていることから、従来よりも
貴金属のメッキ量を低減することができ、コスト低減を
図ることができる。
【0033】上記リードフレーム11を半導体装置に用
いる、即ち、半導体ベアチップ12及び該半導体ベアチ
ップ12を搭載したリードフレーム11の一部を封止用
エポキシ樹脂19にて封止することにより、リードフレ
ーム11表面に突出した微少エポキシボール15と封止
用エポキシ樹脂19とが同一のエポキシ樹脂からなり、
両者の間で強い密着力を得ることができる。したがっ
て、リードフレーム11と封止用エポキシ樹脂19との
間より水分が侵入することを防止でき、半導体装置とし
て信頼性の向上が図れる。
【0034】また、前記リードフレーム11の封止用エ
ポキシ樹脂19より突出する部分表面に突出する微少エ
ポキシボール15を除去することにより、その表面が梨
地状で表面積が広くなり、表面実装部品として必要な良
好な半田付け性を備えた半導体装置を得ることができ
る。さらに、腐食電流の集中を防ぐことができ、錆びに
くくなり、屋外等の環境の悪いところでの使用される半
導体装置において好耐食性を持たせることができる。
【0035】図5(a)は、本発明の第二実施例よりな
るリードフレームおよびこれを用いた半導体装置を示す
断面図である。本実施例について、上記実施例と相違す
る点のみ説明する。
【0036】本実施例のリードフレーム21は、チップ
搭載用リード22と結線用リード23とからなり、前記
チップ搭載用リード22の一端側に発光色の異なる複数
個の発光ダイオードチップ24が搭載される反射カップ
22aを備えてなり、該リードフレーム21は、上記実
施例同様、リードフレーム素材を微小エポキシボール2
5を含有する一次メッキ層にて被覆し、該一次メッキ層
が二次メッキ層にて被覆され、前記一次メッキ層に含有
された微小エポキシボール25を前記二次メッキ層表面
より突出してなるものである。
【0037】前記発光ダイオードチップ24としては、
例えばレッド,グリーン,ブルーの3色の発光ダイオー
ドチップを用い、これによってフルカラー表現が可能と
なる。なお、図5においては、2つの発光ダイオードチ
ップをR,Yにて示している。
【0038】これにより、従来のリードフレーム21′
を用いた半導体装置では、図5(b)に示すように、発
光ダイオードチップ24′から出た光束が反射カップ2
2a′内面で鏡面反射をしていたのに対し、本実施例の
上記リードフレーム21を用いた半導体装置では、図5
(a)に示すように、発光ダイオードチップ24から出
た光束は反射カップ22a内面に突出する微少エポキシ
ボール25で乱反射し、反射カップ22a内部で発光色
の異なる複数個の発光ダイオードチップ24が同時発光
した際に複数の発光色の色混合性を向上することができ
る。
【0039】
【発明の効果】以上説明したように、本発明の請求項1
記載のリードフレームによれば、その表面に露出する微
小物体と該表面に塗布される接着剤である銀ペースト
が強い密着力で結び付き、半導体チップが強固に固定す
ることが可能なリードフレームを提供することができ
る。
【0040】また、本発明の請求項2記載のリードフレ
ームは、微少物体が露出する部分以外が貴金属よりなる
二次メッキ層にて被覆されてなる構成なので、二次メッ
キ層表面、即ちリードフレーム表面のボンディング性を
向上することができる。
【0041】さらに、本発明の請求項3記載のリードフ
レームは、半導体チップの搭載部表面及び又はワイヤー
ボンド部表面に露出する微小物体を除去してなる構成な
ので、その表面が梨地状で表面積が広くなり、接着剤
ある銀ペーストとリードフレームとの密着性を向上する
ことができ、またワイヤーボンドのボンディング性を向
上することができる。
【0042】加えて、本発明の請求項4記載の半導体装
置は、上記リードフレームに反射カップを備え、該反射
カップ内に発光色の異なる複数個の発光チップが配置さ
れ、前記反射カップ内面の微少物体がその表面より突出
してなる構成なので、複数個の発光チップより出射され
る光はそれぞれ反射カップ内で突出する微少物体によっ
て光反射を拡散することになり、複数個の発光チップの
同時発光時の色混合性が向上された半導体装置を提供す
ることができる。加えて、本発明の請求項5記載の半導
体装置は、上記リードフレームの一部分が上記微小物体
と同一のエポキシ樹脂からなる封止樹脂にて封止されて
なる構成なので、リードフレームと封止樹脂とが強い密
着力で結び付き、リードフレームと封止樹脂との間より
水分が侵入することを防止でき、半導体装置の信頼性の
向上が図れる。
【0043】加えて、本発明の請求項6記載の半導体装
置は、上記リードフレームの封止樹脂より突出する部分
表面に露出する微小物体を除去してなる構成なので、そ
の表面が梨地状で表面積が広くなり、実装部品として必
要な良好な半田付け性を備えた半導体装置が得られる。
【図面の簡単な説明】
【図1】本発明の第一実施例よりなるリードフレームお
よびこれを用いた半導体装置を示す断面図である。
【図2】図1に示すリードフレームの製造工程図であ
る。
【図3】銅メッキ液及びニッケルメッキ液の代表的なメ
ッキ組成を示す図である。
【図4】図1に示すリードフレームの製造工程図であ
る。
【図5】(a)は本発明の第二実施例よりなるリードフ
レームおよびこれを用いた半導体装置を示す断面図であ
り、(b)は該実施例に対応する従来例を示す断面図で
ある。
【図6】従来のリードフレームを示す外観図である。
【図7】図6に示すリードフレームの製造工程図であ
る。
【符号の説明】
11,21 リードフレーム 12 半導体ベアチップ(半導体チップ) 13 銀ペースト(接着剤) 14 リードフレーム素材 15,25 微少エポキシボール 16 一次メッキ層 17 二次メッキ層 19 封止用エポキシ樹脂 22 チップ搭載用リード 22a 反射カップ 24 発光ダイオードチップ(半導体チップ)

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 リードフレーム素材と、該リードフレー
    ム素材を被覆するメッキ層とを備え、該メッキ層表面に
    半導体チップが銀とエポキシ樹脂を主成分とする銀ペー
    ストを介して搭載されるリードフレームにおいて、 前記メッキ層は前記銀ペーストの主成分のエポキシ樹脂
    と同一のエポキシ樹脂からなる微小物体を含有してな
    り、該微少物体がメッキ層表面より露出してなることを
    特徴とするリードフレーム。
  2. 【請求項2】 前記メッキ層は、前記微少物体を含有し
    リードフレーム素材を被覆する一次メッキ層と、貴金属
    よりなり前記微少物体を外部に露出させた状態で前記一
    次メッキ層を被覆する二次メッキ層とからなることを特
    徴とする請求項1記載のリードフレーム。
  3. 【請求項3】 半導体チップの搭載部表面及び又はワイ
    ヤーボンド部表面に露出する微小物体を除去してなるこ
    とを特徴とする請求項1記載のリードフレーム。
  4. 【請求項4】 請求項1、2、又は3に記載のリードフ
    レームを備えてなる半導体装置であって、前記リードフ
    レームは反射カップを備え、該反射カップ内に異なる発
    光色の複数個の発光チップが配置され、前記反射カップ
    内面の微少物体がその表面より突出してなることを特徴
    とする半導体装置。
  5. 【請求項5】 請求項1、2、又は3に記載のリードフ
    レームを備えてなる半導体装置であって、前記リードフ
    レームの一部分が前記微小物体と同一のエポキシ樹脂か
    らなる封止樹脂にて封止されてなることを特徴とする半
    導体装置。
  6. 【請求項6】 前記リードフレームの封止樹脂より突出
    する部分表面に露出する微小物体を除去してなることを
    特徴とする請求項5記載の半導体装置。
JP07133826A 1995-05-31 1995-05-31 リードフレームおよびこれを用いた半導体装置 Expired - Fee Related JP3127098B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07133826A JP3127098B2 (ja) 1995-05-31 1995-05-31 リードフレームおよびこれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07133826A JP3127098B2 (ja) 1995-05-31 1995-05-31 リードフレームおよびこれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JPH08330497A JPH08330497A (ja) 1996-12-13
JP3127098B2 true JP3127098B2 (ja) 2001-01-22

Family

ID=15113952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07133826A Expired - Fee Related JP3127098B2 (ja) 1995-05-31 1995-05-31 リードフレームおよびこれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JP3127098B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101139891B1 (ko) * 2005-01-31 2012-04-27 렌슬러 폴리테크닉 인스티튜트 확산 반사면을 구비한 발광 다이오드 소자
JP2008258541A (ja) * 2007-04-09 2008-10-23 Nec Electronics Corp 半導体装置及びその製造方法
US8610156B2 (en) 2009-03-10 2013-12-17 Lg Innotek Co., Ltd. Light emitting device package
KR101064084B1 (ko) 2010-03-25 2011-09-08 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
JP5995641B2 (ja) * 2012-10-10 2016-09-21 古河電気工業株式会社 光半導体装置用リードフレーム、光半導体装置用リードフレームの製造方法、および光半導体装置
KR101660018B1 (ko) * 2014-03-31 2016-09-26 서울반도체 주식회사 Led패키지
CN111312881A (zh) * 2020-02-27 2020-06-19 盐城东山精密制造有限公司 一种一体成型led器件及其制作方法

Also Published As

Publication number Publication date
JPH08330497A (ja) 1996-12-13

Similar Documents

Publication Publication Date Title
US7994616B2 (en) Multilayered lead frame for a semiconductor light-emitting device
US7557384B2 (en) Semiconductor light emitting device and semiconductor light emitting unit
WO2011122665A1 (ja) Led用リードフレームまたは基板、半導体装置、およびled用リードフレームまたは基板の製造方法
US8357950B2 (en) Semiconductor light emitting device, semiconductor element, and method for fabricating the semiconductor light emitting device
KR100969400B1 (ko) 집적 회로 장치
US6583500B1 (en) Thin tin preplated semiconductor leadframes
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
US20040140539A1 (en) Semiconductor device with double nickel-plated leadframe
US20030011048A1 (en) Semiconductor circuit assembly having a plated leadframe including gold selectively covering areas to be soldered
JP2002299540A (ja) 半導体装置およびその製造方法
JP3940124B2 (ja) 装置
JP2001185670A (ja) リードフレームとその製法
JP2003008074A (ja) 表面実装型発光装置及びその製造方法
US6706561B2 (en) Method for fabricating preplated nickel/palladium and tin leadframes
US20020047186A1 (en) Semiconductor leadframes comprising silver plating
JP3127098B2 (ja) リードフレームおよびこれを用いた半導体装置
JP2011204790A (ja) 半導体発光装置
US20010054750A1 (en) Semiconductor leadframes plated with lead-free solder and minimum palladium
JP2005259915A (ja) 半導体装置およびその製造方法
JP2925815B2 (ja) 半導体チップ実装用リードフレームとその製造方法
JP7148792B2 (ja) 光半導体装置用金属材料、及びその製造方法、及びそれを用いた光半導体装置
JP5849691B2 (ja) 発光素子の実装方法
JP6398541B2 (ja) リードフレーム及び発光装置
KR101380387B1 (ko) Led 패키지
JPH10284640A (ja) 半導体装置用ステム

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees