JP3124318B2 - Logic circuit design equipment - Google Patents
Logic circuit design equipmentInfo
- Publication number
- JP3124318B2 JP3124318B2 JP03160212A JP16021291A JP3124318B2 JP 3124318 B2 JP3124318 B2 JP 3124318B2 JP 03160212 A JP03160212 A JP 03160212A JP 16021291 A JP16021291 A JP 16021291A JP 3124318 B2 JP3124318 B2 JP 3124318B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- logic
- logical
- function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【産業上の利用分野】本発明は論理回路の設計装置に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus for designing a logic circuit.
【０００２】[0002]
【従来の技術】順序回路には、演算などの様々な動作を
意味する複数の内部状態を有し、フリップフロップが出
力するコードあるいは外部入力信号によって現在の内部
状態を識別する順序回路がある。このような順序回路に
は、設計仕様から抽出できる論理回路の機能及び動作を
実現する確定論理回路部分と、このフリッププロップが
出力するコードを実現する、未だ論理の確定していない
不確定論理回路部分とがある。2. Description of the Related Art A sequential circuit has a plurality of internal states meaning various operations such as arithmetic operations, and identifies a current internal state by a code output from a flip-flop or an external input signal. Such a sequential circuit includes a deterministic logic circuit part that realizes functions and operations of a logic circuit that can be extracted from design specifications, and an uncertain logic circuit whose logic has not been determined yet that realizes a code output by this flip-prop. There is a part.
【０００３】従来、この順序回路を設計する際には、こ
れらの論理回路を別途生成するという手法が採られてき
た。即ち、予め複数の内部状態を識別するコードを設計
仕様に基づいてそれぞれ決定し、決定された識別コード
を出力する不確定論理回路部分を確定論理回路部分とは
別途設計し、各々論理が確定した後に双方の論理回路を
統合するという手法がとられてきた。Conventionally, when designing this sequential circuit, a technique of separately generating these logic circuits has been adopted. That is, a code for identifying a plurality of internal states is determined in advance based on the design specification, and an indeterminate logic circuit portion that outputs the determined identification code is separately designed from the determined logic circuit portion, and each logic is determined. Later, a technique of integrating both logic circuits was adopted.
【０００４】[0004]
【発明が解決しようとする課題】上述したように、従来
の方法においては、識別コードを出力する未だ論理の確
定していない不確定論理回路部分と、電子回路の仕様上
の機能及び動作を実現する既に論理の確定した確定論理
回路部分とを別途設計している。このため、設計者が自
由に設計できる不確定論理回路部分の設計の如何によ
り、最終的に生成される電子回路の品質が大きく左右さ
れる。As described above, according to the conventional method, an indeterminate logic circuit portion for outputting an identification code whose logic has not yet been determined, and a function and operation in the specification of an electronic circuit are realized. The logic circuit part whose logic is already determined is separately designed. For this reason, the quality of the finally generated electronic circuit largely depends on the design of the uncertain logic circuit portion that can be freely designed by the designer.
【０００５】例えば、確定論理回路部分で用いられてい
る論理データと同じ論理データを用いて不確定論理回路
部分を生成すると、双方の論理回路を統合した後の論理
回路の回路規模が大きくなってしまい、高品質の電子回
路を得ることができないという問題があった。また、確
定論理回路部分と不確定論理回路部分との論理データが
どの程度共用させれるかを知るには、実際に一つの論理
回路として統合した後でなくては知ることができないと
いう問題もあった。For example, if an indeterminate logic circuit portion is generated using the same logic data as the logic data used in the determinate logic circuit portion, the circuit scale of the logic circuit after integrating both logic circuits increases. As a result, there is a problem that a high-quality electronic circuit cannot be obtained. In addition, there is also a problem that it is not possible to know the extent to which the logic data of the determinate logic circuit portion and the indeterminate logic circuit portion are shared without actually integrating them as a single logic circuit. Was.
【０００６】このため、一つの論理回路として統合して
も回路規模が大きいために、再設計や修正を余儀なくさ
れることがあった。[0006] For this reason, even if integrated as one logic circuit, the circuit scale is large, so that redesign or modification is sometimes required.
【０００７】本発明は上記のような事情に鑑みてなされ
たもので、その目的とするところは、論理回路の設計仕
様から自動的に、論理が確定していない不確定論理回路
部分を既に確定している確定論理回路部分の論理データ
を用いて生成することにより、回路規模が小さく高性能
な論理回路を効率的に設計できる論理回路設計装置を提
供することにある。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances. It is an object of the present invention to automatically determine an undefined logic circuit part whose logic has not been determined from a logic circuit design specification. It is an object of the present invention to provide a logic circuit design device which can efficiently design a high-performance logic circuit having a small circuit scale by generating the logic data of the determinate logic circuit portion.
【０００８】上記目的を達成するため、本発明の論理回
路設計装置は、電子回路の機能及び動作に関する回路デ
ータを記憶する回路データ記憶手段と、前記回路データ
記憶手段に記憶されている機能及び動作に関する前記回
路データを機能別の回路データに分割する回路データ分
割手段と、前記回路データ分割手段によって分割された
機能別の前記回路データの各々に対して確定論理データ
を抽出する論理データ抽出手段と、前記論理データ抽出
手段によって抽出された前記確定論理データを記憶する
論理データ記憶手段と、前記論理データ記憶手段に記憶
されている前記確定論理データを、機能別の論理データ
毎に統合して統合論理データを抽出する統合論理抽出手
段と、前記統合論理抽出手段によって抽出された前記統
合論理データから、論理が確定していない不確定論理機
能の論理データを決定する論理決定手段とから構成され
ている。In order to achieve the above object, a logic circuit designing apparatus according to the present invention comprises a circuit data storage means for storing circuit data relating to functions and operations of an electronic circuit, and a function and operation stored in the circuit data storage means. Circuit data dividing means for dividing the circuit data into circuit data for each function, and logic data extracting means for extracting deterministic logic data for each of the circuit data for each function divided by the circuit data dividing means. , a logical data storage means for storing the determined logical data extracted by said logic data extracting means, the logic data the determined logical data stored in the storage means, by integrating different for each logical data functions Integrated logic extraction means for extracting integrated logic data; and from the integrated logic data extracted by the integrated logic extraction means. It is composed of a logic determination means for determining a logical data indeterminate logic functions not fixed logic.
【０００９】[0009]
【作用】上記構成によって本発明は、自動的に論理回路
を機能別にいくつかの論理回路に分割し、分割した各々
の部分論理回路の確定論理データを求める。さらに、そ
れらの確定論理データの和集合を求めることによって統
合し、この統合論理データを用いて論理が確定していな
い部分回路の論理を実現している。According to the above construction, the present invention automatically divides a logic circuit into several logic circuits for each function, and obtains deterministic logic data of each divided partial logic circuit. Further, they are integrated by obtaining the union of the determined logical data, and the logic of the partial circuit whose logic is not determined is realized using the integrated logical data.
【００１０】[0010]
【実施例】以下、図面を用いて本発明の一実施例を説明
する。An embodiment of the present invention will be described below with reference to the drawings.
【００１１】図１は、本発明の一実施例に関わる論理回
路設計装置の構成を示す回路ブロック図である。FIG. 1 is a circuit block diagram showing a configuration of a logic circuit designing apparatus according to one embodiment of the present invention.
【００１２】同図に示す論理回路設計装置は、回路デー
タ記憶部１、回路データ分割部２、論理データ抽出部
３、論理データ記憶部４、統合論理抽出部５、及び論理
決定部６から構成されている。The logic circuit design apparatus shown in FIG. 1 comprises a circuit data storage unit 1, a circuit data division unit 2, a logic data extraction unit 3, a logic data storage unit 4, an integrated logic extraction unit 5, and a logic decision unit 6. Have been.
【００１３】回路データ記憶部１は、設計仕様に基づく
論理回路の動作及び機能に関する情報（以下、分割前回
路データ１１と呼ぶ）を記憶するところである。The circuit data storage section 1 stores information on the operation and function of a logic circuit based on design specifications (hereinafter, referred to as pre-division circuit data 11).
【００１４】回路データ分割部２は、回路データ記憶部
１に記憶されている分割前回路データ１１を機能別に複
数回路データとして分割し、機能別回路データ１２とし
て回路データ記憶部１に書き込むものである。The circuit data division unit 2 divides the pre-division circuit data 11 stored in the circuit data storage unit 1 into a plurality of circuit data for each function, and writes it as circuit data 12 for each function in the circuit data storage unit 1. is there.
【００１５】論理データ抽出部３は、回路データ記憶部
１に記憶されている機能別回路データ１２の機能毎の各
回路データに対する設計仕様上確定している確定論理デ
ータを抽出する機能を有している。The logical data extracting unit 3 has a function of extracting definite logical data that is determined by design specifications for each circuit data for each function of the function-specific circuit data 12 stored in the circuit data storage unit 1. ing.
【００１６】論理データ記憶部４は、機能別回路データ
１２の各々に関し、論理データ抽出部３で抽出された確
定論理データを機能別論理データ４１として記憶すると
ことである。The logical data storage section 4 stores the defined logical data extracted by the logical data extracting section 3 as the functional logical data 41 for each of the circuit data for each function 12.
【００１７】統合論理抽出部５は、論理データ記憶部４
に記憶されている確定論理データの和集合を求め、統合
論理データ４２を抽出する役目を有している。The integrated logic extraction unit 5 includes a logical data storage unit 4
Has the role of finding the union of the deterministic logical data stored in.
【００１８】論理決定部６は、論理データ記憶部４に記
憶されている機能別論理データ４１のうちまだ論理が決
定していない論理データを統合論理データ４２から求め
る役割をしている。The logic determining section 6 has a role of obtaining, from the integrated logical data 42, logical data whose logic has not yet been determined among the functional logical data 41 stored in the logical data storage section 4.
【００１９】以上のように、本発明の論理回路設計装置
は構成されており、次に本発明の作用を説明する。ここ
では、例えば図２に示すような論理回路の機能及び動作
に関する情報を有する回路データを一例として説明す
る。As described above, the logic circuit designing apparatus of the present invention is configured, and the operation of the present invention will be described next. Here, circuit data having information on the function and operation of a logic circuit as shown in FIG. 2 will be described as an example.
【００２０】この回路データは回路データ記憶部１に分
割前回路データ１１として記憶されている。ここで、Ｓ
ＴＴＥＳは回路名、Ａ，Ｂ，ＣＬＫは外部入力信号名、
Ｘ，Ｙは外部出力端子名、ＳＴ１，ＳＴ２，ＳＴ３は状
態名を示す。This circuit data is stored in the circuit data storage unit 1 as circuit data 11 before division. Where S
TTES is a circuit name, A, B, and CLK are external input signal names,
X and Y indicate external output terminal names, and ST1, ST2 and ST3 indicate state names.
【００２１】まず、この分割前回路データ１１は、回路
データ分割部２によって図３に示すような機能ブロック
である状態遷移条件部、ＤＡＴＡ生成部、状態コード生
成部の３つの機能別回路データ１２に分割される。First, the pre-division circuit data 11 is divided by the circuit data division unit 2 into three functional circuit data 12 of a function block such as a state transition condition unit, a DATA generation unit, and a state code generation unit as shown in FIG. Is divided into
【００２２】この回路データ分割部２は、分割前回路デ
ータ１１を構文解析によって各文の接続関係を樹状構造
で現し、状態の遷移関係を示す文である分割前回路デー
タ１１中の「ＮＥＸＴ」文に関する文を各状態ＳＴ１，
ＳＴ２，ＳＴ３毎に抽出する。さらに、これを機能別回
路データ１２における状態遷移条件部とし、分割前回路
データ１１が示す論理回路データ「ＳＴＴＥＳ」の出力
信号である「Ｘ」「Ｙ」が含まれる文を各状態ＳＴ１，
ＳＴ２，ＳＴ３毎に抽出する。そして、これを機能別回
路データ１２におけるＤＡＴＡ生成部とすることで実現
する。The circuit data dividing unit 2 expresses the connection relation of each sentence in a tree-like structure by syntax analysis of the pre-division circuit data 11, and reads “NEXT” in the pre-division circuit data 11 which is a sentence indicating a state transition relation. Statement in each state ST1,
It is extracted for each of ST2 and ST3. Further, this is used as a state transition condition part in the circuit data by function 12, and a sentence including “X” and “Y” which are the output signals of the logic circuit data “STTES” indicated by the circuit data 11 before division is included in each state ST1,
It is extracted for each of ST2 and ST3. This is realized by using the DATA generation unit in the function-specific circuit data 12.
【００２３】ここで、状態コード生成部における機能別
回路データ１２は、論理が不確定なため分割前回路デー
タ１１から得ることができない。そのため、図３に示す
機能別回路データ１２のように空となる。Here, the function-specific circuit data 12 in the state code generation unit cannot be obtained from the pre-division circuit data 11 because the logic is uncertain. Therefore, it becomes empty like the circuit data by function 12 shown in FIG.
【００２４】次に、回路データ記憶部１に記憶されてい
る機能別回路データ１２における各機能ブロック毎の確
定論理データを論理データ抽出部３によって抽出し、論
理データ記憶部４に機能別論理データ４１として、例え
ば図４，５のように書き込んでいく。Next, the logic data extraction unit 3 extracts the fixed logic data for each function block in the circuit data for each function 12 stored in the circuit data storage unit 1 and stores the logic data for each function in the logic data storage unit 4. As 41, for example, writing is performed as shown in FIGS.
【００２５】これは、回路データ分割部２で回路データ
記憶部１に記憶されている分割前回路データ１１に対し
て構文解析を行った結果得た、文の接続関係を現す樹状
構造を用いて、分割前回路データ１１が示す論理回路デ
ータ「ＳＴＴＥＳ」の入力信号である「Ａ」「Ｂ」「Ｃ
ＬＫ」の信号ビットパタン毎の各機能ブロック毎の動
作、即ち状態遷移条件部の状態遷移関係とＤＡＴＡ生成
部の内部及び出力信号パタンとを抽出することによって
得ることができる。This uses a tree-like structure showing the connection relation of sentences obtained as a result of analyzing the pre-division circuit data 11 stored in the circuit data storage unit 1 by the circuit data division unit 2. Thus, the input signals “A”, “B”, “C” of the logic circuit data “STTES” indicated by the pre-division circuit data 11
It can be obtained by extracting the operation of each functional block for each signal bit pattern of "LK", that is, extracting the state transition relation of the state transition condition part and the internal and output signal patterns of the DATA generation part.
【００２６】以上のようにして得た機能別論理データ４
１に対して、統合論理抽出部５が全ての確定論理データ
を用いて和集合を求め、例えば図６に示す統合論理デー
タ４２を抽出する。この統合論理抽出部５では、論理デ
ータ記憶部４に記憶されている機能別論理データ４１に
対し、各現状態及び各入力信号パタン毎の次状態名、出
力信号パタンＸ，Ｙ及び内部信号パタン「Ａ＠Ｂ」「Ａ
！Ｂ」「＾Ａ！Ｂ」を求め、その結果を図５に示す形式
で論理データ記憶部４に記憶する。ここで、「＠」は排
他的論理和を、「！」は論理和を、「＾」は論理否定を
示す。Function-specific logical data 4 obtained as described above
For 1, the integrated logic extraction unit 5 obtains a union set using all the determined logic data, and extracts, for example, the integrated logic data 42 shown in FIG. In the integrated logic extraction unit 5, the current state and the next state name for each input signal pattern, the output signal patterns X and Y, and the internal signal pattern "A @ B""A
! B ”and“ @A! B ”, and the result is stored in the logical data storage unit 4 in the format shown in FIG. Here, “＠” indicates exclusive OR, “!” Indicates OR, and “＾” indicates logical NOT.
【００２７】最後に、このようにして抽出された統合論
理データ４２を用い、図５の機能別論理データ４１の例
における状態コード生成部のように未だ論理が確定して
いない論理データを論理決定部６によって決定してい
く。Finally, using the integrated logical data 42 extracted in this manner, logical data whose logic has not been determined yet is determined as in the status code generator in the example of the function-specific logical data 41 in FIG. Determined by the unit 6.
【００２８】この状態コード生成部は、状態を識別する
２進コードを生成するものであり、統合論理抽出部５で
抽出した統合論理データ４２における２進コードのうち
から適当なコードを選んで全ての状態の各々に割り当て
ることで、論理決定部６を実現する。This state code generation section generates a binary code for identifying a state, and selects an appropriate code from the binary codes in the integrated logical data 42 extracted by the integrated Are assigned to each of the states, thereby realizing the logic determining unit 6.
【００２９】具体的には、まず統合論理データ４２から
現状態と次状態が等しいものを抽出し、その入力コード
及び出力コードを求める。図６に示す統合論理データの
例では、（Ａ，Ｂ，Ｘ，Ｙ）＝（０，０，１，０）の場
合のみ現状態と次状態がＳＴ２で一致するため、ＳＴ２
の状態コードを入力信号と等しい「００」とする。そし
て、論理データ記憶部４の機能別論理データ４１に状態
コード生成部を、例えば図７のような形式で記憶する。More specifically, first, the same data is extracted from the integrated logic data 42 as the current state and the next state, and its input code and output code are obtained. In the example of the integrated logical data shown in FIG. 6, the current state and the next state match in ST2 only when (A, B, X, Y) = (0, 0, 1, 0).
Is set to “00” which is equal to the input signal. Then, the status code generation unit is stored in the function-specific logical data 41 of the logical data storage unit 4, for example, in a format as shown in FIG.
【００３０】ここで割り当てた状態コードのコード長は
回路データ全体の状態数の２を基底とする対数の値以上
の最小の整数とし、本実施例の回路データでは状態数が
３であるため、コード長は２ビットとなった。次に既に
状態コードが決定したＳＴ２からなんらかの条件により
遷移する次状態のコードを割り当てる。ここでは、
（Ａ，Ｂ，Ｘ，Ｙ）＝（１）（０，１，１，０），
（２）（１，０，１，１），（３）（１，１，１，
１，）の３通りの場合で等しく状態ＳＴ１に遷移するの
で、状態ＳＴ１のコードを決定することとなる。The code length of the state code assigned here is a minimum integer equal to or greater than a logarithmic value based on 2 of the number of states of the entire circuit data. Since the number of states is 3 in the circuit data of this embodiment, The code length became 2 bits. Next, a code of the next state which transits according to some condition from ST2 in which the state code has already been determined is assigned. here,
(A, B, X, Y) = (1) (0, 1, 1, 0),
(2) (1, 0, 1, 1), (3) (1, 1, 1,
Since the transition to the state ST1 is equally performed in the three cases (1), the code of the state ST1 is determined.
【００３１】（１）〜（３）のコードから任意の２ビッ
トのコードを生成すると（００，０１，１０，１１）が
生成可能であるが、未使用でかつ「１」の少ないコード
を選択すると（０１，１０）であり、その２つのコード
のうちの一方（０１）を選択し、状態ＳＴ１のコードと
して図７に示す機能別論理データ４１として論理データ
記憶部４に記憶する。When an arbitrary 2-bit code is generated from the codes (1) to (3), (00, 01, 10, 11) can be generated, but a code that is unused and has few "1" s is selected. Then, it is (01, 10), and one (01) of the two codes is selected and stored in the logical data storage unit 4 as the function-specific logical data 41 shown in FIG.
【００３２】図７の機能別論理データ４１において入力
信号Ａ，Ｂの「−」はＤｏｎ´ｔｃａｒｅな状態を示
し、全ての入力信号パタンを意味する。仮にここで、
（Ａ，Ｂ，Ｘ，Ｙ）＝（０，０，０，０）のみが状態Ｓ
Ｔ１に遷移する条件であった場合、生成できるコードは
「００」のみであり、これは既にＳＴ２の状態コードと
して論理データ記憶部４に記憶されているため割り付け
ることができない。In the function-specific logic data 41 shown in FIG. 7, "-" of the input signals A and B indicates a Don't care state, which means all input signal patterns. Suppose here,
Only (A, B, X, Y) = (0, 0, 0, 0) is the state S
If the condition is a transition to T1, the only code that can be generated is “00”, which cannot be assigned because it has already been stored in the logical data storage unit 4 as the status code of ST2.
【００３３】よって他にコードを割り当てる状態が存在
しない場合には直前にコードを割り当てた状態ＳＴ２の
コードをキャンセルし、別候補を探して再度同じ処理を
繰り返す。Therefore, when there is no other state to which a code is allocated, the code in the state ST2 to which the code was allocated immediately before is canceled, another candidate is searched for, and the same processing is repeated again.
【００３４】なお、本実施例では論理データを回路デー
タより抽出したが、この発明はこれに限るものではな
く、予め真理値表や論理式のような形で各機能毎に示さ
れた論理を回路データ記憶部１の機能別論理回路データ
１２として取り込み、処理することもできる。In this embodiment, the logic data is extracted from the circuit data. However, the present invention is not limited to this, and the logic previously shown for each function in the form of a truth table or a logical expression may be used. It can also be taken in as the function-specific logic circuit data 12 of the circuit data storage unit 1 and processed.
【００３５】また、回路データを分割する際の機能ブロ
ックとしては、上述した状態遷移条件部、ＤＡＴＡ生成
部、状態コード生成部の３種に限られるものではなく、
例えば、機能ブロックの分割をマイクロプロセッサなど
におけるＤＡＴＡ処理部と制御部とを既知の論理とする
ことにより、命令コード生成部の論理を自動生成するこ
とも可能である。The functional blocks for dividing the circuit data are not limited to the three types of the above-described state transition condition section, DATA generation section, and state code generation section.
For example, the logic of the instruction code generation unit can be automatically generated by dividing the functional blocks into known logics for the DATA processing unit and the control unit in a microprocessor or the like.
【００３６】また、状態コード生成部においても全ての
状態のコードを自動生成するだけではなく、予め特定の
状態に対してはコードを割り当てておき、他のまだコー
ドが割り当てられてない状態についてのみコードを割り
当てることも可能である。また、論理データ記憶部４中
に機能別論理データ４１と統合論理データ４２とを共通
のデータベースとしたが、別個のデータベースに記憶す
ることもでき、同様に機能別論理データ４１の各機能の
論理データもまた、別個のデータベースに記憶すること
もできる。The state code generator not only automatically generates codes for all states, but also allocates codes to specific states in advance, and only assigns codes to other states to which codes have not been allocated yet. It is also possible to assign codes. Although the function-specific logical data 41 and the integrated logical data 42 are used as a common database in the logical data storage unit 4, they can be stored in separate databases. The data can also be stored in a separate database.
【００３７】更に、本実施例では状態コード長を状態数
の２を基底とする対数の値以上の整数値としたが、ユー
ザの指定や回路の要求仕様により、生成回路の遅延時間
や面積に関する制限を考慮して自由に変えることで、設
計者の要求に見合った回路を生成することができる。Further, in this embodiment, the state code length is an integer value equal to or greater than the logarithm value based on the number of states 2 as a base. By freely changing the circuit in consideration of the restriction, a circuit meeting the requirements of the designer can be generated.
【００３８】[0038]
【発明の効果】以上説明したように、本発明の論理回路
設計装置によれば、論理回路の機能毎の確定論理データ
を抽出し、抽出された確定論理データを用いて未だ論理
の決定していない機能回路の論理データを決定してい
る。As described above, according to the logic circuit design apparatus of the present invention, deterministic logic data for each function of a logic circuit is extracted, and logic is still determined using the extracted deterministic logic data. There is no logic data for the functional circuit.
【００３９】このため、確定論理回路部分と不確定論理
回路部分とで共通な論理回路を使用できることから、よ
りコンパクトで高性能な論理回路の設計を高速かつ正確
に実行することができる。For this reason, since a common logic circuit can be used for the deterministic logic circuit portion and the indeterminate logic circuit portion, a more compact and high-performance logic circuit can be designed at high speed and accurately.
【図１】本発明の論理回路設計装置の構成を示すブロッ
ク図である。FIG. 1 is a block diagram showing a configuration of a logic circuit design device of the present invention.
【図２】図１で示した分割前論理回路データ１１の一例
である。FIG. 2 is an example of pre-division logic circuit data 11 shown in FIG.
【図３】図１で示した機能別回路データ１２の一例であ
る。FIG. 3 is an example of circuit data by function 12 shown in FIG. 1;
【図４】図１で示した機能別論理データ４１の一例であ
る。FIG. 4 is an example of function-specific logical data 41 shown in FIG. 1;
【図５】図４と同様な機能別論理データ４１の一例であ
る。FIG. 5 is an example of functional-specific logical data 41 similar to FIG. 4;
【図６】図１で示した統合論理データ４２の一例であ
る。FIG. 6 is an example of integrated logical data 42 shown in FIG.
【図７】論理決定された機能別論理データ４１の一例で
ある。FIG. 7 is an example of function-specific logical data 41 logically determined.
１ 回路データ記憶部 ２ 回路データ分割部 ３ 論理データ抽出部 ４ 論理データ記憶部 ５ 統合論理抽出部 ６ 論理決定部 １１ 分割前回路データ １２ 機能別回路データ ４１ 機能別論理データ ４２ 統合論理データ DESCRIPTION OF SYMBOLS 1 Circuit data storage part 2 Circuit data division part 3 Logical data extraction part 4 Logical data storage part 5 Integrated logic extraction part 6 Logic determination part 11 Circuit data before division 12 Function-specific circuit data 41 Function-specific logical data 42 Integrated logical data
Claims (1)
タを記憶する回路データ記憶手段と、 前記回路データ記憶手段に記憶されている機能及び動作
に関する前記回路データを機能別の回路データに分割す
る回路データ分割手段と、 前記回路データ分割手段によって分割された機能別の前
記回路データの各々に対して確定論理データを抽出する
論理データ抽出手段と、 前記論理データ抽出手段によって抽出された前記確定論
理データを記憶する論理データ記憶手段と、 前記論理データ記憶手段に記憶されている前記確定論理
データを、機能別の論理データ毎に統合して統合論理デ
ータを抽出する統合論理抽出手段と、 前記統合論理抽出手段によって抽出された前記統合論理
データから、論理が確定していない不確定論理機能の論
理データを決定する論理決定手段と、 を有することを特徴とする論理回路設計装置。1. A circuit data storage means for storing circuit data relating to functions and operations of an electronic circuit, and a circuit for dividing the circuit data relating to functions and operations stored in the circuit data storage means into circuit data for each function. Data dividing means; logical data extracting means for extracting deterministic logical data for each of the circuit data for each function divided by the circuit data dividing means; and the deterministic logical data extracted by the logical data extracting means and logical data storage means for storing, said confirmation logic data stored in the logical data storage means, and integration logic extracting means for integrating different for each logical data function extracts the integration logic data, the integrated From the integrated logical data extracted by the logical extracting means, logical data of an indeterminate logical function whose logic has not been determined Decision logic circuit design apparatus characterized by comprising: a logic determining unit, the for.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03160212A JP3124318B2 (en) | 1991-07-01 | 1991-07-01 | Logic circuit design equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03160212A JP3124318B2 (en) | 1991-07-01 | 1991-07-01 | Logic circuit design equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0512374A JPH0512374A (en) | 1993-01-22 |
| JP3124318B2 true JP3124318B2 (en) | 2001-01-15 |
Family
ID=15710175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03160212A Expired - Fee Related JP3124318B2 (en) | 1991-07-01 | 1991-07-01 | Logic circuit design equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3124318B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6341243B1 (en) | 1994-11-09 | 2002-01-22 | Amada America, Inc. | Intelligent system for generating and executing a sheet metal bending plan |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5627879A (en) | 1992-09-17 | 1997-05-06 | Adc Telecommunications, Inc. | Cellular communications system with centralized base stations and distributed antenna units |
| US8737454B2 (en) | 2007-01-25 | 2014-05-27 | Adc Telecommunications, Inc. | Modular wireless communications platform |
| US10499269B2 (en) | 2015-11-12 | 2019-12-03 | Commscope Technologies Llc | Systems and methods for assigning controlled nodes to channel interfaces of a controller |
-
1991
- 1991-07-01 JP JP03160212A patent/JP3124318B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6341243B1 (en) | 1994-11-09 | 2002-01-22 | Amada America, Inc. | Intelligent system for generating and executing a sheet metal bending plan |
| US6507767B2 (en) | 1994-11-09 | 2003-01-14 | Amada America, Inc. | Intelligent system for generating and executing a sheet metal bending plan |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0512374A (en) | 1993-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4758953A (en) | Method for generating logic circuit data | |
| US5553001A (en) | Method for optimizing resource allocation starting from a high level | |
| US5548524A (en) | Expression promotion for hierarchical netlisting | |
| JPH0765040A (en) | Function data interface method/device | |
| US5625565A (en) | System and method for generating a template for functional logic symbols | |
| US5353433A (en) | Method and apparatus for organizing and analyzing timing information | |
| CN111400169A (en) | Method and system for automatically generating netlist file for testing software and hardware | |
| US7185041B1 (en) | Circuit and method for high-speed execution of modulo division | |
| JP3124318B2 (en) | Logic circuit design equipment | |
| CN116933697B (en) | Method and device for converting natural language into hardware description language | |
| CN111984684B (en) | Data processing method and device | |
| US5774380A (en) | State capture/reuse for verilog simulation of high gate count ASIC | |
| CN112148746B (en) | Method, device, electronic device and storage medium for generating database table structure document | |
| CN115688643A (en) | Method, apparatus and storage medium for simulating logic system design | |
| CN112232003B (en) | Method for simulating design, electronic device and storage medium | |
| US6877140B1 (en) | Method and system for generating a schematic representing bus structures | |
| US20030225559A1 (en) | Verification of multi-cycle paths | |
| JP7274063B2 (en) | Test case generation device, test case generation method and test case generation program | |
| CN112580297B (en) | Method for encoding and decoding data, electronic equipment and storage medium | |
| US20190138679A1 (en) | Coding and synthesizing a state machine in state groups | |
| CN118153509A (en) | Method and device for realizing layout wiring of FPGA | |
| Smith | Synthesis heuristics for large asynchronous sequential circuits | |
| JP2004191085A (en) | Inspection data generation method | |
| JP2822677B2 (en) | Electronic circuit design equipment | |
| JP2940207B2 (en) | Compression pattern generation method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081027 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081027 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |