JP3122985B2 - 液晶表示素子及びその製造方法 - Google Patents
液晶表示素子及びその製造方法Info
- Publication number
- JP3122985B2 JP3122985B2 JP09181774A JP18177497A JP3122985B2 JP 3122985 B2 JP3122985 B2 JP 3122985B2 JP 09181774 A JP09181774 A JP 09181774A JP 18177497 A JP18177497 A JP 18177497A JP 3122985 B2 JP3122985 B2 JP 3122985B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- liquid crystal
- polymer film
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Geometry (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示素子に係
り、より詳細にはカウンタ電極及び画素電極が同一基板
上に形成された液晶表示素子及びその製造方法に関す
る。
り、より詳細にはカウンタ電極及び画素電極が同一基板
上に形成された液晶表示素子及びその製造方法に関す
る。
【０００２】
【従来の技術】一般に、テレビ、グラフィックディスプ
レーの表示素子を構成する液晶表示素子は透明な一対の
ガラス基板とこのガラス基板の間に封入された液晶とか
ら構成される。前記ガラス基板のうち少なくとも一つの
基板には薄膜トランジスタとフィクセル電極が形成さ
れ、他のガラス基板にはカラーフィルターとカウンタ電
極が形成される。最近多く用いられる液晶としてはＴＮ
モード(Twist nematic mode)液晶が使用されるが、こ
のＴＮ構造は液晶素子の視野角を狭める問題点がある。
レーの表示素子を構成する液晶表示素子は透明な一対の
ガラス基板とこのガラス基板の間に封入された液晶とか
ら構成される。前記ガラス基板のうち少なくとも一つの
基板には薄膜トランジスタとフィクセル電極が形成さ
れ、他のガラス基板にはカラーフィルターとカウンタ電
極が形成される。最近多く用いられる液晶としてはＴＮ
モード(Twist nematic mode)液晶が使用されるが、こ
のＴＮ構造は液晶素子の視野角を狭める問題点がある。
【０００３】従って、従来には広い視野角を確保するた
めに、図１及び図２に示すように、平行場を利用したイ
ン−プレインスッチングモード（In plane switching
mode：以下、単に「ＩＰＳモード」と呼称する）が用
いられた。このようなＩＰＳモードの液晶表示素子は、
上部ガラス基板１には、下部ガラス基板５に形成された
薄膜トランジスタの熱化を防止するために、ＴＦＴ(Thi
n Film Transistor)に対向する位置にブラックマトリ
ックス２を、その両側に液晶表示素子のカラー化を実現
するためのカラーフィルター３を形成した後、全体構造
の上面に保護膜４を形成する。そして、対向する下部基
板５上には、水平な電界を実現するために、ゲート電極
６Ａ及びこのゲート電極から一定距離だけ離れた同一面
上に前記ゲート電極と同一の材質から形成されたカウン
タ電極７を設置する。次に、全体構造の上面にゲート絶
縁膜６Ｂで蒸着した後、下部にゲート電極６Ａが形成さ
れている部分のゲート絶縁膜６Ｂ上に非晶質チャネル層
６Ｃを形成する。続いて、データ電極配線用金属膜を全
体構造物の上面に蒸着し、ソース及びドレイン電極のパ
ターンを形成する。この際、既存のドレイン電極に該当
する領域は画素電極６Ｄとなり、ソース電極はデータ電
極６Ｅとなる。次に、全体構造の上面に薄膜トランジス
タと画素電極を保護するための保護膜８と配向膜（図示
しない）を形成する。続いて、上部基板１と下部基板５
を合着させ、上部基板１と下部基板５の背面には光を偏
向させるための偏光板１０，１１が付着し、上部基板１
と下部基板５との間には誘電率異方性が陰（−Δε）を
帯びている液晶を封入する。このような液晶表示素子の
画素電極６Ｄとカウンタ電極７に電圧を印加すると、前
記画素電極６Ｄとカウンタ電極７が同一の下部基板５に
形成されているので、平行な電界が発生する。従って、
このように電界が印加されると誘電率異方性が陰である
液晶は電界の方向に垂直に、偏光方向とは４５°に配列
されてブライト(bright)状態になる。
めに、図１及び図２に示すように、平行場を利用したイ
ン−プレインスッチングモード（In plane switching
mode：以下、単に「ＩＰＳモード」と呼称する）が用
いられた。このようなＩＰＳモードの液晶表示素子は、
上部ガラス基板１には、下部ガラス基板５に形成された
薄膜トランジスタの熱化を防止するために、ＴＦＴ(Thi
n Film Transistor)に対向する位置にブラックマトリ
ックス２を、その両側に液晶表示素子のカラー化を実現
するためのカラーフィルター３を形成した後、全体構造
の上面に保護膜４を形成する。そして、対向する下部基
板５上には、水平な電界を実現するために、ゲート電極
６Ａ及びこのゲート電極から一定距離だけ離れた同一面
上に前記ゲート電極と同一の材質から形成されたカウン
タ電極７を設置する。次に、全体構造の上面にゲート絶
縁膜６Ｂで蒸着した後、下部にゲート電極６Ａが形成さ
れている部分のゲート絶縁膜６Ｂ上に非晶質チャネル層
６Ｃを形成する。続いて、データ電極配線用金属膜を全
体構造物の上面に蒸着し、ソース及びドレイン電極のパ
ターンを形成する。この際、既存のドレイン電極に該当
する領域は画素電極６Ｄとなり、ソース電極はデータ電
極６Ｅとなる。次に、全体構造の上面に薄膜トランジス
タと画素電極を保護するための保護膜８と配向膜（図示
しない）を形成する。続いて、上部基板１と下部基板５
を合着させ、上部基板１と下部基板５の背面には光を偏
向させるための偏光板１０，１１が付着し、上部基板１
と下部基板５との間には誘電率異方性が陰（−Δε）を
帯びている液晶を封入する。このような液晶表示素子の
画素電極６Ｄとカウンタ電極７に電圧を印加すると、前
記画素電極６Ｄとカウンタ電極７が同一の下部基板５に
形成されているので、平行な電界が発生する。従って、
このように電界が印加されると誘電率異方性が陰である
液晶は電界の方向に垂直に、偏光方向とは４５°に配列
されてブライト(bright)状態になる。
【０００４】図３は図１の下部基板を示す平面図であっ
て、ゲート電極配線６Ａが水平列に配列されており、こ
のゲート電極配線６Ａの一方の側にデータ電極配線６Ｅ
が垂直に交差しており、ゲート電極配線６Ａとデータ電
極配線６Ｅの交差する部分に薄膜トランジスタ６が形成
されている。また、カウンタ電極７はゲート電極配線６
Ａとデータ電極配線６Ｅによって形成される空間部に、
段位セルを限定する四角形に形成され、画素電極６Ｄは
ゲート電極配線６Ａの一部分とカウンタ電極７の一部分
に重なるようにＩ字形に形成される。
て、ゲート電極配線６Ａが水平列に配列されており、こ
のゲート電極配線６Ａの一方の側にデータ電極配線６Ｅ
が垂直に交差しており、ゲート電極配線６Ａとデータ電
極配線６Ｅの交差する部分に薄膜トランジスタ６が形成
されている。また、カウンタ電極７はゲート電極配線６
Ａとデータ電極配線６Ｅによって形成される空間部に、
段位セルを限定する四角形に形成され、画素電極６Ｄは
ゲート電極配線６Ａの一部分とカウンタ電極７の一部分
に重なるようにＩ字形に形成される。
【０００５】しかし、このようなＩＰＳモードの液晶表
示素子は、データ電極配線とカウンタ電極の間には下部
基板と平行の電界が形成される反面、データ電極配線及
びカウンタ電極の引接領域では図２に示すように、縁電
界（Ｆ：fringefield）が形成される。この電界は基板
の引接部分を除いた部分の配向に影響を及ぼすので、基
板の引接部分を除いた部分にある液晶分子が偏光方向と
４５°ほど配向しないので、液晶表示素子の透過率が低
下する。前記理由により透過率が低下するほどの補償の
ために、バックライト(back light)の輝度を増大する
ようにすべきなので、液晶表示素子の消費電力が増大す
る問題点がある。
示素子は、データ電極配線とカウンタ電極の間には下部
基板と平行の電界が形成される反面、データ電極配線及
びカウンタ電極の引接領域では図２に示すように、縁電
界（Ｆ：fringefield）が形成される。この電界は基板
の引接部分を除いた部分の配向に影響を及ぼすので、基
板の引接部分を除いた部分にある液晶分子が偏光方向と
４５°ほど配向しないので、液晶表示素子の透過率が低
下する。前記理由により透過率が低下するほどの補償の
ために、バックライト(back light)の輝度を増大する
ようにすべきなので、液晶表示素子の消費電力が増大す
る問題点がある。
【０００６】
【発明が解決しようとする課題】従って、本発明の目的
は、下部基板上の電極配線とカウンタ電極の間に縁電界
が生じないように、画素電極配線及びカウンタ電極上に
伝導性を帯びる高分子膜パターンを形成して、縁電界無
しの均一な平行場を形成させることにより、液晶表示素
子の透過率を改善するのみならず、液晶表示素子の消費
電力を減らすことのできる液晶表示素子及びその製造方
法を提供することにある。
は、下部基板上の電極配線とカウンタ電極の間に縁電界
が生じないように、画素電極配線及びカウンタ電極上に
伝導性を帯びる高分子膜パターンを形成して、縁電界無
しの均一な平行場を形成させることにより、液晶表示素
子の透過率を改善するのみならず、液晶表示素子の消費
電力を減らすことのできる液晶表示素子及びその製造方
法を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明による液晶表示素子は、画素電極とカウンタ
電極が同一基板上に形成された液晶表示素子であって、
前記画素電極と前記カウンタ電極が上部に形成され、そ
の上には所定厚さの伝導性高分子膜の形成された第１透
過性基板と、前記第１透過性基板と対向する第２透過性
基板と、前記第１透過性基板と前記第２透過性基板の間
に介在した陰の異方性誘電率を持つ液晶を含むことを特
徴とする。
に、本発明による液晶表示素子は、画素電極とカウンタ
電極が同一基板上に形成された液晶表示素子であって、
前記画素電極と前記カウンタ電極が上部に形成され、そ
の上には所定厚さの伝導性高分子膜の形成された第１透
過性基板と、前記第１透過性基板と対向する第２透過性
基板と、前記第１透過性基板と前記第２透過性基板の間
に介在した陰の異方性誘電率を持つ液晶を含むことを特
徴とする。
【０００８】また、本発明による液晶表示素子の製造
は、透過性の絶縁基板を提供する段階と、前記基板上に
ゲート電極パターンとカウンタ電極パターンとを形成す
る段階と、全面に絶縁層を形成する段階と、前記ゲート
電極パターンの位置する絶縁膜の表面の上部にチャネル
層を形成する段階と、前記絶縁層の上部の所定部分に画
素電極を形成する段階と、前記カウンタ電極パターンの
上部の絶縁層を除去する段階と、前記カウンタ電極パタ
ーンの上部と前記画素電極の上部に伝導性の高分子膜を
形成する段階と、全面に配向膜を形成する段階とから成
ることを特徴とする。
は、透過性の絶縁基板を提供する段階と、前記基板上に
ゲート電極パターンとカウンタ電極パターンとを形成す
る段階と、全面に絶縁層を形成する段階と、前記ゲート
電極パターンの位置する絶縁膜の表面の上部にチャネル
層を形成する段階と、前記絶縁層の上部の所定部分に画
素電極を形成する段階と、前記カウンタ電極パターンの
上部の絶縁層を除去する段階と、前記カウンタ電極パタ
ーンの上部と前記画素電極の上部に伝導性の高分子膜を
形成する段階と、全面に配向膜を形成する段階とから成
ることを特徴とする。
【０００９】
【作用】前記の本発明によると、液晶表示素子は下部基
板上に形成された画素電極及びカウンタ電極上に伝導性
高分子膜を形成し、縁電界無しの均一な平行場を形成す
ることにより、液晶表示素子の透過率を改善することが
できる。
板上に形成された画素電極及びカウンタ電極上に伝導性
高分子膜を形成し、縁電界無しの均一な平行場を形成す
ることにより、液晶表示素子の透過率を改善することが
できる。
【００１０】
【発明の実施の形態】以下、添付図面に基づいて本発明
の好ましい実施例を説明する。
の好ましい実施例を説明する。
【００１１】本発明は、これらの実施例に限定されな
い。
い。
【００１２】図４は本発明による液晶表示素子の下部基
板の平面図であって、図５は図４のIV−IV線に沿って切
断された断面図で、絶縁性の透明基板３０上にゲートラ
イン３６、データライン３８、Ｉ字の形の画素電極３
３、カウンタ電極３１及び、前記画素電極３３を駆動す
るために、薄膜トランジスタ５０が実装され、画素電極
３３とカウンタ電極３１の上部には伝導性の高分子膜３
４Ａ、３４Ｂが設けられる。伝導性高分子膜３４Ａ、３
４Ｂは数Å乃至１０μｍの厚さに、好ましくはセルギャ
ップと同一か少ない厚さに形成する。前記高分子膜３４
Ａ、３４Ｂは、ポリアセチレン(polyacetylene)、ポリ
アニリン(polyaniline)、Ｐ−フェニレンビニレン(p-ph
enylenevinylene)、ポリピロール(polypyrrole)、ポリ
チオフェン(polythiophene)、及びＰ−フェニレンビニ
レン(p−phenylenevinylene)から成る群のうち、一つ以
上の物質を化学的に合成することにより形成される。高
分子膜３４Ａ、３４Ｂの電気伝導度は合成方法及び合成
時でのドーピング物質によって決定され、このような高
分子膜の伝導度は金属と１オーダ(order)の差異を有す
る。
板の平面図であって、図５は図４のIV−IV線に沿って切
断された断面図で、絶縁性の透明基板３０上にゲートラ
イン３６、データライン３８、Ｉ字の形の画素電極３
３、カウンタ電極３１及び、前記画素電極３３を駆動す
るために、薄膜トランジスタ５０が実装され、画素電極
３３とカウンタ電極３１の上部には伝導性の高分子膜３
４Ａ、３４Ｂが設けられる。伝導性高分子膜３４Ａ、３
４Ｂは数Å乃至１０μｍの厚さに、好ましくはセルギャ
ップと同一か少ない厚さに形成する。前記高分子膜３４
Ａ、３４Ｂは、ポリアセチレン(polyacetylene)、ポリ
アニリン(polyaniline)、Ｐ−フェニレンビニレン(p-ph
enylenevinylene)、ポリピロール(polypyrrole)、ポリ
チオフェン(polythiophene)、及びＰ−フェニレンビニ
レン(p−phenylenevinylene)から成る群のうち、一つ以
上の物質を化学的に合成することにより形成される。高
分子膜３４Ａ、３４Ｂの電気伝導度は合成方法及び合成
時でのドーピング物質によって決定され、このような高
分子膜の伝導度は金属と１オーダ(order)の差異を有す
る。
【００１３】駆動するための電源の印加時、カウンタ電
極３１と画素電極３３と、その上部に形成された伝導性
高分子膜３４Ａ，３４Ｂとによって発生する電界は、前
記電極３１，３３及び前記伝導性高分子膜３４Ａ，３４
Ｂの厚さ（高さ）に比例する水平の電界成分Ｅｐを有す
る。これら電界成分は、基板の表面だけでなく、セルギ
ャップ全体に影響を及ぼすので、セル全体の液晶分子が
偏光方向に対して４５°だけ配向される。即ち、フリン
ジ電界(Fringe electric field) 成分ではなく、前記水
平の電界成分Ｅｐが下部基板３０の表面から遠く離れた
液晶分子にまで影響を及ぼすので、下部基板から遠く離
れた液晶分子が４５°より小さく配向される現象は生じ
ない。このような効果によって、従来の液晶表示素子に
おける消耗電力の増加問題を解決することができる。
極３１と画素電極３３と、その上部に形成された伝導性
高分子膜３４Ａ，３４Ｂとによって発生する電界は、前
記電極３１，３３及び前記伝導性高分子膜３４Ａ，３４
Ｂの厚さ（高さ）に比例する水平の電界成分Ｅｐを有す
る。これら電界成分は、基板の表面だけでなく、セルギ
ャップ全体に影響を及ぼすので、セル全体の液晶分子が
偏光方向に対して４５°だけ配向される。即ち、フリン
ジ電界(Fringe electric field) 成分ではなく、前記水
平の電界成分Ｅｐが下部基板３０の表面から遠く離れた
液晶分子にまで影響を及ぼすので、下部基板から遠く離
れた液晶分子が４５°より小さく配向される現象は生じ
ない。このような効果によって、従来の液晶表示素子に
おける消耗電力の増加問題を解決することができる。
【００１４】一方、図５を参照すると、前記構造のＩＰ
Ｓモード液晶表示素子を製造するには、２つの方法が適
用可能である。
Ｓモード液晶表示素子を製造するには、２つの方法が適
用可能である。
【００１５】即ち、一つの方法は、カウンタ電極３１が
形成された状態で前記カウンタ電極３１の上に高分子膜
３４Ｂを形成した後、ゲート絶縁膜３２を蒸着し、その
後、チャネル層の形成と画素電極３３のパターン形成工
程が完了した状態で、画素電極３３の表面の上に伝導性
の高分子膜３４Ａを形成し更に、その上に配向膜を形成
する方法である。他の方法は、画素電極のパターン形成
工程が完了した状態で、カウンタ電極３１の上部に存在
するゲート絶縁膜３２をエッチングする。その後、画素
電極３３とカウンタ電極３１の表面の上に同時に伝導性
高分子膜３４Ａ、３４Ｂを形成する方法である。前記高
分子膜３４Ａ，３４Ｂは全面コーティング後、パターニ
ングする方法で形成されるが、このパターニングにもま
た２つの方法が適用可能である。即ち、一つの方法は、
伝導度の高い高分子を溶媒と混合してコーティングし、
硬化（キュアリング、curing）し、その後感光膜マスク
を上部に形成してパターニングする方法である。他の方
法は、伝導性高分子を合成する間、光重合開始剤(photo
initiator)を添加して、紫外線照射時に高分子構造の環
状結合を切ってやる方法である。後者の方法は高分子膜
のコーティング時に、感光膜マスクを使用する必要がな
いので、前者の方法に比べて工程を簡素化することがで
きる。
形成された状態で前記カウンタ電極３１の上に高分子膜
３４Ｂを形成した後、ゲート絶縁膜３２を蒸着し、その
後、チャネル層の形成と画素電極３３のパターン形成工
程が完了した状態で、画素電極３３の表面の上に伝導性
の高分子膜３４Ａを形成し更に、その上に配向膜を形成
する方法である。他の方法は、画素電極のパターン形成
工程が完了した状態で、カウンタ電極３１の上部に存在
するゲート絶縁膜３２をエッチングする。その後、画素
電極３３とカウンタ電極３１の表面の上に同時に伝導性
高分子膜３４Ａ、３４Ｂを形成する方法である。前記高
分子膜３４Ａ，３４Ｂは全面コーティング後、パターニ
ングする方法で形成されるが、このパターニングにもま
た２つの方法が適用可能である。即ち、一つの方法は、
伝導度の高い高分子を溶媒と混合してコーティングし、
硬化（キュアリング、curing）し、その後感光膜マスク
を上部に形成してパターニングする方法である。他の方
法は、伝導性高分子を合成する間、光重合開始剤(photo
initiator)を添加して、紫外線照射時に高分子構造の環
状結合を切ってやる方法である。後者の方法は高分子膜
のコーティング時に、感光膜マスクを使用する必要がな
いので、前者の方法に比べて工程を簡素化することがで
きる。
【００１６】図６及び図９は、本発明の他の実施例によ
るＩＰＳモード液晶表示素子の下部基板の部分断面構造
及びその製造過程を示す断面図である。
るＩＰＳモード液晶表示素子の下部基板の部分断面構造
及びその製造過程を示す断面図である。
【００１７】まず図９を参照すると、本実施例では高分
子膜３４′、３４″の中心部をインジウム−錫酸化物
（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）３７
Ａ，３７Ｂで埋める。図５の第１実施例の場合、カウン
タ電極３１及び画素電極３３上に形成された高分子膜３
４Ａ，３４Ｂは必ず伝導性を有さなければならないが、
本実施例の場合、前記高分子膜は伝導性を有していても
良いし、図４の実施例とは違って伝導性を有しなくても
良い。非伝導性の高分子物質が使用される場合には、中
心部に詰められたＩＴＯ物質３７Ａ，３７Ｂが伝導性を
有するので、十分な強度の平行な電界の発生が可能であ
る。一方、高分子膜が形成される厚さ（高さ）ほど画素
電極とカウンタ電極の厚さ（高さ）を高める構造は、十
分な強度の平行な電界の発生を可能にするが、高分子膜
を利用してパターンを形成する方法に比べパターンの形
成が容易ではないという短所がある。
子膜３４′、３４″の中心部をインジウム−錫酸化物
（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）３７
Ａ，３７Ｂで埋める。図５の第１実施例の場合、カウン
タ電極３１及び画素電極３３上に形成された高分子膜３
４Ａ，３４Ｂは必ず伝導性を有さなければならないが、
本実施例の場合、前記高分子膜は伝導性を有していても
良いし、図４の実施例とは違って伝導性を有しなくても
良い。非伝導性の高分子物質が使用される場合には、中
心部に詰められたＩＴＯ物質３７Ａ，３７Ｂが伝導性を
有するので、十分な強度の平行な電界の発生が可能であ
る。一方、高分子膜が形成される厚さ（高さ）ほど画素
電極とカウンタ電極の厚さ（高さ）を高める構造は、十
分な強度の平行な電界の発生を可能にするが、高分子膜
を利用してパターンを形成する方法に比べパターンの形
成が容易ではないという短所がある。
【００１８】前記の構造を有する液晶表示素子の下部基
板の製造過程を説明すると、次のようになる。
板の製造過程を説明すると、次のようになる。
【００１９】図６を参照すると、まずガラス基板３０上
にゲート電極（図示しない）とカウンタ電極３１が形成
され、絶縁膜３２がゲート電極とカウンタ電極３１を含
んだ基板３０の全面に蒸着される。その後、絶縁膜３２
の所定の位置に画素電極３３が形成される。続いて、カ
ウンタ電極３１の上部にある絶縁膜が取り除かれる。図
７を参照すると、全面に光重合開始剤が添加された感光
性高分子膜３４が塗布される。その後、画素電極３３の
上部の所定の部分と、カウンタ電極３１の上部にある前
記感光性高分子膜３４の所定の部分を露光、及び現像し
てホールＨを形成する。
にゲート電極（図示しない）とカウンタ電極３１が形成
され、絶縁膜３２がゲート電極とカウンタ電極３１を含
んだ基板３０の全面に蒸着される。その後、絶縁膜３２
の所定の位置に画素電極３３が形成される。続いて、カ
ウンタ電極３１の上部にある絶縁膜が取り除かれる。図
７を参照すると、全面に光重合開始剤が添加された感光
性高分子膜３４が塗布される。その後、画素電極３３の
上部の所定の部分と、カウンタ電極３１の上部にある前
記感光性高分子膜３４の所定の部分を露光、及び現像し
てホールＨを形成する。
【００２０】図８を参照すると、ＩＴＯ物質３７Ａ，３
７Ｂ、又は他の伝導性の金属物質をホールＨに埋め込む
ことにより、埋め込まれたＩＴＯ物質をカウンタ電極３
１及び画素電極３３に接触する。その後、カウンタ電極
３１及び画素電極３３の上部を除いた感光性高分子膜は
取り除かれ、ＩＴＯ物質３７Ａ，３７Ｂの両側には図９
に示したように高分子壁３４′、３４″が残る。
７Ｂ、又は他の伝導性の金属物質をホールＨに埋め込む
ことにより、埋め込まれたＩＴＯ物質をカウンタ電極３
１及び画素電極３３に接触する。その後、カウンタ電極
３１及び画素電極３３の上部を除いた感光性高分子膜は
取り除かれ、ＩＴＯ物質３７Ａ，３７Ｂの両側には図９
に示したように高分子壁３４′、３４″が残る。
【００２１】図９を参照すると、絶縁膜３２の上部に紫
外線により配向される光配向膜３５を所定の厚さに塗布
する。
外線により配向される光配向膜３５を所定の厚さに塗布
する。
【００２２】前記の方法は光重合開始剤を添加した感光
性の高分子物質を利用することにより、高分子壁３
４′、３４″の形成のためのパターニング工程が簡単に
なる。
性の高分子物質を利用することにより、高分子壁３
４′、３４″の形成のためのパターニング工程が簡単に
なる。
【００２３】
【発明の効果】以上説明したように、本発明によれば、
液晶表示素子の下部基板上の電極上に伝導性を帯びる高
分子膜パターンを形成して液晶駆動のための電圧印加時
にそれぞれの画素とデータラインとの干渉を最少化する
と共に、画素内部セルギャップ全体に平行な電界を形成
することにより、液晶表示素子の透過率を改善すること
ができるのみならず、消費電力を減らすこともできる。
液晶表示素子の下部基板上の電極上に伝導性を帯びる高
分子膜パターンを形成して液晶駆動のための電圧印加時
にそれぞれの画素とデータラインとの干渉を最少化する
と共に、画素内部セルギャップ全体に平行な電界を形成
することにより、液晶表示素子の透過率を改善すること
ができるのみならず、消費電力を減らすこともできる。
【図１】従来のＩＰＳモードの液晶表示素子を示す断面
図（上部）である。
図（上部）である。
【図２】従来のＩＰＳモードの液晶表示素子を示す平面
図（下部）である。
図（下部）である。
【図３】従来のＩＰＳモードの液晶表示素子を示す平面
図である。
図である。
【図４】本発明の液晶表示素子を示す平面図である。
【図５】本発明の一実施例によるもので、図４のIV−IV
線を沿って切断された断面図である。
線を沿って切断された断面図である。
【図６】本発明の他の実施例によるＩＰＳモードの液晶
表示素子を製造する方法を示す断面図である。
表示素子を製造する方法を示す断面図である。
【図７】本発明の他の実施例によるＩＰＳモードの液晶
表示素子を製造する方法を示す断面図である。
表示素子を製造する方法を示す断面図である。
【図８】本発明の他の実施例によるＩＰＳモードの液晶
表示素子を製造する方法を示す断面図である。
表示素子を製造する方法を示す断面図である。
【図９】本発明の他の実施例によるＩＰＳモードの液晶
表示素子を製造する方法を示す断面図である。
表示素子を製造する方法を示す断面図である。
フロントページの続き (72)発明者 盧 鳳 奎 大韓民国 京畿道 水原市 勧善区 迎 華洞 407−16 (72)発明者 李 得 秀 大韓民国 京畿道 水原市 勧善区 高 等洞 203 (72)発明者 朴 韓 ▲じゅん▼ 大韓民國 京畿道 利川市 大月面 巳 東里 92ー１ 遊呼アパートＢ棟 305 号 (56)参考文献 特開 平７−306417（ＪＰ，Ａ) 特開 平６−75226（ＪＰ，Ａ) 特開 平６−75227（ＪＰ，Ａ) 特開 平６−75228（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/136 G02F 1/1343 G02F 1/1333 G02F 1/1337
Claims (26)
- 【請求項１】 画素電極とカウンタ電極が同一基板上に
形成された液晶表示素子であって、前記画素電極と前記
カウンタ電極がそれらの表面の上部に形成され、その上
には所定の厚さの伝導性高分子膜が形成された第１透過
性の絶縁基板と、前記第１透過性の基板と対向する第２
透過性の基板と、前記第１透過性の基板と前記第２透過
性の基板の間に介在した陰の異方性誘電率を持つ液晶を
含むことを特徴とする液晶表示素子。 - 【請求項２】 前記高分子膜はポリアセチレン(polyace
tylene)、ポリアニリン(polyaniline)、Ｐ−フェニレン
(p-phenylene)、ポリピロール(polypyrrole)、ポリチオ
フェン(polythiophene)、Ｐ−フェニレンビニレン(p-phe
nylenvinylene)からなる群から選ばれる一つを膜材料と
して含むことを特徴とする請求項１記載の液晶表示素
子。 - 【請求項３】 前記高分子膜は光重合開始剤を含むこと
を特徴とする請求項１又は２記載の液晶表示素子。 - 【請求項４】 前記高分子膜の厚さはセルギャップ以下
であることを特徴とする請求項１又は２記載の液晶表示
素子。 - 【請求項５】 画素電極とカウンタ電極が同一の基板上
に形成された液晶表示素子で、前記カウンタ電極と前記
画素電極とが透過性の絶縁基板の表面の上部に形成さ
れ、その層の上には所定の厚さの高分子膜が形成され、
前記高分子膜の高さと同一の高さを有する伝導体が前記
高分子膜内に挿入されて、前記カウンタ電極及び前記画
素電極と各々電気的に接触され、前記伝導体及び高分子
膜を除外した部分には配向膜で覆われた第１透過性基板
と、前記第１透過性基板と対向する第２透過性基板と、
前記第１透過性基板と前記第２透過性基板の間に介在さ
れた液晶を含むことを特徴とする液晶表示素子。 - 【請求項６】 前記高分子膜は光重合開始剤を含むこと
を特徴とする請求項５記載の液晶表示素子。 - 【請求項７】 前記高分子膜は感光性の非伝導性物質で
あることを特徴とする請求項５記載の液晶表示素子。 - 【請求項８】 前記高分子膜は感光性の伝導性物質であ
ることを特徴とする請求項５記載の液晶表示素子。 - 【請求項９】 前記高分子膜の厚さはセルギャップ以下
であることを特徴とする請求項５記載の液晶表示素子。 - 【請求項１０】 前記伝導体はインジウム−錫酸化物
（ＩＴＯ：Indium Tin Oxide）であることを特徴とす
る請求項５記載の液晶表示素子。 - 【請求項１１】 透過性の絶縁基板を提供する段階と、 前記基板上にゲート電極パターンとカウンタ電極パター
ンとを形成する段階と、 全面に絶縁層を形成する段階と、 前記ゲート電極パターンの位置する絶縁膜の表面の上部
にチャネル層を形成する段階と、 前記絶縁層の上部の所定部分に画素電極を形成する段階
と、 前記カウンタ電極パターンの上部の絶縁層を除去する段
階と、 前記カウンタ電極パターンの上部と前記画素電極の上部
に伝導性の高分子膜を形成する段階と、 全面に配向膜を形成する段階とから成ることを特徴とす
る液晶表示素子の製造方法。 - 【請求項１２】 前記伝導性高分子膜の形成段階は、溶
媒と混合された高分子物質をコーティングして膜を形成
する段階と、 コーティングされた膜を硬化させる段階と、 画素電極及びカウンタ電極パターンが位置する前記コー
ティングされた膜の上部にのみ、感光膜マスクを形成す
る段階と、 露出された前記高分子膜を取り除く段階と、 前記感光膜マスクを除去する段階とから成ることを特徴
とする請求項１１記載の液晶表示素子の製造方法。 - 【請求項１３】 前記伝導性高分子膜の形成段階は、溶
媒及び光重合開始剤の混合された高分子物質をコーティ
ングして膜を形成する段階と、 コーティングされた膜を硬化させる段階と、 画素電極或いはカウンタ電極パターンの上部を除外した
膜に紫外線を照射する段階と、 照射された膜を除去する段階とから成ることを特徴とす
る請求項１１記載の液晶表示素子の製造方法。 - 【請求項１４】 前記伝導性の高分子膜を形成する段階
は、基板の全表面を膜でコートする段階と、 溶媒と混合させ膜を硬化する伝導性の高分子物質から成
る段階と、 膜の選択された部分に紫外線を照射する段階と、及び照
射された膜の部分を取り除く段階とから成ることを特徴
とする請求項１１記載の液晶表示素子の製造方法。 - 【請求項１５】 前記伝導性高分子膜はポリアセチレン
(polyacetylene)、ポリアニリン(polyaniline)、Ｐ−フ
ェニレン(p-phenylene)、ポリピロール(polypyrrole)、
ポリチオフェン(polythiophene)、Ｐ−フェニレンビニ
レン(p-phenylenvinylene)から成る群のうち、一つ以上
を化学的に合成することにより形成されることを特徴と
する請求項１４記載の液晶表示素子の製造方法。 - 【請求項１６】 前記高分子膜の厚さはセルギャップ以
下であることを特徴とする請求項１１記載の液晶表示素
子の製造方法。 - 【請求項１７】 透過性の絶縁基板を提供する段階と、 前記透過性の基板上にゲート電極パターンとカウンタ電
極パターンを形成する段階と、 透過性基板の全表面に絶縁層を形成する段階と、 前記ゲート電極パターンの位置する絶縁膜の上部にチャ
ネル層を形成する段階と、 前記絶縁層の上部の所定部分に画素電極を形成する段階
と、 前記カウンタ電極パターン上部の絶縁層を除去する段階
と、 前記カウンタ電極パターンの上部と前記画素電極の上部
に伝導性の高分子膜を形成する段階と、 基板の全表面に配向膜を形成する段階とから成ることを
特徴とする液晶表示素子の製造方法。 - 【請求項１８】 前記伝導性高分子膜の形成段階は、溶
媒と混合された高分子物質をコーティングして膜を形成
する段階と、 コーティングされた膜を硬化させる段階と、 画素電極及びカウンタ電極パターンの位置する前記膜の
上部にのみ感光膜マスクを形成する段階と、 露出された前記高分子膜を取り除く段階と、 前記感光膜マスクを取り除く段階とから成ることを特徴
とする請求項１７記載の液晶表示素子の製造方法。 - 【請求項１９】 前記伝導性高分子膜の形成段階は、溶
媒及び光開始剤の混合された高分子物質をコーティング
して膜を形成する段階と、 コーティングされた膜を硬化する段階と、 画素電極或いはカウンタ電極パターンの上部を除外した
膜に紫外線を照射する段階と、 照射された膜を除去する段階とを含むことを特徴とする
請求項１７記載の液晶表示素子の製造方法。 - 【請求項２０】 前記伝導性高分子膜はポリアセチレン
(polyacetylene)、ポリアニリン(polyaniline)、Ｐ−フ
ェニレン(p-phenylene)、ポリピロール(polypyrrole)、
ポリチオフェン(polythiophene)、Ｐ−フェニレンビニレ
ン(p-phenylenvinylene)から成る群のうち、一つ以上を
化学的に合成することにより形成されることを特徴とす
る請求項１８又は１９記載の液晶表示素子の製造方法。 - 【請求項２１】 前記高分子膜の厚さはセルギャップ以
下であることを特徴とする請求項１７記載の液晶表示素
子の製造方法。 - 【請求項２２】 透過性の絶縁基板を提供する段階と、 前記基板上にゲート電極パターンとカウンタ電極パター
ンを形成する段階と、透過性基板の全表面に絶縁層を形
成する段階と、 前記ゲート電極パターンの位置する絶縁膜の上部にチャ
ネル層を形成する段階と、 前記絶縁層の上部の所定の部分に画素電極を形成する段
階と、カウンタ電極パターンの上部の絶縁層を取り除く
段階と、 前記カウンタ電極パターンの上部と前記画素電極の上部
の所定の部分を露出する感光性の高分子膜を全面に所定
の高さに形成する段階と、 露出された部分に伝導性物質を埋め込める段階と、 前記画素電極と前記カウンタ電極パターンの上部を除い
た部分の高分子膜を除去する段階と、及び、 全面に配向膜を形成する段階とから成ることを特徴とす
る液晶表示素子の製造方法。 - 【請求項２３】 前記伝導性高分子膜の形成段階は、溶
媒と混合された高分子物質をコーティングして膜を形成
する段階と、 コーティングされた膜を硬化させる段階、及び前記画素
電極且つカウンタ電極パターンの上部の所定の部分の感
光性高分子膜を露光及び現像して取り除く段階とから成
ることを特徴とする請求項２２記載の液晶表示素子の製
造方法。 - 【請求項２４】 前記高分子膜の厚さはセルギャップ以
下であることを特徴とする請求項２２記載の液晶表示素
子の製造方法。 - 【請求項２５】 前記配向膜の形成段階の後、前記高分
子膜及び前記埋め込まられた伝導性物質の上部にある配
向膜を取り除く段階から、更に成ることを特徴とする請
求項２２記載の液晶表示素子の製造方法。 - 【請求項２６】 前記伝導性物質はインジウム−錫酸化
物（ＩＴＯ：IndiumTin Oxide）であることを特徴とす
る請求項２２記載の液晶表示素子の製造方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960022854A KR100190527B1 (ko) | 1996-06-21 | 1996-06-21 | 액정 표시 소자의 제조방법 |
| KR1996P22854 | 1996-11-29 | ||
| KR1019960059508A KR100250794B1 (ko) | 1996-11-29 | 1996-11-29 | 액정 표시소자 및 그 제조방법 |
| KR1996P59508 | 1996-11-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1062767A JPH1062767A (ja) | 1998-03-06 |
| JP3122985B2 true JP3122985B2 (ja) | 2001-01-09 |
Family
ID=26631938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09181774A Expired - Lifetime JP3122985B2 (ja) | 1996-06-21 | 1997-06-23 | 液晶表示素子及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5959708A (ja) |
| JP (1) | JP3122985B2 (ja) |
| CN (1) | CN1104654C (ja) |
| TW (1) | TW375702B (ja) |
Families Citing this family (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100225910B1 (ko) | 1996-04-04 | 1999-10-15 | 구자홍 | 액정표시장치(liquid crystal display device) |
| KR100209531B1 (ko) | 1996-06-22 | 1999-07-15 | 구자홍 | 액정표시장치 |
| US6812985B1 (en) | 1996-09-23 | 2004-11-02 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device |
| KR100257370B1 (ko) | 1997-05-19 | 2000-05-15 | 구본준 | 횡전계방식액정표시장치 |
| US6972818B1 (en) | 1997-05-19 | 2005-12-06 | Lg.Philips Lcd Co., Ltd. | In-plane switching mode liquid crystal display device |
| KR100257369B1 (ko) | 1997-05-19 | 2000-05-15 | 구본준 | 횡전계방식액정표시장치 |
| US6184961B1 (en) | 1997-07-07 | 2001-02-06 | Lg Electronics Inc. | In-plane switching mode liquid crystal display device having opposite alignment directions for two adjacent domains |
| KR100251512B1 (ko) | 1997-07-12 | 2000-04-15 | 구본준 | 횡전계방식 액정표시장치 |
| US6697140B2 (en) | 1997-07-29 | 2004-02-24 | Lg. Philips Lcd Co., Ltd. | In-plane switching mode liquid crystal display device wherein portions of second gate line overlaps with data electrode |
| KR100255931B1 (ko) | 1997-08-14 | 2000-05-01 | 구본준, 론 위라하디락사 | 횡전계방식 액정표시소자 |
| US6549258B1 (en) | 1997-09-04 | 2003-04-15 | Lg. Philips Lcd Co., Ltd. | Hybrid switching mode liquid crystal display device |
| KR100293434B1 (ko) | 1997-09-08 | 2001-08-07 | 구본준, 론 위라하디락사 | 횡전계방식액정표시소자 |
| KR100265572B1 (ko) * | 1997-12-03 | 2000-09-15 | 김영환 | 컬러 쉬프트가 개선된 액정 표시 장치 |
| KR100482458B1 (ko) * | 1997-12-08 | 2005-08-10 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터액정표시소자및그제조방법 |
| JP3019053B2 (ja) * | 1997-12-25 | 2000-03-13 | 日本電気株式会社 | 液晶表示装置及びその製造方法 |
| KR100293436B1 (ko) | 1998-01-23 | 2001-08-07 | 구본준, 론 위라하디락사 | 횡전계방식액정표시장치 |
| JP3495256B2 (ja) * | 1998-06-23 | 2004-02-09 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 液晶表示装置 |
| KR100344844B1 (ko) | 1998-07-07 | 2002-11-18 | 엘지.필립스 엘시디 주식회사 | 액정표시소자및그제조방법 |
| KR100320416B1 (ko) * | 1998-08-26 | 2002-09-17 | 엘지.필립스 엘시디 주식회사 | 횡전계방식액정표시소자 |
| KR20000039794A (ko) | 1998-12-16 | 2000-07-05 | 김영환 | 고개구율 및 고투과율 액정표시장치의 제조방법 |
| KR100336900B1 (ko) | 1998-12-30 | 2003-06-12 | 주식회사 현대 디스플레이 테크놀로지 | 고개구율및고투과율액정표시장치 |
| JP2000258800A (ja) * | 1999-03-11 | 2000-09-22 | Nec Corp | アクティブマトリクス型液晶表示装置及びその製造方法 |
| US6762816B1 (en) * | 1999-06-11 | 2004-07-13 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal display with special electrode configurations and compositions and method for producing the same |
| US6449026B1 (en) | 1999-06-25 | 2002-09-10 | Hyundai Display Technology Inc. | Fringe field switching liquid crystal display and method for manufacturing the same |
| KR100311214B1 (ko) | 1999-06-29 | 2001-11-02 | 박종섭 | 고개구율 및 고투과율 액정 표시 장치 |
| KR100311211B1 (ko) | 1999-06-29 | 2001-11-02 | 박종섭 | 반사형 액정 표시 장치 |
| KR100507271B1 (ko) * | 1999-06-30 | 2005-08-10 | 비오이 하이디스 테크놀로지 주식회사 | 고개구율 및 고투과율 액정표시장치 및 그 제조방법 |
| KR100494682B1 (ko) | 1999-06-30 | 2005-06-13 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시소자 및 그 제조방법 |
| US20060172017A1 (en) * | 1999-11-08 | 2006-08-03 | Capnia, Incorporated | Methods and apparatus for the enhanced delivery of physiologic agents to tissue surfaces |
| KR100595294B1 (ko) | 1999-12-14 | 2006-07-03 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치용 칼라필터 기판의 제조방법 |
| KR100504531B1 (ko) * | 1999-12-15 | 2005-08-03 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치 |
| JP2001330849A (ja) * | 2000-05-18 | 2001-11-30 | Nec Corp | 液晶表示装置 |
| JP4718712B2 (ja) * | 2001-04-17 | 2011-07-06 | Ｎｅｃ液晶テクノロジー株式会社 | アクティブマトリクス型液晶表示装置 |
| US20060062983A1 (en) * | 2004-09-17 | 2006-03-23 | Irvin Glen C Jr | Coatable conductive polyethylenedioxythiophene with carbon nanotubes |
| US7427441B2 (en) * | 2004-09-17 | 2008-09-23 | Eastman Kodak Co | Transparent polymeric coated conductor |
| KR101107245B1 (ko) * | 2004-12-24 | 2012-01-25 | 엘지디스플레이 주식회사 | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101107265B1 (ko) * | 2004-12-31 | 2012-01-19 | 엘지디스플레이 주식회사 | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법 |
| KR101125254B1 (ko) * | 2004-12-31 | 2012-03-21 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법 |
| US7438832B2 (en) * | 2005-03-29 | 2008-10-21 | Eastman Kodak Company | Ionic liquid and electronically conductive polymer mixtures |
| US7645497B2 (en) * | 2005-06-02 | 2010-01-12 | Eastman Kodak Company | Multi-layer conductor with carbon nanotubes |
| US7535462B2 (en) * | 2005-06-02 | 2009-05-19 | Eastman Kodak Company | Touchscreen with one carbon nanotube conductive layer |
| US7593004B2 (en) * | 2005-06-02 | 2009-09-22 | Eastman Kodak Company | Touchscreen with conductive layer comprising carbon nanotubes |
| JP4622917B2 (ja) * | 2006-03-30 | 2011-02-02 | エプソンイメージングデバイス株式会社 | 液晶パネル用アレイ基板および液晶パネル |
| DE102006022722B4 (de) * | 2006-05-12 | 2010-06-17 | Hueck Engraving Gmbh & Co. Kg | Verfahren und Vorrichtung zur Oberflächenstrukturierung eines Pressbleches oder eines Endlosbandes |
| US20080007518A1 (en) * | 2006-06-23 | 2008-01-10 | Debasis Majumdar | Conductive polymer coating with improved aging stability |
| JP5103279B2 (ja) * | 2008-05-29 | 2012-12-19 | 株式会社ジャパンディスプレイイースト | 液晶表示装置 |
| JP6187473B2 (ja) | 2012-10-31 | 2017-08-30 | Jnc株式会社 | 液晶表示素子およびその製造方法 |
| US11225563B2 (en) | 2017-02-16 | 2022-01-18 | Azotek Co., Ltd. | Circuit board structure and composite for forming insulating substrates |
| US10813213B2 (en) | 2017-02-16 | 2020-10-20 | Azotek Co., Ltd. | High-frequency composite substrate and insulating structure thereof |
| US10743423B2 (en) * | 2017-09-15 | 2020-08-11 | Azotek Co., Ltd. | Manufacturing method of composite substrate |
| US11044802B2 (en) | 2017-02-16 | 2021-06-22 | Azotek Co., Ltd. | Circuit board |
| CN108424643A (zh) * | 2018-03-27 | 2018-08-21 | 同济大学 | 一种具有超材料性能的环形聚吡咯/导电银胶纳米复合材料的制备方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4922242A (en) * | 1987-11-12 | 1990-05-01 | Raychem Corporation | Apparatus exhibiting PTC behavior useful for displaying information |
| US5592190A (en) * | 1993-04-28 | 1997-01-07 | Canon Kabushiki Kaisha | Liquid crystal display apparatus and drive method |
| JP3068393B2 (ja) * | 1993-05-13 | 2000-07-24 | 日本電気株式会社 | 耐光性ポリアニリン遮光膜及びそれを用いた液晶表示素子 |
| US5815230A (en) * | 1994-01-27 | 1998-09-29 | Canon Kabushiki Kaisha | Liquid crystal device and process for production thereof |
| TW354380B (en) * | 1995-03-17 | 1999-03-11 | Hitachi Ltd | A liquid crystal device with a wide visual angle |
| JP3294748B2 (ja) * | 1995-12-04 | 2002-06-24 | 株式会社日立製作所 | アクティブマトリックス型液晶表示パネル |
| KR100229618B1 (ko) * | 1996-10-09 | 1999-11-15 | 구자홍 | 마이크로렌즈를 가지는 액정표시장치 |
-
1997
- 1997-06-19 US US08/878,809 patent/US5959708A/en not_active Expired - Lifetime
- 1997-06-20 TW TW086108674A patent/TW375702B/zh not_active IP Right Cessation
- 1997-06-21 CN CN97117121.1A patent/CN1104654C/zh not_active Expired - Lifetime
- 1997-06-23 JP JP09181774A patent/JP3122985B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5959708A (en) | 1999-09-28 |
| CN1104654C (zh) | 2003-04-02 |
| TW375702B (en) | 1999-12-01 |
| JPH1062767A (ja) | 1998-03-06 |
| CN1174335A (zh) | 1998-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3122985B2 (ja) | 液晶表示素子及びその製造方法 | |
| KR101201304B1 (ko) | 액정표시장치 및 그의 제조방법 | |
| KR101478333B1 (ko) | 액정 표시 장치의 제조 방법 | |
| US7417705B2 (en) | Liquid crystal display device and method for fabricating the same | |
| US8514360B2 (en) | LCD device | |
| US20020085149A1 (en) | Liquid crystal display device and method for manufacturing the same | |
| US8154695B2 (en) | Liquid crystal display and method of fabricating the same | |
| US8237908B2 (en) | Method of manufacturing liquid crystal display | |
| US6556263B2 (en) | In-plane switching color LCD panel implementing electro-conductive polarizer and fabricating method thereof | |
| WO2015158052A1 (zh) | 大板加电线路及其制造方法 | |
| US7067224B2 (en) | Method for fabricating a liquid crystal display device | |
| KR101167313B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| US20060146219A1 (en) | Liquid crystal display device and method for fabricating the same | |
| US20040119915A1 (en) | Liquid crystal display device and method of fabricating the same | |
| KR101043649B1 (ko) | 수평 전계형 액정 표시 장치 및 그 제조 방법 | |
| JP4166849B2 (ja) | 液晶表示素子の製造方法 | |
| KR101048701B1 (ko) | 컬러 필터 기판의 제조 방법 | |
| KR100190527B1 (ko) | 액정 표시 소자의 제조방법 | |
| JP2009251003A (ja) | 液晶装置、液晶装置の製造方法、液晶装置用基板 | |
| JP2520604B2 (ja) | 液晶素子及びその製造方法 | |
| KR100983594B1 (ko) | 액정 표시 장치 및 이의 형성 방법 | |
| KR20090051484A (ko) | 액정표시장치 및 그의 제조 방법 | |
| JPH0933884A (ja) | 液晶表示装置 | |
| JPH09269495A (ja) | 電極基板、その製造方法、該電極基板を用いた液晶素子、及びその製造方法 | |
| KR20040048171A (ko) | 패턴드스페이서를 포함하는 컬러필터기판 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071027 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081027 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081027 Year of fee payment: 8 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081027 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131027 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |