JP3120938B2 - 半導体集積装置およびその製造方法 - Google Patents
半導体集積装置およびその製造方法Info
- Publication number
- JP3120938B2 JP3120938B2 JP06019522A JP1952294A JP3120938B2 JP 3120938 B2 JP3120938 B2 JP 3120938B2 JP 06019522 A JP06019522 A JP 06019522A JP 1952294 A JP1952294 A JP 1952294A JP 3120938 B2 JP3120938 B2 JP 3120938B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- capacitor
- carrier layer
- diode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、コイルと容量で形成
された発振子などの半導体集積装置およびその製造方法
に関するものである。
された発振子などの半導体集積装置およびその製造方法
に関するものである。
【０００２】
【従来の技術】コイルと容量を用いた発振子は、ＴＶや
通信分野の高周波回路用に開発が進められており、受信
と送信の電波の周波数変換用の局所発振器としてＴＶ，
通信分野で多用されるに至る。特に近年、移動体通信に
代表されるように機器の小型化に伴い発振子の小型化、
外部回路との小配線化そして高性能の要望が高まってい
る。
通信分野の高周波回路用に開発が進められており、受信
と送信の電波の周波数変換用の局所発振器としてＴＶ，
通信分野で多用されるに至る。特に近年、移動体通信に
代表されるように機器の小型化に伴い発振子の小型化、
外部回路との小配線化そして高性能の要望が高まってい
る。
【０００３】図７はバリキャップダイオードと強誘電体
を用いた従来の発振子の基本回路構成を示す図である。
図７において、Ｃ1 は外部に発振信号を取り出すカップ
リングコンデンサ、Ｌ1 はコイル、Ｃ2 は超階段型接合
のダイオード（以下「バリキャップダイオード」とい
う）である。従来の発振子は、バリキャップダイオード
Ｃ2 ，コイルＬ1 およびカップリングコンデンサＣ1 で
構成され、テフロン基板上に個々の部品が配線により接
続されている。コイルＬ1 は、周波数が１ＧＨｚ程度ま
での用途では、等価回路がコイルとして近似できる強誘
電体が用いられ、それ以上の用途では、スパイラルイン
ダクタ、メアンダラインや高インピーダンスラインが周
波数に応じて用いられている。
を用いた従来の発振子の基本回路構成を示す図である。
図７において、Ｃ1 は外部に発振信号を取り出すカップ
リングコンデンサ、Ｌ1 はコイル、Ｃ2 は超階段型接合
のダイオード（以下「バリキャップダイオード」とい
う）である。従来の発振子は、バリキャップダイオード
Ｃ2 ，コイルＬ1 およびカップリングコンデンサＣ1 で
構成され、テフロン基板上に個々の部品が配線により接
続されている。コイルＬ1 は、周波数が１ＧＨｚ程度ま
での用途では、等価回路がコイルとして近似できる強誘
電体が用いられ、それ以上の用途では、スパイラルイン
ダクタ、メアンダラインや高インピーダンスラインが周
波数に応じて用いられている。
【０００４】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、バリキャップダイオードＣ2 の端子、コイ
ルＬ1 を構成する強誘電体の端子、カップリングコンデ
ンサＣ1 の端子を外部配線により接続するため、素子自
体による占有面積より大きな面積を必要とすることや、
配線による不要な浮遊容量による発振信号強度特性の劣
化の問題があった。この問題は、発振子を使用する機器
の小型化、高性能化を図る上でのネックのポイントであ
り、さらに優れた高集積化が要望されていた。
の構成では、バリキャップダイオードＣ2 の端子、コイ
ルＬ1 を構成する強誘電体の端子、カップリングコンデ
ンサＣ1 の端子を外部配線により接続するため、素子自
体による占有面積より大きな面積を必要とすることや、
配線による不要な浮遊容量による発振信号強度特性の劣
化の問題があった。この問題は、発振子を使用する機器
の小型化、高性能化を図る上でのネックのポイントであ
り、さらに優れた高集積化が要望されていた。
【０００５】この発明の目的は、発振子として発振信号
強度特性の劣化を抑制するとともに小型化を実現できる
半導体集積装置を提供することと、発振子を構成する素
子の集積化を容易に行うことのできる半導体集積装置の
製造方法を提供することである。
強度特性の劣化を抑制するとともに小型化を実現できる
半導体集積装置を提供することと、発振子を構成する素
子の集積化を容易に行うことのできる半導体集積装置の
製造方法を提供することである。
【０００６】
【課題を解決するための手段】請求項１記載の半導体集
積装置は、キャリア層を半導体基板表面に有する超階段
型接合のダイオードを設け、キャリア層上に金属材料か
らなるダイオードのアノード電極を設け、キャリア層以
外の領域の半導体基板上にアノード電極と同一金属材料
からなるコンデンサの下部電極を設け、この下部電極上
に誘電体膜を設け、この誘電体膜上に配線金属からなる
上部電極を設け、下部電極とアノード電極とを接続する
配線金属からなる配線を設け、上部電極と接続するスパ
イラルインダクタ，メアンダラインまたは高インピーダ
ンスラインを半導体基板上に絶縁膜を介して設けてい
る。
積装置は、キャリア層を半導体基板表面に有する超階段
型接合のダイオードを設け、キャリア層上に金属材料か
らなるダイオードのアノード電極を設け、キャリア層以
外の領域の半導体基板上にアノード電極と同一金属材料
からなるコンデンサの下部電極を設け、この下部電極上
に誘電体膜を設け、この誘電体膜上に配線金属からなる
上部電極を設け、下部電極とアノード電極とを接続する
配線金属からなる配線を設け、上部電極と接続するスパ
イラルインダクタ，メアンダラインまたは高インピーダ
ンスラインを半導体基板上に絶縁膜を介して設けてい
る。
【０００７】請求項２記載の半導体集積装置は、キャリ
ア層を半導体基板表面に有する超階段型接合のダイオー
ドを設け、キャリア層上に金属材料からなるダイオード
のアノード電極を設け、キャリア層以外の領域の半導体
基板上にアノード電極と同一金属材料からなるコンデン
サの下部電極を設け、この下部電極上に誘電体膜を設
け、この誘電体膜上に配線金属からなる上部電極を設
け、下部電極とアノード電極とを接続する配線金属から
なる配線を設けた半導体ブロックと、この半導体ブロッ
クを収納し、上部電極と接続する強誘電体を有する強誘
電体ブロックとを備えている。
ア層を半導体基板表面に有する超階段型接合のダイオー
ドを設け、キャリア層上に金属材料からなるダイオード
のアノード電極を設け、キャリア層以外の領域の半導体
基板上にアノード電極と同一金属材料からなるコンデン
サの下部電極を設け、この下部電極上に誘電体膜を設
け、この誘電体膜上に配線金属からなる上部電極を設
け、下部電極とアノード電極とを接続する配線金属から
なる配線を設けた半導体ブロックと、この半導体ブロッ
クを収納し、上部電極と接続する強誘電体を有する強誘
電体ブロックとを備えている。
【０００８】請求項３記載の半導体集積装置の製造方法
は、８００℃以上で活性化したキャリア層を半導体基板
表面に有する超階段型接合のダイオードを形成する工程
と、ダイオードを形成した後、半導体基板上に絶縁膜を
形成し、キャリア層上およびコンデンサ形成領域の絶縁
膜を除去する工程と、キャリア層上およびコンデンサ形
成領域に各々ダイオードのアノード電極およびコンデン
サの下部電極を同一金属材料で形成する工程と、コンデ
ンサの下部電極上に誘電体膜を７００℃以下で形成する
工程と、誘電体膜上およびアノード電極上に配線金属を
形成する工程とを含んでいる。
は、８００℃以上で活性化したキャリア層を半導体基板
表面に有する超階段型接合のダイオードを形成する工程
と、ダイオードを形成した後、半導体基板上に絶縁膜を
形成し、キャリア層上およびコンデンサ形成領域の絶縁
膜を除去する工程と、キャリア層上およびコンデンサ形
成領域に各々ダイオードのアノード電極およびコンデン
サの下部電極を同一金属材料で形成する工程と、コンデ
ンサの下部電極上に誘電体膜を７００℃以下で形成する
工程と、誘電体膜上およびアノード電極上に配線金属を
形成する工程とを含んでいる。
【０００９】
【作用】請求項１記載の半導体集積装置によれば、単一
の半導体基板に、バリキャップダイオードと、下部電
極，誘電体膜および上部電極からなるコンデンサと、ス
パイラルインダクタ，メアンダラインまたは高インピー
ダンスラインとを設けることにより、外部配線を不要に
した発振子を構成することができ、この発振子をひとつ
のパッケージに納めることが可能となり、発振信号強度
特性の劣化を抑制するとともに小型化を実現できる。
の半導体基板に、バリキャップダイオードと、下部電
極，誘電体膜および上部電極からなるコンデンサと、ス
パイラルインダクタ，メアンダラインまたは高インピー
ダンスラインとを設けることにより、外部配線を不要に
した発振子を構成することができ、この発振子をひとつ
のパッケージに納めることが可能となり、発振信号強度
特性の劣化を抑制するとともに小型化を実現できる。
【００１０】請求項２記載の半導体集積装置によれば、
単一の半導体基板に、バリキャップダイオードと、下部
電極，誘電体膜および上部電極からなるコンデンサとを
設けて半導体ブロックとし、この半導体ブロックを強誘
電体ブロックに収納することにより、外部配線を不要に
した発振子を構成することができ、発振信号強度特性の
劣化を抑制するとともに小型化を実現できる。
単一の半導体基板に、バリキャップダイオードと、下部
電極，誘電体膜および上部電極からなるコンデンサとを
設けて半導体ブロックとし、この半導体ブロックを強誘
電体ブロックに収納することにより、外部配線を不要に
した発振子を構成することができ、発振信号強度特性の
劣化を抑制するとともに小型化を実現できる。
【００１１】請求項３記載の半導体集積装置の製造方法
によれば、バリキャップダイオードを形成した後に、下
部電極，誘電体膜および上部電極となる誘電体膜上の配
線金属からなるコンデンサを形成している。通常、バリ
キャップダイオードの形成温度は、工程中で最も高温に
なる半導体基板中のイオン注入や拡散によるキャリア層
の活性化温度で決まり、コンデンサの形成温度は、工程
中で最も高温になる金属間の誘電体の形成温度で決ま
る。この製造方法では、バリキャップダイオードの形成
温度すなわちキャリア層の活性化温度を８００℃以上の
高温にし、この後、コンデンサの形成温度すなわち強誘
電体膜の形成温度を７００℃以下の低温に設定してい
る。このように、バリキャップダイオードの形成温度を
コンデンサの形成温度より高くし、バリキャップダイオ
ードの形成の後にコンデンサを形成することにより、コ
ンデンサ形成中に金属と誘電体の膨張係数の差から生ず
るストレスによる金属と誘電体の剥離が抑えられる。ま
た、コンデンサ形成中におけるバリキャップダイオード
のキャリア層の拡散が防止でき、集積化が容易に図れ
る。
によれば、バリキャップダイオードを形成した後に、下
部電極，誘電体膜および上部電極となる誘電体膜上の配
線金属からなるコンデンサを形成している。通常、バリ
キャップダイオードの形成温度は、工程中で最も高温に
なる半導体基板中のイオン注入や拡散によるキャリア層
の活性化温度で決まり、コンデンサの形成温度は、工程
中で最も高温になる金属間の誘電体の形成温度で決ま
る。この製造方法では、バリキャップダイオードの形成
温度すなわちキャリア層の活性化温度を８００℃以上の
高温にし、この後、コンデンサの形成温度すなわち強誘
電体膜の形成温度を７００℃以下の低温に設定してい
る。このように、バリキャップダイオードの形成温度を
コンデンサの形成温度より高くし、バリキャップダイオ
ードの形成の後にコンデンサを形成することにより、コ
ンデンサ形成中に金属と誘電体の膨張係数の差から生ず
るストレスによる金属と誘電体の剥離が抑えられる。ま
た、コンデンサ形成中におけるバリキャップダイオード
のキャリア層の拡散が防止でき、集積化が容易に図れ
る。
【００１２】また、バリキャップダイオードのアノード
電極とコンデンサの下部電極を同時に形成することによ
り平坦化が図れ、段差による配線金属の切断を防止で
き、高い歩留りを得ることができる。
電極とコンデンサの下部電極を同時に形成することによ
り平坦化が図れ、段差による配線金属の切断を防止で
き、高い歩留りを得ることができる。
【００１３】
【実施例】以下、この発明を化合物半導体を用いた実施
例について図面に基づいて説明する。図１はこの発明の
第１の実施例の半導体集積装置の斜視断面図である。図
１において、１はｎ+ 基板、２はｎ層、３はｎ+ 層（キ
ャリア層）、４はＳｉＯ2 またはＳｉ3 Ｎ4 からなる絶
縁膜、５はＴｉ，Ｐｔを主材料としたショットキー電極
であるバリキャップダイオードのアノード電極、６は下
部電極７と強誘電体膜８と配線金属（上部電極）９とか
らなるＭＩＭの容量（コンデンサ）、１０はＡｕＧｅを
主材料としたオーミック電極からなるカソード電極であ
る。なお、下部電極７はアノード電極５と同じでＴｉ，
Ｐｔを主材料としている。
例について図面に基づいて説明する。図１はこの発明の
第１の実施例の半導体集積装置の斜視断面図である。図
１において、１はｎ+ 基板、２はｎ層、３はｎ+ 層（キ
ャリア層）、４はＳｉＯ2 またはＳｉ3 Ｎ4 からなる絶
縁膜、５はＴｉ，Ｐｔを主材料としたショットキー電極
であるバリキャップダイオードのアノード電極、６は下
部電極７と強誘電体膜８と配線金属（上部電極）９とか
らなるＭＩＭの容量（コンデンサ）、１０はＡｕＧｅを
主材料としたオーミック電極からなるカソード電極であ
る。なお、下部電極７はアノード電極５と同じでＴｉ，
Ｐｔを主材料としている。
【００１４】この半導体集積装置は、ｎ+ 層３，ｎ層２
およびｎ+ 基板１からなるｎ+ ｎｎ + 構造のバリキャッ
プダイオードと、ＭＩＭの容量６とを集積化してあり、
バリキャップダイオードのアノード電極５とＭＩＭの容
量６の下部電極７を同時に形成することにより、上部に
形成した配線金属９の平坦化を図っている。このように
構成される半導体集積装置の製造方法を図２を参照しな
がら説明する。図２はこの半導体集積装置の製造方法を
示す工程断面図である。
およびｎ+ 基板１からなるｎ+ ｎｎ + 構造のバリキャッ
プダイオードと、ＭＩＭの容量６とを集積化してあり、
バリキャップダイオードのアノード電極５とＭＩＭの容
量６の下部電極７を同時に形成することにより、上部に
形成した配線金属９の平坦化を図っている。このように
構成される半導体集積装置の製造方法を図２を参照しな
がら説明する。図２はこの半導体集積装置の製造方法を
示す工程断面図である。
【００１５】図２（ａ）に示す、化合物半導体としてｎ
型不純物１０18ｃｍ-3のｎ+ 基板１上に、厚さ０．５〜
２μｍでｎ型不純物５×１０15〜１×１０16ｃｍ-3のｎ
層２が形成されているＧａＡｓを用い、Ｓｉイオンをア
ノード電極５の形成領域にレジスト等のマスクを用い選
択注入し、Ｎ2 中で８００℃〜９００℃の熱処理により
ｎ層２の表面にｎ+ 層３を選択的に形成する（図２
（ｂ））。その後、ＳｉＯ 2 またはＳｉ3 Ｎ4 からなる
絶縁膜４を形成する（（図２（ｃ））。
型不純物１０18ｃｍ-3のｎ+ 基板１上に、厚さ０．５〜
２μｍでｎ型不純物５×１０15〜１×１０16ｃｍ-3のｎ
層２が形成されているＧａＡｓを用い、Ｓｉイオンをア
ノード電極５の形成領域にレジスト等のマスクを用い選
択注入し、Ｎ2 中で８００℃〜９００℃の熱処理により
ｎ層２の表面にｎ+ 層３を選択的に形成する（図２
（ｂ））。その後、ＳｉＯ 2 またはＳｉ3 Ｎ4 からなる
絶縁膜４を形成する（（図２（ｃ））。
【００１６】つぎに、アノード電極５とＭＩＭの容量６
の下部電極７を形成する領域をレジストを用い選択的に
開口し、真空蒸着やスパッタ法によりＴｉ，Ｐｔを主材
料とする金属をＧａＡｓ表面上に形成して、アノード電
極５と下部電極７を得る（図２（ｄ））。つぎに、Ｂａ
ＳｒＴｉ（バナジウムストロンチウムチタネイト）から
なる強誘電体膜８を、ゾル状のものを塗布した後、７０
０℃以下の温度でゲル化することにより、厚さ約３００
０Å形成する（図２（ｅ））。その後、選択的にドライ
エッチングを行うことでアノード電極５の上部および下
部電極７上の一部を開口し、金を主材料とした厚さ１μ
ｍ以上の配線金属９を選択的に形成して、アノード電極
５と下部電極７を接続するとともに、ＭＩＭの容量６の
上部電極を得る（図２（ｆ））。
の下部電極７を形成する領域をレジストを用い選択的に
開口し、真空蒸着やスパッタ法によりＴｉ，Ｐｔを主材
料とする金属をＧａＡｓ表面上に形成して、アノード電
極５と下部電極７を得る（図２（ｄ））。つぎに、Ｂａ
ＳｒＴｉ（バナジウムストロンチウムチタネイト）から
なる強誘電体膜８を、ゾル状のものを塗布した後、７０
０℃以下の温度でゲル化することにより、厚さ約３００
０Å形成する（図２（ｅ））。その後、選択的にドライ
エッチングを行うことでアノード電極５の上部および下
部電極７上の一部を開口し、金を主材料とした厚さ１μ
ｍ以上の配線金属９を選択的に形成して、アノード電極
５と下部電極７を接続するとともに、ＭＩＭの容量６の
上部電極を得る（図２（ｆ））。
【００１７】なお、配線金属９の形成後に、スライス厚
を１００〜２００μｍに裏面ポリッシュを行い、この
後、ＡｕＧｅＮｉおよびＡｕを全面蒸着することによ
り、図１に示すカソード電極１０を形成する。図３にこ
の実施例によるＭＩＭの容量（Ａ）のばらつきと、ＭＩ
Ｍをイオン注入前に形成したプロセスによるＭＩＭの容
量（Ｂ）のばらつきを示す。
を１００〜２００μｍに裏面ポリッシュを行い、この
後、ＡｕＧｅＮｉおよびＡｕを全面蒸着することによ
り、図１に示すカソード電極１０を形成する。図３にこ
の実施例によるＭＩＭの容量（Ａ）のばらつきと、ＭＩ
Ｍをイオン注入前に形成したプロセスによるＭＩＭの容
量（Ｂ）のばらつきを示す。
【００１８】図３に示すように、ＭＩＭをイオン注入前
に形成したプロセスによるＭＩＭの容量のばらつきは大
きく、光学顕微鏡で表面を見たところ金属と誘電体が周
辺部で剥離し、このため、容量がばらついている。この
実施例によるものは、剥離がみられず、容量のばらつき
も小さい。通常、バリキャップダイオードの形成温度
は、工程中で最も高温になる半導体基板中のイオン注入
や拡散によるキャリア層の活性化温度で決まり、ＭＩＭ
の容量の形成温度は、工程中で最も高温になる金属間の
誘電体の形成温度で決まる。この実施例では、ｎ+ ｎｎ
+ 構造のバリキャップダイオードの形成温度すなわちｎ
+ 層３の熱処理温度を８００℃以上の高温にし、この
後、ＭＩＭの容量６の形成温度すなわち強誘電体膜８の
形成温度を７００℃以下に設定している。このように、
バリキャップダイオードの形成温度をＭＩＭの容量６の
形成温度より高くし、バリキャップダイオードの形成の
後にＭＩＭの容量６を形成することにより、ＭＩＭの形
成中に金属と誘電体の膨張係数の差から生ずるストレス
による金属と誘電体の剥離が抑えられる。また、ＭＩＭ
形成中におけるバリキャップダイオードのキャリア層
（ｎ+ 層３）の拡散が防止でき、集積化が容易に図れ
る。
に形成したプロセスによるＭＩＭの容量のばらつきは大
きく、光学顕微鏡で表面を見たところ金属と誘電体が周
辺部で剥離し、このため、容量がばらついている。この
実施例によるものは、剥離がみられず、容量のばらつき
も小さい。通常、バリキャップダイオードの形成温度
は、工程中で最も高温になる半導体基板中のイオン注入
や拡散によるキャリア層の活性化温度で決まり、ＭＩＭ
の容量の形成温度は、工程中で最も高温になる金属間の
誘電体の形成温度で決まる。この実施例では、ｎ+ ｎｎ
+ 構造のバリキャップダイオードの形成温度すなわちｎ
+ 層３の熱処理温度を８００℃以上の高温にし、この
後、ＭＩＭの容量６の形成温度すなわち強誘電体膜８の
形成温度を７００℃以下に設定している。このように、
バリキャップダイオードの形成温度をＭＩＭの容量６の
形成温度より高くし、バリキャップダイオードの形成の
後にＭＩＭの容量６を形成することにより、ＭＩＭの形
成中に金属と誘電体の膨張係数の差から生ずるストレス
による金属と誘電体の剥離が抑えられる。また、ＭＩＭ
形成中におけるバリキャップダイオードのキャリア層
（ｎ+ 層３）の拡散が防止でき、集積化が容易に図れ
る。
【００１９】また、バリキャップダイオードのアノード
電極５とＭＩＭの容量６の下部電極７を同時に形成する
ことにより平坦化が図れ、段差による配線金属９の切断
を防止でき、高い歩留りを得ることができる。なお実施
例ではｎ+ ｎｎ+ 構造のバリキャップダイオードについ
て示したが、ｎ+ 層３の代わりにｐ+ 層を形成してｐ+
ｎｎ+ 構造のバリキャップダイオードとして、Ｔｉ，Ｐ
ｔを主材料とする金属またはＡｌを主材料とする金属か
らなるオーミック電極でカソード電極５を形成しても同
じ効果を得ることができる。
電極５とＭＩＭの容量６の下部電極７を同時に形成する
ことにより平坦化が図れ、段差による配線金属９の切断
を防止でき、高い歩留りを得ることができる。なお実施
例ではｎ+ ｎｎ+ 構造のバリキャップダイオードについ
て示したが、ｎ+ 層３の代わりにｐ+ 層を形成してｐ+
ｎｎ+ 構造のバリキャップダイオードとして、Ｔｉ，Ｐ
ｔを主材料とする金属またはＡｌを主材料とする金属か
らなるオーミック電極でカソード電極５を形成しても同
じ効果を得ることができる。
【００２０】図４（ａ）はこの発明の第２の実施例の半
導体集積装置を示す斜視断面図、図４（ｂ）はその等価
回路図である。図４（ａ）において、１１はメアンダラ
イン、１２は配線金属９からなるバリキャップ電極、１
３はメアンダライン電極であり、図１と同じものには同
一符号を付している。また、図４（ｂ）において、Ｌ 1
はコイル、Ｃ1 はカップリングコンデンサ、Ｃ2 はバリ
キャップダイオードであり、これらは図７と同様であ
る。
導体集積装置を示す斜視断面図、図４（ｂ）はその等価
回路図である。図４（ａ）において、１１はメアンダラ
イン、１２は配線金属９からなるバリキャップ電極、１
３はメアンダライン電極であり、図１と同じものには同
一符号を付している。また、図４（ｂ）において、Ｌ 1
はコイル、Ｃ1 はカップリングコンデンサ、Ｃ2 はバリ
キャップダイオードであり、これらは図７と同様であ
る。
【００２１】この実施例では、図４（ａ）において、メ
アンダライン１１を設けている点が第１の実施例と異な
り、表面にバリキャップダイオードのアノード電極５お
よびＭＩＭの下部電極７を形成する工程までは、図２に
示す（ａ）〜（ｄ）のプロセスフローと同じである。つ
ぎに、金メッキでメアンダライン形成箇所部分に選択的
に成長させ、メアンダライン１１を形成する。その後、
図２の（ｅ），（ｆ）と同様に、強誘電体膜８を形成
し、配線金属９でアノード電極５とＭＩＭの容量６とを
接続するとともに、強誘電体膜８上にＭＩＭの上部電極
を形成する。この配線金属９からなる上部電極は、メア
ンダライン１１上まで形成して、メアンダライン１１と
接続している。
アンダライン１１を設けている点が第１の実施例と異な
り、表面にバリキャップダイオードのアノード電極５お
よびＭＩＭの下部電極７を形成する工程までは、図２に
示す（ａ）〜（ｄ）のプロセスフローと同じである。つ
ぎに、金メッキでメアンダライン形成箇所部分に選択的
に成長させ、メアンダライン１１を形成する。その後、
図２の（ｅ），（ｆ）と同様に、強誘電体膜８を形成
し、配線金属９でアノード電極５とＭＩＭの容量６とを
接続するとともに、強誘電体膜８上にＭＩＭの上部電極
を形成する。この配線金属９からなる上部電極は、メア
ンダライン１１上まで形成して、メアンダライン１１と
接続している。
【００２２】図４（ａ）に示すこの実施例は、図４
（ｂ）の等価回路で示され、発振子として働く。この発
振子は、縦２．９（ｍｍ）横１．５（ｍｍ）高さ１．１
（ｍｍ）のミニモールドのプラスチックパッケージに納
めることが可能となる。この実施例では、発振周波数を
８００ＭＨｚ以上としてＬ成分をメアンダライン１１で
形成したが、周波数に応じて８００ＭＨｚ〜４ＧＨｚの
場合にはスパイラルインダクタでも対応が可能であり、
８００ＭＨｚ以下の場合には高インピーダンスラインを
形成する。
（ｂ）の等価回路で示され、発振子として働く。この発
振子は、縦２．９（ｍｍ）横１．５（ｍｍ）高さ１．１
（ｍｍ）のミニモールドのプラスチックパッケージに納
めることが可能となる。この実施例では、発振周波数を
８００ＭＨｚ以上としてＬ成分をメアンダライン１１で
形成したが、周波数に応じて８００ＭＨｚ〜４ＧＨｚの
場合にはスパイラルインダクタでも対応が可能であり、
８００ＭＨｚ以下の場合には高インピーダンスラインを
形成する。
【００２３】また、メアンダライン等ではＬ成分が小さ
いため、１ＧＨｚ以下の発振周波数では従来、誘電体共
振器を用いていた。しかし、誘電体共振器は数ミリ角と
大きなサイズであり、図４のように半導体基板の上に形
成することは困難である。これを解決するものとして、
第３の実施例を図５を参照しながら説明する。図５はこ
の発明の第３の実施例の半導体集積装置の分解斜視図で
ある。図５において、１２は等価回路がコイルとして近
似できる強誘電体のブロックである誘電体共振器、１３
は外部電極板、１４は図１に示す半導体集積装置からな
る半導体ブロック、１５は半田である。
いため、１ＧＨｚ以下の発振周波数では従来、誘電体共
振器を用いていた。しかし、誘電体共振器は数ミリ角と
大きなサイズであり、図４のように半導体基板の上に形
成することは困難である。これを解決するものとして、
第３の実施例を図５を参照しながら説明する。図５はこ
の発明の第３の実施例の半導体集積装置の分解斜視図で
ある。図５において、１２は等価回路がコイルとして近
似できる強誘電体のブロックである誘電体共振器、１３
は外部電極板、１４は図１に示す半導体集積装置からな
る半導体ブロック、１５は半田である。
【００２４】この実施例は、図１に示す半導体集積装置
からなる半導体ブロック１４を誘電体共振器１２の中に
埋め込み、半導体ブロック１４のバンプと外部電極板１
３を半田１５により接続し、発振子としてひとつのブロ
ックを形成したものである。なお、半導体ブロック１４
の裏面のカソード電極はメタルであり、誘電体共振器１
２もメタルであり、半導体ブロック１４および誘電体共
振器１２のメタル同志を接続している。
からなる半導体ブロック１４を誘電体共振器１２の中に
埋め込み、半導体ブロック１４のバンプと外部電極板１
３を半田１５により接続し、発振子としてひとつのブロ
ックを形成したものである。なお、半導体ブロック１４
の裏面のカソード電極はメタルであり、誘電体共振器１
２もメタルであり、半導体ブロック１４および誘電体共
振器１２のメタル同志を接続している。
【００２５】上記第２および第３の実施例による発振子
と、従来例によるものの発振信号強度特性の比較を図６
に示す。図６において、Ａは第２および第３の実施例に
よる発振子の発振信号強度特性を示し、Ｂは従来例の発
振子の発振信号強度特性を示す。図６から、第２および
第３の実施例よれば、配線による不要な浮遊容量による
発振信号強度特性の劣化が、抑えられていることを確認
できる。
と、従来例によるものの発振信号強度特性の比較を図６
に示す。図６において、Ａは第２および第３の実施例に
よる発振子の発振信号強度特性を示し、Ｂは従来例の発
振子の発振信号強度特性を示す。図６から、第２および
第３の実施例よれば、配線による不要な浮遊容量による
発振信号強度特性の劣化が、抑えられていることを確認
できる。
【００２６】以上のように第２および第３の実施例によ
れば、外部配線を不要にした発振子を構成することがで
き、発振信号強度特性の劣化を抑制するとともに小型化
を実現できる。
れば、外部配線を不要にした発振子を構成することがで
き、発振信号強度特性の劣化を抑制するとともに小型化
を実現できる。
【００２７】
【発明の効果】請求項１記載の半導体集積装置は、単一
の半導体基板に、バリキャップダイオードと、下部電
極，誘電体膜および上部電極からなるコンデンサと、ス
パイラルインダクタ，メアンダラインまたは高インピー
ダンスラインとを設けることにより、外部配線を不要に
した発振子を構成することができ、この発振子をひとつ
のパッケージに納めることが可能となり、発振信号強度
特性の劣化を抑制するとともに小型化を実現できる。
の半導体基板に、バリキャップダイオードと、下部電
極，誘電体膜および上部電極からなるコンデンサと、ス
パイラルインダクタ，メアンダラインまたは高インピー
ダンスラインとを設けることにより、外部配線を不要に
した発振子を構成することができ、この発振子をひとつ
のパッケージに納めることが可能となり、発振信号強度
特性の劣化を抑制するとともに小型化を実現できる。
【００２８】請求項２記載の半導体集積装置は、単一の
半導体基板に、バリキャップダイオードと、下部電極，
誘電体膜および上部電極からなるコンデンサとを設けて
半導体ブロックとし、この半導体ブロックを強誘電体ブ
ロックに収納することにより、外部配線を不要にした発
振子を構成することができ、発振信号強度特性の劣化を
抑制するとともに小型化を実現できる。
半導体基板に、バリキャップダイオードと、下部電極，
誘電体膜および上部電極からなるコンデンサとを設けて
半導体ブロックとし、この半導体ブロックを強誘電体ブ
ロックに収納することにより、外部配線を不要にした発
振子を構成することができ、発振信号強度特性の劣化を
抑制するとともに小型化を実現できる。
【００２９】請求項３記載の半導体集積装置の製造方法
は、バリキャップダイオードの形成温度すなわちキャリ
ア層の活性化温度を８００℃以上の高温にし、この後、
コンデンサの形成温度すなわち強誘電体膜の形成温度を
７００℃以下の低温に設定している。このように、バリ
キャップダイオードの形成温度をコンデンサの形成温度
より高くし、バリキャップダイオードの形成の後にコン
デンサを形成することにより、コンデンサ形成中に金属
と誘電体の膨張係数の差から生ずるストレスによる金属
と誘電体の剥離が抑えられる。また、コンデンサ形成中
におけるバリキャップダイオードのキャリア層の拡散が
防止でき、集積化が容易に図れる。
は、バリキャップダイオードの形成温度すなわちキャリ
ア層の活性化温度を８００℃以上の高温にし、この後、
コンデンサの形成温度すなわち強誘電体膜の形成温度を
７００℃以下の低温に設定している。このように、バリ
キャップダイオードの形成温度をコンデンサの形成温度
より高くし、バリキャップダイオードの形成の後にコン
デンサを形成することにより、コンデンサ形成中に金属
と誘電体の膨張係数の差から生ずるストレスによる金属
と誘電体の剥離が抑えられる。また、コンデンサ形成中
におけるバリキャップダイオードのキャリア層の拡散が
防止でき、集積化が容易に図れる。
【００３０】また、バリキャップダイオードのアノード
電極とコンデンサの下部電極を同時に形成することによ
り平坦化が図れ、段差による配線金属の切断を防止で
き、高い歩留りを得ることができる。
電極とコンデンサの下部電極を同時に形成することによ
り平坦化が図れ、段差による配線金属の切断を防止で
き、高い歩留りを得ることができる。
【図１】この発明の第１の実施例の半導体集積装置の斜
視断面図である。
視断面図である。
【図２】この発明の第１の実施例の半導体集積装置の製
造方法を示す工程断面図である。
造方法を示す工程断面図である。
【図３】この発明の実施例によるＭＩＭの容量のばらつ
きとＭＩＭをイオン注入前に形成したプロセスによるＭ
ＩＭの容量のばらつきを示す図である。
きとＭＩＭをイオン注入前に形成したプロセスによるＭ
ＩＭの容量のばらつきを示す図である。
【図４】この発明の第２の実施例の半導体集積装置の斜
視断面図およびその等価回路図である。
視断面図およびその等価回路図である。
【図５】この発明の第３の実施例の半導体集積装置の分
解斜視図である。
解斜視図である。
【図６】実施例と従来例による発振信号強度特性の比較
図である。
図である。
【図７】従来の発振子の基本回路構成を示す図である。
１ ｎ+ 基板 ２ ｎ層 ３ ｎ+ 層（キャリア層） ４ 絶縁膜 ５ アノード電極 ６ ＭＩＭの容量（コンデンサ） ７ 下部電極 ８ 強誘電体膜 ９ 配線金属 １１ メアンダライン １２ 誘電体共振器（強誘電体ブロック） １４ 半導体ブロック
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/04 H01L 21/822 H01L 29/93
Claims (3)
- 【請求項１】 キャリア層を半導体基板表面に有する超
階段型接合のダイオードを設け、前記キャリア層上に金
属材料からなる前記ダイオードのアノード電極を設け、
前記キャリア層以外の領域の前記半導体基板上に前記ア
ノード電極と同一金属材料からなるコンデンサの下部電
極を設け、この下部電極上に誘電体膜を設け、この誘電
体膜上に配線金属からなる上部電極を設け、前記下部電
極と前記アノード電極とを接続する前記配線金属からな
る配線を設け、前記上部電極と接続するスパイラルイン
ダクタ，メアンダラインまたは高インピーダンスライン
を前記半導体基板上に絶縁膜を介して設けた半導体集積
装置。 - 【請求項２】 キャリア層を半導体基板表面に有する超
階段型接合のダイオードを設け、前記キャリア層上に金
属材料からなる前記ダイオードのアノード電極を設け、
前記キャリア層以外の領域の前記半導体基板上に前記ア
ノード電極と同一金属材料からなるコンデンサの下部電
極を設け、この下部電極上に誘電体膜を設け、この誘電
体膜上に配線金属からなる上部電極を設け、前記下部電
極と前記アノード電極とを接続する前記配線金属からな
る配線を設けた半導体ブロックと、 前記半導体ブロックを収納し、前記上部電極と接続する
強誘電体を有する強誘電体ブロックとを備えた半導体集
積装置。 - 【請求項３】 ８００℃以上で活性化したキャリア層を
半導体基板表面に有する超階段型接合のダイオードを形
成する工程と、 前記ダイオードを形成した後、前記半導体基板上に絶縁
膜を形成し、前記キャリア層上およびコンデンサ形成領
域の前記絶縁膜を除去する工程と、 前記キャリア層上およびコンデンサ形成領域に各々前記
ダイオードのアノード電極およびコンデンサの下部電極
を同一金属材料で形成する工程と、 前記コンデンサの下部電極上に誘電体膜を７００℃以下
で形成する工程と、 前記誘電体膜上および前記アノード電極上に配線金属を
形成する工程とを含む半導体集積装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06019522A JP3120938B2 (ja) | 1994-02-16 | 1994-02-16 | 半導体集積装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06019522A JP3120938B2 (ja) | 1994-02-16 | 1994-02-16 | 半導体集積装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07231072A JPH07231072A (ja) | 1995-08-29 |
| JP3120938B2 true JP3120938B2 (ja) | 2000-12-25 |
Family
ID=12001681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06019522A Expired - Fee Related JP3120938B2 (ja) | 1994-02-16 | 1994-02-16 | 半導体集積装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3120938B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100533967C (zh) * | 2004-05-06 | 2009-08-26 | Nxp股份有限公司 | 电子装置 |
| JP6099114B2 (ja) * | 2011-06-14 | 2017-03-22 | ローム株式会社 | 無線伝送装置 |
| WO2022224354A1 (ja) * | 2021-04-20 | 2022-10-27 | 三菱電機株式会社 | 半導体装置 |
-
1994
- 1994-02-16 JP JP06019522A patent/JP3120938B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07231072A (ja) | 1995-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4896194A (en) | Semiconductor device having an integrated circuit formed on a compound semiconductor layer | |
| US6274937B1 (en) | Silicon multi-chip module packaging with integrated passive components and method of making | |
| JPH0897375A (ja) | マイクロ波集積回路装置及びその製造方法 | |
| US6756683B2 (en) | High-frequency semiconductor device including a semiconductor chip | |
| JPH11168104A (ja) | 電子装置及びその製造方法 | |
| US5041881A (en) | Whiskerless Schottky diode | |
| JP2650649B2 (ja) | マイクロ波装置 | |
| JPH1022457A (ja) | 容量装置及び半導体装置並びにそれらの製造方法 | |
| US6177716B1 (en) | Low loss capacitor structure | |
| CN111540712B (zh) | 集成器件制造方法及相关产品 | |
| JP2004523924A (ja) | 電子デバイス | |
| CA2062641A1 (en) | Capacitor element | |
| JP2803408B2 (ja) | 半導体装置 | |
| JP2003513451A (ja) | Ｃｍｏｓプロセスで同軸相互接続ラインを形成する方法 | |
| US4859633A (en) | Process for fabricating monolithic microwave diodes | |
| US4596070A (en) | Interdigitated IMPATT devices | |
| JP3120938B2 (ja) | 半導体集積装置およびその製造方法 | |
| JPH08172161A (ja) | インダクタ素子とその製法およびそれを用いたモノリシックマイクロ波集積回路素子 | |
| US6674632B2 (en) | Mobile telephone device with passive integrated module | |
| US20010033210A1 (en) | Microstrip line, method for fabricating the same, inductor element, and RF semiconductor device | |
| US20110068880A1 (en) | Micromechanical network | |
| US6379987B1 (en) | Method of manufacturing a hybrid integrated circuit comprising a semiconductor element and a piezoelectric filter | |
| JPH08222695A (ja) | インダクタ素子及びその製造方法 | |
| JPH06334137A (ja) | ハイブリッド集積回路およびその製造方法 | |
| US6387753B1 (en) | Low loss capacitor structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |