JP3116444B2 - Semiconductor computing equipment and electronic equipment - Google Patents
Semiconductor computing equipment and electronic equipmentInfo
- Publication number
- JP3116444B2 JP3116444B2 JP03222979A JP22297991A JP3116444B2 JP 3116444 B2 JP3116444 B2 JP 3116444B2 JP 03222979 A JP03222979 A JP 03222979A JP 22297991 A JP22297991 A JP 22297991A JP 3116444 B2 JP3116444 B2 JP 3116444B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- program
- instruction
- page
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Executing Machine-Instructions (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明はマイクロコンピュータの
分岐命令実行のためのアドレス方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an address system for executing a branch instruction of a microcomputer.
【０００２】[0002]
【従来の技術】従来のマイクロコンピュータでは分岐命
令の実行は、オペランド部に分岐先のアドレスまたは相
対アドレスを記述して分岐させる方法が一般的であっ
た。そのため、アドレス空間を大きく設定できるマイコ
ンにおいては分岐できるアドレス幅の異なる２種類の分
岐命令を持ち、短いアドレス幅で分岐する命令はショー
ト分岐命令、長いアドレス幅で分岐する命令はロング分
岐命令などと呼ばれていた。2. Description of the Related Art In a conventional microcomputer, a branch instruction is generally executed by describing an address of a branch destination or a relative address in an operand portion. For this reason, a microcomputer that can set a large address space has two types of branch instructions with different address widths that can be branched. An instruction that branches with a short address width is a short branch instruction, and an instruction that branches with a long address width is a long branch instruction. Was called.
【０００３】例えば、日立製作所８ビットマイコン・Ｈ
８では６４ｋバイトのアドレス空間を１ページとしたペ
ージごとにメモリを管理する方式を採用しているが、ペ
ージ内分岐命令“ＪＭＰ”がショート分岐命令、ページ
外に分岐する命令“ＰＪＭＰ”がロング分岐命令であ
る。For example, Hitachi 8-bit microcomputer H
8 adopts a method in which memory is managed for each page with a 64-kbyte address space as one page, but a branch instruction in a page “JMP” is a short branch instruction, and an instruction to branch out of a page “PJMP” is long. This is a branch instruction.
【０００４】[0004]
【発明が解決しようとする課題】しかし、従来のショー
ト分岐命令とロング分岐命令を設定する方法では、条件
分岐命令などすべての分岐命令にたいしてショート分岐
命令とロング分岐命令の両者を設定することが困難であ
った。However, in the conventional method of setting a short branch instruction and a long branch instruction, it is difficult to set both a short branch instruction and a long branch instruction for all branch instructions such as a conditional branch instruction. Met.
【０００５】例えば、８ビット・マイコンではオペコー
ド１ワードで表現できる命令数は最大２５６語であり、
条件分岐命令、相対分岐命令、または、サブルーチン・
コール命令等すべての分岐命令にショート分岐命令とロ
ング分岐命令を用意することは多ワード命令が増加する
ことを意味している。この場合、命令デコーダ部の回路
規模が大きくなりマイコンのコストが増大する。したが
って、従来は使用頻度の高い命令のみショート分岐命令
とロング分岐命令の両者が設定されていて、条件分岐命
令などにはショート分岐命令のみ設定されロング分岐命
令は設定されなかった。したがって、プログラマはプロ
グラム作成の際、ページ構成を意識したプログラミング
を要求されプログラムの生産性を悪化させる原因となっ
ていた。そこで、本発明は従来のこのような問題を解決
するために、低コストですべての分岐命令に対してショ
ート分岐命令とロング分岐命令を用意する手段を提供す
ることを目的としている。また、本発明の半導体計算装
置を用いることにより、安価で高機能の電子機器を得る
ことを目的としている。For example, in an 8-bit microcomputer, the number of instructions that can be expressed by one word of an operation code is a maximum of 256 words.
Conditional branch instruction, relative branch instruction, or subroutine
Preparing a short branch instruction and a long branch instruction for all branch instructions such as a call instruction means that the number of multi-word instructions increases. In this case, the circuit scale of the instruction decoder unit increases, and the cost of the microcomputer increases. Therefore, conventionally, both short branch instructions and long branch instructions are set only for frequently used instructions, and only short branch instructions are set for conditional branch instructions and the like, and long branch instructions are not set. Therefore, a programmer is required to be conscious of the page configuration when creating a program, which is a cause of deteriorating the productivity of the program. Therefore, an object of the present invention is to provide a means for preparing a short branch instruction and a long branch instruction for all branch instructions at low cost in order to solve such a conventional problem. Another object of the present invention is to obtain an inexpensive and highly functional electronic device by using the semiconductor computing device of the present invention.
【０００６】[0006]
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体計算装置は、 プログラム命令を記
憶するプログラムＲＯＭと、前記プログラムＲＯＭより
出力されるプログラム命令を一時記憶する命令レジスタ
と、前記命令レジスタに記憶されたプログラム命令をデ
コードして所定の制御信号を発生する命令デコーダと、
前記制御信号にしたがってデータが書き込まれ、前記プ
ログラムＲＯＭのアドレスの下位部分を指定するプログ
ラムカウンタと、前記プログラムＲＯＭのアドレスの上
位部分を指定するページ指定レジスタと、所定の命令に
より出力される前記制御信号にしたがってデータが書き
込まれる新ページ指定レジスタ６と、所定の命令により
出力される前記制御信号にしたがって、与えられたデー
タについて少なくとも加算、論理和、論理積をする算術
論理演算回路１０と、前記論理演算回路の演算結果が零
のときに一定の値に設定されるゼロフラグレジスタ、な
いしは、前記論理演算回路の演算結果が桁上げしたとき
に一定の値に設定されるキャリィフラグレジスタ、とを
備えた半導体計算装置において、前記半導体計算装置
は、前記ゼロフラグレジスタないしはキャリィフラグレ
ジスタの値によってプログラム分岐の当否が決定される
条件分岐命令を備え、前記条件分岐は、前記プログラム
カウンタが前記プログラムＲＯＭのアドレスの一部を指
定する一方で、前記新ページ指定レジスタに格納された
データが前記ページ指定レジスタに転送された後、前記
ページレジスタが前記プログラムＲＯＭのページを指定
することによって行われ、前記プログラム分岐をしない
場合には、前記新ページレジスタに対し前記ページ指定
レジスタに格納されたアドレスデータが書き込まれるこ
とを特徴とする。In order to solve the above problems, a semiconductor computing device according to the present invention comprises: a program ROM for storing program instructions; an instruction register for temporarily storing program instructions output from the program ROM; An instruction decoder for decoding a program instruction stored in the instruction register to generate a predetermined control signal;
A program counter for writing data in accordance with the control signal, specifying a lower part of an address of the program ROM, a page specification register for specifying an upper part of an address of the program ROM, and the control output by a predetermined instruction A new page designation register 6 into which data is written in accordance with a signal, an arithmetic and logic operation circuit 10 which performs at least addition, logical addition, and logical product on given data in accordance with the control signal output by a predetermined instruction; A zero flag register that is set to a constant value when the operation result of the logical operation circuit is zero, or a carry flag register that is set to a constant value when the operation result of the logical operation circuit carries. In the semiconductor computing device, the semiconductor computing device may include the zero flag. A conditional branch instruction for determining whether a program branch is valid or not according to a value of a register or a carry flag register, wherein the conditional branch is performed while the program counter specifies a part of an address of the program ROM, and After the data stored in the page designation register is transferred to the page designation register, the page register designates a page of the program ROM. When the program branch is not performed, the page is transmitted to the new page register. The address data stored in the designated register is written.
【０００７】また、本発明の半導体計算装置は、プログ
ラム命令を記憶するプログラムＲＯＭと、前記プログラ
ムＲＯＭより出力されるプログラム命令を一時記憶する
命令レジスタと、前記命令レジスタに記憶されたプログ
ラム命令をデコードして所定の制御信号を発生する命令
デコーダと、前記制御信号にしたがってデータが書き込
まれ、前記プログラムＲＯＭのアドレスの下位部分を指
定するプログラムカウンタと、前記プログラムＲＯＭの
アドレスの上位部分を指定するページ指定レジスタと、
所定の命令により出力される前記制御信号にしたがって
データが書き込まれる新ページ指定レジスタ６と、デー
タを一時記憶するデータＲＡＭと、所定の命令により出
力される前記制御信号にしたがって、前記データＲＡＭ
に格納されたデータについて少なくとも加算、論理和、
論理積をする算術論理演算回路１０と、前記論理演算回
路の演算結果が零のときに一定の値に設定されるゼロフ
ラグレジスタ、ないしは、前記論理演算回路の演算結果
が桁上げしたときに一定の値に設定されるキャリィフラ
グレジスタ、とを備えた半導体計算装置において、前記
半導体計算装置は、前記ゼロフラグレジスタないしはキ
ャリィフラグレジスタの値によってプログラム分岐の当
否が決定される条件分岐命令を備え、前記条件分岐は、
前記プログラムカウンタが前記プログラムＲＯＭのアド
レスの一部を指定する一方で、前記新ページ指定レジス
タに格納されたデータが前記ページ指定レジスタに転送
された後、前記ページレジスタが前記プログラムＲＯＭ
のページを指定することによって行われ、前記プログラ
ム分岐をしない場合には、前記新ページレジスタに対し
前記ページ指定レジスタに格納されたアドレスデータが
書き込まれることを特徴とする。Further, the semiconductor computing device of the present invention has a program ROM for storing program instructions, an instruction register for temporarily storing program instructions output from the program ROM, and a program instruction for decoding program instructions stored in the instruction register. An instruction decoder for generating a predetermined control signal, a program counter for writing data in accordance with the control signal, and specifying a lower part of an address of the program ROM; and a page for specifying an upper part of an address of the program ROM. A designated register,
A new page designation register 6 into which data is written in accordance with the control signal output by a predetermined instruction, a data RAM for temporarily storing data, and a data RAM in accordance with the control signal output by a predetermined instruction
At least addition, logical addition,
An arithmetic and logic operation circuit 10 for performing an AND operation, a zero flag register that is set to a constant value when the operation result of the logical operation circuit is zero, or a fixed value when the operation result of the logical operation circuit carries A carry flag register set to a value, the semiconductor computing device further comprising: a conditional branch instruction for determining whether a program branch is valid or not according to a value of the zero flag register or the carry flag register. The branch is
While the program counter specifies a part of the address of the program ROM, after the data stored in the new page specification register is transferred to the page specification register, the page register stores the program ROM.
When the program branch is not performed, address data stored in the page specification register is written to the new page register.
【０００８】更に、本発明の電子機器は、上記を特徴と
する半導体計算装置を含むことを特徴とする。[0008] Further, an electronic apparatus according to the present invention includes a semiconductor computing device characterized by the above.
【０００９】[0009]
【作用】上記のように、新ページ指定レジスタ（アドレ
ス一時記憶手段）を設定することにより、すべての分岐
命令に対してロング分岐とショート分岐の動作をさせる
ことが可能となる。これは、分岐実行前に、新ページ指
定レジスタ（アドレス一時記憶手段）にデータを書き込
み、分岐命令実行時には、下位アドレスはオペランドの
データがプログラムカウンタ（第１のアドレス記憶手
段）に書き込まれ、上位アドレスであるページ指定レジ
スタ（第２のアドレス記憶手段）には新ページ指定レジ
スタ（アドレス一時記憶手段）からのデータが書き込ま
れるからである。したがって、新ページ指定レジスタ
（アドレス一時記憶手段）にデータを書き込む命令を一
つ追加するだけで、すべてのショート分岐命令がロング
分岐命令の機能を果たすことを可能とする。また、条件
分岐命令を実行し例えば条件が成立しない場合には、ペ
ージ指定レジスタに格納されている現在実行中のページ
を表す値が、新ページレジスタに対して書き込まれる。
これにより、分岐先ページを意識することもなく現在ペ
ージの処理を継続することができる。As described above, by setting the new page designation register (address temporary storage means), it is possible to cause all branch instructions to perform long branch and short branch operations. This means that data is written to a new page designation register (temporary address storage means) before execution of a branch, and when a branch instruction is executed, data of an operand is written to a program counter (first address storage means) as a lower address, This is because the data from the new page specification register (temporary address storage means) is written into the page specification register (second address storage means) as an address. Therefore, by adding only one instruction for writing data to the new page designation register (address temporary storage means), all short branch instructions can fulfill the function of a long branch instruction. When the conditional branch instruction is executed and, for example, the condition is not satisfied, the value indicating the currently executing page stored in the page designation register is written to the new page register.
As a result, the processing of the current page can be continued without considering the branch destination page.
【００１０】[0010]
【実施例】図１は本発明の半導体計算装置のブロック図
である。FIG. 1 is a block diagram of a semiconductor computer according to the present invention.
【００１１】１はプログラムＲＯＭであり、プログラム
命令が記憶されている。プログラムＲＯＭに記憶された
プログラム命令は、フェッチサイクルにデータバス１７
を介して命令レジスタ２に書き込まれ、命令レジスタに
書き込まれたプログラム命令が命令デコーダ３でデコー
ドされ、各種の制御信号であるマイクロ命令１６を出力
する。Reference numeral 1 denotes a program ROM in which program instructions are stored. The program instruction stored in the program ROM is transferred to the data bus 17 in the fetch cycle.
The program instruction written in the instruction register 2 is decoded by the instruction decoder 3, and the micro instruction 16 which is various control signals is output.
【００１２】プログラムＲＯＭはページ指定レジスタ４
とプログラムカウンタ５でアドレス指定される。分岐命
令実行時には、オペランドのデータすなわち分岐先アド
レスの下位アドレスがデータバスを介してプログラムカ
ウンタに書き込まれるのと同時に、新ページレジスタ６
の上位アドレスデータがページ指定レジスタに書き込ま
れ、分岐先のプログラム命令のアドレス指定を実現す
る。新ページレジスタは、プログラム命令によりデータ
バスを介してプログラムＲＯＭに書き込まれたオペラン
ドデータを書き込むことができる。The program ROM has a page designation register 4
And the program counter 5. When the branch instruction is executed, the data of the operand, that is, the lower address of the branch destination address is written to the program counter via the data bus, and at the same time, the new page register 6 is written.
Is written to the page designation register to realize the address designation of the branch destination program instruction. The new page register can write the operand data written to the program ROM via the data bus by the program instruction.
【００１３】図１の１０は、ＡＬＵ（Ａｒｉｔｈｍｅｔ
ｉｃ Ｌｏｇｉｃ Ｕｎｉｔ：算術論理演算ユニット）
であり、８のテンポラリレジスタＡと９のテンポラリレ
ジスタＢのデータを加算、減算、論理積、論理和等の算
術論理演算をする。テンポラリレジスタＡとテンポラリ
レジスタＢにはマイクロ命令にしたがってデータＲＡＭ
７に格納されたデータをデータバスを介して書き込むこ
とができる。また、ＡＬＵの演算結果はレンポラリレジ
スタＣに書き込まれ、データバスを介してデータＲＡＭ
に戻すこともできる。FIG. 1 shows an ALU (Arithmet) 10.
ic Logic Unit: arithmetic logic unit)
The arithmetic and logical operations such as addition, subtraction, logical multiplication, and logical sum are performed on the data of the temporary register A of 8 and the temporary register B of 9. The temporary register A and the temporary register B have data RAM according to the micro instruction.
7 can be written via the data bus. The operation result of the ALU is written into the renpolar register C, and is transferred to the data RAM via the data bus.
You can return to.
【００１４】ＡＬＵの演算結果が“０”の場合は、ゼロ
フラグレジスタ１３が“１”にセットされ“０”でなか
った場合は“０”にリセットされる。また、ＡＬＵの加
算結果に桁上げ信号が発生した場合などは、キャリフラ
グレジスタ１２が“１”にセットされ、それ以外の場合
に“０”にリセットされる。ゼロフラグ信号１４とキャ
リフラグ信号１５は命令デコーダで条件分岐命令の分岐
判定の制御信号となる。If the operation result of the ALU is "0", the zero flag register 13 is set to "1", and if not, it is reset to "0". When a carry signal is generated in the addition result of the ALU, the carry flag register 12 is set to "1", and otherwise reset to "0". The zero flag signal 14 and the carry flag signal 15 serve as control signals for determining the branch of a conditional branch instruction in the instruction decoder.
【００１５】以下に具体的なプログラム例を示す。A specific program example is shown below.
【００１６】ＰＳＥＴ next_page ＪＭＰ Ｃ，next_step “ＰＳＥＴ next_page”は新ページレジスタに分岐
先のページ・next_pageを書き込む命令である。PSET next_page JMP C, next_step “PSET next_page” is an instruction to write a branch destination page / next_page in a new page register.
【００１７】“ＪＭＰ Ｃ，next_step”はプログ
ラムカウンタにキャリフラグがセットされていたとき分
岐先の下位アドレス・next_stepを書き込む条件分岐命
令である。"JMP C, next_step" is a conditional branch instruction for writing the lower address / next_step of the branch destination when the carry flag is set in the program counter.
【００１８】条件成立したとき、すなわちキャリフラグ
がセットされていた場合は、“ＪＭＰ Ｃ，next_s
tep”実行時には、“next_step”がプログラムカウンタ
に書き込まれるのと同時に、新ページレジスタに格納さ
れた“next_page”がページレジスタに書き込まれペー
ジ外分岐を実現する。When the condition is satisfied, that is, when the carry flag is set, “JMP C, next_s
When “tep” is executed, “next_page” stored in the new page register is written into the page register at the same time as “next_step” is written into the program counter, thereby implementing an out-of-page branch.
【００１９】条件成立しないとき、すなわちキャリフラ
グがリセットされていた場合は、“ＪＭＰ Ｃ，ne
xt_step”実行時には、“next_step”はプログラムカウ
ンタに書き込まれずカウンタインクリメントする。この
とき、新ページレジスタには現在ページであるページ指
定レジスタに格納されたデータが書き戻される。If the condition is not satisfied, that is, if the carry flag has been reset, "JMP C, ne
When "xt_step" is executed, "next_step" is not written to the program counter but is incremented, and at this time, data stored in the page designation register which is the current page is written back to the new page register.
【００２０】このため、分岐先ページを意識せず現在ペ
ージの処理を継続することができる。Therefore, processing of the current page can be continued without considering the branch destination page.
【００２１】[0021]
【発明の効果】本発明は、以上述べてきたように新ペー
ジレジスタという小規模な回路追加により、すべての分
岐命令にロング分岐すなわちページ外分岐を可能とす
る。また、もちろんページ内分岐の場合は“ＰＳＥＴ”
命令を分岐命令以前挿入する必要がないため実行速度を
低下させたりプログラム長を長くしたりするものではな
い。As described above, the present invention enables long branch, that is, out-of-page branch for all branch instructions by adding a small-scale circuit called a new page register. Also, of course, in the case of a branch within a page, "PSET"
Since it is not necessary to insert an instruction before a branch instruction, it does not lower the execution speed or increase the program length.
【００２２】このように本発明により低コストで自由度
の高いプログラムを可能とするマイクロコンピュータを
実現することができる。As described above, according to the present invention, it is possible to realize a microcomputer which enables a program with a high degree of freedom at low cost.
【００２３】また、本発明の半導体計算装置を用いるこ
とにより、小規模なプログラムから大規模なプログラム
までほぼ共通のモジュールプログラムを使用することが
できるため各種の電子機器を開発する際、特に有効であ
り、本発明の半導体計算装置を使用した電子機器も本発
明に含まれる。The use of the semiconductor computing device of the present invention makes it possible to use almost common module programs from small-scale programs to large-scale programs, which is particularly effective when developing various electronic devices. In addition, electronic devices using the semiconductor computing device of the present invention are also included in the present invention.
【図１】本発明の半導体計算装置のブロック図。FIG. 1 is a block diagram of a semiconductor computing device according to the present invention.
１・・・プログラムＲＯＭ ２・・・命令レジスタ ３・・・命令デコーダ ４・・・ページ指定レジスタ ５・・・プログラムカウンタ ６・・・新ページレジスタ ７・・・データＲＡＭ ８・・・テンポラリレジスタＡ ９・・・テンポラリレジスタＢ １０・・・ＡＬＵ １１・・・テンポラリレジスタＣ １２・・・キャリフラグレジスタ １３・・・ゼロフラグレジスタ １４・・・キャリフラグ信号 １５・・・ゼロフラグ信号 １６・・・マイクロ命令 １７・・・データバス DESCRIPTION OF SYMBOLS 1 ... Program ROM 2 ... Instruction register 3 ... Instruction decoder 4 ... Page designation register 5 ... Program counter 6 ... New page register 7 ... Data RAM 8 ... Temporary register A 9 Temporary register B 10 ALU 11 Temporary register C 12 Carry flag register 13 Zero flag register 14 Carry flag signal 15 Zero flag signal 16 Micro instruction 17: Data bus
Claims (3)
ＲＯＭと、 ｂ）前記プログラムＲＯＭより出力されるプログラム命
令を一時記憶する命令レジスタと、 ｃ）前記命令レジスタに記憶されたプログラム命令をデ
コードして所定の制御信号を発生する命令デコーダと、 ｄ）前記制御信号にしたがってデータが書き込まれ、前
記プログラムＲＯＭのアドレスの下位部分を指定するプ
ログラムカウンタと、 ｅ）前記プログラムＲＯＭのアドレスの上位部分を指定
するページ指定レジスタと、 ｆ）所定の命令により出力される前記制御信号にしたが
ってデータが書き込まれる新ページ指定レジスタ６と、 ｈ）所定の命令により出力される前記制御信号にしたが
って、与えられたデータについて少なくとも加算、論理
和、論理積をする算術論理演算回路１０と、 ｉ）前記論理演算回路の演算結果が零のときに一定の値
に設定されるゼロフラグレジスタ、ないしは、前記論理
演算回路の演算結果が桁上げしたときに一定の値に設定
されるキャリィフラグレジスタ、とを備えた半導体計算
装置において、 ｊ）前記半導体計算装置は、前記ゼロフラグレジスタな
いしはキャリィフラグレジスタの値によってプログラム
分岐の当否が決定される条件分岐命令を備え、 ｋ）前記条件分岐は、前記プログラムカウンタが前記プ
ログラムＲＯＭのアドレスの一部を指定する一方で、前
記新ページ指定レジスタに格納されたデータが前記ペー
ジ指定レジスタに転送された後、前記ページレジスタが
前記プログラムＲＯＭのページを指定することによって
行われ、 ｌ）前記プログラム分岐をしない場合には、前記新ペー
ジレジスタに対し前記ページ指定レジスタに格納された
アドレスデータが書き込まれることを特徴とする半導体
計算装置。A) a program ROM for storing program instructions; b) an instruction register for temporarily storing program instructions output from the program ROM; c) decoding of the program instructions stored in the instruction register. An instruction decoder for generating a predetermined control signal; d) a program counter in which data is written in accordance with the control signal and which specifies a lower part of an address of the program ROM; and e) a higher part of an address of the program ROM. F) a new page designation register 6 into which data is written according to the control signal output by a predetermined instruction; and h) data provided according to the control signal output by a predetermined instruction. Arithmetic logic that does at least addition, logical addition, and logical AND An arithmetic circuit 10, i) a zero flag register which is set to a constant value when the operation result of the logical operation circuit is zero, or which is set to a constant value when the operation result of the logical operation circuit carries. J) the semiconductor computing device comprises a conditional branch instruction for determining whether a program branch is valid or not according to the value of the zero flag register or the carry flag register; and k) the condition In the branch, while the program counter specifies a part of the address of the program ROM, the data stored in the new page specifying register is transferred to the page specifying register, and then the page register stores the program ROM. This is performed by specifying a page. 1) When the program branch is not performed A semiconductor computing device, wherein the address data stored in the page designation register to the new page register is written.
ＲＯＭと、 ｂ）前記プログラムＲＯＭより出力されるプログラム命
令を一時記憶する命令レジスタと、 ｃ）前記命令レジスタに記憶されたプログラム命令をデ
コードして所定の制御信号を発生する命令デコーダと、 ｄ）前記制御信号にしたがってデータが書き込まれ、前
記プログラムＲＯＭのアドレスの下位部分を指定するプ
ログラムカウンタと、 ｅ）前記プログラムＲＯＭのアドレスの上位部分を指定
するページ指定レジスタと、 ｆ）所定の命令により出力される前記制御信号にしたが
ってデータが書き込まれる新ページ指定レジスタ６と、 ｇ）データを一時記憶するデータＲＡＭと、 ｈ）所定の命令により出力される前記制御信号にしたが
って、前記データＲＡＭに格納されたデータについて少
なくとも加算、論理和、論理積をする算術論理演算回路
１０と、 ｉ）前記論理演算回路の演算結果が零のときに一定の値
に設定されるゼロフラグレジスタ、ないしは、前記論理
演算回路の演算結果が桁上げしたときに一定の値に設定
されるキャリィフラグレジスタ、とを備えた半導体計算
装置において、 ｊ）前記半導体計算装置は、前記ゼロフラグレジスタな
いしはキャリィフラグレジスタの値によってプログラム
分岐の当否が決定される条件分岐命令を備え、 ｋ）前記条件分岐は、前記プログラムカウンタが前記プ
ログラムＲＯＭのアドレスの一部を指定する一方で、前
記新ページ指定レジスタに格納されたデータが前記ペー
ジ指定レジスタに転送された後、前記ページレジスタが
前記プログラムＲＯＭのページを指定することによって
行われ、 ｌ）前記プログラム分岐をしない場合には、前記新ペー
ジレジスタに対し前記ページ指定レジスタに格納された
アドレスデータが書き込まれることを特徴とする半導体
計算装置。A) a program ROM for storing program instructions; b) an instruction register for temporarily storing program instructions output from the program ROM; c) decoding of the program instructions stored in the instruction register. An instruction decoder for generating a predetermined control signal; d) a program counter in which data is written in accordance with the control signal and which specifies a lower part of an address of the program ROM; and e) a higher part of an address of the program ROM. F) a new page designating register 6 into which data is written in accordance with the control signal outputted by a prescribed instruction; g) a data RAM for temporarily storing data; h) a data RAM outputted by a prescribed instruction Stored in the data RAM according to the control signal An arithmetic and logic operation circuit 10 that performs at least addition, logical addition, and logical product on data; i) a zero flag register that is set to a constant value when the operation result of the logical operation circuit is zero; A carry flag register that is set to a constant value when a calculation result carries over. J) the semiconductor computing device determines whether a program branch depends on the value of the zero flag register or the carry flag register. K) the conditional branch is such that while the program counter specifies a part of the address of the program ROM, the data stored in the new page specification register is the page specification register. The page register specifies the page of the program ROM after being transferred to Made by Rukoto, l) if no the program branches semiconductor computing device, wherein the address data stored in the page designation register to the new page register is written.
置を含むことを特徴とする電子機器。3. An electronic apparatus comprising the semiconductor computing device according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03222979A JP3116444B2 (en) | 1991-09-03 | 1991-09-03 | Semiconductor computing equipment and electronic equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03222979A JP3116444B2 (en) | 1991-09-03 | 1991-09-03 | Semiconductor computing equipment and electronic equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0561669A JPH0561669A (en) | 1993-03-12 |
| JP3116444B2 true JP3116444B2 (en) | 2000-12-11 |
Family
ID=16790896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03222979A Expired - Fee Related JP3116444B2 (en) | 1991-09-03 | 1991-09-03 | Semiconductor computing equipment and electronic equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3116444B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1064774C (en) * | 1994-11-29 | 2001-04-18 | 三洋电机株式会社 | Optical pickup device |
-
1991
- 1991-09-03 JP JP03222979A patent/JP3116444B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1064774C (en) * | 1994-11-29 | 2001-04-18 | 三洋电机株式会社 | Optical pickup device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0561669A (en) | 1993-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4266270A (en) | Microprocessor having plural internal data buses | |
| US4539635A (en) | Pipelined digital processor arranged for conditional operation | |
| US5757685A (en) | Data processing system capable of processing long word data | |
| US4677549A (en) | Pipelined data processor system having increased processing speed | |
| JP2993975B2 (en) | Central processing unit | |
| US4598358A (en) | Pipelined digital signal processor using a common data and control bus | |
| JP3116444B2 (en) | Semiconductor computing equipment and electronic equipment | |
| JPS6161416B2 (en) | ||
| US4723258A (en) | Counter circuit | |
| JPH03271829A (en) | Information processor | |
| JPH056281A (en) | Information processor | |
| JPS6134188B2 (en) | ||
| JPH0831033B2 (en) | Data processing device | |
| JP2619425B2 (en) | Sequence controller | |
| US6934728B2 (en) | Euclidean distance instructions | |
| JPS578851A (en) | Parallel processing system | |
| JPH06162067A (en) | Device and method for controlling vector instruction | |
| JP2979108B2 (en) | Synchronization method for asynchronous processing in data processing equipment | |
| JP2743685B2 (en) | Fixed-point processor | |
| JP2851192B2 (en) | Addition / subtraction processing method with carry in parallel processing unit | |
| JPH0683618A (en) | Flag control circuit | |
| JP2743947B2 (en) | Micro program control method | |
| RU2024927C1 (en) | Microprocessor | |
| JPH0827717B2 (en) | Misalignment processing method | |
| JPS61161509A (en) | System and device for operating high speed sequence |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081006 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |