JP3115795B2 - Control method and device for PWM inverter - Google Patents
Control method and device for PWM inverterInfo
- Publication number
- JP3115795B2 JP3115795B2 JP07147461A JP14746195A JP3115795B2 JP 3115795 B2 JP3115795 B2 JP 3115795B2 JP 07147461 A JP07147461 A JP 07147461A JP 14746195 A JP14746195 A JP 14746195A JP 3115795 B2 JP3115795 B2 JP 3115795B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- vector
- time
- vectors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は無停電電源装置等の各種
電源装置に適用されるＰＷＭインバータの制御方法およ
び装置に関し、さらに詳細には、フィルタコンデンサ電
流を指令値に追従させることができ、高性能な制御特性
を得ることができるＰＷＭインバータの制御方法および
装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and a device for controlling a PWM inverter applied to various power supply devices such as an uninterruptible power supply device, and more particularly, it is possible to make a filter capacitor current follow a command value. The present invention relates to a PWM inverter control method and device capable of obtaining high-performance control characteristics.
【０００２】[0002]
【従来の技術】電圧形インバータは用途に応じて様々な
制御方法が考えられている。その代表的な例として図５
に示す搬送波として三角波形を使用する三角波比較方式
が知られている。同図に示すものは、三角波発生回路６
が出力する三角波と、各相の電圧指令値Ｖｕ* 、Ｖ
ｖ* 、Ｖｗ* を差を減算器７で求めてヒステリシスコン
パレータ３，４，５を介してベースアンプ／短絡防止時
間作成回路２に与え、ベースアンプ／短絡防止時間作成
回路２により直列に接続されたスイッチング素子Ｓ１〜
Ｓ６が同時導通しないように制御しながら各スイッチン
グ素子Ｓ１〜Ｓ６を制御するものである。2. Description of the Related Art Various control methods have been considered for a voltage source inverter depending on the application. FIG. 5 shows a typical example.
The triangular wave comparison method using a triangular waveform as the carrier shown in FIG. The one shown in FIG.
And the voltage command values Vu * , V for each phase
The difference between v * and Vw * is obtained by the subtractor 7 and supplied to the base amplifier / short-circuit prevention time creation circuit 2 via the hysteresis comparators 3, 4, and 5, which are connected in series by the base amplifier / short-circuit prevention time creation circuit 2. Switching element S1
The switching elements S1 to S6 are controlled while controlling so that S6 does not conduct simultaneously.
【０００３】図５に示した方式の原理は広く知られてい
るので、その詳細は省略するが、こり方式の欠点とし
て、各相が独立に制御されるため、スイッチング回数が
多く、インバータを制御するサンプリング周波数が高く
するための阻害要因になっている。一方、瞬時空間ベク
トルを用いてインバータの出力電圧パターンを電圧ベク
トルとして直接演算して制御する方式が提案されてい
る。The principle of the system shown in FIG. 5 is widely known and its details are omitted. However, the disadvantage of this system is that since each phase is controlled independently, the number of times of switching is large and the inverter is controlled. This is an impeding factor for increasing the sampling frequency. On the other hand, a method has been proposed in which an output voltage pattern of an inverter is directly calculated and controlled as a voltage vector using an instantaneous space vector.
【０００４】その一例は、本出願人が先に出願した特願
平５−２６６４６号「ＰＷＭインバータ制御方法」（特
開平６−２４５５８８号公報）に開示されている。ま
た、デジタル制御においては、フィルタコンデンサ電流
の検出値は常にサンプリング時間だけ遅れがあり、これ
が制御性能の劣化を招く。このような問題を避けるた
め、フィルタコンデンサ電流を予測し、この予測値を使
用して高速応答かつ高精度の出力電圧制御を実現する方
法について、先に本出願人は特願平５−１４２２９１号
「ＰＷＭインバータの制御方法」（特開平７−７９５９
号公報）で提案した。[0004] An example of this is disclosed in Japanese Patent Application No. 5-26646, entitled "Method of Controlling PWM Inverter", which was previously filed by the present applicant (JP-A-6-245588). Also, in digital control, the detected value of the filter capacitor current always has a delay by the sampling time, which causes deterioration of control performance. In order to avoid such a problem, the present applicant has previously disclosed a method of estimating a filter capacitor current and realizing high-speed response and high-accuracy output voltage control using the estimated value. "Control method of PWM inverter" (JP-A-7-7959)
Gazette).
【０００５】次に上記従来技術およびその原理を説明す
る。図３は上記従来例におけるＰＷＭインバータシステ
ムの構成を示す図である。なお、本発明が適用されるシ
ステムも図３と同じ構成である。同図において、１は直
流電源、８，９，１０はフィルタ・リアクトル、１１，
１２，１３はフィルタコンデンサ、ＩＮＶは例えば図５
に示した構成を持つＰＷＭインバータ、Ｌは負荷であ
る。Next, the above-mentioned prior art and its principle will be described. FIG. 3 is a diagram showing a configuration of a PWM inverter system in the above conventional example. The system to which the present invention is applied has the same configuration as that of FIG. In the figure, 1 is a DC power supply, 8, 9, and 10 are filter reactors, 11, and
12 and 13 are filter capacitors, and INV is, for example, as shown in FIG.
, L denotes a load.
【０００６】また、ＡＤ１〜ＡＤ４はそれぞれ負荷電流
ｉｏ、フィルタコンデンサ電流ｉｃ、フィルタコンデン
サ電圧ｖｃ、直流電圧Ｅｄをサンプリングしデジタル信
号に変換するＡ／Ｄ変換器、Ｃｎｔは例えばＤＳＰ等か
ら構成される制御回路、ＧｄはＰＷＭインバータのスイ
ッチング素子を駆動するゲートドライブ回路である。同
図において、制御回路ＣｎｔはＡ／Ｄ変換器ＡＤ１〜Ａ
Ｄ４の出力に基づき、瞬時空間ベクトルを用いてフィル
タコンデンサ電流を指令値に追従させるインバータ出力
電圧パターンを電圧ベクトルとして演算し、該電圧ベク
トルの出力時間を求める。AD1 to AD4 are A / D converters for sampling a load current io, a filter capacitor current ic, a filter capacitor voltage vc, and a DC voltage Ed and converting them into digital signals, respectively. Cnt is, for example, a DSP or the like. The control circuit Gd is a gate drive circuit for driving the switching element of the PWM inverter. In the figure, a control circuit Cnt includes A / D converters AD1 to AD
Based on the output of D4, an inverter output voltage pattern that causes the filter capacitor current to follow the command value using the instantaneous space vector is calculated as a voltage vector, and the output time of the voltage vector is obtained.
【０００７】制御回路Ｃｎｔの演算結果はゲートドライ
ブ回路Ｇｄに与えられ、ゲートドライブ回路Ｇｄにより
例えば図３に示したＰＷＭインバータのスイッチング素
子Ｓ１〜Ｓ６が駆動される。これにより、フィルタコン
デンサ電圧、すなわち、インバータシステムの出力電圧
（以下、インバータが直接出力する出力電圧と区別する
ため負荷電圧という）は所望値に制御される。The operation result of the control circuit Cnt is given to the gate drive circuit Gd, and the switching elements S1 to S6 of the PWM inverter shown in FIG. 3 are driven by the gate drive circuit Gd. As a result, the filter capacitor voltage, that is, the output voltage of the inverter system (hereinafter, referred to as the load voltage to distinguish it from the output voltage directly output by the inverter) is controlled to a desired value.
【０００８】上記インバータの各電圧、電流ベクトルを
関係を示す方程式は次の（１）式で表すことができる。 Ｌ（ｄｉ／ｄｔ）＝ｖ−ｖc ｉ＝ｉｃ＋ｉｏ （１） なお上記式（１）において、ｖは任意のインバータ出力
電圧ベクトル、ｖｃはコンデンサ電圧ベクトル、ｉ，ｉ
ｃ，ｉｏはそれぞれインバータ出力電流ベクトル、フィ
ルタコンデンサ電流ベクトル、負荷電流ベクトルであ
る。An equation indicating the relationship between each voltage and current vector of the inverter can be expressed by the following equation (1). L (di / dt) = v−vc i = ic + io (1) In the above equation (1), v is an arbitrary inverter output voltage vector, vc is a capacitor voltage vector, and i, i
c and io are an inverter output current vector, a filter capacitor current vector, and a load current vector, respectively.
【０００９】図６は図３に示したＰＷＭインバータシス
テムの制御原理を示す図であり、同図は上記インバータ
の通常の制御状態を示しており、本発明においても、通
常の制御状態においては、図６に示す原理で動作する。
同図は、ＰＷＭインバータの出力電圧、制御量となるフ
ィルタコンデンサ電流、負荷電流、およびリアクトル電
圧、コンデンサ電圧（負荷電圧に等しい）等の各電圧／
電流を３相／２相変換し、各電圧／電流をベクトルとし
て示したものであり、横軸はα軸、縦軸はβ軸であり、
同図は例えばフィルタコンデンサ電流ベクトルｉｃが後
述するセクタＩ（後述するようにスイッチング領域を６
０°毎に６つの空間領域分け、各領域をセクタという）
にある場合について示している。FIG. 6 is a diagram showing a control principle of the PWM inverter system shown in FIG. 3, which shows a normal control state of the inverter. In the present invention, in the normal control state, It operates according to the principle shown in FIG.
The figure shows the output voltage of the PWM inverter, the filter capacitor current as a control amount, the load current, and each voltage / reactor voltage, capacitor voltage (equal to the load voltage), etc.
The current is three-phase / two-phase converted, and each voltage / current is shown as a vector. The horizontal axis is the α axis, the vertical axis is the β axis,
The figure shows, for example, that the filter capacitor current vector ic has a sector I (to be described later, the switching region is 6).
(Six spatial areas are divided every 0 °, and each area is called a sector.)
Is shown.
【００１０】同図に示すように、インバータにおける出
力電圧ベクトル、フィルタコンデンサ電流ベクトル等を
２相の座標上で考えると速度一定の円軌跡を描く。ここ
で、サンプリングタイムを次式（２）のように定義する
と、円軌跡に沿ってインバータの出力電圧、フィルタコ
ンデンサ電流ベクトル等は１サンプリング時間で角度θ
ｓ移動する。なお、Ｔはインバータの基本波周期であ
り、ｋは１周期のサンプリング数である。As shown in FIG. 1, when the output voltage vector and the filter capacitor current vector of the inverter are considered on two-phase coordinates, a circular locus with a constant speed is drawn. Here, if the sampling time is defined as in the following equation (2), the output voltage of the inverter, the current vector of the filter capacitor, and the like along the circular locus are represented by the angle θ in one sampling time.
Move s. Note that T is the fundamental wave cycle of the inverter, and k is the number of samplings in one cycle.
【００１１】Ｔｓ＝Ｔ／ｋ （２） すなわち、１サンプリング時間で電圧／電流ベクトルが
回転すべき角度は同図に示すようにθｓと表され、サン
プリング時間Ｔｓ内にフィルタ電流ベクトルｉｃは指令
値の円に沿って移動すればよい。なお、ωは回転角周波
数、φは負荷の相差角（負荷力率はcos φ）である。Ts = T / k (2) That is, the angle at which the voltage / current vector should rotate in one sampling time is represented by θs as shown in FIG. Just move along the circle. Here, ω is the rotation angle frequency, and φ is the phase difference angle of the load (load power factor is cos φ).
【００１２】ここで、一般に知られるように、３相電圧
形インバータは、図７に示すように、２つのゼロ電圧ベ
クトルｖ０，ｖ７を含め８つの電圧ベクトルｖ０，ｖ
１，ｖ２，ｖ３，ｖ４，ｖ５，ｖ６，ｖ７で制御するこ
とができる。さて、上記６つの非ゼロ電圧ベクトルに対
応したスイッチング領域を図７に示すように６０°毎に
６つの空間領域（セクタＩ〜ＩＶ）に分割する。Here, as generally known, the three-phase voltage source inverter has eight voltage vectors v0 and v7 including two zero voltage vectors v0 and v7, as shown in FIG.
1, v2, v3, v4, v5, v6, and v7. Now, the switching area corresponding to the six non-zero voltage vectors is divided into six spatial areas (sectors I to IV) every 60 ° as shown in FIG.
【００１３】そして、フィルタコンデンサ電流ベクトル
ｉｃがＩ〜ＩＶの各セクタにあるときにインバータが出
力する出力電圧ベクトルを図８に示すように定義する。
すなわち、フィルタコンデンサ電流に対してフィルタコ
ンデンサ電圧（負荷電圧）は位相が９０°遅れるので、
該フィルタコンデンサ電流を、合成したときにフィルタ
コンデンサ電流より９０°位相が遅れたインバータ出力
ベクトルとなる２つの非ゼロ電圧ベクトルｖｉ，ｖｊ
と、ゼロ電圧ベクトルｖ０，ｖ７で制御する。An output voltage vector output from the inverter when the filter capacitor current vector ic is in each of the sectors I to IV is defined as shown in FIG.
That is, since the phase of the filter capacitor voltage (load voltage) is delayed by 90 ° with respect to the filter capacitor current,
When the filter capacitor currents are combined, two non-zero voltage vectors vi and vj which become inverter output vectors delayed by 90 ° from the filter capacitor current
And zero voltage vectors v0 and v7.
【００１４】例えば、フィルタコンデンサ電流ベクトル
ｉｃがセクタＩにあるときには、図８に示すように２つ
のゼロ電圧ベクトルｖ０，ｖ７を含め電圧ベクトルｖ
１，ｖ６でフィルタコンデンサ電流を制御する（なお、
後述するように、必ずしもフィルタコンデンサ電流とイ
ンバータ出力電圧の位相差が９０°にならないので、そ
の場合には、インバータ出力電圧ベクトルを他の空間領
域のベクトルに変更する）。For example, when the filter capacitor current vector ic is in sector I, the voltage vector v including the two zero voltage vectors v0 and v7 as shown in FIG.
1, v6 controls the filter capacitor current (note that
As will be described later, since the phase difference between the filter capacitor current and the inverter output voltage does not necessarily become 90 °, in that case, the inverter output voltage vector is changed to a vector in another space region.)
【００１５】また、各電圧ベクトルｖ０〜ｖ７と前記図
５に示した各スイッチング素子Ｓ１〜Ｓ６のオンオフ関
係は図９に示すようになり、インバータから上記電圧ベ
クトルを出力するに際し、各スイッチング素子Ｓ１〜Ｓ
６をそれぞれ同図に示すようなオン／オフ状態とする。
図３に示すＰＷＭインバータにおいては、コンデンサ電
流ベクトルｉｃがどのセクタにあるかに応じて、図８に
示した２つの非ゼロ電圧ベクトルと２つの零電圧ベクト
ルを１サンプリング時間内で所定時間ずつ出力すること
により、フィルタコンデンサ電流が指令値になるように
制御することができる。The on / off relationship between each of the voltage vectors v0 to v7 and each of the switching elements S1 to S6 shown in FIG. 5 is as shown in FIG. 9. When the voltage vector is output from the inverter, each switching element S1 ~ S
6 are turned on / off as shown in FIG.
In the PWM inverter shown in FIG. 3, two non-zero voltage vectors and two zero voltage vectors shown in FIG. 8 are output at predetermined time intervals within one sampling time according to which sector the capacitor current vector ic is in. By doing so, control can be performed so that the filter capacitor current becomes the command value.
【００１６】前記した（１）式より次に示す（３）式が
導出される。 ｖｉｔｉ＋ｖｊｔｊ＋ｖ０ｔ０＋ｖ７ｔ７−ｖｃＴｓ ＝Ｌ（ｉｃ* −ｉｃ＋Δｉｏ） （３） ここで、ｔ０＋ｔｉ＋ｔｊ＋ｔ７＝Ｔｓであり、ｔ０，
ｔｉ，ｔｊ，ｔ７，はそれぞれ電圧ベクトルｖ０，ｖ
ｉ，ｖｊ，ｖ７を出力する時間、ｉ，ｊ（ｉ，ｊ＝１〜
６，ｉ≠ｊ）は非ゼロ電圧ベクトルの番号である。The following equation (3) is derived from the above equation (1). viti + vjtj + v0t0 + v7t7−vcTs = L (ic * −ic + Δio) (3) where t0 + ti + tj + t7 = Ts, and t0,
ti, tj, t7 are voltage vectors v0, v, respectively.
The time to output i, vj, v7, i, j (i, j = 1 to
6, i ≠ j) is the number of the non-zero voltage vector.
【００１７】また、ｉｃ* はフィルタコンデンサ電流ベ
クトルの指令値、ｉｃはフィルタコンデンサ電流ベクト
ル、Δｉｏは負荷電流ベクトルｉｏの変化分である。図
６は上記式（３）の関係をフィルタコンデンサ電流ベク
トルｉｃがセクタＩにある場合について示したものであ
り、実線で示したものは現時点、破線で示したものは、
１サンプリング時間（Ｔｓ）後のベクトルを示し、１サ
ンプリング時間（Ｔｓ）後のベクトルにはダッシ
ュ（’）が付されている。Ic * is the command value of the filter capacitor current vector, ic is the filter capacitor current vector, and Δio is the change in the load current vector io. FIG. 6 shows the relationship of the above equation (3) in the case where the filter capacitor current vector ic is in the sector I.
A vector after one sampling time (Ts) is shown, and a dash (') is added to the vector after one sampling time (Ts).
【００１８】なお、フィルタコンデンサ電圧は、フィル
タコンデンサ電流、負荷電流等より約半サンプリング時
間進んだ時点でサンプリングしており、該サンプリング
によるフィルタコンデンサ電圧ベクトルは、同図におい
ては、現時点のフィルタコンデンサ電圧ベクトルｖｃＴ
ｓと１サンプリング時間後のフィルタコンデンサ電圧ベ
クトルｖｃ’Ｔｓ間に上に横棒を付したｖｃＴｓで示さ
れている。It should be noted that the filter capacitor voltage is sampled at a point in time approximately half a sampling time ahead of the filter capacitor current, the load current, and the like. In FIG. Vector vcT
s and a filter capacitor voltage vector vc′Ts after one sampling time are indicated by vcTs with a horizontal bar above.
【００１９】また、フィルタコンデンサ電流ベクトルｉ
ｃは、制御演算上、後述する予測値を用いており、該予
測値のフィルタコンデンサ電流ベクトルｉｃおよびその
変化分Δｉｃは同図では、ｉｃ# ，Δｉｃ# として示さ
れている。同図に示すように、フィルタコンデンサ電圧
ベクトルｖｃはフィルタコンデンサ電流ベクトルｉｃよ
り９０°位相が遅れており、負荷電流ベクトルｉｏはフ
ィルタコンデンサ電圧（＝負荷電圧）ベクトルｖｃより
負荷の相差角φ°（φは負荷力率により定まる）だけ遅
れている。The filter capacitor current vector i
c uses a predicted value described later in the control calculation, and the filter capacitor current vector ic of the predicted value and its change Δic are shown as ic # and Δic # in FIG. As shown in the figure, the filter capacitor voltage vector vc has a phase delay of 90 ° from the filter capacitor current vector ic, and the load current vector io has a load phase difference angle φ ° (= load voltage) of the filter capacitor voltage (= load voltage) vector vc. φ is determined by the load power factor).
【００２０】そして、インバータ出力電流ベクトルｉ
は、ｉ＝ｉｃ＋ｉｏ（ｉｃ，ｉｏはそれぞれフィルタコ
ンデンサ電流ベクトル、負荷電流ベクトル）であるか
ら、インバータ出力電流ベクトルｉは図６に示すように
合成される。このため、インバータ出力電圧から見た力
率は、負荷電流の大小および負荷力率（cos φ）の大き
さによって遅れあるいは進みのどちらともなる。図３の
例では進み力率となっている。Then, the inverter output current vector i
Is i = ic + io (ic and io are the filter capacitor current vector and the load current vector, respectively), so that the inverter output current vector i is synthesized as shown in FIG. For this reason, the power factor viewed from the inverter output voltage is delayed or advanced depending on the magnitude of the load current and the magnitude of the load power factor (cos φ). In the example of FIG. 3, the advance power factor is obtained.
【００２１】また、図３に示したフィルタリアクトル
８，９，１０の電圧ベクトルｖL の基本波成分は、図６
に示すようにインバータ電流ベクトルｉの基本波成分よ
り９０°位相が進んでおり、大きさはインバータ電流ベ
クトルｉとフィルタリアクトルのインダクタンスに比例
する。さらに、インバータ出力電圧ベクトルｖの基本波
成分は、図６に示すようにフィルタコンデンサ電圧ベク
トルｖｃとフィルタリアクトル電圧ベクトルｖL の基本
波成分を合成したものとなる。The fundamental component of the voltage vector vL of the filter reactors 8, 9, and 10 shown in FIG.
As shown in (1), the phase is advanced by 90 ° from the fundamental wave component of the inverter current vector i, and the magnitude is proportional to the inverter current vector i and the inductance of the filter reactor. Further, the fundamental wave component of the inverter output voltage vector v is a combination of the fundamental wave components of the filter capacitor voltage vector vc and the filter reactor voltage vector vL as shown in FIG.
【００２２】したがって、現在のフィルタコンデンサ電
流ベクトルｉｃを１サンプリング時間後（Ｔｓ）後の指
令値ｉｃ* に追従させるためには、次の式（４）を満足
するように時間ｔｉ，ｔｊを演算すればよい。 ｖｉｔｉ＋ｖｊｔｊ＋ｖ０ｔ０＋ｖ７ｔ７ ＝ｖｃＴｓ＋Ｌ（ｉｃ* −ｉｃ＋Δｉｏ） ＝ｖｃＴｓ＋ＬΔｉ＝ｖｃＴｓ＋ｖL Ｔｓ ＝ｖ’Ｔｓ （４） なお、上記式において、前記したようにｖL はフィルタ
リアクトル電圧ベクトル、ｖ’は１サンプリング時間後
のインバータ出力電圧ベクトルであり、その他は式
（３）と同じである。Therefore, in order for the current filter capacitor current vector ic to follow the command value ic * after one sampling time (Ts), the times ti and tj are calculated so as to satisfy the following equation (4). do it. viti + vjtj + v0t0 + v7t7 = vcTs + L (ic * −ic + Δio) = vcTs + LΔi = vcTs + vL Ts = v′Ts (4) In the above equation, vL is a filter reactor voltage vector as described above, and v ′ is an inverter output voltage after one sampling time as described above. And the others are the same as equation (3).
【００２３】図６の例は、ｉ＝６，ｊ＝１の場合で、イ
ンバータからは、図６に示すように１サンプリング時間
内に、ｖ６をｔ６時間、ｖ１をｔ１時間を出力すればよ
い（図３に示すように出力電圧ベクトルｖ６ｔ６、ｖ１
ｔ１の合成がｖ’Ｔｓとなる）。また、ｔ１＋ｔ６＜Ｔ
ｓの場合は、Ｔｓ−（ｔ１＋ｔ６）の時間を２等分し、
それぞれの時間に２種類のゼロ電圧ベクトル（ｖ０，ｖ
７）を出力するようにすればよい。In the example of FIG. 6, when i = 6 and j = 1, the inverter may output v6 for t6 and v1 for t1 within one sampling time as shown in FIG. (As shown in FIG. 3, the output voltage vectors v6t6, v1
The synthesis of t1 becomes v'Ts). Also, t1 + t6 <T
In the case of s, the time of Ts- (t1 + t6) is bisected,
Two types of zero voltage vectors (v0, v
7) may be output.
【００２４】このゼロ電圧ベクトルの選択は、スイッチ
ング回数を減少させる観点からｖ１，ｖ３，ｖ５からの
切り換えにはｖ０を用い、ｖ２，ｖ４，ｖ６からの切り
換えにはｖ７を用いる（図９を参照）。次に、非ゼロ電
圧ベクトルの出力時間ｔｉ，ｔｊの演算方法について説
明する。In the selection of the zero voltage vector, v0 is used for switching from v1, v3, and v5, and v7 is used for switching from v2, v4, and v6 from the viewpoint of reducing the number of switching operations (see FIG. 9). ). Next, a method of calculating the output times ti and tj of the non-zero voltage vector will be described.
【００２５】フィルタコンデンサ電流指令値ベクトルｉ
ｃ* をα，βの２相座標上で展開すると、次の（５）式
が得られる。The filter capacitor current command value vector i
When c * is expanded on the two-phase coordinates of α and β, the following equation (5) is obtained.
【００２６】[0026]
【数１】 (Equation 1)
【００２７】上記式（５）において、ｉｃα* ，ｉｃβ
* はα，β座標上のフィルタコンデンサ電流指令値ベク
トルｉｃ* の各成分を表し、フィルタコンデンサ電流指
令値Ｉｃ* は、フィルタコンデンサ電圧（負荷電圧）の
振幅値をＶｃとすると、次の式（６）となる。なお、Ｃ
はフィルタコンデンサの容量である。 Ｉｃ* ＝ωＣＶｃ （６） また、前記した（３）式をα，β座標上で展開すると、
インバータの出力電圧ベクトルｖｉ，ｖｊのα軸成分は
それぞれ、Ｖcos(i-1)×π／３、Ｖcos (j-1)×π／３
となり、β軸成分はそれぞれＶsin(i-1)×π／３、Ｖsi
n(j-1)×π／３となる。ここでＶはインバータの直流電
圧である。In the above equation (5), icα * , icβ
* Represents each component of the filter capacitor current command value vector ic * on the α and β coordinates, and the filter capacitor current command value Ic * is expressed by the following equation (Vc) when the amplitude value of the filter capacitor voltage (load voltage) is Vc. 6). Note that C
Is the capacitance of the filter capacitor. Ic * = ωCVc (6) Further, when the above equation (3) is expanded on α and β coordinates,
The α-axis components of the inverter output voltage vectors vi and vj are Vcos (i−1) × π / 3 and Vcos (j−1) × π / 3, respectively.
Where the β-axis components are Vsin (i-1) × π / 3 and Vsi
n (j-1) × π / 3. Here, V is a DC voltage of the inverter.
【００２８】したがって、次の（７）式が得られる。 ｛Ｖcos(i-1)×π／３｝×ｔｉ＋｛Ｖcos(j-1)×π／３｝×ｔｊ ＝ＶｃαＴｓ＋Ｌ（ｉｃα* −ｉｃα# ＋Δｉｏα）＝Ｃα ｛Ｖsin(i-1)×π／３｝×ｔｉ＋｛Ｖsin(j-1)×π／３｝×ｔｊ ＝ＶｃβＴｓ＋Ｌ（ｉｃβ* −ｉｃβ# ＋Δｉｏβ）＝Ｃβ （７） ここで、Ｖｃα、Ｖｃβはそれぞれフィルタコンデンサ
電圧のα軸成分、β軸成分、Δｉｏα、Δｉｏβは負荷
電流変化分のα軸成分、β軸成分である。Therefore, the following equation (7) is obtained. {Vcos (i-1) × π / 3} × ti + {Vcos (j-1) × π / 3} × tj = VcαTs + L (icα * −icα # + Δioα) = Cα ｛Vsin (i-1) × π / 3｝ × ti + ｛Vsin (j-1) × π / 3｝ × tj = VcβTs + L (icβ * −icβ # + Δioβ) = Cβ (7) where Vcα and Vcβ are the α-axis component of the filter capacitor voltage and β, respectively. The axis components, Δioα and Δioβ, are the α-axis component and the β-axis component of the load current change.
【００２９】また、ｉｃα# 、ｉｃβ# は前記したフィ
ルタコンデンサ電流の予測値のα軸成分、β軸成分であ
り、上記フィルタコンデンサ予測値ｉｃ# は前記した特
願平５−１４２２９１号（特開平７−７９５９号公報）
に詳述されるように次の式（８）で求められる。 ｉｃ# ＝ｉｃ0 ＋（ｖｉ0 ｔｉ0 ＋ｖｊ0 ｔｊ0 −ｖｃＴｓ）／Ｌ−Δｉo （８） なお、上記式において、ｉｃ0 ，ｖｉ0 等の添字0 が付
されたものは、前サンプリング時点における値を示し、
前サンプリング時点において求めた値から上記のように
現時点のコンデンサ電流を予測する。Further, icα # and icβ # are the α-axis component and β-axis component of the above-mentioned predicted value of the filter capacitor current, and the above-mentioned predicted value of the filter capacitor ic # is the above-mentioned Japanese Patent Application No. 5-142291 (Japanese Unexamined Patent Application Publication No. No. 7-7959)
As described in detail below, it is obtained by the following equation (8). ic # = ic0 + (vi0 ti0 + vj0 tj0-vcTs) /L-.DELTA.io (8) In the above equation, the subscript 0 such as ic0 and vi0 indicates the value at the time of the previous sampling.
The capacitor current at the current time is predicted from the value obtained at the time of the previous sampling as described above.
【００３０】前記した式（７）の連立方程式を解くと次
の（９）式が得られる。By solving the simultaneous equations of the above equation (7), the following equation (9) is obtained.
【００３１】[0031]
【数２】 (Equation 2)
【００３２】また、前述したように、ｔ０，ｔ７は次の
（１０）式より求めることができる。 ｔ０＝ｔ７＝（Ｔｓ−ｔｉ−ｔｊ）／２ （１０） ところで、負荷電流急増時、あるいは、インバータ直流
電圧急減時のように過渡状態などの時には、１サンプリ
ング時間内に追従できず、ｔｉ＋ｔｊ＞Ｔｓとなること
がある。As described above, t0 and t7 can be obtained from the following equation (10). t0 = t7 = (Ts-ti-tj) / 2 (10) By the way, in a transient state such as a sudden increase in the load current or a sudden decrease in the DC voltage of the inverter, it cannot follow within one sampling time, and ti + tj> Ts.
【００３３】上記ｔｉ＋ｔｊ＞Ｔｓを満たすようなイン
バータ出力電圧ベクトルは出力できないので、この場合
には、ｔｉ＋ｔｊ＝Ｔｓを満たす範囲内でフィルタコン
デンサ電流の指令値との差、すなわち、電流誤差√（δ
ｉｃα2 ＋δｉｃβ2 ）が最小となるように再演算し
〔なお、√（Ａ）はＡの平方根を意味する〕、新たに計
算された時間ｔｉ”，ｔｊ”にしたがって、インバータ
出力電圧ベクトルｖｉ，ｖｊを出力すればよい。Since an inverter output voltage vector that satisfies ti + tj> Ts cannot be output, in this case, the difference from the command value of the filter capacitor current within a range that satisfies ti + tj = Ts, that is, the current error √ (δ
icα 2 + δicβ 2 ) is minimized [√ (A) means the square root of A], and the inverter output voltage vectors vi, What is necessary is just to output vj.
【００３４】上記時間ｔｉ”，ｔｊ”は次のように求め
ることができる。まず、電流誤差ベクトルのα軸成分δ
ｉｃα、β軸成分δｉｃβを求めると次の式（１１）が
得られる。 Ｌδｉｃα＝Ｌ（ｉｃα* −ｉｃα”） ＝Ｃα−｛Ｖcos(i-1)×π／３｝×ｔｉ”＋｛Ｖcos(j-1)×π／３｝×ｔｊ” Ｌδｉｃβ＝Ｌ（ｉｃβ* −ｉｃβ”） ＝Ｃβ−｛Ｖsin(i-1)×π／３｝×ｔｉ”＋｛Ｖsin(j-1)×π／３｝×ｔｊ” （１１） なお、式（１１）において、ｉｃα”、ｉｃβ”は新た
な出力時間ｔｉ”，ｔｊ”による求められるフィルタコ
ンデンサ電流ベクトルのα，β軸成分である。The above-mentioned times ti "and tj" can be obtained as follows. First, the α-axis component δ of the current error vector
When the icα and β axis components δicβ are obtained, the following equation (11) is obtained. Lδicα = L (icα * −icα ″) = Cα− {Vcos (i−1) × π / 3} × ti ″ + {Vcos (j−1) × π / 3} × tj ”Lδicβ = L (icβ * −icβ ″) = Cβ− {Vsin (i−1) × π / 3} × ti ″ + {Vsin (j−1) × π / 3} × tj ”(11) In equation (11), icα “, Icβ” are α and β axis components of the filter capacitor current vector obtained by new output times ti ”and tj”.
【００３５】ここで、時間ｔｉ”，ｔｊ”をｔｉ”＋ｔ
ｊ”＝Ｔｓになるようにすればよいから、ｔｉ”＋ｔ
ｊ”＝Ｔｓを上記式（１１）に代入し、さらに求めたδ
ｉｃα、δｉｃβを前記電流誤差√（δｉｃα2 ＋δｉ
ｃβ2 ）に代入して電流誤差が最小になるｔｉ”，ｔ
ｊ”を求めると、次の式（１２）が求まる。Here, the times ti "and tj" are defined as ti "+ t
j ”= Ts, so that ti ″ + t
j ″ = Ts is substituted into the above equation (11), and further obtained δ
icα and δicβ are determined by the current error √ (δicα 2 + δi
cβ 2 ), the current error is minimized, ti ″, t
When j "is obtained, the following equation (12) is obtained.
【００３６】[0036]
【数３】 (Equation 3)
【００３７】一方、負荷変動、直流電圧変動時は勿論、
負荷電流の大きさおよび負荷力率によりｔｉ，ｔｊがマ
イナスになることがあり、また、定常状態でも領域（セ
クタ）の切り換え時間の近傍では必ずｔｉ，ｔｊがマイ
ナスになる。すなわち、このような場合には、インバー
タ出力電圧ベクトルｖとフィルタコンデンサ電流ベクト
ルｉｃ間の位相差が必ずしも９０°にはならず、前記図
８に示した各セクタの電圧ベクトルではコンデンサ電流
ベクトルｉｃを所望値に制御できないからである。On the other hand, of course, at the time of load fluctuation and DC voltage fluctuation,
Depending on the magnitude of the load current and the load power factor, ti and tj may be negative, and even in a steady state, ti and tj are always negative near the switching time of the area (sector). That is, in such a case, the phase difference between the inverter output voltage vector v and the filter capacitor current vector ic is not necessarily 90 °, and the capacitor current vector ic is equal to the voltage vector of each sector shown in FIG. This is because it cannot be controlled to the desired value.
【００３８】前記した特願平５−２６６４６号（特開平
６−２４５５８８号公報）では上記のようにｔｉ，ｔｊ
がマイナスになった場合には、その時間だけ逆方向の電
圧ベクトルを出力しコンデンサ電流ベクトルｉｃを制御
していた。例えば、図６のように電圧ベクトルｖ１，ｖ
６により制御しているとき、時間ｔ１がマイナスになっ
た場合には、｜ｔ１｜時間だけ、ｖ１ベクトルの代わり
にｖ４ベクトルを出力していた。In the above-mentioned Japanese Patent Application No. 5-26646 (Japanese Patent Application Laid-Open No. 6-245588), ti, tj
Is negative, a voltage vector in the opposite direction is output for that time to control the capacitor current vector ic. For example, as shown in FIG.
6, when the time t1 became negative, the v4 vector was output instead of the v1 vector for the time | t1 |.
【００３９】[0039]
【発明が解決しようとする課題】上記したように、従来
の制御方法では、電圧ベクトル出力時間がマイナスにな
った場合、電圧ベクトルの逆方向の電圧ベクトルを出力
するようにしていた。このため、次のような問題点が生
じていた。フィルタコンデンサ電流が例えば第１セクタ
領域内に存在し、かつｔ１，ｔ６がともに正の場合に
は、インバータ出力電圧ベクトルの出力シーケンスは図
１０に示すようになる。As described above, in the conventional control method, when the voltage vector output time becomes negative, a voltage vector in the opposite direction to the voltage vector is output. For this reason, the following problems have occurred. If the filter capacitor current is present in the first sector area, for example, and both t1 and t6 are positive, the output sequence of the inverter output voltage vector is as shown in FIG.
【００４０】したがって、３相インバータのスィチング
の状況は図１１に示すようになる。すなわち、各相とも
１サンプリング時間内では１回のみのスイッチングを行
えばよい。これに対し、従来例のように計算された時間
ｔｉ，ｔｊがマイナスとなった場合、その電圧ベクトル
の逆方向の電圧ベクトルを出力すると、図１２に示すよ
うになる。例えば、ｔ６がマイナスとなったため、逆方
向の電圧ベクトルであるｖ３を出力すると、Ｕ相の１サ
ンプリング時間内のスイッチング回数が３倍となり、ス
イッチ素子のスイッチング損失が大きくなり、スイッチ
ング素子の負担を重くすることになる。Therefore, the situation of switching of the three-phase inverter is as shown in FIG. That is, each phase needs to be switched only once within one sampling time. On the other hand, when the calculated times ti and tj are negative as in the conventional example, a voltage vector in the opposite direction of the voltage vector is output, as shown in FIG. For example, when t6 becomes minus, when the voltage vector v3 in the reverse direction is output, the number of times of switching within one U-phase sampling time is tripled, the switching loss of the switching element is increased, and the load on the switching element is reduced. It will be heavier.
【００４１】さらに、それ以上の重大な問題点は、逆電
圧ベクトルを出力することによって、図１２の例に示す
ように時間ｔ３ではＵ相のフィルタリアクトル８には、
フィルタコンデンサ電圧とインバータ出力電圧が加算さ
れた大きな電圧が印加され、フィルタリアクトルの電流
が急増あるいは急減し、インバータのスイッチング素子
に流れる電流が非常に大きくなる。これがスイッチング
素子の消弧能力を越えてしまうとスイッチング素子の破
壊といった重大事故を引き起こす。Further, a further serious problem is that the output of the reverse voltage vector causes the U-phase filter reactor 8 at time t3 as shown in the example of FIG.
When a large voltage obtained by adding the filter capacitor voltage and the inverter output voltage is applied, the current of the filter reactor rapidly increases or decreases, and the current flowing through the switching element of the inverter becomes extremely large. If this exceeds the arc extinguishing ability of the switching element, a serious accident such as destruction of the switching element is caused.
【００４２】本発明は上記した従来技術の問題点を解決
するためになされたものであり、本発明の第１の目的
は、いかなる負荷条件、直流入力電圧条件あるいは動作
位相であっても、スイッチング素子のスイッチング回数
を最小とし、スイッチング素子の負担を軽減するととも
に、スイッチング素子の破壊につながるような大電流が
流れることを防止することができるＰＷＭインバータの
制御方法および装置を提供することがある。The present invention has been made to solve the above-mentioned problems of the prior art, and a first object of the present invention is to provide a switching circuit under any load condition, DC input voltage condition or operating phase. In some cases, there is provided a PWM inverter control method and apparatus capable of minimizing the number of switching times of the elements, reducing the load on the switching elements, and preventing the flow of a large current that may cause the destruction of the switching elements.
【００４３】本発明の第２の目的は、常に最適なインバ
ータ出力電圧ベクトルを選択して、その出力時間を的確
に計算することができ、高速応答でかつ出力電圧波形を
非常に正弦波に近づけることができるＰＷＭインバータ
の制御方法および装置を提供することである。A second object of the present invention is to always select an optimum inverter output voltage vector and accurately calculate its output time, to achieve a high-speed response and to make the output voltage waveform very close to a sine wave. It is an object of the present invention to provide a method and an apparatus for controlling a PWM inverter.
【００４４】[0044]
【課題を解決するための手段】図１は本発明の原理図で
ある。同図において、１は直流電源、８〜９はフィルタ
リアクトル、１１〜１３はフィルタコンデンサ、ＩＮＶ
はＰＷＭインバータ、Ｌは負荷、Ｔは制御装置であり、
制御装置Ｔは第１〜第３の手段Ｔ１〜Ｔ３を備えてい
る。FIG. 1 is a diagram illustrating the principle of the present invention. In the figure, 1 is a DC power supply, 8 to 9 are filter reactors, 11 to 13 are filter capacitors, INV
Is a PWM inverter, L is a load, T is a control device,
The control device T includes first to third means T1 to T3.
【００４５】上記課題を解決するため、本発明の請求項
１の発明は、３相電圧形インバータと交流ＬＣフィルタ
で構成され、３相の正弦波電圧を発生させるＰＷＭイン
バータ・システムを制御するに際し、出力電圧となるフ
ィルタコンデンサ電圧を制御するため、出力電圧の１周
期を６つの領域に分け、各領域に最適な２つのインバー
タの出力電圧ベクトルを割り当て、各領域で前記２つの
電圧ベクトルを出力する時間を演算し、所定のサンプリ
ング周期から上記時間を差し引いた残りの時間に出力す
る２種類の零電圧ベクトルとともに、上記２つの電圧ベ
クトルをインバータから出力することにより、サンプリ
ング時間内で交流フィルタコンデンサの電流を指令値に
追従させるようにしたＰＷＭインバータ・システムの制
御方法において、図１に示すように、上記２つの電圧ベ
クトルのうち、いずれか一方の出力時間の演算結果がマ
イナスになったとき、マイナスになった電圧ベクトルが
位相が６０°進みのものであった場合には、上記２つの
電圧ベクトルが存在する領域外であって、上記２つの出
力電圧ベクトルの内、位相が遅れたベクトルが存在する
領域に隣接する領域に移行し、また、上記電圧ベクトル
が６０°遅れであった場合には、上記２つの電圧ベクト
ルが存在する領域外であって、上記出力電圧ベクトルの
内、位相が進んだベクトルが存在する領域に隣接する領
域に移行し、上記移行した領域における電圧ベクトル
と、出力時間がマイナスにならなかった電圧ベクトルの
組み合わせで各電圧ベクトルの出力時間を再演算し、上
記再演算結果により求めた出力時間に従って上記各電圧
ベクトルを出力するようにしたものである。In order to solve the above-mentioned problem, the invention of claim 1 of the present invention is directed to controlling a PWM inverter system which includes a three-phase voltage source inverter and an AC LC filter and generates a three-phase sine wave voltage. In order to control the filter capacitor voltage as an output voltage, one cycle of the output voltage is divided into six regions, and optimal output voltage vectors of two inverters are assigned to each region, and the two voltage vectors are output in each region. By calculating the time to perform the operation and outputting the two voltage vectors from the inverter together with the two types of zero voltage vectors that are output during the remaining time obtained by subtracting the above time from the predetermined sampling period, the AC filter capacitor can be obtained within the sampling time. In the control method of the PWM inverter system in which the current of the motor follows the command value, As shown in FIG. 1, when the operation result of either one of the two voltage vectors becomes negative, and the negative voltage vector has a phase advance of 60 °, Out of the region where the two voltage vectors are present, and shifts to a region adjacent to the region where the vector whose phase is delayed is present in the two output voltage vectors, and the voltage vector is delayed by 60 °. In the case of the above, the region shifts to a region outside the region where the two voltage vectors exist and is adjacent to the region where the phase-advanced vector exists among the output voltage vectors. The output time of each voltage vector is recalculated with the combination of the voltage vector and the voltage vector for which the output time did not become negative, and the output time obtained according to the recalculation result is obtained. Te is obtained so as to output the respective voltage vectors.
【００４６】本発明の請求項２の発明は、図１に示すよ
うに、３相電圧形インバータと交流ＬＣフィルタで構成
され、３相の正弦波電圧を発生させ、サンプリング時間
内で交流フィルタコンデンサの電流を指令値に追従させ
るように制御するＰＷＭインバータの制御装置におい
て、上記制御装置に、出力電圧の１周期を６つの領域に
分け、各領域における最適な２つのインバータの出力電
圧ベクトルを割り当て、各領域で前記２つの電圧ベクト
ルを出力する時間を演算するとともに、所定のサンプリ
ング周期から上記演算によって求めた時間を差し引いて
２種類の零電圧ベクトルを出力する時間を算出する第１
の手段と、上記第１の手段により求めた出力時間に基づ
き、上記２つの電圧ベクトルおよび／または２種類の零
電圧ベクトルと上記２つの電圧ベクトルをインバータか
ら出力させるインバータ駆動信号を出力する第２の手段
と、上記２つの電圧ベクトルの出力時間の演算結果のい
ずれか一方がマイナスになったとき、各電圧ベクトルの
出力時間を再演算させる第３の手段とを設け、上記第３
の手段が、マイナスになった電圧ベクトルが位相が６０
°進みのものであった場合には、上記２つの電圧ベクト
ルが存在する領域外であって、上記２つの出力電圧ベク
トルの内、位相が遅れたベクトルが存在する領域に隣接
する領域に移行させ、また、上記電圧ベクトルが６０°
遅れであった場合には、上記２つの電圧ベクトルが存在
する領域外であって、上記出力電圧ベクトルの内、位相
が進んだベクトルが存在する領域に隣接する領域に移行
させ、移行した領域における電圧ベクトルと、出力時間
がマイナスにならなかった電圧ベクトルの組み合わせで
各電圧ベクトルの出力時間を再演算させるように構成し
たものである。According to a second aspect of the present invention, as shown in FIG. 1, a three-phase voltage source inverter and an AC LC filter are used to generate a three-phase sine wave voltage, and an AC filter capacitor is generated within a sampling time. In the PWM inverter control device for controlling the current to follow the command value, one cycle of the output voltage is divided into six regions, and the optimum two output voltage vectors of the inverters in each region are assigned to the control device. Calculating a time for outputting two types of zero voltage vectors by calculating a time for outputting the two voltage vectors in each region and subtracting the time obtained by the above calculation from a predetermined sampling period.
Means for outputting an inverter drive signal for outputting the two voltage vectors and / or two types of zero voltage vectors and the two voltage vectors from an inverter based on the output time obtained by the first means. And a third means for recalculating the output time of each of the voltage vectors when one of the calculation results of the output time of the two voltage vectors becomes negative.
Means that the negative voltage vector has a phase of 60
°, it is shifted to a region outside the region where the two voltage vectors are present and is adjacent to the region where the vector with the delayed phase is present among the two output voltage vectors. And the voltage vector is 60 °
In the case of a delay, the output voltage vector is shifted to a region outside the region where the two voltage vectors are present and adjacent to the region where the vector whose phase is advanced is present. The output time of each voltage vector is calculated again by a combination of a voltage vector and a voltage vector whose output time has not become negative.
【００４７】[0047]
【作用】前述したように、インバータ出力電圧ベクトル
とフィルタコンデンサ電流ベクトル間の位相差が必ずし
も９０°にならないため、インバータ出力電圧ベクトル
の出力時間ｔｉ，ｔｊが定常的にマイナスになる場合が
生ずる。前記した従来例では、時間がマイナスになった
場合には、逆電圧ベクトルを出力していたので、前記し
たようにスイッチング素子の破壊につながるような大電
流が流れる等の不具合が発生した。As described above, since the phase difference between the inverter output voltage vector and the filter capacitor current vector is not always 90 °, the output times ti and tj of the inverter output voltage vector may become constantly negative. In the above-described conventional example, when the time becomes negative, the reverse voltage vector is output. Therefore, as described above, a problem such as the flow of a large current leading to the destruction of the switching element occurs.
【００４８】そこで、本発明では、２つの電圧ベクトル
のうち、いずれか一方の出力時間の演算結果がマイナス
になったとき、マイナスになった電圧ベクトルが位相が
６０°進みのものであった場合には、上記２つの電圧ベ
クトルが存在する領域外であって、上記２つの出力電圧
ベクトルの内、位相が遅れたベクトルが存在する領域に
隣接する領域に移行し、また、上記電圧ベクトルが６０
°遅れであった場合には、上記２つの電圧ベクトルが存
在する領域外であって、上記出力電圧ベクトルの内、位
相が進んだベクトルが存在する領域に隣接する領域に移
行し、上記移行した領域における電圧ベクトルと、出力
時間がマイナスにならなかった電圧ベクトルの組み合わ
せで各電圧ベクトルの出力時間を再演算し、上記再演算
結果により求めた出力時間に従って上記各電圧ベクトル
を出力するようにしている。Therefore, in the present invention, when the operation result of one of the two voltage vectors is negative, the negative voltage vector has a phase advance of 60 °. Is shifted to a region outside the region where the two voltage vectors exist and is adjacent to the region where the vector with the delayed phase exists between the two output voltage vectors.
In the case of a delay, the phase shifts to an area outside the area where the two voltage vectors exist and is adjacent to the area where the vector having the advanced phase exists among the output voltage vectors. Recalculate the output time of each voltage vector with the combination of the voltage vector in the area and the voltage vector whose output time did not become negative, and output each of the voltage vectors according to the output time obtained from the recalculation result. I have.
【００４９】このようにすることにより、各相のスイッ
チング回数を増加させることなく、また、フィルタリア
クトルに加わる電圧を逆ベクトルを出す場合に比して相
当小さくすることができる。これにより、フィルタリア
クトル電流、つまりインバータ出力電流の変動を小さく
することができ、スイッチング素子の負担を軽減化する
ことができる。By doing so, the voltage applied to the filter reactor can be considerably reduced without increasing the number of times of switching of each phase, as compared with the case where an inverse vector is output. As a result, the variation in the filter reactor current, that is, the inverter output current can be reduced, and the load on the switching element can be reduced.
【００５０】図２は、前記図６に示したようにフィルタ
コンデンサ電流が例えば第１セクタ領域内に存在すると
き、インバータ出力電圧ベクトルの出力時間ｔ６がマイ
ナスになった場合の本発明におけるインバータ出力電圧
ベクトルの出力シーケンスを示す図である。同図から明
らかなように、インバータ出力電圧ベクトルｖ６の代わ
りに出力電圧ベクトルｖ２を出力することにより、前記
図１２のようにフィルタリアクトルの電流が急増あるい
は急減し、インバータのスイッチング素子に流れる電流
が非常に大きくなるといった問題を避けることができ、
また、各相のスイッチング回数の増加を抑えることがで
きる。FIG. 2 shows an inverter output according to the present invention when the output time t6 of the inverter output voltage vector becomes negative when the filter capacitor current is present in, for example, the first sector region as shown in FIG. FIG. 7 is a diagram illustrating an output sequence of a voltage vector. As is clear from FIG. 12, by outputting the output voltage vector v2 instead of the inverter output voltage vector v6, the current of the filter reactor rapidly increases or decreases as shown in FIG. 12, and the current flowing through the switching element of the inverter is reduced. You can avoid the problem of becoming very large,
Further, it is possible to suppress an increase in the number of times of switching of each phase.
【００５１】[0051]
【実施例】次に上記原理をＣＶＣＦ（定電圧・定周波）
インバータに応用した実施例について説明する。図３は
本発明の実施例のＰＷＭインバータ・システムの構成を
示す図であり、システム構成は、前記従来例で説明した
ものと同一である。また、図４は図３の制御回路Ｃｎｔ
で行われる処理手順を示している。[Embodiment] Next, the above principle will be described by using CVCF (constant voltage and constant frequency)
An embodiment applied to an inverter will be described. FIG. 3 is a diagram showing a configuration of a PWM inverter system according to an embodiment of the present invention. The system configuration is the same as that described in the conventional example. FIG. 4 shows the control circuit Cnt of FIG.
2 shows a processing procedure performed in step (a).
【００５２】次に図３、図４を参照しながら本実施例に
ついて説明する。図１において、前記したように、Ａ／
Ｄ変換器ＡＤ１〜ＡＤ４は３個の負荷電流入力Ｉと、フ
ィルタコンデンサ電流Ｉｃと、フィルタコンデンサ電圧
Ｖｃと、直流電源電圧Ｖｄｃをサンプリングしてデジタ
ル信号に変換し、ＤＳＰから構成される制御回路Ｃｎｔ
に入力する。Next, this embodiment will be described with reference to FIGS. In FIG. 1, as described above, A /
The D converters AD1 to AD4 sample the three load current inputs I, the filter capacitor current Ic, the filter capacitor voltage Vc, and the DC power supply voltage Vdc and convert them into digital signals.
To enter.
【００５３】制御回路Ｃｎｔは、ＡＤ変換器ＡＤ１〜Ａ
Ｄ４からの入力信号に基づき図４に示す処理手順で制御
演算を行う。まず、前記した式（９）により、インバー
タ出力電圧ベクトルを出力する時間ｔｉ，ｔｊを求める
（図４のステップＳ１）。すなわち、式（７）により、
フィルタコンデンサ電流指令値のα軸，β軸成分ｉｃα
* ，ｉｃβ* と、前記式（８）式から求めたフィルタコ
ンデンサ電流の予測値のα軸，β軸成分ｉｃα# ，ｉｃ
β# と、負荷電流の変化分のα軸，β軸成分Δｉｏα，
ΔｉｏβからＣα、Ｃβを求め、式（８）により２つの
非零電圧ベクトルの出力時間ｔｉ，ｔｊを求める。The control circuit Cnt includes AD converters AD1 to AD1 to A
Based on the input signal from D4, the control operation is performed according to the processing procedure shown in FIG. First, the times ti and tj for outputting the inverter output voltage vector are obtained by the above-mentioned equation (9) (step S1 in FIG. 4). That is, according to equation (7),
Α-axis and β-axis components of filter capacitor current command value icα
* , Icβ * and α-axis and β-axis components icα # , ic of the predicted value of the filter capacitor current obtained from the above equation (8)
β # and α-axis and β-axis components Δioα,
Cα and Cβ are obtained from Δioβ, and the output times ti and tj of the two non-zero voltage vectors are obtained by Expression (8).
【００５４】次に、上記出力時間ｔｉ，ｔｊの和とサン
プリング時間Ｔｓを比較する（ステップＳ２）。そし
て、ｔｉ＋ｔｊ＞Ｔｓの場合には、前記した式（１２）
により、上記ステップＳ１で求めたＣα、Ｃβを使用し
てインバータ出力電圧ベクトルの出力時間ｔｉ”，ｔ
ｊ”を求める（ステップＳ３）。Next, the sum of the output times ti and tj is compared with the sampling time Ts (step S2). When ti + tj> Ts, the above equation (12) is used.
The output time ti ″, t of the inverter output voltage vector is obtained using Cα and Cβ obtained in step S1.
j "is obtained (step S3).
【００５５】ついで、ステップＳ８に行き、出力電圧ベ
クトルｖｉ，ｖｊを出力させるスイッチング素子の駆動
パターン（図９参照）を得て、該駆動パターンをサンプ
リング時間Ｔｓ内で、求めた時間ｔｉ”，ｔｊ”だけゲ
ートドライブ回路Ｇｄに出力し、ＰＷＭインバータＩＮ
Ｖを駆動する。また、ｔｉ＋ｔｊ＞Ｔｓでない場合に
は、ｔｉ又はｔｊがマイナスであるか否かを判別する
（ステップＳ４）。ｔｉ，ｔｊが共にマイナスでない場
合には、ステップＳ８に行き、前記したように零電圧ベ
クトルｖ０，ｖ７の出力時間ｔ０，ｔ７を求め、出力電
圧ベクトルｖｉ，ｖｊおよび零電圧ベクトルｖ０，ｖ７
（ｔｉ＋ｔｊ≠Ｔｓのとき）を出力させるスイッチング
素子の駆動パターンを得て、該駆動パターンを求めた時
間ｔｉ，ｔｊ，ｔ０，ｔ７だけゲートドライブ回路Ｇｄ
に出力し、ＰＷＭインバータＩＮＶを駆動する。Then, the process goes to step S8 to obtain a drive pattern (see FIG. 9) of the switching element for outputting the output voltage vectors vi and vj, and to obtain the drive pattern within the sampling time Ts within the determined time ti ", tj Is output to the gate drive circuit Gd and the PWM inverter IN
Drive V. If ti + tj> Ts is not satisfied, it is determined whether ti or tj is negative (step S4). If both ti and tj are not negative, the process goes to step S8, where the output times t0 and t7 of the zero voltage vectors v0 and v7 are obtained as described above, and the output voltage vectors vi and vj and the zero voltage vectors v0 and v7 are obtained.
(When ti + tj ≠ Ts) is obtained, and the gate drive circuit Gd is obtained for the time ti, tj, t0, and t7 at which the drive pattern is obtained.
To drive the PWM inverter INV.
【００５６】ｔｉまたはｔｊがマイナスの場合には、ス
テップＳ５に行き、ｔｉがマイナスであるか、ｔｊがマ
イナスであるかを判別する。そして、ｔｉ＜０の場合に
は、前記したように、２つの電圧ベクトルｖｉ，ｖｊが
存在する領域外であって、電圧ベクトルｖｊに隣接する
領域に移行し、式（９）により新しい２つのベクトル出
力時間を求める。If ti or tj is negative, the procedure goes to step S5 to determine whether ti is negative or tj is negative. Then, when ti <0, as described above, a transition is made to a region outside the region where the two voltage vectors vi and vj exist and adjacent to the voltage vector vj, and two new two Find the vector output time.
【００５７】また、ｔｊ＜０の場合には、前記したよう
に、２つの電圧ベクトルｖｉ，ｖｊが存在する領域外で
あって、電圧ベクトルｖｉに隣接する領域に移行し、式
（９）により新しい２つの出力電圧ベクトル出力時間を
求める。ついで、ステップ８に行き、前記したように、
新しい２つの出力電圧ベクトルおよび零電圧ベクトルｖ
０，ｖ７を出力させるスイッチング素子の駆動パターン
を得て、求めた出力時間だけ該駆動パターンをゲートド
ライブ回路Ｇｄに出力し、ＰＷＭインバータＩＮＶを駆
動する。When tj <0, as described above, a transition is made to a region outside the region where the two voltage vectors vi and vj exist and adjacent to the voltage vector vi. Find the new two output voltage vector output times. Then go to step 8 and as described above,
Two new output voltage vectors and zero voltage vector v
A drive pattern of the switching element for outputting 0 and v7 is obtained, and the drive pattern is output to the gate drive circuit Gd for the obtained output time, to drive the PWM inverter INV.
【００５８】これにより、フィルタコンデンサ電流を指
令値に追従させることができ、フィルタコンデンサ電
圧、すなわち、負荷電圧が所望値に制御される。なお、
上記実施例では制御回路としてＤＳＰを使用した例を示
したが、前述した制御アルゴリズムを１サンプリング時
間内で演算できるものであれば、どのようなものであっ
てもよい。また、上記実施例では、負荷電流、フィルタ
コンデンサ電圧を３相とも検出しているが、２相分だけ
検出しても同様の制御を行うことができる。Thus, the filter capacitor current can follow the command value, and the filter capacitor voltage, that is, the load voltage is controlled to a desired value. In addition,
In the above embodiment, an example is shown in which a DSP is used as the control circuit. However, any control algorithm may be used as long as the control algorithm described above can be calculated within one sampling time. In the above embodiment, the load current and the filter capacitor voltage are detected in all three phases. However, the same control can be performed by detecting only two phases.
【００５９】[0059]
【発明の効果】以上説明したように、本発明において
は、出力電圧の１周期を６つの領域に分けた各領域で２
つの電圧ベクトルを出力する時間を演算し、上記２つの
電圧ベクトルのうち、いずれか一方の出力時間の演算結
果がマイナスになったとき、上記２つの電圧ベクトルが
存在する領域外であって、上記２つの出力電圧ベクトル
の内の演算結果がマイナスにならなかった電圧ベクトル
が存在する領域に隣接する領域に移行し、移行した領域
における電圧ベクトルと、出力時間がマイナスにならな
かった電圧ベクトルの組み合わせで各電圧ベクトルの出
力時間を再演算しているので、いかなる負荷条件、直流
入力電圧条件あるいは動作位相においても、常に最適な
インバータ出力電圧ベクトルを得ることができ、各相の
スイッチング回数を増加させることなく、また、フィル
タリアクトル電流、つまりインバータ出力電流の変動を
小さくすることができ、スイッチング素子の負担を軽減
化することができる。As described above, in the present invention, one cycle of the output voltage is divided into six regions by two regions.
The time for outputting two voltage vectors is calculated, and when the calculation result of either one of the two voltage vectors becomes negative, the time is outside the region where the two voltage vectors exist, and The operation is shifted to an area adjacent to the area where the voltage vector whose operation result is not negative among the two output voltage vectors is present, and the combination of the voltage vector in the shifted area and the voltage vector whose output time did not become negative Since the output time of each voltage vector is recalculated, the optimum inverter output voltage vector can always be obtained under any load condition, DC input voltage condition or operation phase, and the number of switching times of each phase is increased. And the fluctuation of the filter reactor current, that is, the inverter output current, can be reduced. Come, it is possible to reduce the burden of the switching element.
【００６０】さらに、高速応答を得ることができ、か
つ、出力電圧波形を正弦波に近いものとすることがで
き、安全なインバータ動作を確保することができる。Furthermore, a high-speed response can be obtained, and the output voltage waveform can be close to a sine wave, so that safe inverter operation can be ensured.
【図１】本発明の原理図である。FIG. 1 is a principle diagram of the present invention.
【図２】本発明による出力電圧ベクトルの出力順序の一
例を示す図である。FIG. 2 is a diagram showing an example of an output sequence of an output voltage vector according to the present invention.
【図３】本発明の前提となるＰＷＭインバータ・システ
ムの構成を示す図である。FIG. 3 is a diagram showing a configuration of a PWM inverter system which is a premise of the present invention.
【図４】本発明の実施例の制御アルゴリズムの一部を示
すフローチャートである。FIG. 4 is a flowchart showing a part of a control algorithm according to the embodiment of the present invention.
【図５】従来のＰＷＭインバータの構成の一例を示す図
である。FIG. 5 is a diagram illustrating an example of a configuration of a conventional PWM inverter.
【図６】瞬時空間ベクトルを用いたインバータ制御の原
理を説明する図である。FIG. 6 is a diagram illustrating the principle of inverter control using an instantaneous space vector.
【図７】インバータ出力電圧ベクトルに対応した空間領
域セクタを示す図である。FIG. 7 is a diagram showing a spatial area sector corresponding to an inverter output voltage vector.
【図８】各空間領域セクタに対応した出力電圧ベクトル
を示す図である。FIG. 8 is a diagram showing output voltage vectors corresponding to respective spatial area sectors.
【図９】電圧ベクトルとスイッチング素子のオン／オフ
状態の関係を示す図である。FIG. 9 is a diagram showing a relationship between a voltage vector and an on / off state of a switching element.
【図１０】インバータ出力電圧ベクトルの出力シーケン
スの一例を示す図である。FIG. 10 is a diagram showing an example of an output sequence of an inverter output voltage vector.
【図１１】ｔ１，ｔ６＞０の場合の出力電圧ベクトルの
出力順序を示す図である。FIG. 11 is a diagram showing an output order of output voltage vectors when t1 and t6> 0.
【図１２】ｔ６＜０の場合の出力電圧ベクトルの出力順
序を示す図である。FIG. 12 is a diagram illustrating an output order of output voltage vectors when t6 <0.
１ 直流電源 ２ ベースアンプ／短絡防止時間作成回
路 ３，４，５ ヒステリシスコンパレータ ８，９，１０ フィルタ・リアクトル ６ 三角波発生回路 ７ 減算器 １１，１２，１３ フィルタコンデンサ ＡＤ１〜ＡＤ４ Ａ／Ｄ変換器 Ｃｎｔ 制御回路 Ｇｄ ゲートドライブ回路 ＩＮＶ ＰＷＭインバータ Ｌ 負荷 Ｓ１〜Ｓ６ スイッチング素子 Ｔ 制御装置 ｉｃ フィルタコンデンサ電流ベクトル ｉ インバータ出力電流ベクトル ｉｏ 負荷電流ベクトル ｉｃ* フィルタコンデンサ電流指令値 ｉｃ# フィルタコンデンサ電流予測値 ｖ０，ｖ７ 零電圧ベクトル ｖ１〜ｖ６ 非零電圧ベクトル ｖ インバータ出力電圧ベクトル ｖｃ フィルタコンデンサ電圧ベクトル Ｔｓ サンプリング時間 ｔ０〜ｔ７ インバータ出力電圧ベクトルの出力
時間DESCRIPTION OF SYMBOLS 1 DC power supply 2 Base amplifier / short circuit prevention time creation circuit 3,4,5 Hysteresis comparator 8,9,10 Filter reactor 6 Triangle wave generation circuit 7 Subtractor 11,12,13 Filter capacitor AD1-AD4 A / D converter Cnt the control circuit Gd gate drive circuit INV PWM inverter L load S1~S6 switching element T controller ic filter capacitor current vector i inverter output current vector io load current vector ic * filter capacitor current command value ic # filter capacitor current predicted value v0, v7 Zero voltage vector v1 to v6 Non-zero voltage vector v Inverter output voltage vector vc Filter capacitor voltage vector Ts Sampling time t0 to t7 Output time of inverter output voltage vector
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/42 - 7/98 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int.Cl. 7 , DB name) H02M 7 /42-7/98
Claims (2)
タで構成され、３相の正弦波電圧を発生させるＰＷＭイ
ンバータ・システムの制御方法であって、 出力電圧となるフィルタコンデンサ電圧を制御するた
め、出力電圧の１周期を６つの領域に分け、各領域に最
適な２つのインバータの出力電圧ベクトルを割り当て、
各領域で前記２つの電圧ベクトルを出力する時間を演算
し、 所定のサンプリング周期から上記時間を差し引いた残り
の時間に出力する２種類の零電圧ベクトルとともに、上
記２つの電圧ベクトルをインバータから出力し、サンプ
リング時間内で交流フィルタコンデンサの電流を指令値
に追従させるようにしたＰＷＭインバータ・システムの
制御方法において、 上記２つの電圧ベクトルのうち、いずれか一方の出力時
間の演算結果がマイナスになったとき、 マイナスになった電圧ベクトルが位相が６０°進みのも
のであった場合には、上記２つの電圧ベクトルが存在す
る領域外であって、上記２つの出力電圧ベクトルの内、
位相が遅れたベクトルが存在する領域に隣接する領域に
移行し、 また、上記電圧ベクトルが６０°遅れであった場合に
は、上記２つの電圧ベクトルが存在する領域外であっ
て、上記出力電圧ベクトルの内、位相が進んだベクトル
が存在する領域に隣接する領域に移行し、 上記移行した領域における電圧ベクトルと、出力時間が
マイナスにならなかった電圧ベクトルの組み合わせで各
電圧ベクトルの出力時間を再演算し、 上記再演算結果により求めた出力時間に従って上記各電
圧ベクトルを出力することを特徴とするＰＷＭインバー
タの制御方法。1. A method of controlling a PWM inverter system which includes a three-phase voltage source inverter and an AC LC filter and generates a three-phase sine wave voltage, wherein the control method controls a filter capacitor voltage as an output voltage. One cycle of the output voltage is divided into six regions, and optimal output voltage vectors of two inverters are assigned to each region,
The time for outputting the two voltage vectors in each area is calculated, and the two voltage vectors are output from the inverter together with the two types of zero voltage vectors output for the remaining time obtained by subtracting the time from a predetermined sampling period. In the control method of the PWM inverter system in which the current of the AC filter capacitor follows the command value within the sampling time, the calculation result of one of the two voltage vectors becomes negative. When the negative voltage vector has a phase advance of 60 °, the voltage vector is out of the area where the two voltage vectors exist, and
The phase shifts to a region adjacent to a region where a vector with a phase delay exists. If the voltage vector is delayed by 60 °, the output voltage is outside the region where the two voltage vectors exist. Of the vectors, the phase shifts to the area adjacent to the area where the vector with the advanced phase exists, and the output time of each voltage vector is determined by the combination of the voltage vector in the shifted area and the voltage vector whose output time did not become negative. A method of controlling a PWM inverter, comprising: performing a recalculation and outputting each of the voltage vectors according to an output time obtained from the recalculation result.
タで構成され、３相の正弦波電圧を発生させ、サンプリ
ング時間内で交流フィルタコンデンサの電流を指令値に
追従させるように制御するＰＷＭインバータの制御装置
において、 上記制御装置に、出力電圧の１周期を６つの領域に分
け、各領域における最適な２つのインバータの出力電圧
ベクトルを割り当て、各領域で前記２つの電圧ベクトル
を出力する時間を演算するとともに、所定のサンプリン
グ周期から上記演算によって求めた時間を差し引いて２
種類の零電圧ベクトルを出力する時間を算出する第１の
手段と、 上記第１の手段により求めた出力時間に基づき、上記２
つの電圧ベクトルおよび／または２種類の零電圧ベクト
ルと上記２つの電圧ベクトルをインバータから出力させ
るインバータ駆動信号を出力する第２の手段と、 上記２つの電圧ベクトルの出力時間の演算結果のいずれ
か一方がマイナスになったとき、各電圧ベクトルの出力
時間を再演算させる第３の手段とを設け、 上記第３の手段は、マイナスになった電圧ベクトルが位
相が６０°進みのものであった場合には、上記２つの電
圧ベクトルが存在する領域外であって、上記２つの出力
電圧ベクトルの内、位相が遅れたベクトルが存在する領
域に隣接する領域に移行させ、また、上記電圧ベクトル
が６０°遅れであった場合には、上記２つの電圧ベクト
ルが存在する領域外であって、上記出力電圧ベクトルの
内、位相が進んだベクトルが存在する領域に隣接する領
域に移行させ、移行した領域における電圧ベクトルと、
出力時間がマイナスにならなかった電圧ベクトルの組み
合わせで各電圧ベクトルの出力時間を再演算させること
を特徴とするＰＷＭインバータ・システムの制御装置。2. A PWM inverter which comprises a three-phase voltage source inverter and an AC LC filter, generates a three-phase sine wave voltage, and controls the current of the AC filter capacitor to follow a command value within a sampling time. In the control device, one cycle of the output voltage is divided into six regions, optimal output voltage vectors of two inverters in each region are allocated to the control device, and the time for outputting the two voltage vectors in each region is calculated. And subtract the time obtained by the above calculation from the predetermined sampling period to obtain 2
A first means for calculating a time for outputting the zero voltage vector of the kind; and a second means for calculating the time based on the output time obtained by the first means.
Second means for outputting two voltage vectors and / or two types of zero voltage vectors and an inverter drive signal for causing the inverter to output the two voltage vectors; and one of the calculation results of the output time of the two voltage vectors A third means for recalculating the output time of each voltage vector when is negative. The third means is provided when the negative voltage vector has a phase advance of 60 °. Is shifted to a region outside the region where the two voltage vectors exist and is adjacent to the region where the vector with the delayed phase exists between the two output voltage vectors. °, the output voltage vector is out of the region where the two voltage vectors are present, and a vector whose phase is advanced is present among the output voltage vectors. And a voltage vector in is shifted to the region adjacent to the band, and transition region,
A control device for a PWM inverter system, wherein an output time of each voltage vector is calculated again by a combination of voltage vectors whose output time has not become negative.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07147461A JP3115795B2 (en) | 1995-06-14 | 1995-06-14 | Control method and device for PWM inverter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07147461A JP3115795B2 (en) | 1995-06-14 | 1995-06-14 | Control method and device for PWM inverter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH099642A JPH099642A (en) | 1997-01-10 |
| JP3115795B2 true JP3115795B2 (en) | 2000-12-11 |
Family
ID=15430901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07147461A Expired - Fee Related JP3115795B2 (en) | 1995-06-14 | 1995-06-14 | Control method and device for PWM inverter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3115795B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3400283B2 (en) * | 1997-02-27 | 2003-04-28 | 株式会社東芝 | Power converter |
| JP5963235B2 (en) * | 2011-12-27 | 2016-08-03 | 学校法人同志社 | PWM inverter control method and control apparatus |
| JP6462206B2 (en) * | 2013-09-30 | 2019-01-30 | 株式会社日立産機システム | Power converter and control method |
-
1995
- 1995-06-14 JP JP07147461A patent/JP3115795B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH099642A (en) | 1997-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5599538B1 (en) | Power converter | |
| CN108966682B (en) | Inverter control device | |
| JPH0556648A (en) | Controller for parallel operation of pwm inverter | |
| JP3236983B2 (en) | Power converter | |
| JP6615012B2 (en) | Reactive power compensator | |
| JPH05260781A (en) | Power conversion apparatus | |
| JP2003169480A (en) | Control apparatus for neutral point clamp system power converter | |
| JP2733724B2 (en) | Current control device for multi-winding AC motor | |
| JP4893151B2 (en) | Space vector modulation method for AC-AC direct conversion device | |
| JP3115795B2 (en) | Control method and device for PWM inverter | |
| EP3432467B1 (en) | Motor control device and drive system | |
| JP4893150B2 (en) | Space vector modulation method for AC-AC direct conversion device | |
| JP4893152B2 (en) | Space vector modulation method for AC-AC direct conversion device | |
| JP2000060196A (en) | Controller for power converter | |
| JP3276135B2 (en) | Power converter | |
| WO2015125540A1 (en) | Inverter control method and inverter | |
| JP2703711B2 (en) | Control method of PWM inverter | |
| JP3598308B2 (en) | PWM controller for self-excited power converter | |
| JP2000308368A (en) | Power conversion circuit | |
| JPH06245588A (en) | Pwm inverter control method | |
| JP4915003B2 (en) | AC motor control apparatus and control method | |
| JPH0515165A (en) | Control method for three-phase three-wire neutral clamping inverter | |
| JP2774246B2 (en) | Control device for current source converter | |
| JPH06284731A (en) | Control device of power conversion apparatus | |
| JPH07322636A (en) | Pulse width modulation method of three-phase inverter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070929 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080929 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080929 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130929 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |