JP3115634B2

JP3115634B2 - 画像表示装置

Info

Publication number: JP3115634B2
Application number: JP03100351A
Authority: JP
Inventors: 幹夫三浦
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1991-04-05
Filing date: 1991-04-05
Publication date: 2000-12-11
Anticipated expiration: 2015-12-11
Also published as: JPH0713556A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、コンピュータや各種
端末装置等に使用されるＣＲＴ，ＬＣＤ等の表示器を用
いた画像表示装置に関し、特に並列デ−タ入出力方式の
フレ−ムメモリから画像デ−タを並列デ−タとして読み
込んで、表示器に順次転送する画像表示装置に関する。

【０００２】

【従来の技術】ＣＲＴ（陰極線管）やＬＣＤ（液晶ディ
スプレイ）などの表示器に文字やパターンを表示させる
画像表示装置（グラフィックディスプレイ装置）におい
て、表示画面の任意の部分（領域）を選択し、その領域
に対して特別の処理、例えば表示データの消去や他の表
示データへの置き換え等を施すには、従来の画像表示装
置では次のような種々の方式がとられていた。

【０００３】（１）フレ−ム同期信号を起点として、画
面の垂直方向に対しては、表示ライン数の計数値ｎ1，
ｎ2に基づく分割信号を用い、水平方向に対しては、表
示データ（文字）の計数値ｎ3，ｎ4に基づく分割信号を
用いて図１２に斜線を施して示すような方形の領域を指
定する（特公平２−１７６６９５号公報参照）。

【０００４】（２）フレーム同期信号を起点として、画
面の垂直方向および水平方向の各々に対してタイマーの
計数値ｔ1，ｔ2，ｔ3，ｔ4に基づいた分割信号を用いて
（１）と同様に図１２に斜線を施して示すような方形の
領域を指定する（同公報参照）。

【０００５】（３）各水平ラインのウインドウスタート
（指定領域開始）位置とウインドウ幅を設定するメモリ
ーを設け、そのデータを基に図１３に示すような任意形
状の領域を指定する（実開昭６３−２７９５４号公報参
照）。

【０００６】（４）１画素アドレスにつき画像データと
そのマスク情報あるいは優先表示情報の記憶領域を有す
るフレームメモリーが複数あり、それらの優先表示情報
とマスク情報に従って複数のグラフィック画像を合成表
示する（特開平２−１４６０９２号公報参照）。

【０００７】（５）画像データの記憶領域（フレームメ
モリ）の他に水平方向の画素数による幅データの記憶領
域を設けて、図１４に示されるような影付処理を行う
（特開平２−２２６２９７号公報参照）。

【０００８】（６）キャラクタジェネレータを用いたキ
ャラクタ表示方式で、キャラクタ単位の属性としてマス
ク情報や優先表示情報などを持たせる。

【０００９】（７）表示データを動出する手段を複数設
け、予め定められた優先順位にしたがって、唯一の表示
データを表示するように他の表示データの動出を禁止す
ることによって、指定された領域を他の表示データに置
き換える（特開平２−２９３７９２号公報参照）。

【００１０】

【発明が解決しようとする課題】しかしながら、このよ
うな従来の画像表示装置における上記（１）及び（２）
の方式では、方形の領域しか指定できないので曲線を含
んだ図形の領域を指定できない。

【００１１】（３）の方式では、各水平ラインに対して
指定領域の開始位置と幅を設定するメモリを設ける必要
があり、水平ライン数及び指定領域の数が増えるとその
メモリ容量も増大し、ハードウェアの規模が大きくなっ
てしまう。

【００１２】（４）の方式では、領域指定を１画素単位
で行えるので領域指定の自由度は最も大きくなるが、マ
スク情報や優先表示情報を１画素毎に持たせるので、メ
モリ容量が膨大になり（３）の方式の場合以上にハード
ウェアの規模が大きくなってしまう。

【００１３】（５）の方式では、水平方向の幅の指定が
１種類だけなので、領域指定としては自由度がなく、影
付処理の様な特定の用途にしか応用できない。（６）の方式では、領域指定がキャラクタ単位なので、
（１）及び（２）の方式と同様に、曲線を含んだ図形に
よって領域を指定できない。

【００１４】（７）の方式は、カラー表示の場合に有効
な方式であるが、モノクロ表示だと単に複数の表示デー
タを論理和合成した表示と同じになってしまう。すなわ
ち、指定領域内と指定領域外を示す表示データの組み合
わせがそれぞれ１通りしかないと（モノクロ表示だ
と）、単に領域内の消去やデータの置き換えの効果しか
なく、塗りつぶし合成のような表示は行えない。つまり
単にシルエットとしてしか表現できない。

【００１５】このように、従来の表示装置では表示画面
の任意の領域を選択して、その領域に対して特別の処理
を施す際の自由度の不足やメモリ容量等のハードウエア
の増大などの問題があった。

【００１６】この発明はこのような従来の問題点に鑑み
てなされたものであり、並列データ入出力方式のフレー
ムメモリから複数の画像データを読み込み、合成して表
示器に順次転送する画像表示装置において、フレームメ
モリの容量の増加を最小限に抑えて、表示画面の任意の
部分に特別の処理を施した画像を表示できるようにする
ことを目的とする。

【００１７】

【課題を解決するための手段】この発明は上記の目的を
達成するため、上述のような画像表示装置において、フ
レームメモリから読み込んだ画像データのキャラクタ毎
に設定されるアトリビュートデータ中に、ある領域を示
す組み合わせとその領域の終了を示す組み合わせとを持
たせる手段と、その二つのアトリビュートデータを解読
して、表示画面の任意の領域を選択し、その選択した領
域に対してデータの消去や塗りつぶし等の処理を施す動
作を表示サイクルに同期して連続的に行なう手段とを設
けたものである。

【００１８】

【作用】このように構成した画像表示装置によれば、フ
レームメモリから読み込んだ画像データのキャラクタ毎
に、任意の指定領域を示す組み合わせとその領域の終了
を示す組み合わせとを持ったアトリビュートデータが設
定され、その二つのアトリビュートデータの解読によ
り、表示画面の指定された領域を選択し、その領域に対
してデータの消去や塗りつぶし等の処理を施す動作を表
示サイクルに同期して連続的に行なうことができるの
で、フレームメモリの容量の増加を抑えて、表示画面の
任意の部分に特別の処理を施した画像を表示できる。

【００１９】

【実施例】以下、この発明の実施例を図面に基づいて具
体的に説明する。この発明の実施例による表示例は図１
５の（Ｃ）に示すようなもので、この例はモノクロ表示
の合成であり、（Ａ）の表示を（Ｂ）の黒線で囲まれた
図形で塗りつぶしている。論理和合成による表示が
（Ｄ）のように双方の黒い部分を表示するものであれ
ば、（Ｃ）のように白の部分で塗りつぶすことはできな
い。

【００２０】図１はこの発明の一実施例の構成を示すブ
ロック図である。なお、ＣＲＴ，ＬＣＤ等の表示器は図
示を省略しているが、それも含んでこの実施例の画像表
示装置を構成する。

【００２１】図１において、ＣＰＵ１はこの装置全体の
制御を行う中央処理装置であり、ＲＯＭ（リード・オン
リー・メモリ）２に格納されたプログラムを実行する。
ＲＯＭ２内にはそのプログラムの他に、グラフィック表
示のためのグラフィックコード（パターンデータ）も格
納されている。

【００２２】ＧＣ．ＲＡＭ（グラフィックコード用ラン
ダム・アクセス・メモリ）３とＣＣ．ＲＡＭ（キャラク
タコード用ランダム・アクセス・メモリ）４は、それぞ
れＣＰＵデータバス５の上位バイト（ｂｙｔｅ）Ｄ８〜
Ｄ１５と下位バイトＤ０〜Ｄ７に接続されたフレームバ
ッファ（ビデオＲＡＭ）で、ＣＰＵ１はこの二つのＲＡ
Ｍ３，４をワークエリアおよびスタックエリアとしても
使用する。

【００２３】一方、表示制御回路６は、タイミングジェ
ネレータ７が発生するタイミング信号にしたがって、Ｃ
ＰＵ１とは非同期にサイクリックな（規則正しい）表示
動作を繰り返す機能を持っている。

【００２４】したがって、ＧＣ．ＲＡＭ３とＣＣ．ＲＡ
Ｍ４のアクセスは表示制御回路６に優先権があり、ＣＰ
Ｕ１が表示データの書き換えやワークエリアあるいはス
タックエリアのアクセスを行う際は、表示制御回路６が
非アクセス状態のタイミングに行うように、タイミング
ジェネレータ７が制御している（「サイクルスティール
・アクセス制御」と称される）。この実施例では、グラ
フィック表示とキャラクタ表示の重ね合わせ表示を行っ
ており、それぞれ次のような表示動作を行う。

【００２５】〔グラフィック表示〕表示制御回路６は主
に表示アドレスジェネレータから成っている。ＣＰＵ１
は、この表示制御回路６に対して、表示開始アドレス，
水平方向文字数，垂直方向文字数などを設定する。それ
らの設定値は、タイミングジェネレータ７にも送られ、
それらの設定値に従ってタイミングジェネレータ７が表
示のための各種同期信号を発生する。

【００２６】ＣＰＵ１は、プログラムに従ってグラフィ
ックコードをＲＯＭ２からＧＣ．ＲＡＭ３内のフレーム
バッファの所定のアドレスに転送する。グラフィック表
示の場合、ＧＣ．ＲＡＭ３に書き込まれたデータがその
まま表示データとなる。表示制御回路６は、タイミング
ジェネレータ７が発生するフレーム同期信号に従って、
グラフィック用表示アドレスバス１２上にグラフィック
表示アドレスＧＡ０〜ＧＡ１４を出力する。そのアドレ
スに従ったデータ（グラフィックコード）がＧＣ．ＲＡ
Ｍ３から出力され、合成回路１１にロードされる。

【００２７】〔キャラクタ表示〕ＣＰＵ１は、表示制御
回路６に対して表示開始アドレス，水平方向文字数，垂
直方向文字数などを設定する。それらの設定値はタイミ
ングジェネレータ７にも送られ、それらの設定値に従っ
てタイミングジェネレータ７が表示のための各種同期信
号を発生する。

【００２８】ＣＰＵ１は、プログラムに従ってキャラク
タコードをＧＣ．ＲＡＭ４内のフレームバッファの所定
のアドレスに転送する。表示制御回路６はタイミングジ
ェネレータ７が発生するフレーム同期信号に従って、キ
ャラクタ用表示アドレスバス１３上にキャラクタ表示ア
ドレスＣＡ０〜ＣＡ１４を出力し、同時にラスタアドレ
スＲＡ０〜ＲＡ２を出力する。

【００２９】この実施例では１６ビット幅のキャラクタ
コードを使用しているが、ＣＣ．ＲＡＭ４は８ビット幅
のデータ入出力を有しているので、表示制御回路６は１
文字分のキャラクタコードを読む際に、下位８ビットと
上位８ビットを連続して読み出すようにアドレスをイン
クリメントし、それぞれ下位用のラッチ１４と上位用の
ラッチ１５にラッチされる。

【００３０】１６ビットのキャラクタコードのうちキャ
ラクタの属性を指定するアトリビュートデータとして３
ビットが設けられており、残りの１３ビットがＣＧ．Ｒ
ＯＭ（キャラクタ・ジェネレータ）８に設定される。同
時に前記ラスタアドレスＲＡ０〜ＲＡ２が設定され、そ
れらのコードおよびラスタアドレスに従ったデータ（表
示データ）がＣＧ．ＲＯＭ８から出力され、合成回路１
１にロードされる。

【００３１】このようにして合成回路１１にロードされ
た二種類の表示データは、合成回路１１で論理和が取ら
れて合成される。そして、合成された表示データは図示
しない表示器に転送される。ＣＲＴを用いる表示器の場
合は、パラレル・シリアル変換が必要であり、ラインス
キャン方式のドットマトリスクＬＣＤを用いる場合は、
上位４ビットと下位４ビットに分けて出力しなければな
らない場合があるが、この発明とは直接関係しないので
言及しない。

【００３２】次に合成回路１１の動作について説明す
る。図２に合成回路の構成を示し、図３乃至図８にタイ
ミングチャートを示す。これらの図において、図３及び
図４、図５及び図６、図７及び図８は、本来それぞれ併
せて１つの図であるが、図示の都合上２つの図に分割し
て示している。この実施例の基本的な表示タイミングは
次のようなものであり、図３乃至図８に示す３種類のク
ロックパルスＣＬＫ１，ＣＬＫ２およびＣＬＫ３があ
る。クロックパルスＣＬＫ３の１周期が水平方向の１表
示データ（１byte）分の表示タイミングであり、クロッ
クパルスＣＬＫ２の１周期が１ドットの表示タイミング
である。

【００３３】ＦＬＭ（ファースト・ライン・マーカ）は
画面の一区切りを示すタイミングパルスで、図１のタイ
ミングジェネレ−タ７からこのタイミングパルスＦＬＭ
が出力されると、表示制御回路６は表示開始アドレスを
出力して最初の表示データを取り込み、順次表示動作を
繰り返す。

【００３４】この実施例では前述のようにサイクルステ
ィールによるメモリアクセスを行っており、図３乃至図
８に示すようにクロックパルスＣＬＫ３が“Ｌ”の間は
ＣＰＵ１がアクセスでき、“Ｈ”の間は表示制御回路６
が表示データを表示器に転送する期間に割り当てられ
る。それぞれのアドレスの切り替えは図１に示されるよ
うにマルチプレクサ１８，１９で行われる。

【００３５】クロックパルスＣＬＫ３の立ち上がりで表
示アドレスがＧＣ．ＲＡＭ３およびＣＣ．ＲＡＭ４に設
定され、グラフィックコードとキャラクタコードがそれ
ぞれ出力される。グラフィックコードの場合はそのデー
タがそのまま合成回路１１に送出されるが、キャラクタ
コードは前述のように２バイト１組としてＣＧ．ＲＯＭ
８に設定され、その時設定されているラスタアドレスＲ
Ａ０〜２に従った表示データが合成回路１１に送出され
る。

【００３６】ＣＧ．ＲＯＭ８あるいはＧＣ．ＲＡＭ３か
ら出力された表示データは、クロックパルスＣＬＫ３の
立ち下がりで合成回路１１の図２に示すＰＳ．ＳＲ（パ
ラレルｉｎシリアルｏｕｔシフトレジスタ）２５及び２
６にロードされる。クロックパルスＣＬＫ３は、インバ
ータを介してＳＰ．ＳＲ２２のシリアル信号入力端子及
びＦ．Ｆ（フリップフロップ回路）２３のクロック入力
端子等にも入力される。

【００３７】クロックパルスＣＬＫ１に同期したシフト
クロック（２７）がＰＳ．ＳＲ２５，２６とＳＰ．ＳＲ
２８に出力されるので、シフトクロック（２７）に従っ
て８ビット表示データがシフトし、ＳＰ．ＳＲ２８の出
力データが映像出力となる。上記の動作は、図１５の
（Ｄ）に示したような単にグラフィック表示とキャラク
タ表示の論理和合成表示の場合である。

【００３８】次に、キャラクタ表示の任意のパターン形
状による塗りつぶし合成表示の動作を説明する。キャラ
クタコードにある３ビットのアトリビュートデータに
は、塗りつぶし合成表示領域を指定するためのデータで
あるペーストＯＮ（２９）とペーストＥＮＤ（３０）が
ある。

【００３９】図１５の（Ｂ）に示された円形の図形を
（Ａ）の表示に貼りつけたような感じの（Ｃ）に示され
た合成表示を行う場合、ハード的な手法としては貼り付
けられる側の指定領域の表示データを消去し（“０”に
する）、その表示データと円形の図形を論理和合成表示
すればよい。

【００４０】この実施例では、表示タイミングに同期し
て逐次上記の動作を行っている。通常（ＣＲＴでもＬＣ
Ｄでも）、表示データの送り順は画面の左から右へ水平
に１ライン分転送され、その表示ラインを上から下へ順
次表示することによって全画面を表示している。したが
って、塗りつぶしの動作の開始と終了は１ラインごとに
繰り返し行われ、２次元的な領域指定に従った塗りつぶ
し合成表示を実現している。

【００４１】ここで、図９に示された菱形の図形をペー
スト（貼り付け）する場合の動作を説明する。最初に、
表示ラインＬ１に注目して動作を説明する。図９の菱形
の図形は、図１０に示されるように１９のキャラクタで
構成されている。今注目しているラインＬ１で塗りつぶ
し合成領域に関係しているキャラクタは、，，，
である。各キャラクタの属性（アトリビュートデー
タ）は次のように設定される。

【００４２】キャラクタペーストＯＮペーストＥＮＤＯＮＯＦＦＯＮＯＦＦＯＮＯＮＯＦＦＯＦＦ（ＯＮ：“Ｈ”，ＯＦＦ：“Ｌ”）

【００４３】表示ラインＬ１でキャラクタより左側の
キャラクタはペーストＯＮ（２９），ペーストＥＮＤ
（３０）ともにＯＦＦなので、グラフィックデータの消
去信号（３１）はハイレベル“Ｈ”の状態を維持し、単
純な論理和合成表示となる。

【００４４】このキャラクタで塗りつぶしが始まる様
子が図３及び図４に示されている。アトリビュートデー
タはキャラクタコード・ラッチデータの上位バイトに含
まれているので、図３に示すようなタイミングでペース
トＯＮ（２９）が“Ｈ”になる。それを受けて、ペース
トＯＮ−１Ｄ２（３３）が、クロックパルスＣＬＫ３の
立ち下がりで“Ｈ”になる。

【００４５】一方、シリアルキャラクタデータ（３４）
は、ローレベル“Ｌ”が５ドット続いたあと“Ｈ”が３
ドットある（図９のＬ１）ので、図４に示すようなタイ
ミングで“Ｈ”になる。ペーストＯＮ−１Ｄ２（３３）
とシリアルキャラクタデータ（３４）のＡＮＤの立ち上
がりで消去記号（３１）が“Ｌ”になり、シリアルグラ
フィックデータ（３５）の３ドットが消去される。した
がって、論理和合成表示データは、菱形の図形がペース
トされたデータになる。

【００４６】キャラクタではで“Ｌ”になった消去
信号（３１）が引き続き“Ｌ”を維持するので、シリア
ルグラフィックデータ（３５）は全て消去される。キャ
ラクタではペーストＯＮ（２９）が“Ｈ”を維持した
まま、ペーストＥＮＤ（３０）が“Ｈ”になる（図５及
び図６）。それを受けて、ペーストＥＮＤ−１Ｄ（３
６）が、クロックパルスＣＬＫ３の立ち下がりで“Ｈ”
になる。

【００４７】一方、シリアルキャラクタデータ３４は、
“Ｌ”が２ドット続いた後“Ｈ”が３ドットあり、その
あと“Ｌ”が３ドットある（図９のＬ１）ので、図示の
ようなタイミングで一旦“Ｈ”になってからまた“Ｌ”
になる。

【００４８】ペーストＯＮ−１Ｄ２（３３）およびペー
ストＥＮＤ−１Ｄ（３６）とシリアルキャラクタデータ
（３４）のＮＡＮＤの立ち上がり（ＡＮＤの立ち下が
り）で消去信号（３１）が“Ｈ”になるので、シリアル
グラフィックデータ（３５）の前半５ドットが消去され
る。したがって、論理和合成表示データは菱形の図形の
みがペーストされたデータになる。

【００４９】次に、図９の表示ラインＬ２に注目して動
作を説明する。今注目しているラインＬ２で塗りつぶし
合成表示領域に関係しているキャラクタは、表示ライン
Ｌ１と同様に，，，であり、各キャラクタの属
性（アトリビュートデータ）は、ラインごとに別の設定
はできないので前記と同様に設定されている。表示ライ
ンＬ２でキャラクタにおける動作は、前記表示ライン
Ｌ１の場合と同様である。

【００５０】キャラクタで、シリアルキャラクタデー
タ（３４）は、０００１１１１０のパターン（図９のＬ
２）なので、一旦“Ｈ”になってからまた“Ｌ”にな
る。しかし、ペーストＥＮＤ（３０）は“Ｌ”なので消
去信号（３１）が引き続き“Ｌ”を維持する。したがっ
て、シリアルグラフィックデータ（３５）は全て消去さ
れる。

【００５１】キャラクタにおける動作は、前記表示ラ
インＬ１の場合と同様である。このラインＬ２の動作で
わかるように、指定領域内において、ペーストＯＮ（２
９）が“Ｈ”でペーストＥＮＤ（３０）が“Ｌ”のキャ
ラクタでは、如何なる表示データでも塗りつぶし動作を
終了しない。また、逆にペーストＥＮＤ（３０）が
“Ｌ”であっても、ペーストＯＮ（２９）が“Ｌ”なら
ば、その文字から塗りつぶしを中止する。

【００５２】次に、塗りつぶし領域が複数個所ある場合
の動作を説明する。ただし、それぞれの塗りつぶし領域
の間隔が１キャラクタ以上ある場合は、前述の動作の繰
り返しなので説明を省略する。

【００５３】図１１に示されるように、複数の塗りつぶ
し領域の境界が、同一のキャラクタ内にある場合を例に
して説明する。表示ラインＬ３に注目すると、塗りつぶ
し合成表示領域に関係しているキャラクタは、（ａ）,
（ｂ）,（ｃ）,（ｄ）,（ｅ）である。各キャラクタの
属性（アトリビュートデータ）は次のように設定され
る。

【００５４】キャラクタペーストＯＮペーストＥＮＤ（ａ）ＯＮＯＦＦ（ｂ）ＯＮＯＦＦ（ｃ）ＯＮＯＮ（ｄ）ＯＮＯＦＦ（ｅ）ＯＮＯＮ

【００５５】表示ラインＬ３におけるキャラクタ（ａ）
での動作は、前述のキャラクタでの動作と同じであ
る。また、キャラクタ（ｂ），（ｄ）での動作は、前述
のキャラクタでの動作と同じである。そして、キャラ
クタ（ｅ）での動作は、前述のキャラクタでの動作と
同じである。

【００５６】キャラクタ（ｃ）におけるタイミングチャ
ートを図７及び図８に示す。ペーストＯＮ（２９）が
“Ｈ”を維持したままペーストＥＮＤ（３０）が“Ｈ”
になる。それを受けて、ペーストＥＮＤ−１Ｄ（３６）
が、ＣＬＫ３の立ち下がりで“Ｈ”になる。

【００５７】一方、シリアルキャラクタデータ（３４）
は、０１１００１１０のパターンになっている（図１１
のＬ３）。ぺーストＯＮ−１Ｄ２（３３）およびペース
トＥＮＤ−１Ｄ（３６）とシリアルキャラクタデータ
（３４）のＮＡＮＤの立ち上がり（ＡＮＤの立ち下が
り）で消去信号（３１）が“Ｈ”になるので、シリアル
グラフィックデータ（３５）の前半３ドットが消去され
る。

【００５８】このとき、Ｆ．Ｆ（フリップフロップ回
路）３７の出力Ｑ（４０）は“Ｌ”になる。次に、シリ
アルキャラクタデータ（３４）は、“Ｌ”が２ドット続
いたあと再び“Ｈ”になるので、この立ち上がりで消去
信号（３１）は“Ｌ”になる。

【００５９】ところが、次のシリアルキャラクタデータ
（３４）の立ち下がりでは、Ｆ．Ｆ３７の出力Ｑ（４
０）が“Ｌ”になっているので、消去信号（３１）は
“Ｈ”にならず“Ｌ”を維持する。したがって、シリア
ルグラフィックデータ（３５）の後半３ドットが消去さ
れる。故に、論理和合成表示データは２つの図形（図１
１）のみがペーストされたデータになる。

【００６０】以上の動作説明では、指定領域に対してグ
ラフィックデータを消去することにより塗りつぶし表示
（ペースト表示）を行う例を示したが、消去の代わりに
別の表示データに置き換える処理も回路構成の変更によ
り可能である。また、この実施例ではグラフィック表示
とキャラクタ表示の合成を行っているが、キャラクタ表
示とキャラクタ表示の合成であっても全く同様な効果が
得られる。

【００６１】

【発明の効果】この発明によれば、表示画面の任意の部
分（領域）を選択し、さらにその領域に対して、消去や
塗りつぶし（置き換え）などの特別の処理を施す動作を
表示サイクルに同期させて連続的に行え、且つ領域を指
定するためのデータを記憶するメモリなどを増やすこと
なく実現することができる。したがって、最小規模の回
路構成で表示品質の高い画像表示装置を構築できる。

【００６２】さらに、上記のような特別の処理を施す領
域を複数個所指定する場合においても領域を指定するた
めのデータを記憶するメモリー等を増やすことなく実現
することができる。

【図面の簡単な説明】

【図１】この発明の一実施例を示す画像表示装置のブロ
ック図である。

【図２】図１における合成回路１１の回路構成例を示す
論理回路図である。

【図３】図２の合成回路の動作を説明するためのタイミ
ングチャートの左半部を示す図である。

【図４】同じくその右半部を示す図である。

【図５】図２の合成回路の他の動作のタイミングチャー
トの左半部を示す図である。

【図６】同じくその右半部を示す図である。

【図７】図２の合成回路のさらに他の動作のタイミング
チャートの左半部を示す図である。

【図８】同じくその右半部を示す図である。

【図９】図１及び２に示した実施例による表示データの
処理例を説明するためのパターンの説明図である。

【図１０】同じくそのキャラクタ構成の説明図である。

【図１１】同じく他のパターンの説明図である。

【図１２】従来の画像表示装置における表示データ処理
方式の一例の説明図である。

【図１３】同じく従来の表示データ処理方式の他の例の
説明図である。

【図１４】同じく従来の表示データ処理方式による処理
例の説明図である。

【図１５】この発明の一実施例の表示データ処理方式に
よる処理例の説明図である。

【符号の説明】

１ＣＰＵ２ＲＯＭ３ＧＣ．ＲＡＭ４ＣＣ．ＲＡＭ６表示制御回路７タイミングジェ
ミレータ８ＣＧ．ＲＯＭ１１合成回路１４，１５ラッチ１８，１９マルチ
プレクサ２０バスドライバ２２，２８シリアルｉｎパラレルｏｕｔシフトレジス
タ（ＳＰ．ＳＲ）２５，２６パラレルｉｎシリアルｏｕｔシフトレジス
タ（ＰＳ．ＳＲ）２３，３７フリップフロップ回路（Ｆ．Ｆ）

Claims

(57)【特許請求の範囲】

【請求項１】並列デ−タ入出力方式のフレ−ムメモリ
から画像デ−タを並列デ−タとして読み込んで表示器に
順次転送する画像表示装置において、前記フレームメモリから読み込んだ画像データのキャラ
クタ毎に設定されるアトリビュートデータ中に、ある領
域を示す組み合わせとその領域の終了を示す組み合わせ
とを持たせる手段と、その二つのアトリビュートデータ
を解読して、表示画面の任意の領域を選択し、その選択
した領域に対してデータの消去や塗りつぶし等の処理を
施す動作を表示サイクルに同期して連続的に行なう手段
とを有することを特徴とする画像表示装置。
【請求項２】請求項１記載の画像表示装置において、
キャラクタ毎に設定されるアトリビュートデータ中に持
たせる指定領域の単位数が複数であることを特徴とする
画像表示装置。