JP3115634B2 - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JP3115634B2 JP3115634B2 JP03100351A JP10035191A JP3115634B2 JP 3115634 B2 JP3115634 B2 JP 3115634B2 JP 03100351 A JP03100351 A JP 03100351A JP 10035191 A JP10035191 A JP 10035191A JP 3115634 B2 JP3115634 B2 JP 3115634B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- data
- character
- area
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【0001】
【産業上の利用分野】この発明は、コンピュータや各種
端末装置等に使用されるCRT,LCD等の表示器を用
いた画像表示装置に関し、特に並列デ−タ入出力方式の
フレ−ムメモリから画像デ−タを並列デ−タとして読み
込んで、表示器に順次転送する画像表示装置に関する。
端末装置等に使用されるCRT,LCD等の表示器を用
いた画像表示装置に関し、特に並列デ−タ入出力方式の
フレ−ムメモリから画像デ−タを並列デ−タとして読み
込んで、表示器に順次転送する画像表示装置に関する。
【0002】
【従来の技術】CRT(陰極線管)やLCD(液晶ディ
スプレイ)などの表示器に文字やパターンを表示させる
画像表示装置(グラフィックディスプレイ装置)におい
て、表示画面の任意の部分(領域)を選択し、その領域
に対して特別の処理、例えば表示データの消去や他の表
示データへの置き換え等を施すには、従来の画像表示装
置では次のような種々の方式がとられていた。
スプレイ)などの表示器に文字やパターンを表示させる
画像表示装置(グラフィックディスプレイ装置)におい
て、表示画面の任意の部分(領域)を選択し、その領域
に対して特別の処理、例えば表示データの消去や他の表
示データへの置き換え等を施すには、従来の画像表示装
置では次のような種々の方式がとられていた。
【0003】(1)フレ−ム同期信号を起点として、画
面の垂直方向に対しては、表示ライン数の計数値n1,
n2に基づく分割信号を用い、水平方向に対しては、表
示データ(文字)の計数値n3,n4に基づく分割信号を
用いて図12に斜線を施して示すような方形の領域を指
定する(特公平2−176695号公報参照)。
面の垂直方向に対しては、表示ライン数の計数値n1,
n2に基づく分割信号を用い、水平方向に対しては、表
示データ(文字)の計数値n3,n4に基づく分割信号を
用いて図12に斜線を施して示すような方形の領域を指
定する(特公平2−176695号公報参照)。
【0004】(2)フレーム同期信号を起点として、画
面の垂直方向および水平方向の各々に対してタイマーの
計数値t1,t2,t3,t4に基づいた分割信号を用いて
(1)と同様に図12に斜線を施して示すような方形の
領域を指定する(同公報参照)。
面の垂直方向および水平方向の各々に対してタイマーの
計数値t1,t2,t3,t4に基づいた分割信号を用いて
(1)と同様に図12に斜線を施して示すような方形の
領域を指定する(同公報参照)。
【0005】(3)各水平ラインのウインドウスタート
(指定領域開始)位置とウインドウ幅を設定するメモリ
ーを設け、そのデータを基に図13に示すような任意形
状の領域を指定する(実開昭63−27954号公報参
照)。
(指定領域開始)位置とウインドウ幅を設定するメモリ
ーを設け、そのデータを基に図13に示すような任意形
状の領域を指定する(実開昭63−27954号公報参
照)。
【0006】(4)1画素アドレスにつき画像データと
そのマスク情報あるいは優先表示情報の記憶領域を有す
るフレームメモリーが複数あり、それらの優先表示情報
とマスク情報に従って複数のグラフィック画像を合成表
示する(特開平2−146092号公報参照)。
そのマスク情報あるいは優先表示情報の記憶領域を有す
るフレームメモリーが複数あり、それらの優先表示情報
とマスク情報に従って複数のグラフィック画像を合成表
示する(特開平2−146092号公報参照)。
【0007】(5)画像データの記憶領域(フレームメ
モリ)の他に水平方向の画素数による幅データの記憶領
域を設けて、図14に示されるような影付処理を行う
(特開平2−226297号公報参照)。
モリ)の他に水平方向の画素数による幅データの記憶領
域を設けて、図14に示されるような影付処理を行う
(特開平2−226297号公報参照)。
【0008】(6)キャラクタジェネレータを用いたキ
ャラクタ表示方式で、キャラクタ単位の属性としてマス
ク情報や優先表示情報などを持たせる。
ャラクタ表示方式で、キャラクタ単位の属性としてマス
ク情報や優先表示情報などを持たせる。
【0009】(7)表示データを動出する手段を複数設
け、予め定められた優先順位にしたがって、唯一の表示
データを表示するように他の表示データの動出を禁止す
ることによって、指定された領域を他の表示データに置
き換える(特開平2−293792号公報参照)。
け、予め定められた優先順位にしたがって、唯一の表示
データを表示するように他の表示データの動出を禁止す
ることによって、指定された領域を他の表示データに置
き換える(特開平2−293792号公報参照)。
【0010】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の画像表示装置における上記(1)及び(2)
の方式では、方形の領域しか指定できないので曲線を含
んだ図形の領域を指定できない。
うな従来の画像表示装置における上記(1)及び(2)
の方式では、方形の領域しか指定できないので曲線を含
んだ図形の領域を指定できない。
【0011】(3)の方式では、各水平ラインに対して
指定領域の開始位置と幅を設定するメモリを設ける必要
があり、水平ライン数及び指定領域の数が増えるとその
メモリ容量も増大し、ハードウェアの規模が大きくなっ
てしまう。
指定領域の開始位置と幅を設定するメモリを設ける必要
があり、水平ライン数及び指定領域の数が増えるとその
メモリ容量も増大し、ハードウェアの規模が大きくなっ
てしまう。
【0012】(4)の方式では、領域指定を1画素単位
で行えるので領域指定の自由度は最も大きくなるが、マ
スク情報や優先表示情報を1画素毎に持たせるので、メ
モリ容量が膨大になり(3)の方式の場合以上にハード
ウェアの規模が大きくなってしまう。
で行えるので領域指定の自由度は最も大きくなるが、マ
スク情報や優先表示情報を1画素毎に持たせるので、メ
モリ容量が膨大になり(3)の方式の場合以上にハード
ウェアの規模が大きくなってしまう。
【0013】(5)の方式では、水平方向の幅の指定が
1種類だけなので、領域指定としては自由度がなく、影
付処理の様な特定の用途にしか応用できない。 (6)の方式では、領域指定がキャラクタ単位なので、
(1)及び(2)の方式と同様に、曲線を含んだ図形に
よって領域を指定できない。
1種類だけなので、領域指定としては自由度がなく、影
付処理の様な特定の用途にしか応用できない。 (6)の方式では、領域指定がキャラクタ単位なので、
(1)及び(2)の方式と同様に、曲線を含んだ図形に
よって領域を指定できない。
【0014】(7)の方式は、カラー表示の場合に有効
な方式であるが、モノクロ表示だと単に複数の表示デー
タを論理和合成した表示と同じになってしまう。すなわ
ち、指定領域内と指定領域外を示す表示データの組み合
わせがそれぞれ1通りしかないと(モノクロ表示だ
と)、単に領域内の消去やデータの置き換えの効果しか
なく、塗りつぶし合成のような表示は行えない。つまり
単にシルエットとしてしか表現できない。
な方式であるが、モノクロ表示だと単に複数の表示デー
タを論理和合成した表示と同じになってしまう。すなわ
ち、指定領域内と指定領域外を示す表示データの組み合
わせがそれぞれ1通りしかないと(モノクロ表示だ
と)、単に領域内の消去やデータの置き換えの効果しか
なく、塗りつぶし合成のような表示は行えない。つまり
単にシルエットとしてしか表現できない。
【0015】このように、従来の表示装置では表示画面
の任意の領域を選択して、その領域に対して特別の処理
を施す際の自由度の不足やメモリ容量等のハードウエア
の増大などの問題があった。
の任意の領域を選択して、その領域に対して特別の処理
を施す際の自由度の不足やメモリ容量等のハードウエア
の増大などの問題があった。
【0016】この発明はこのような従来の問題点に鑑み
てなされたものであり、並列データ入出力方式のフレー
ムメモリから複数の画像データを読み込み、合成して表
示器に順次転送する画像表示装置において、フレームメ
モリの容量の増加を最小限に抑えて、表示画面の任意の
部分に特別の処理を施した画像を表示できるようにする
ことを目的とする。
てなされたものであり、並列データ入出力方式のフレー
ムメモリから複数の画像データを読み込み、合成して表
示器に順次転送する画像表示装置において、フレームメ
モリの容量の増加を最小限に抑えて、表示画面の任意の
部分に特別の処理を施した画像を表示できるようにする
ことを目的とする。
【0017】
【課題を解決するための手段】この発明は上記の目的を
達成するため、上述のような画像表示装置において、フ
レームメモリから読み込んだ画像データのキャラクタ毎
に設定されるアトリビュートデータ中に、ある領域を示
す組み合わせとその領域の終了を示す組み合わせとを持
たせる手段と、その二つのアトリビュートデータを解読
して、表示画面の任意の領域を選択し、その選択した領
域に対してデータの消去や塗りつぶし等の処理を施す動
作を表示サイクルに同期して連続的に行なう手段とを設
けたものである。
達成するため、上述のような画像表示装置において、フ
レームメモリから読み込んだ画像データのキャラクタ毎
に設定されるアトリビュートデータ中に、ある領域を示
す組み合わせとその領域の終了を示す組み合わせとを持
たせる手段と、その二つのアトリビュートデータを解読
して、表示画面の任意の領域を選択し、その選択した領
域に対してデータの消去や塗りつぶし等の処理を施す動
作を表示サイクルに同期して連続的に行なう手段とを設
けたものである。
【0018】
【作用】このように構成した画像表示装置によれば、フ
レームメモリから読み込んだ画像データのキャラクタ毎
に、任意の指定領域を示す組み合わせとその領域の終了
を示す組み合わせとを持ったアトリビュートデータが設
定され、その二つのアトリビュートデータの解読によ
り、表示画面の指定された領域を選択し、その領域に対
してデータの消去や塗りつぶし等の処理を施す動作を表
示サイクルに同期して連続的に行なうことができるの
で、フレームメモリの容量の増加を抑えて、表示画面の
任意の部分に特別の処理を施した画像を表示できる。
レームメモリから読み込んだ画像データのキャラクタ毎
に、任意の指定領域を示す組み合わせとその領域の終了
を示す組み合わせとを持ったアトリビュートデータが設
定され、その二つのアトリビュートデータの解読によ
り、表示画面の指定された領域を選択し、その領域に対
してデータの消去や塗りつぶし等の処理を施す動作を表
示サイクルに同期して連続的に行なうことができるの
で、フレームメモリの容量の増加を抑えて、表示画面の
任意の部分に特別の処理を施した画像を表示できる。
【0019】
【実施例】以下、この発明の実施例を図面に基づいて具
体的に説明する。この発明の実施例による表示例は図1
5の(C)に示すようなもので、この例はモノクロ表示
の合成であり、(A)の表示を(B)の黒線で囲まれた
図形で塗りつぶしている。論理和合成による表示が
(D)のように双方の黒い部分を表示するものであれ
ば、(C)のように白の部分で塗りつぶすことはできな
い。
体的に説明する。この発明の実施例による表示例は図1
5の(C)に示すようなもので、この例はモノクロ表示
の合成であり、(A)の表示を(B)の黒線で囲まれた
図形で塗りつぶしている。論理和合成による表示が
(D)のように双方の黒い部分を表示するものであれ
ば、(C)のように白の部分で塗りつぶすことはできな
い。
【0020】図1はこの発明の一実施例の構成を示すブ
ロック図である。なお、CRT,LCD等の表示器は図
示を省略しているが、それも含んでこの実施例の画像表
示装置を構成する。
ロック図である。なお、CRT,LCD等の表示器は図
示を省略しているが、それも含んでこの実施例の画像表
示装置を構成する。
【0021】図1において、CPU1はこの装置全体の
制御を行う中央処理装置であり、ROM(リード・オン
リー・メモリ)2に格納されたプログラムを実行する。
ROM2内にはそのプログラムの他に、グラフィック表
示のためのグラフィックコード(パターンデータ)も格
納されている。
制御を行う中央処理装置であり、ROM(リード・オン
リー・メモリ)2に格納されたプログラムを実行する。
ROM2内にはそのプログラムの他に、グラフィック表
示のためのグラフィックコード(パターンデータ)も格
納されている。
【0022】GC.RAM(グラフィックコード用ラン
ダム・アクセス・メモリ)3とCC.RAM(キャラク
タコード用ランダム・アクセス・メモリ)4は、それぞ
れCPUデータバス5の上位バイト(byte)D8〜
D15と下位バイトD0〜D7に接続されたフレームバ
ッファ(ビデオRAM)で、CPU1はこの二つのRA
M3,4をワークエリアおよびスタックエリアとしても
使用する。
ダム・アクセス・メモリ)3とCC.RAM(キャラク
タコード用ランダム・アクセス・メモリ)4は、それぞ
れCPUデータバス5の上位バイト(byte)D8〜
D15と下位バイトD0〜D7に接続されたフレームバ
ッファ(ビデオRAM)で、CPU1はこの二つのRA
M3,4をワークエリアおよびスタックエリアとしても
使用する。
【0023】一方、表示制御回路6は、タイミングジェ
ネレータ7が発生するタイミング信号にしたがって、C
PU1とは非同期にサイクリックな(規則正しい)表示
動作を繰り返す機能を持っている。
ネレータ7が発生するタイミング信号にしたがって、C
PU1とは非同期にサイクリックな(規則正しい)表示
動作を繰り返す機能を持っている。
【0024】したがって、GC.RAM3とCC.RA
M4のアクセスは表示制御回路6に優先権があり、CP
U1が表示データの書き換えやワークエリアあるいはス
タックエリアのアクセスを行う際は、表示制御回路6が
非アクセス状態のタイミングに行うように、タイミング
ジェネレータ7が制御している(「サイクルスティール
・アクセス制御」と称される)。この実施例では、グラ
フィック表示とキャラクタ表示の重ね合わせ表示を行っ
ており、それぞれ次のような表示動作を行う。
M4のアクセスは表示制御回路6に優先権があり、CP
U1が表示データの書き換えやワークエリアあるいはス
タックエリアのアクセスを行う際は、表示制御回路6が
非アクセス状態のタイミングに行うように、タイミング
ジェネレータ7が制御している(「サイクルスティール
・アクセス制御」と称される)。この実施例では、グラ
フィック表示とキャラクタ表示の重ね合わせ表示を行っ
ており、それぞれ次のような表示動作を行う。
【0025】〔グラフィック表示〕表示制御回路6は主
に表示アドレスジェネレータから成っている。CPU1
は、この表示制御回路6に対して、表示開始アドレス,
水平方向文字数,垂直方向文字数などを設定する。それ
らの設定値は、タイミングジェネレータ7にも送られ、
それらの設定値に従ってタイミングジェネレータ7が表
示のための各種同期信号を発生する。
に表示アドレスジェネレータから成っている。CPU1
は、この表示制御回路6に対して、表示開始アドレス,
水平方向文字数,垂直方向文字数などを設定する。それ
らの設定値は、タイミングジェネレータ7にも送られ、
それらの設定値に従ってタイミングジェネレータ7が表
示のための各種同期信号を発生する。
【0026】CPU1は、プログラムに従ってグラフィ
ックコードをROM2からGC.RAM3内のフレーム
バッファの所定のアドレスに転送する。グラフィック表
示の場合、GC.RAM3に書き込まれたデータがその
まま表示データとなる。表示制御回路6は、タイミング
ジェネレータ7が発生するフレーム同期信号に従って、
グラフィック用表示アドレスバス12上にグラフィック
表示アドレスGA0〜GA14を出力する。そのアドレ
スに従ったデータ(グラフィックコード)がGC.RA
M3から出力され、合成回路11にロードされる。
ックコードをROM2からGC.RAM3内のフレーム
バッファの所定のアドレスに転送する。グラフィック表
示の場合、GC.RAM3に書き込まれたデータがその
まま表示データとなる。表示制御回路6は、タイミング
ジェネレータ7が発生するフレーム同期信号に従って、
グラフィック用表示アドレスバス12上にグラフィック
表示アドレスGA0〜GA14を出力する。そのアドレ
スに従ったデータ(グラフィックコード)がGC.RA
M3から出力され、合成回路11にロードされる。
【0027】〔キャラクタ表示〕CPU1は、表示制御
回路6に対して表示開始アドレス,水平方向文字数,垂
直方向文字数などを設定する。それらの設定値はタイミ
ングジェネレータ7にも送られ、それらの設定値に従っ
てタイミングジェネレータ7が表示のための各種同期信
号を発生する。
回路6に対して表示開始アドレス,水平方向文字数,垂
直方向文字数などを設定する。それらの設定値はタイミ
ングジェネレータ7にも送られ、それらの設定値に従っ
てタイミングジェネレータ7が表示のための各種同期信
号を発生する。
【0028】CPU1は、プログラムに従ってキャラク
タコードをGC.RAM4内のフレームバッファの所定
のアドレスに転送する。表示制御回路6はタイミングジ
ェネレータ7が発生するフレーム同期信号に従って、キ
ャラクタ用表示アドレスバス13上にキャラクタ表示ア
ドレスCA0〜CA14を出力し、同時にラスタアドレ
スRA0〜RA2を出力する。
タコードをGC.RAM4内のフレームバッファの所定
のアドレスに転送する。表示制御回路6はタイミングジ
ェネレータ7が発生するフレーム同期信号に従って、キ
ャラクタ用表示アドレスバス13上にキャラクタ表示ア
ドレスCA0〜CA14を出力し、同時にラスタアドレ
スRA0〜RA2を出力する。
【0029】この実施例では16ビット幅のキャラクタ
コードを使用しているが、CC.RAM4は8ビット幅
のデータ入出力を有しているので、表示制御回路6は1
文字分のキャラクタコードを読む際に、下位8ビットと
上位8ビットを連続して読み出すようにアドレスをイン
クリメントし、それぞれ下位用のラッチ14と上位用の
ラッチ15にラッチされる。
コードを使用しているが、CC.RAM4は8ビット幅
のデータ入出力を有しているので、表示制御回路6は1
文字分のキャラクタコードを読む際に、下位8ビットと
上位8ビットを連続して読み出すようにアドレスをイン
クリメントし、それぞれ下位用のラッチ14と上位用の
ラッチ15にラッチされる。
【0030】16ビットのキャラクタコードのうちキャ
ラクタの属性を指定するアトリビュートデータとして3
ビットが設けられており、残りの13ビットがCG.R
OM(キャラクタ・ジェネレータ)8に設定される。同
時に前記ラスタアドレスRA0〜RA2が設定され、そ
れらのコードおよびラスタアドレスに従ったデータ(表
示データ)がCG.ROM8から出力され、合成回路1
1にロードされる。
ラクタの属性を指定するアトリビュートデータとして3
ビットが設けられており、残りの13ビットがCG.R
OM(キャラクタ・ジェネレータ)8に設定される。同
時に前記ラスタアドレスRA0〜RA2が設定され、そ
れらのコードおよびラスタアドレスに従ったデータ(表
示データ)がCG.ROM8から出力され、合成回路1
1にロードされる。
【0031】このようにして合成回路11にロードされ
た二種類の表示データは、合成回路11で論理和が取ら
れて合成される。そして、合成された表示データは図示
しない表示器に転送される。CRTを用いる表示器の場
合は、パラレル・シリアル変換が必要であり、ラインス
キャン方式のドットマトリスクLCDを用いる場合は、
上位4ビットと下位4ビットに分けて出力しなければな
らない場合があるが、この発明とは直接関係しないので
言及しない。
た二種類の表示データは、合成回路11で論理和が取ら
れて合成される。そして、合成された表示データは図示
しない表示器に転送される。CRTを用いる表示器の場
合は、パラレル・シリアル変換が必要であり、ラインス
キャン方式のドットマトリスクLCDを用いる場合は、
上位4ビットと下位4ビットに分けて出力しなければな
らない場合があるが、この発明とは直接関係しないので
言及しない。
【0032】次に合成回路11の動作について説明す
る。図2に合成回路の構成を示し、図3乃至図8にタイ
ミングチャートを示す。これらの図において、図3及び
図4、図5及び図6、図7及び図8は、本来それぞれ併
せて1つの図であるが、図示の都合上2つの図に分割し
て示している。この実施例の基本的な表示タイミングは
次のようなものであり、図3乃至図8に示す3種類のク
ロックパルスCLK1,CLK2およびCLK3があ
る。クロックパルスCLK3の1周期が水平方向の1表
示データ(1byte)分の表示タイミングであり、クロッ
クパルスCLK2の1周期が1ドットの表示タイミング
である。
る。図2に合成回路の構成を示し、図3乃至図8にタイ
ミングチャートを示す。これらの図において、図3及び
図4、図5及び図6、図7及び図8は、本来それぞれ併
せて1つの図であるが、図示の都合上2つの図に分割し
て示している。この実施例の基本的な表示タイミングは
次のようなものであり、図3乃至図8に示す3種類のク
ロックパルスCLK1,CLK2およびCLK3があ
る。クロックパルスCLK3の1周期が水平方向の1表
示データ(1byte)分の表示タイミングであり、クロッ
クパルスCLK2の1周期が1ドットの表示タイミング
である。
【0033】FLM(ファースト・ライン・マーカ)は
画面の一区切りを示すタイミングパルスで、図1のタイ
ミングジェネレ−タ7からこのタイミングパルスFLM
が出力されると、表示制御回路6は表示開始アドレスを
出力して最初の表示データを取り込み、順次表示動作を
繰り返す。
画面の一区切りを示すタイミングパルスで、図1のタイ
ミングジェネレ−タ7からこのタイミングパルスFLM
が出力されると、表示制御回路6は表示開始アドレスを
出力して最初の表示データを取り込み、順次表示動作を
繰り返す。
【0034】この実施例では前述のようにサイクルステ
ィールによるメモリアクセスを行っており、図3乃至図
8に示すようにクロックパルスCLK3が“L”の間は
CPU1がアクセスでき、“H”の間は表示制御回路6
が表示データを表示器に転送する期間に割り当てられ
る。それぞれのアドレスの切り替えは図1に示されるよ
うにマルチプレクサ18,19で行われる。
ィールによるメモリアクセスを行っており、図3乃至図
8に示すようにクロックパルスCLK3が“L”の間は
CPU1がアクセスでき、“H”の間は表示制御回路6
が表示データを表示器に転送する期間に割り当てられ
る。それぞれのアドレスの切り替えは図1に示されるよ
うにマルチプレクサ18,19で行われる。
【0035】クロックパルスCLK3の立ち上がりで表
示アドレスがGC.RAM3およびCC.RAM4に設
定され、グラフィックコードとキャラクタコードがそれ
ぞれ出力される。グラフィックコードの場合はそのデー
タがそのまま合成回路11に送出されるが、キャラクタ
コードは前述のように2バイト1組としてCG.ROM
8に設定され、その時設定されているラスタアドレスR
A0〜2に従った表示データが合成回路11に送出され
る。
示アドレスがGC.RAM3およびCC.RAM4に設
定され、グラフィックコードとキャラクタコードがそれ
ぞれ出力される。グラフィックコードの場合はそのデー
タがそのまま合成回路11に送出されるが、キャラクタ
コードは前述のように2バイト1組としてCG.ROM
8に設定され、その時設定されているラスタアドレスR
A0〜2に従った表示データが合成回路11に送出され
る。
【0036】CG.ROM8あるいはGC.RAM3か
ら出力された表示データは、クロックパルスCLK3の
立ち下がりで合成回路11の図2に示すPS.SR(パ
ラレルinシリアルoutシフトレジスタ)25及び2
6にロードされる。クロックパルスCLK3は、インバ
ータを介してSP.SR22のシリアル信号入力端子及
びF.F(フリップフロップ回路)23のクロック入力
端子等にも入力される。
ら出力された表示データは、クロックパルスCLK3の
立ち下がりで合成回路11の図2に示すPS.SR(パ
ラレルinシリアルoutシフトレジスタ)25及び2
6にロードされる。クロックパルスCLK3は、インバ
ータを介してSP.SR22のシリアル信号入力端子及
びF.F(フリップフロップ回路)23のクロック入力
端子等にも入力される。
【0037】クロックパルスCLK1に同期したシフト
クロック(27)がPS.SR25,26とSP.SR
28に出力されるので、シフトクロック(27)に従っ
て8ビット表示データがシフトし、SP.SR28の出
力データが映像出力となる。上記の動作は、図15の
(D)に示したような単にグラフィック表示とキャラク
タ表示の論理和合成表示の場合である。
クロック(27)がPS.SR25,26とSP.SR
28に出力されるので、シフトクロック(27)に従っ
て8ビット表示データがシフトし、SP.SR28の出
力データが映像出力となる。上記の動作は、図15の
(D)に示したような単にグラフィック表示とキャラク
タ表示の論理和合成表示の場合である。
【0038】次に、キャラクタ表示の任意のパターン形
状による塗りつぶし合成表示の動作を説明する。キャラ
クタコードにある3ビットのアトリビュートデータに
は、塗りつぶし合成表示領域を指定するためのデータで
あるペーストON(29)とペーストEND(30)が
ある。
状による塗りつぶし合成表示の動作を説明する。キャラ
クタコードにある3ビットのアトリビュートデータに
は、塗りつぶし合成表示領域を指定するためのデータで
あるペーストON(29)とペーストEND(30)が
ある。
【0039】図15の(B)に示された円形の図形を
(A)の表示に貼りつけたような感じの(C)に示され
た合成表示を行う場合、ハード的な手法としては貼り付
けられる側の指定領域の表示データを消去し(“0”に
する)、その表示データと円形の図形を論理和合成表示
すればよい。
(A)の表示に貼りつけたような感じの(C)に示され
た合成表示を行う場合、ハード的な手法としては貼り付
けられる側の指定領域の表示データを消去し(“0”に
する)、その表示データと円形の図形を論理和合成表示
すればよい。
【0040】この実施例では、表示タイミングに同期し
て逐次上記の動作を行っている。通常(CRTでもLC
Dでも)、表示データの送り順は画面の左から右へ水平
に1ライン分転送され、その表示ラインを上から下へ順
次表示することによって全画面を表示している。したが
って、塗りつぶしの動作の開始と終了は1ラインごとに
繰り返し行われ、2次元的な領域指定に従った塗りつぶ
し合成表示を実現している。
て逐次上記の動作を行っている。通常(CRTでもLC
Dでも)、表示データの送り順は画面の左から右へ水平
に1ライン分転送され、その表示ラインを上から下へ順
次表示することによって全画面を表示している。したが
って、塗りつぶしの動作の開始と終了は1ラインごとに
繰り返し行われ、2次元的な領域指定に従った塗りつぶ
し合成表示を実現している。
【0041】ここで、図9に示された菱形の図形をペー
スト(貼り付け)する場合の動作を説明する。最初に、
表示ラインL1に注目して動作を説明する。図9の菱形
の図形は、図10に示されるように19のキャラクタで
構成されている。今注目しているラインL1で塗りつぶ
し合成領域に関係しているキャラクタは、,,,
である。各キャラクタの属性(アトリビュートデー
タ)は次のように設定される。
スト(貼り付け)する場合の動作を説明する。最初に、
表示ラインL1に注目して動作を説明する。図9の菱形
の図形は、図10に示されるように19のキャラクタで
構成されている。今注目しているラインL1で塗りつぶ
し合成領域に関係しているキャラクタは、,,,
である。各キャラクタの属性(アトリビュートデー
タ)は次のように設定される。
【0042】 キャラクタ ペーストON ペーストEND ON OFF ON OFF ON ON OFF OFF (ON:“H”,OFF:“L”)
【0043】表示ラインL1でキャラクタより左側の
キャラクタはペーストON(29),ペーストEND
(30)ともにOFFなので、グラフィックデータの消
去信号(31)はハイレベル“H”の状態を維持し、単
純な論理和合成表示となる。
キャラクタはペーストON(29),ペーストEND
(30)ともにOFFなので、グラフィックデータの消
去信号(31)はハイレベル“H”の状態を維持し、単
純な論理和合成表示となる。
【0044】このキャラクタで塗りつぶしが始まる様
子が図3及び図4に示されている。アトリビュートデー
タはキャラクタコード・ラッチデータの上位バイトに含
まれているので、図3に示すようなタイミングでペース
トON(29)が“H”になる。それを受けて、ペース
トON−1D2(33)が、クロックパルスCLK3の
立ち下がりで“H”になる。
子が図3及び図4に示されている。アトリビュートデー
タはキャラクタコード・ラッチデータの上位バイトに含
まれているので、図3に示すようなタイミングでペース
トON(29)が“H”になる。それを受けて、ペース
トON−1D2(33)が、クロックパルスCLK3の
立ち下がりで“H”になる。
【0045】一方、シリアルキャラクタデータ(34)
は、ローレベル“L”が5ドット続いたあと“H”が3
ドットある(図9のL1)ので、図4に示すようなタイ
ミングで“H”になる。ペーストON−1D2(33)
とシリアルキャラクタデータ(34)のANDの立ち上
がりで消去記号(31)が“L”になり、シリアルグラ
フィックデータ(35)の3ドットが消去される。した
がって、論理和合成表示データは、菱形の図形がペース
トされたデータになる。
は、ローレベル“L”が5ドット続いたあと“H”が3
ドットある(図9のL1)ので、図4に示すようなタイ
ミングで“H”になる。ペーストON−1D2(33)
とシリアルキャラクタデータ(34)のANDの立ち上
がりで消去記号(31)が“L”になり、シリアルグラ
フィックデータ(35)の3ドットが消去される。した
がって、論理和合成表示データは、菱形の図形がペース
トされたデータになる。
【0046】キャラクタではで“L”になった消去
信号(31)が引き続き“L”を維持するので、シリア
ルグラフィックデータ(35)は全て消去される。キャ
ラクタではペーストON(29)が“H”を維持した
まま、ペーストEND(30)が“H”になる(図5及
び図6)。それを受けて、ペーストEND−1D(3
6)が、クロックパルスCLK3の立ち下がりで“H”
になる。
信号(31)が引き続き“L”を維持するので、シリア
ルグラフィックデータ(35)は全て消去される。キャ
ラクタではペーストON(29)が“H”を維持した
まま、ペーストEND(30)が“H”になる(図5及
び図6)。それを受けて、ペーストEND−1D(3
6)が、クロックパルスCLK3の立ち下がりで“H”
になる。
【0047】一方、シリアルキャラクタデータ34は、
“L”が2ドット続いた後“H”が3ドットあり、その
あと“L”が3ドットある(図9のL1)ので、図示の
ようなタイミングで一旦“H”になってからまた“L”
になる。
“L”が2ドット続いた後“H”が3ドットあり、その
あと“L”が3ドットある(図9のL1)ので、図示の
ようなタイミングで一旦“H”になってからまた“L”
になる。
【0048】ペーストON−1D2(33)およびペー
ストEND−1D(36)とシリアルキャラクタデータ
(34)のNANDの立ち上がり(ANDの立ち下が
り)で消去信号(31)が“H”になるので、シリアル
グラフィックデータ(35)の前半5ドットが消去され
る。したがって、論理和合成表示データは菱形の図形の
みがペーストされたデータになる。
ストEND−1D(36)とシリアルキャラクタデータ
(34)のNANDの立ち上がり(ANDの立ち下が
り)で消去信号(31)が“H”になるので、シリアル
グラフィックデータ(35)の前半5ドットが消去され
る。したがって、論理和合成表示データは菱形の図形の
みがペーストされたデータになる。
【0049】次に、図9の表示ラインL2に注目して動
作を説明する。今注目しているラインL2で塗りつぶし
合成表示領域に関係しているキャラクタは、表示ライン
L1と同様に,,,であり、各キャラクタの属
性(アトリビュートデータ)は、ラインごとに別の設定
はできないので前記と同様に設定されている。表示ライ
ンL2でキャラクタにおける動作は、前記表示ライン
L1の場合と同様である。
作を説明する。今注目しているラインL2で塗りつぶし
合成表示領域に関係しているキャラクタは、表示ライン
L1と同様に,,,であり、各キャラクタの属
性(アトリビュートデータ)は、ラインごとに別の設定
はできないので前記と同様に設定されている。表示ライ
ンL2でキャラクタにおける動作は、前記表示ライン
L1の場合と同様である。
【0050】キャラクタで、シリアルキャラクタデー
タ(34)は、00011110のパターン(図9のL
2)なので、一旦“H”になってからまた“L”にな
る。しかし、ペーストEND(30)は“L”なので消
去信号(31)が引き続き“L”を維持する。したがっ
て、シリアルグラフィックデータ(35)は全て消去さ
れる。
タ(34)は、00011110のパターン(図9のL
2)なので、一旦“H”になってからまた“L”にな
る。しかし、ペーストEND(30)は“L”なので消
去信号(31)が引き続き“L”を維持する。したがっ
て、シリアルグラフィックデータ(35)は全て消去さ
れる。
【0051】キャラクタにおける動作は、前記表示ラ
インL1の場合と同様である。このラインL2の動作で
わかるように、指定領域内において、ペーストON(2
9)が“H”でペーストEND(30)が“L”のキャ
ラクタでは、如何なる表示データでも塗りつぶし動作を
終了しない。また、逆にペーストEND(30)が
“L”であっても、ペーストON(29)が“L”なら
ば、その文字から塗りつぶしを中止する。
インL1の場合と同様である。このラインL2の動作で
わかるように、指定領域内において、ペーストON(2
9)が“H”でペーストEND(30)が“L”のキャ
ラクタでは、如何なる表示データでも塗りつぶし動作を
終了しない。また、逆にペーストEND(30)が
“L”であっても、ペーストON(29)が“L”なら
ば、その文字から塗りつぶしを中止する。
【0052】次に、塗りつぶし領域が複数個所ある場合
の動作を説明する。ただし、それぞれの塗りつぶし領域
の間隔が1キャラクタ以上ある場合は、前述の動作の繰
り返しなので説明を省略する。
の動作を説明する。ただし、それぞれの塗りつぶし領域
の間隔が1キャラクタ以上ある場合は、前述の動作の繰
り返しなので説明を省略する。
【0053】図11に示されるように、複数の塗りつぶ
し領域の境界が、同一のキャラクタ内にある場合を例に
して説明する。表示ラインL3に注目すると、塗りつぶ
し合成表示領域に関係しているキャラクタは、(a),
(b),(c),(d),(e)である。各キャラクタの
属性(アトリビュートデータ)は次のように設定され
る。
し領域の境界が、同一のキャラクタ内にある場合を例に
して説明する。表示ラインL3に注目すると、塗りつぶ
し合成表示領域に関係しているキャラクタは、(a),
(b),(c),(d),(e)である。各キャラクタの
属性(アトリビュートデータ)は次のように設定され
る。
【0054】 キャラクタ ペーストON ペーストEND (a) ON OFF (b) ON OFF (c) ON ON (d) ON OFF (e) ON ON
【0055】表示ラインL3におけるキャラクタ(a)
での動作は、前述のキャラクタでの動作と同じであ
る。また、キャラクタ(b),(d)での動作は、前述
のキャラクタでの動作と同じである。そして、キャラ
クタ(e)での動作は、前述のキャラクタでの動作と
同じである。
での動作は、前述のキャラクタでの動作と同じであ
る。また、キャラクタ(b),(d)での動作は、前述
のキャラクタでの動作と同じである。そして、キャラ
クタ(e)での動作は、前述のキャラクタでの動作と
同じである。
【0056】キャラクタ(c)におけるタイミングチャ
ートを図7及び図8に示す。ペーストON(29)が
“H”を維持したままペーストEND(30)が“H”
になる。それを受けて、ペーストEND−1D(36)
が、CLK3の立ち下がりで“H”になる。
ートを図7及び図8に示す。ペーストON(29)が
“H”を維持したままペーストEND(30)が“H”
になる。それを受けて、ペーストEND−1D(36)
が、CLK3の立ち下がりで“H”になる。
【0057】一方、シリアルキャラクタデータ(34)
は、01100110のパターンになっている(図11
のL3)。ぺーストON−1D2(33)およびペース
トEND−1D(36)とシリアルキャラクタデータ
(34)のNANDの立ち上がり(ANDの立ち下が
り)で消去信号(31)が“H”になるので、シリアル
グラフィックデータ(35)の前半3ドットが消去され
る。
は、01100110のパターンになっている(図11
のL3)。ぺーストON−1D2(33)およびペース
トEND−1D(36)とシリアルキャラクタデータ
(34)のNANDの立ち上がり(ANDの立ち下が
り)で消去信号(31)が“H”になるので、シリアル
グラフィックデータ(35)の前半3ドットが消去され
る。
【0058】このとき、F.F(フリップフロップ回
路)37の出力Q(40)は“L”になる。次に、シリ
アルキャラクタデータ(34)は、“L”が2ドット続
いたあと再び“H”になるので、この立ち上がりで消去
信号(31)は“L”になる。
路)37の出力Q(40)は“L”になる。次に、シリ
アルキャラクタデータ(34)は、“L”が2ドット続
いたあと再び“H”になるので、この立ち上がりで消去
信号(31)は“L”になる。
【0059】ところが、次のシリアルキャラクタデータ
(34)の立ち下がりでは、F.F37の出力Q(4
0)が“L”になっているので、消去信号(31)は
“H”にならず“L”を維持する。したがって、シリア
ルグラフィックデータ(35)の後半3ドットが消去さ
れる。故に、論理和合成表示データは2つの図形(図1
1)のみがペーストされたデータになる。
(34)の立ち下がりでは、F.F37の出力Q(4
0)が“L”になっているので、消去信号(31)は
“H”にならず“L”を維持する。したがって、シリア
ルグラフィックデータ(35)の後半3ドットが消去さ
れる。故に、論理和合成表示データは2つの図形(図1
1)のみがペーストされたデータになる。
【0060】以上の動作説明では、指定領域に対してグ
ラフィックデータを消去することにより塗りつぶし表示
(ペースト表示)を行う例を示したが、消去の代わりに
別の表示データに置き換える処理も回路構成の変更によ
り可能である。また、この実施例ではグラフィック表示
とキャラクタ表示の合成を行っているが、キャラクタ表
示とキャラクタ表示の合成であっても全く同様な効果が
得られる。
ラフィックデータを消去することにより塗りつぶし表示
(ペースト表示)を行う例を示したが、消去の代わりに
別の表示データに置き換える処理も回路構成の変更によ
り可能である。また、この実施例ではグラフィック表示
とキャラクタ表示の合成を行っているが、キャラクタ表
示とキャラクタ表示の合成であっても全く同様な効果が
得られる。
【0061】
【発明の効果】この発明によれば、表示画面の任意の部
分(領域)を選択し、さらにその領域に対して、消去や
塗りつぶし(置き換え)などの特別の処理を施す動作を
表示サイクルに同期させて連続的に行え、且つ領域を指
定するためのデータを記憶するメモリなどを増やすこと
なく実現することができる。したがって、最小規模の回
路構成で表示品質の高い画像表示装置を構築できる。
分(領域)を選択し、さらにその領域に対して、消去や
塗りつぶし(置き換え)などの特別の処理を施す動作を
表示サイクルに同期させて連続的に行え、且つ領域を指
定するためのデータを記憶するメモリなどを増やすこと
なく実現することができる。したがって、最小規模の回
路構成で表示品質の高い画像表示装置を構築できる。
【0062】さらに、上記のような特別の処理を施す領
域を複数個所指定する場合においても領域を指定するた
めのデータを記憶するメモリー等を増やすことなく実現
することができる。
域を複数個所指定する場合においても領域を指定するた
めのデータを記憶するメモリー等を増やすことなく実現
することができる。
【図1】この発明の一実施例を示す画像表示装置のブロ
ック図である。
ック図である。
【図2】図1における合成回路11の回路構成例を示す
論理回路図である。
論理回路図である。
【図3】図2の合成回路の動作を説明するためのタイミ
ングチャートの左半部を示す図である。
ングチャートの左半部を示す図である。
【図4】同じくその右半部を示す図である。
【図5】図2の合成回路の他の動作のタイミングチャー
トの左半部を示す図である。
トの左半部を示す図である。
【図6】同じくその右半部を示す図である。
【図7】図2の合成回路のさらに他の動作のタイミング
チャートの左半部を示す図である。
チャートの左半部を示す図である。
【図8】同じくその右半部を示す図である。
【図9】図1及び2に示した実施例による表示データの
処理例を説明するためのパターンの説明図である。
処理例を説明するためのパターンの説明図である。
【図10】同じくそのキャラクタ構成の説明図である。
【図11】同じく他のパターンの説明図である。
【図12】従来の画像表示装置における表示データ処理
方式の一例の説明図である。
方式の一例の説明図である。
【図13】同じく従来の表示データ処理方式の他の例の
説明図である。
説明図である。
【図14】同じく従来の表示データ処理方式による処理
例の説明図である。
例の説明図である。
【図15】この発明の一実施例の表示データ処理方式に
よる処理例の説明図である。
よる処理例の説明図である。
1 CPU 2 ROM 3 GC.RAM 4 CC.RAM 6 表示制御回路 7 タイミングジェ
ミレータ 8 CG.ROM 11 合成回路 14,15 ラッチ 18,19 マルチ
プレクサ 20 バスドライバ 22,28 シリアルinパラレルoutシフトレジス
タ(SP.SR) 25,26 パラレルinシリアルoutシフトレジス
タ(PS.SR) 23,37 フリップフロップ回路(F.F)
ミレータ 8 CG.ROM 11 合成回路 14,15 ラッチ 18,19 マルチ
プレクサ 20 バスドライバ 22,28 シリアルinパラレルoutシフトレジス
タ(SP.SR) 25,26 パラレルinシリアルoutシフトレジス
タ(PS.SR) 23,37 フリップフロップ回路(F.F)
Claims (2)
- 【請求項1】 並列デ−タ入出力方式のフレ−ムメモリ
から画像デ−タを並列デ−タとして読み込んで表示器に
順次転送する画像表示装置において、 前記フレームメモリから読み込んだ画像データのキャラ
クタ毎に設定されるアトリビュートデータ中に、ある領
域を示す組み合わせとその領域の終了を示す組み合わせ
とを持たせる手段と、その二つのアトリビュートデータ
を解読して、表示画面の任意の領域を選択し、その選択
した領域に対してデータの消去や塗りつぶし等の処理を
施す動作を表示サイクルに同期して連続的に行なう手段
とを有することを特徴とする画像表示装置。 - 【請求項2】 請求項1記載の画像表示装置において、
キャラクタ毎に設定されるアトリビュートデータ中に持
たせる指定領域の単位数が複数であることを特徴とする
画像表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03100351A JP3115634B2 (ja) | 1991-04-05 | 1991-04-05 | 画像表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03100351A JP3115634B2 (ja) | 1991-04-05 | 1991-04-05 | 画像表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0713556A JPH0713556A (ja) | 1995-01-17 |
JP3115634B2 true JP3115634B2 (ja) | 2000-12-11 |
Family
ID=14271686
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03100351A Expired - Fee Related JP3115634B2 (ja) | 1991-04-05 | 1991-04-05 | 画像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3115634B2 (ja) |
-
1991
- 1991-04-05 JP JP03100351A patent/JP3115634B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0713556A (ja) | 1995-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4303986A (en) | Data processing system and apparatus for color graphics display | |
US4763119A (en) | Image processing system for area filling of graphics | |
EP0098869A1 (en) | Method for filling in polygons and Graphic system with a train for implementing the method. | |
US5479184A (en) | Videotex terminal system using CRT display and binary-type LCD display | |
EP0139932A2 (en) | Apparatus for generating the display of a cursor | |
CA1220293A (en) | Raster scan digital display system | |
JPS5858674B2 (ja) | 陰極線管表示装置 | |
JPS63201793A (ja) | ビデオ・アダプタ | |
WO1987005428A1 (en) | Image display device | |
JPS642955B2 (ja) | ||
JP3115634B2 (ja) | 画像表示装置 | |
US5818466A (en) | Apparatus for providing multi-layer sprite graphic for an on-screen-graphic of television | |
EP0062669A4 (en) | GRAPHICS AND TEXT IMAGE GENERATOR FOR A GRID SCAN DISPLAY. | |
JPH0683288A (ja) | 表示制御装置 | |
JP3120118B2 (ja) | 画像表示装置 | |
JPS5995589A (ja) | Crt表示装置 | |
JPS6362750B2 (ja) | ||
JPS6144318B2 (ja) | ||
Matherat | A chip for low-cost raster-scan graphic display | |
JPS58139179A (ja) | 文字表示装置 | |
JPH087547B2 (ja) | 表示メモリアドレス装置 | |
JPS61254984A (ja) | ビツト・マツプ表示器用処理装置 | |
JPS6352390B2 (ja) | ||
JPH01183788A (ja) | 画像メモリ用バッファ制御装置および方法 | |
JPS5830787A (ja) | ブラウン管表示図形のぬりつぶし装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080929 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |