JP3114825B2 - Printed wiring board - Google Patents

Printed wiring board

Info

Publication number
JP3114825B2
JP3114825B2 JP8457792A JP8457792A JP3114825B2 JP 3114825 B2 JP3114825 B2 JP 3114825B2 JP 8457792 A JP8457792 A JP 8457792A JP 8457792 A JP8457792 A JP 8457792A JP 3114825 B2 JP3114825 B2 JP 3114825B2
Authority
JP
Japan
Prior art keywords
layer
conductive
circuit
printed wiring
undercoat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8457792A
Other languages
Japanese (ja)
Other versions
JPH05251838A (en
Inventor
正美 石井
信夫 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8457792A priority Critical patent/JP3114825B2/en
Publication of JPH05251838A publication Critical patent/JPH05251838A/en
Application granted granted Critical
Publication of JP3114825B2 publication Critical patent/JP3114825B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • H05K3/308—Adaptations of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4685—Manufacturing of cross-over conductors

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明はプリント配線板、特に導
電ペーストによる導電回路を上層として有する印刷回路
基板に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board, and more particularly to a printed circuit board having a conductive circuit formed of a conductive paste as an upper layer.

【０００２】[0002]

【従来技術】導電ペーストによる導電回路を有する回路
基板としては、例えば図10及び図11に示す構造が知られ
ている。2. Description of the Related Art As a circuit board having a conductive circuit using a conductive paste, for example, a structure shown in FIGS. 10 and 11 is known.

【０００３】この構造によれば、基板１（これは実際に
は、複数の回路基板を積層した多層印刷配線板であって
よいが、図面では簡略に示した。）上に、まず第１層
（下層）の銅からなる導電回路２が所定パターンに形成
されている。ここでは、同導電回路の接続ランドとして
示している。また、基板１上の他の箇所には、導電回路
２と同時に形成可能な配線３が設けられている。According to this structure, first, a first layer is formed on a substrate 1 (which may actually be a multilayer printed wiring board in which a plurality of circuit boards are laminated, but is simply shown in the drawings). A (lower) conductive circuit 2 made of copper is formed in a predetermined pattern. Here, it is shown as a connection land of the conductive circuit. In other places on the substrate 1, wirings 3 that can be formed simultaneously with the conductive circuit 2 are provided.

【０００４】そして、導電回路２は、上層のCu導電ペー
スト回路４との接続領域（コンタクトエリア）５を残し
て全面に例えば10〜15μｍの厚みに塗布されたはんだレ
ジスト層（ソルダーレジスト）６によって完全に被覆さ
れている。即ち、レジスト層６は導電回路２に対しコン
タクトエリア５の周辺部分２ａ上に及び、かつ上記配線
３をも覆うように設けられる。なお、レジスト層６は、
抵抗、コンデンサ、ＩＣ等の電子部品のはんだ付け領域
（部品ランド：図示せず）以外に塗布されるものである
が、上記したコンタクトエリア５以外の全面にも塗布さ
れる。[0004] The conductive circuit 2 is formed by a solder resist layer (solder resist) 6 applied over the entire surface to a thickness of, for example, 10 to 15 μm except for a connection region (contact area) 5 with the upper Cu conductive paste circuit 4. Completely coated. That is, the resist layer 6 is provided so as to extend over the peripheral portion 2 a of the contact area 5 with respect to the conductive circuit 2 and also cover the wiring 3. In addition, the resist layer 6
The coating is applied to a region other than the soldering area (component land: not shown) of electronic components such as a resistor, a capacitor, and an IC, but is also applied to the entire surface other than the contact area 5 described above.

【０００５】上層の導電ペースト回路４は配線３上をこ
れに交差して設けられるものであるが、下層の配線３と
の電気的絶縁を十分にしなければならない。この場合、
レジスト層６だけでは絶縁不良となるので、更にアンダ
ーコートと称される絶縁層７が導電ペースト回路４下に
これとほぼ同一パターンに局部的に形成される。The conductive paste circuit 4 in the upper layer is provided on the wiring 3 so as to intersect with the wiring 3. However, it is necessary to ensure sufficient electrical insulation from the wiring 3 in the lower layer. in this case,
Since insulation failure occurs only with the resist layer 6, an insulating layer 7 called an undercoat is locally formed under the conductive paste circuit 4 in substantially the same pattern as this.

【０００６】しかしながら、アンダーコート７は、下層
の導電回路２の周辺部分２ａ上のレジスト層６の上面
（接続ランド２の周縁と重なるか或いはその内側の位
置）にまで印刷法で塗布され、しかも25〜30μｍと比較
的厚めに塗布されるために、次のような欠点が生じてし
まう。However, the undercoat 7 is applied by a printing method to the upper surface of the resist layer 6 on the peripheral portion 2a of the lower conductive circuit 2 (a position overlapping with or inside the peripheral edge of the connection land 2). Since the coating is applied relatively thickly at 25 to 30 μm, the following disadvantages occur.

【０００７】即ち、アンダーコート７の端部７ａの上面
から接続ランド５までの高さ（段差）が大きくて比較的
厚めに塗布されるので、図示の如く塗布時に絶縁材料７
ｂがにじみを生じてコンタクトエリア５内に入り込み、
接続ランド５を覆ってしまうことがある。この結果、下
層の導電回路２と上層の導電ペースト回路４との接触抵
抗が増大し、両者間に電流が流れないこともある。或い
は上記のにじみが少ない場合でも、下層２と上層４との
直接の接触面積が減るため、接触抵抗が増え、相互の接
着強度が低下してしまう。That is, since the height (step) from the upper surface of the end 7a of the undercoat 7 to the connection land 5 is large and relatively thick, the insulating material 7 is applied at the time of coating as shown in the figure.
b bleeds into the contact area 5 and
The connection land 5 may be covered. As a result, the contact resistance between the lower conductive circuit 2 and the upper conductive paste circuit 4 increases, and no current may flow between them. Alternatively, even when the bleeding is small, the direct contact area between the lower layer 2 and the upper layer 4 decreases, so that the contact resistance increases and the mutual bonding strength decreases.

【０００８】他方、図12及び13で示すように、上記した
絶縁材料のにじみを避けるためにアンダーコート７を接
続ランド２から例えば 100μｍの間隔ｄ’だけ離し、そ
の端部７ａを接続ランド２周囲にあるはんだレジスト６
の段差８の近傍に位置させることが考えられる。On the other hand, as shown in FIGS. 12 and 13, the undercoat 7 is separated from the connection land 2 by a distance d 'of, for example, 100 μm to prevent the above-mentioned bleeding of the insulating material. Solder resist 6
May be located in the vicinity of the step 8.

【０００９】しかしこの場合には、上記の間隔ｄ’内
（具体的には、段差８でのレジスト６とアンダーコート
端部７ａとの間隙９）に導電ペースト４が入り込み難
く、結果的に導電ペーストが段切れを生じ、導電ペース
ト回路が４ａと４ｂに分断されて断線を起こしてしまう
ことがある。In this case, however, the conductive paste 4 hardly enters the space d '(specifically, the gap 9 between the resist 6 and the undercoat edge 7a at the step 8), and as a result, the conductive In some cases, the paste is cut off, and the conductive paste circuit is divided into 4a and 4b, resulting in disconnection.

【００１０】[0010]

【発明の目的】本発明の目的は、上層の回路と下層回路
とを十分かつ強力に接続でき、かつ断線も生じない接続
構造を有するプリント配線板を提供することにある。SUMMARY OF THE INVENTION It is an object of the present invention to provide a printed wiring board having a connection structure capable of sufficiently and strongly connecting an upper layer circuit and a lower layer circuit without causing disconnection.

【００１１】[0011]

【発明の構成】即ち、本発明は、下層の導電層（例えば
後述の銅の導電回路２）と上層の導電層（例えば後述の
銅若しくは銀ペーストによる導電回路４）とを接続する
構造を有し、前記下層の導電層の周縁部を覆うようにレ
ジスト層（例えば後述のはんだレジスト層６）が形成さ
れることによって前記下層の導電層と前記上層の導電層
との接続領域（コンタクトエリア）が形成されており、
かつ、前記レジスト層と前記上層の導電層との間にはこ
の上層の導電層に対応した領域のみに絶縁層（例えば後
述のアンダーコート７）が設けられているプリント配線
板において、前記下層の導電層の前記周縁部の外側に存
在している前記レジスト層の段差から離れた位置であっ
て前記レジスト層の平坦面上に前記絶縁層の端縁部が存
在するように、前記絶縁層が形成されていること（即
ち、前記上層の導電層が前記接続領域の周囲にて段切れ
を生じないように、前記絶縁層の前記端縁部が前記下層
の導電層から十分な間隔（特に140μｍ以上、更には150
μｍ以上の間隔）を置いた位置において前記平坦面上に
存在すること）を特徴とするプリント配線板に係るもの
である。That is, the present invention has a structure in which a lower conductive layer (for example, a copper conductive circuit 2 described later) is connected to an upper conductive layer (for example, a copper or silver paste conductive circuit 4 described later). A resist layer (for example, a solder resist layer 6 described later) is formed so as to cover a peripheral portion of the lower conductive layer, so that a connection region (contact area) between the lower conductive layer and the upper conductive layer is formed. Is formed,
Further, in a printed wiring board in which an insulating layer (for example, an undercoat 7 described later) is provided only in a region corresponding to the upper conductive layer between the resist layer and the upper conductive layer, The insulating layer is located at a position apart from the step of the resist layer present outside the peripheral edge of the conductive layer and the edge of the insulating layer is present on a flat surface of the resist layer. (I.e., the edge of the insulating layer has a sufficient distance (particularly 140 μm) from the lower conductive layer so that the upper conductive layer does not break around the connection region. Above and even 150
at a position spaced apart by a distance of at least μm) on the flat surface).

【００１２】[0012]

【実施例】以下、本発明の実施例を説明する。Embodiments of the present invention will be described below.

【００１３】図１〜図９は、本発明を銅ペーストによる
導電回路を有するプリント配線板に適用した実施例を示
すものである。この実施例においては、図10〜図13に示
した従来例と共通する部分には共通符号を付し、その説
明を省略することがある。FIGS. 1 to 9 show an embodiment in which the present invention is applied to a printed wiring board having a conductive circuit made of a copper paste. In this embodiment, portions common to those in the conventional example shown in FIGS. 10 to 13 are denoted by the same reference numerals, and description thereof may be omitted.

【００１４】本実施例によれば、図１及び図２に示すよ
うに、下層の導電回路の接続ランド２の周縁部（又は周
辺部）上をはんだレジスト層６が覆い、銅ペーストによ
る導電回路４の下にアンダーコート７を設けた構造にお
いて、アンダーコート層７の端部７ａと下層の導電回路
の接続ランド２との間には、十分な間隔ｄが存在してい
ることが極めて重要である（なお、図中の10はオーバー
コートである）。According to the present embodiment, as shown in FIGS. 1 and 2, the solder resist layer 6 covers the peripheral portion (or peripheral portion) of the connection land 2 of the lower conductive circuit, and the conductive circuit made of copper paste is used. In the structure in which the undercoat 7 is provided underneath, it is extremely important that a sufficient distance d exists between the end 7a of the undercoat layer 7 and the connection land 2 of the lower conductive circuit. There is (10 in the figure is overcoat).

【００１５】即ち、この間隔ｄによって、アンダーコー
ト７の端部７ａは図12で述べた如きはんだレジスト層６
の段差８若しくはその近傍には存在せず、段差８の影響
のない位置に存在するこになる。従って、レジスト層６
の段差８とアンダーコート７の端部７ａとの間隙９は十
分大きくなるから、この間隙９内に銅ペースト４が完全
に入り込むようにして十分な厚みでほぼ均一に塗布され
ることになる。That is, due to the distance d, the end 7a of the undercoat 7 becomes the solder resist layer 6 as shown in FIG.
Does not exist at or near the step 8 of the above, and exists at a position where there is no influence of the step 8. Therefore, the resist layer 6
The gap 9 between the step 8 of the undercoat 7 and the end 7a of the undercoat 7 is sufficiently large, so that the copper paste 4 is completely applied into the gap 9 with a sufficient thickness so as to completely enter.

【００１６】こうして、アンダーコート７上に銅ペース
ト４を塗布したときに断線が生じることがなくなる。ま
た、アンダーコート７は接続ランド２から十分に離れて
印刷されるので、接続ランド２のコンタクトエリア５へ
のにじみも生じず、良好な接触抵抗と強度で以って上下
の回路４−２間が接続可能となる。Thus, when the copper paste 4 is applied on the undercoat 7, disconnection does not occur. Further, since the undercoat 7 is printed sufficiently away from the connection lands 2, no bleeding of the connection lands 2 to the contact area 5 occurs, and the undercoat 7 has good contact resistance and strength. Can be connected.

【００１７】このように、高信頼性の接続構造の導電ペ
ーストによる導電回路が得られるが、上記の顕著な作用
効果を得るには、上記の間隔ｄは、レジスト層６の厚み
を10〜15μｍ及びアンダーコート７の厚みを25〜30μｍ
としたときに、 140μｍ以上とするのがよく、 150μｍ
とするのが一層望ましい。As described above, a conductive circuit using a conductive paste having a highly reliable connection structure can be obtained. However, in order to obtain the above-mentioned remarkable effects, the distance d is set so that the thickness of the resist layer 6 is 10 to 15 μm. And the thickness of the undercoat 7 is 25 to 30 μm.
It is better to be 140 μm or more, 150 μm
Is more desirable.

【００１８】実際に、間隔ｄを種々変更して、各 100個
の銅ペーストによる導電回路を作成したところ、次の表
−１に示すような結果が得られた。ここで、◎は、Cuペ
ースト回路の断線が全くなく、極めて良好。○は、Cuペ
ースト回路の断線が僅かに（２〜３個のサンプルで）み
られたが、実用的に問題なし。△は、Cuペースト回路の
断線が一部（10〜20個のサンプル）にみられ、実用上問
題となる可能性あり。×は、Cuペースト回路の断線、若
しくはコンタクトエリア上へのにじみが50〜100 個のサ
ンプルにみられ、不良。Actually, when the distance d was variously changed and a conductive circuit was formed by using 100 pieces of copper paste, the results shown in the following Table 1 were obtained. Here, ◎ indicates that there is no disconnection of the Cu paste circuit at all, which is extremely good. In the open circle, the disconnection of the Cu paste circuit was slightly observed (in two or three samples), but there was no practical problem. △ indicates that the disconnection of the Cu paste circuit is partially observed (10 to 20 samples), which may be a practical problem. × indicates that the disconnection of the Cu paste circuit or bleeding on the contact area was observed in 50 to 100 samples, and was defective.

【００１９】 [0019]

【００２０】上記間隔ｄを 140μｍ以上（更には 150μ
ｍ以上）とすることは、アンダーコート７の端部７ａが
段差８の影響のないレジスト層６の平坦面上に位置する
ことを意味する。つまり、この平坦面上に端部７ａが存
在することによって、銅ペーストによる導電回路４が形
成され易くなる（間隙９内に入り込み易くなる）。When the distance d is 140 μm or more (and further 150 μm)
m) means that the end 7a of the undercoat 7 is located on the flat surface of the resist layer 6 which is not affected by the step 8. That is, the presence of the end portion 7a on the flat surface facilitates the formation of the conductive circuit 4 made of the copper paste (it easily enters the gap 9).

【００２１】なお、上記の間隔ｄの望ましい上限値は、
下層の回路２に隣接する配線３が間隔ｄに比べてかなり
離れた位置に設けられている場合には可能な限り大きく
とれる。但し、仮に配線３が近距離に隣接している場合
は、間隔ｄがあまりに大きいと、今度は配線３による段
差の影響を端部７ａが受けることになるから、そうした
影響が出ないように間隔ｄの上限値を設定する必要があ
る。It is to be noted that a desirable upper limit of the above-mentioned interval d is:
When the wiring 3 adjacent to the circuit 2 in the lower layer is provided at a position far apart from the distance d, the wiring 3 can be as large as possible. However, if the wiring 3 is adjacent at a short distance, if the distance d is too large, the end 7a will be affected by the step due to the wiring 3 this time. It is necessary to set the upper limit of d.

【００２２】次に、本実施例のプリント配線板の製造プ
ロセスを図３〜図９について説明する。但し、以下の説
明では、上記の接続ランドと共に、電気部品の部品ラン
ドも併せて説明する。Next, the manufacturing process of the printed wiring board of this embodiment will be described with reference to FIGS. However, in the following description, component lands of electric components will be described together with the connection lands.

【００２３】まず、図３のように、基板（具体的には多
層印刷配線基板）１上に、第１層としての銅導電回路２
（接続ランド）及び銅配線３をパターニングし、かつ、
部品ランドにおいては銅導電層11、12をパターニングす
る。接続ランド２の径は 1.0mmφ以上あればよい。First, as shown in FIG. 3, a copper conductive circuit 2 as a first layer is formed on a substrate (specifically, a multilayer printed wiring board) 1.
(Connection land) and the copper wiring 3 are patterned, and
In the component lands, the copper conductive layers 11 and 12 are patterned. The diameter of the connection land 2 may be 1.0 mmφ or more.

【００２４】次に図４のように、エポキシ系のはんだレ
ジスト層（ソルダーレジスト）６を例えば10〜15μｍ厚
に印刷法で所定パターンに塗布する。このはんだレジス
ト層６は、接続ランド２に対し、コンタクトエリア５を
0.6mmφ以上の径で残し、その周辺部を被覆する。Next, as shown in FIG. 4, an epoxy-based solder resist layer (solder resist) 6 is applied in a predetermined pattern by a printing method to a thickness of, for example, 10 to 15 μm. This solder resist layer 6 forms a contact area 5 with respect to the connection land 2.
Leave with a diameter of 0.6mmφ or more, and coat the periphery.

【００２５】このはんだレジストとして、熱硬化タイプ
の例えばＳ−222(太陽インキ社製）を使用するときは塗
布後に 150℃で10〜30分間加熱処理し、また紫外線硬化
タイプの例えばＵＳＲ−２Ｇ（タムラ化研）を使用する
ときは、塗布後に80Ｗの紫外線ランプを３灯、６ｍ／Ｍ
のコンベアスピード下で照射することができる。When a thermosetting type, for example, S-222 (manufactured by Taiyo Ink Co., Ltd.) is used as this solder resist, it is heat-treated at 150 ° C. for 10 to 30 minutes after application, and a UV curable type, for example, USR-2G ( When using Tamura Kaken), after application, three 80W ultraviolet lamps, 6m / M
Irradiation at a conveyor speed of

【００２６】次に図５のように、導電ペーストによる導
電回路の形成領域下にアンダーコート７を印刷法で例え
ば25〜30μｍ厚でかつ 1.0mm以上の幅で形成する。この
アンダーコート７は、その端部７ａが接続ランド２から
間隔ｄ（望ましくは 150μｍ以上）の距離を置いて位置
するように形成される。なお、部品ランド側はアンダー
コート７がかからないようにしておく。Next, as shown in FIG. 5, an undercoat 7 is formed by a printing method at a thickness of, for example, 25 to 30 μm and a width of 1.0 mm or more under a region where a conductive circuit is formed by a conductive paste. The undercoat 7 is formed such that its end 7a is located at a distance d (preferably 150 μm or more) from the connection land 2. Note that the undercoat 7 is not applied to the component land side.

【００２７】アンダーコート７の材質としてはエポキシ
系が使用可能であり、熱硬化タイプであれば塗布後に 1
50℃で10〜30分間加熱処理し、また紫外線硬化タイプで
あれば塗布後に80Ｗの紫外線ランプを３灯、６ｍ／Ｍの
コンベアスピード下で照射することができる。As a material of the undercoat 7, an epoxy-based material can be used.
Heat treatment is carried out at 50 ° C. for 10 to 30 minutes, and if it is an ultraviolet curing type, it can be irradiated with three 80 W ultraviolet lamps at a conveyor speed of 6 m / M after application.

【００２８】次に図６のように、接続ランド２のコンタ
クトエリア５に接触して、アンダーコート７上に導電ペ
ースト回路４を印刷法で例えば25〜30μｍ厚でかつ 0.4
mm以上の幅で（従って、例えばアンダーコート７の側縁
からは夫々 0.3mmの距離を置いて）形成する。この導電
ペースト回路４の接続部は接続ランド２上にこれとほぼ
同径に形成する。Next, as shown in FIG. 6, a conductive paste circuit 4 having a thickness of, for example, 25 to 30 μm is formed on the undercoat 7 by a printing method in contact with the contact area 5 of the connection land 2.
mm or more (thus, for example, at a distance of 0.3 mm from the side edge of the undercoat 7, respectively). The connecting portion of the conductive paste circuit 4 is formed on the connecting land 2 to have substantially the same diameter.

【００２９】この導電ペーストとしては、銅ペースト
や、銀ペースト（ＬＳ−500 、アサヒ化研製）が使用可
能であり、塗布後に 150〜160 ℃で30〜60分間で熱硬化
させることができる。As the conductive paste, a copper paste or a silver paste (LS-500, manufactured by Asahi Kaken) can be used. After application, the paste can be thermally cured at 150 to 160 ° C. for 30 to 60 minutes.

【００３０】なお、導電ペーストによる導電回路４は、
ジャンパーとして下層の配線３上を横切り、他の箇所に
設けた接続ランド（図示せず）にまで延設され、ここに
上記したと同様に接続される。従って、図示しない接続
ランドに対しても、アンダーコート７は間隔ｄ（望まし
くは 150μｍ以上）を置いて形成されるのがよい。The conductive circuit 4 made of the conductive paste is
As a jumper, it extends across the wiring 3 in the lower layer, extends to a connection land (not shown) provided in another place, and is connected here in the same manner as described above. Therefore, it is preferable that the undercoat 7 is formed at intervals d (preferably 150 μm or more) even for connection lands (not shown).

【００３１】次に図７のように、アンダーコート７と同
じ材料を印刷法で塗布し、同じ硬化条件でオーバーコー
ト10を例えば10〜15μｍ厚に形成する。このオーバーコ
ート10は、部品ランドにおけるはんだ付けに対して導電
ペーストによる導電回路等を保護するために設けられる
ものであって、接続ランド２の位置では 1.4mmφ以上の
径で、導電ペーストによる導電回路４上では 0.8mm以上
の幅に被着されてよい。Next, as shown in FIG. 7, the same material as the undercoat 7 is applied by a printing method, and the overcoat 10 is formed to a thickness of, for example, 10 to 15 μm under the same curing conditions. The overcoat 10 is provided to protect a conductive circuit or the like made of a conductive paste against soldering on a component land. 4 may be applied to a width of 0.8 mm or more.

【００３２】次に図８のように、導電層（部品ランド）
11−12間において、部品の実装状態のチェック及びはん
だブリッジの防止のためのシルクと称される認識マーク
13を形成する。このシルクは、図示しない他の箇所では
部品の種類等の参照ナンバーとしても形成される。Next, as shown in FIG. 8, the conductive layer (part land)
Recognition mark called silk between 11 and 12 for checking the mounting condition of components and preventing solder bridges
Form 13. This silk is also formed as a reference number such as the type of component in other places not shown.

【００３３】次に図９のように、部品ランド11−12間に
所定の電気部品（例えば抵抗等）14をマウントし、更に
はんだ15によって電気的及び機械的に部品ランドに接続
する。Next, as shown in FIG. 9, a predetermined electric component (for example, a resistor or the like) 14 is mounted between the component lands 11 and 12, and further electrically and mechanically connected to the component land by soldering 15.

【００３４】以上に説明した製造プロセスから、図６の
導電ペーストによる導電回路４の形成時に、下地のアン
ダーコート７が接続ランド２から十分な間隔ｄがあるた
めに、導電ペーストによる導電回路４は印刷性よく（段
切れなしに）形成されることになり、かつ、接続ランド
２に対しても十分な面積で形成されるために、接触抵抗
が小で、接続強度が大の接続が可能となることが明らか
である。From the manufacturing process described above, when the conductive circuit 4 is formed using the conductive paste shown in FIG. 6, since the undercoat 7 as the base has a sufficient distance d from the connection land 2, the conductive circuit 4 formed using the conductive paste is formed. Since it is formed with good printability (without disconnection) and is formed with a sufficient area with respect to the connection land 2, it is possible to make a connection with a small contact resistance and a large connection strength. It is clear that

【００３５】以上、本発明を例示したが、上述の実施例
は本発明の技術的思想に基いて更に変形が可能である。Although the present invention has been exemplified above, the above-described embodiment can be further modified based on the technical idea of the present invention.

【００３６】例えば、上述のアンダーコート７のパター
ンをはじめ、その材質等は種々変更してよいし、また各
導電層２や３、11、12等の材質、形成方法も公知の技術
を適用できる。For example, the material and the like of the above-described pattern of the undercoat 7 may be variously changed, and a known technique may be applied to the material and the forming method of the conductive layers 2, 3, 11 and 12. .

【００３７】なお、本発明は上述した導電ペーストによ
る導電回路以外にも適用可能であるし、使用可能なプリ
ント配線板も様々に選択してよい。The present invention can be applied to a circuit other than the conductive circuit using the above-mentioned conductive paste, and various types of usable printed wiring boards may be selected.

【００３８】[0038]

【発明の作用効果】本発明は上述したように、上層の導
電層下に設ける絶縁層の端縁部が、下層の導電層の周縁
部の外側に存在しているレジスト層の段差から離れた位
置においてレジスト層の平坦面上に存在しているので、
絶縁層が下層の導電層から十分な間隔を置いて形成され
ることになる。この結果、上層の導電層は上記間隔（即
ち、下層の導電層の周縁部上にあるレジスト層の段差と
絶縁層との間隔）内に完全に入り込み、十分な厚みで均
一に形成される。従って、上層の導電層は断線を生じ
ず、しかも下層の導電層とは十分な面積で強力に接続さ
れることになる。As described above, according to the present invention, the edge of the insulating layer provided under the upper conductive layer is separated from the step of the resist layer existing outside the peripheral edge of the lower conductive layer. Because it exists on the flat surface of the resist layer at the position,
The insulating layer is formed at a sufficient distance from the underlying conductive layer. As a result, the upper conductive layer completely penetrates into the above-mentioned space (that is, the space between the step of the resist layer on the peripheral portion of the lower conductive layer and the insulating layer) and is uniformly formed with a sufficient thickness. Therefore, the upper conductive layer does not cause disconnection, and is strongly connected to the lower conductive layer with a sufficient area.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の実施例によるジャンパー構造を有する
プリント配線板の要部断面図（図２のＩ−Ｉ線断面図）
である。FIG. 1 is a sectional view of a main part of a printed wiring board having a jumper structure according to an embodiment of the present invention (a sectional view taken along line II of FIG. 2);
It is.

【図２】同プリント配線板の要部平面図である。FIG. 2 is a plan view of a main part of the printed wiring board.

【図３】同プリント配線板の製造プロセスの一工程を示
す要部断面図である。FIG. 3 is a fragmentary cross-sectional view showing one step of a manufacturing process of the printed wiring board.

【図４】同プリント配線板の製造プロセスの一工程を示
す要部断面図である。FIG. 4 is a fragmentary cross-sectional view showing one step of a manufacturing process of the printed wiring board.

【図５】同プリント配線板の製造プロセスの一工程を示
す要部断面図である。FIG. 5 is a fragmentary cross-sectional view showing one step of a manufacturing process of the printed wiring board.

【図６】同プリント配線板の製造プロセスの一工程を示
す要部断面図である。FIG. 6 is a fragmentary cross-sectional view showing one step of a manufacturing process of the printed wiring board.

【図７】同プリント配線板の製造プロセスの一工程を示
す要部断面図である。FIG. 7 is a fragmentary cross-sectional view showing one step of a manufacturing process of the printed wiring board.

【図８】同プリント配線板の製造プロセスの一工程を示
す要部断面図である。FIG. 8 is a fragmentary cross-sectional view showing one step in a manufacturing process of the printed wiring board.

【図９】同プリント配線板の製造プロセスの一工程を示
す要部断面図である。FIG. 9 is a fragmentary cross-sectional view showing one step of a manufacturing process of the printed wiring board.

【図10】従来例において導電ペーストによる導電回路構
造においてアンダーコート（絶縁材料）のにじみが生じ
た状態を示すプリント配線板の要部断面図（図２のＸ−
Ｘ線断面図）である。10 is a cross-sectional view of a main part of a printed wiring board showing a state where bleeding of an undercoat (insulating material) has occurred in a conductive circuit structure using a conductive paste in a conventional example (X- in FIG. 2).
(X-ray sectional view).

【図11】同プリント配線板の要部平面図である。FIG. 11 is a plan view of a main part of the printed wiring board.

【図12】従来例において他の導電ペーストによる導電回
路構造において導電回路の断線が生じた状態を示すプリ
ント配線板の要部断面図（図２の XII−XII 線断面図）
である。12 is a cross-sectional view of a main part of a printed wiring board showing a state in which a conductive circuit is broken in a conductive circuit structure using another conductive paste in a conventional example (a cross-sectional view taken along line XII-XII in FIG. 2).
It is.

【図13】同プリント配線板の要部平面図である。FIG. 13 is a plan view of a principal part of the printed wiring board.

【符号の説明】[Explanation of symbols]

１・・・基板 ２・・・接続ランド（下層の導電回路） ２ａ・・・周辺部 ３・・・配線 ４・・・導電ペースト回路又はジャンパー（上層の導電
回路） ５・・・コンタクトエリア ６・・・はんだレジスト層 ７・・・アンダーコート ７ａ・・・端部 ８・・・段差 ９・・・間隙 10・・・オーバーコート 11、12・・・部品ランド 13・・・シルク（認識マーク） 14・・・電気部品 15・・・はんだ ｄ・・・間隔DESCRIPTION OF SYMBOLS 1 ... Substrate 2 ... Connection land (lower conductive circuit) 2a ... Peripheral part 3 ... Wiring 4 ... Conductive paste circuit or jumper (upper conductive circuit) 5 ... Contact area 6 ... Solder resist layer 7 ... Undercoat 7a ... End 8 ... Step 9 ... Gap 10 ... Overcoat 11,12 ... Part land 13 ... Silk (recognition mark) ) 14 ・ ・ ・ Electrical parts 15 ・ ・ ・ Solder d ・ ・ ・ Spacing

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 1/11 H05K 1/02 H05K 3/46 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H05K 1/11 H05K 1/02 H05K 3/46

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】下層の導電層と上層の導電層とを接続する
構造を有し、前記下層の導電層の周縁部を覆うようにレ
ジスト層が形成されることによって前記下層の導電層と
前記上層の導電層との接続領域が形成されており、か
つ、前記レジスト層と前記上層の導電層との間にはこの
上層の導電層に対応した領域のみに絶縁層が設けられて
いるプリント配線板において、前記下層の導電層の前記
周縁部の外側に存在している前記レジスト層の段差から
離れた位置であって前記レジスト層の平坦面上に前記絶
縁層の端縁部が存在するように、前記絶縁層が形成され
ていることを特徴とするプリント配線板。A first resistive layer having a structure for connecting a lower conductive layer to an upper conductive layer, wherein a resist layer is formed so as to cover a peripheral portion of the lower conductive layer; A printed wiring in which a connection region with an upper conductive layer is formed, and an insulating layer is provided only between the resist layer and the upper conductive layer in a region corresponding to the upper conductive layer. In the plate, the edge of the insulating layer is present on a flat surface of the resist layer at a position apart from a step of the resist layer present outside the peripheral edge of the lower conductive layer. Wherein the insulating layer is formed on the printed wiring board.
JP8457792A 1992-03-06 1992-03-06 Printed wiring board Expired - Fee Related JP3114825B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8457792A JP3114825B2 (en) 1992-03-06 1992-03-06 Printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8457792A JP3114825B2 (en) 1992-03-06 1992-03-06 Printed wiring board

Publications (2)

Publication Number Publication Date
JPH05251838A JPH05251838A (en) 1993-09-28
JP3114825B2 true JP3114825B2 (en) 2000-12-04

Family

ID=13834533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8457792A Expired - Fee Related JP3114825B2 (en) 1992-03-06 1992-03-06 Printed wiring board

Country Status (1)

Country Link
JP (1) JP3114825B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148791A (en) * 1994-11-18 1996-06-07 Japan Aviation Electron Ind Ltd Circuit board
JP2011159667A (en) * 2010-01-29 2011-08-18 Fujikura Ltd Method of manufacturing printed wiring board, and printed wiring board

Also Published As

Publication number Publication date
JPH05251838A (en) 1993-09-28

Similar Documents

Publication Publication Date Title
JPH0423485A (en) Printed wiring board and manufacture thereof
US6548766B2 (en) Printed wiring board for attachment to a socket connector, having recesses and conductive tabs
TWI699143B (en) Printed circuit board and method of fabricating the same
JP2009253294A (en) Wiring substrate and method for manufacturing the wiring substrate
JP3114825B2 (en) Printed wiring board
JP3048722B2 (en) Printed wiring board
JP2717200B2 (en) Method of forming overlay plating on electronic component mounting substrate
US5024734A (en) Solder pad/circuit trace interface and a method for generating the same
JP2002111231A (en) Multilayer printed-wiring board
US5291653A (en) Manufacturing printed wiring boards having electromagnetic wave shielding
JPH0695591B2 (en) Flexible circuit board for mounting IC and manufacturing method thereof
JPS5857920B2 (en) printed circuit board
JP3048723B2 (en) Manufacturing method of printed wiring board
US5686135A (en) Method of forming an electrically conductive contact on a substrate
WO2023209902A1 (en) Component mounting substrate
KR101154588B1 (en) The printed circuit board and the method for manufacturing the same
JP3821175B2 (en) Multilayer printed wiring board
JP2018088496A (en) Electronic component and mounting method of electronic component
JP2649438B2 (en) Circuit board with circuit component mounting terminal and method of manufacturing the same
JPH06334067A (en) Multilayer printed wiring board and production thereof
JPS6141303B2 (en)
JPH09181453A (en) Multilayer wiring board and its manufacturing method
JP2851148B2 (en) Printed wiring board
JP2770692B2 (en) Thick film multilayer circuit board
JPH066028A (en) Manufacturing method of printed wiring board

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees