JP3114467B2 - Voltage clamp circuit - Google Patents
Voltage clamp circuitInfo
- Publication number
- JP3114467B2 JP3114467B2 JP05293731A JP29373193A JP3114467B2 JP 3114467 B2 JP3114467 B2 JP 3114467B2 JP 05293731 A JP05293731 A JP 05293731A JP 29373193 A JP29373193 A JP 29373193A JP 3114467 B2 JP3114467 B2 JP 3114467B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input
- circuit
- output
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Manipulation Of Pulses (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は例えば電子回路に入力電
圧を取り入れる際に用いられる電圧クランプ回路であっ
て、入力電圧を受けて上下限がそれぞれ所定電圧値にク
ランプされた出力電圧を出力するための回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voltage clamp circuit used, for example, when an input voltage is applied to an electronic circuit, and outputs an output voltage whose upper and lower limits are clamped to predetermined voltage values in response to the input voltage. For the circuit.
【０００２】[0002]
【従来の技術】上述のように、電子回路への種々な信号
の入力に際してそのままの電圧で取り入れたのでは回路
が障害を受けたりその動作に支障が発生することがあ
り、このため入力信号の電圧変化の範囲をそれを受ける
回路に適合させる必要がしばしば生じる。図４に示す電
圧クランプ回路はこの目的に適する従来の代表例であ
り、図示のように入力回路10とクランプ回路40からな
る。入力回路10は入力電圧Viに対する出力電圧Voの変化
特性を設定するためのいわゆる加算回路であって、入力
信号Viの抵抗11と13による分圧電圧と電源電圧Ｖの抵抗
12と13による分圧電圧を加算して出力電圧Voを作る。ク
ランプ回路40の演算増幅器41, 42およびそれらに付属す
るダイオード41ａ, 42ａは出力電圧Voをそれぞれ所定の
下限値と上限値にクランプするためのものである。2. Description of the Related Art As described above, if various signals are input to an electronic circuit at the same voltage, the circuit may be damaged or its operation may be impaired. Often it is necessary to adapt the range of the voltage change to the circuit receiving it. The voltage clamp circuit shown in FIG. 4 is a conventional representative example suitable for this purpose, and comprises an input circuit 10 and a clamp circuit 40 as shown. The input circuit 10 is a so-called addition circuit for setting a change characteristic of the output voltage Vo with respect to the input voltage Vi, and includes a divided voltage of the input signal Vi by the resistors 11 and 13 and a resistance of the power supply voltage V.
The output voltage Vo is created by adding the divided voltages obtained by 12 and 13. The operational amplifiers 41 and 42 of the clamp circuit 40 and the diodes 41a and 42a attached thereto clamp the output voltage Vo to predetermined lower and upper limits, respectively.
【０００３】演算増幅器41の方は最低電圧VLの設定値と
出力電圧Voとを受け、入力回路10による出力電圧Voが最
低電圧VLより低いときに後者と同じ電圧をダイオード41
ａを介し出力して出力電圧Voを最低電圧VLまで持ち上げ
る。演算増幅器42の方は最高電圧VHの設定値と出力電圧
Voとを受け、入力回路10による出力電圧Voが逆に最高電
圧VHよりも高いときに前者をダイオード41ａを介して後
者と同じ電圧まで吸い込んで出力電圧Voを最高電圧VHに
引き下げる。このようして図４の電圧クランプ回路によ
って、クランプ回路40により下限が最低電圧VLに, 上限
が最高電圧VHにそれぞれクランプされ, かつ上下限の間
では電圧値が入力電圧Viの変化に対して入力回路10によ
り設定された傾斜をもつ出力電圧Voが得られる。The operational amplifier 41 receives the set value of the minimum voltage VL and the output voltage Vo, and applies the same voltage as the latter when the output voltage Vo of the input circuit 10 is lower than the minimum voltage VL.
The voltage is output via a to raise the output voltage Vo to the minimum voltage VL. For the operational amplifier 42, the set value of the maximum voltage VH and the output voltage
Receiving Vo, when the output voltage Vo by the input circuit 10 is higher than the maximum voltage VH, the former is sucked through the diode 41a to the same voltage as the latter, and the output voltage Vo is reduced to the maximum voltage VH. In this way, the voltage clamp circuit of FIG. 4 clamps the lower limit to the minimum voltage VL and the upper limit to the maximum voltage VH by the clamp circuit 40. An output voltage Vo having a slope set by the input circuit 10 is obtained.
【０００４】[0004]
【発明が解決しようとする課題】上述の従来の電圧クラ
ンプ回路により、出力電圧Voの上下限値と傾斜を非常に
正確に設定することができるが、回路構成にかなり多数
のトランジスタが必要になる。すなわち、図４中の演算
増幅器41と42は周知のようにふつう各10個程度のトラン
ジスタで構成されるので全体では20個程度のトランジス
タが必要になる。このため、例えば集積回路装置に入力
信号点数が多い電子回路を作り込む場合に貴重なチップ
面積中の相当な部分を電圧クランプ回路用に割く必要が
あるほか、最低電圧VLと最高電圧VHの設定用の電圧を作
るためにも別回路が必要になるため集積回路装置が高価
につきやすくなる問題がある。The above-mentioned conventional voltage clamp circuit makes it possible to set the upper and lower limits and the slope of the output voltage Vo very accurately, but requires a considerably large number of transistors in the circuit configuration. . In other words, the operational amplifiers 41 and 42 in FIG. 4 are generally composed of about ten transistors as is well known, so that a total of about twenty transistors are required. For this reason, for example, when an electronic circuit having a large number of input signal points is built in an integrated circuit device, it is necessary to devote a considerable part of the valuable chip area to a voltage clamp circuit, and to set a minimum voltage VL and a maximum voltage VH. However, there is a problem that an integrated circuit device is likely to be expensive because a separate circuit is required to generate a voltage for use.
【０００５】かかる問題を解決するため、本発明は少な
いトランジスタ数で構成できる電圧クランプ回路を提供
することを目的とする。[0005] In order to solve such a problem, an object of the present invention is to provide a voltage clamp circuit which can be constituted by a small number of transistors.
【０００６】[0006]
【課題を解決するための手段】上記目的は本発明の電圧
クランプ回路によれば、入力電圧と電源電圧を受けて入
力電圧に応じた制御電圧を発する入力回路と、その制御
電圧をベースに受ける入力側トランジスタと、そのエミ
ッタにベースが接続された出力側トランジスタと、電源
電圧を所定比に分圧してその分圧点に出力側トランジス
タのエミッタが接続された出力回路を設け、出力回路の
分圧点から入力電圧に応じて変化しかつ最低電圧が入力
側トランジスタのエミッタの電位により，最高電圧が出
力回路の分圧比によりそれぞれ設定された値にクランプ
された出力電圧を取り出すことによって達成される。According to the present invention, there is provided a voltage clamp circuit for receiving an input voltage and a power supply voltage to generate a control voltage corresponding to the input voltage, and receiving the control voltage on a base. An input transistor, an output transistor whose base is connected to its emitter, and an output circuit in which the power supply voltage is divided at a predetermined ratio and the emitter of the output transistor is connected to the voltage dividing point are provided. This is achieved by extracting an output voltage that changes from the voltage point in accordance with the input voltage and whose minimum voltage is clamped to a value set by the potential of the emitter of the input transistor and whose maximum voltage is clamped to a value set by the voltage dividing ratio of the output circuit. .
【０００７】なお、上記構成にいう入力回路には例えば
従来と同様に入力電圧の分圧回路と電源電圧の分圧回路
を重ね合わせた加算回路を用いることができる。出力回
路は抵抗からなる分圧回路として構成することでよい
が、場合によりその分圧要素として抵抗のかわりに常時
オンの状態に保たれる電界効果トランジスタを用いても
よい。入力側および出力側トランジスタにはもちろんバ
イポーラトランジスタを用いるが、前者を npn形とし，
後者を pnp形とするのがよい。As the input circuit of the above configuration, for example, an adder circuit in which a voltage dividing circuit of an input voltage and a voltage dividing circuit of a power supply voltage are overlapped can be used as in the prior art. The output circuit may be configured as a voltage dividing circuit composed of a resistor. In some cases, however, a field effect transistor that is always kept on may be used as the voltage dividing element instead of the resistor. Of course, bipolar transistors are used for the input side and output side transistors.
The latter should be pnp type.
【０００８】出力電圧の下限値である上述の最低電圧は
１Ｖ以下のごく低い値でよいことが多く、この場合には
それを設定する入力側トランジスタのエミッタ電位をゼ
ロとすれば、出力電圧の最低電圧を入力側トランジスタ
のベース・エミッタ間電圧に等しい 0.5〜0.6Vの範囲に
簡単に設定でき、このためには入力側トランジスタのエ
ミッタをエミッタ抵抗を介して接地するのがよい。The above-mentioned minimum voltage, which is the lower limit value of the output voltage, may often be a very low value of 1 V or less. In this case, if the emitter potential of the input-side transistor for setting the voltage is set to zero, the output voltage becomes lower. The minimum voltage can be easily set in the range of 0.5 to 0.6 V, which is equal to the base-emitter voltage of the input transistor. For this purpose, the emitter of the input transistor is preferably grounded via an emitter resistor.
【０００９】しかし、出力電圧の最低電圧をこれより高
めたい場合は入力側トランジスタのエミッタ抵抗に電源
電圧を受ける抵抗を直列に接続して、電源電圧を直列抵
抗とエミッタ抵抗により分圧した電圧まで入力側トラン
ジスタのエミッタ電位を引き上げるのがよい。また、入
力側トランジスタのエミッタと出力側トランジスタのベ
ースとの間および出力回路の分圧点と出力側トランジス
タのエミッタとの間にそれぞれダイオードを必要個数だ
け直列に接続することによっても入力側トランジスタの
エミッタ電位, 従って最低電圧の設定を調整できる。However, when it is desired to increase the minimum output voltage, a resistor for receiving a power supply voltage is connected in series to the emitter resistance of the input transistor, and the power supply voltage is divided by the series resistance and the emitter resistance. It is preferable to raise the emitter potential of the input-side transistor. Also, by connecting the required number of diodes in series between the emitter of the input-side transistor and the base of the output-side transistor and between the voltage dividing point of the output circuit and the emitter of the output-side transistor, respectively, The emitter potential, and thus the minimum voltage setting, can be adjusted.
【００１０】[0010]
【作用】図４に示した従来の電圧クランプ回路では出力
電圧をクランプすべき上下限である最低電圧と最高電圧
の設定に演算増幅器を用いていたためにトランジスタの
所要個数が多かったのであるが、本発明は２個のトラン
ジスタだけでもそのオンオフ状態の組み合わせを利用す
れば出力電圧を最低電圧や最高電圧にクランプしかつ入
力電圧に応じて両電圧の間で変化させ得ることに着目し
て、電圧クランプ回路のトランジスタの個数の大幅に削
減するものである。このため、本発明では前項の構成に
いうよう入力回路により入力電圧に応じた制御電圧を作
って入力側トランジスタのベースに与え、そのエミッタ
にベースが接続された出力側トランジスタのエミッタを
電源電圧を所定の設定比に分圧する出力回路の分圧点に
接続してそこから出力電圧を取り出すようにする。In the conventional voltage clamp circuit shown in FIG. 4, the required number of transistors is large because an operational amplifier is used for setting the minimum voltage and the maximum voltage which are the upper and lower limits of the output voltage to be clamped. The present invention focuses on the fact that the output voltage can be clamped to the minimum voltage or the maximum voltage and the voltage can be changed between the two voltages in accordance with the input voltage by using the combination of the on / off states of only two transistors. This significantly reduces the number of transistors in the clamp circuit. For this reason, in the present invention, a control voltage according to the input voltage is generated by the input circuit and applied to the base of the input transistor, and the emitter of the output transistor whose base is connected to the emitter is connected to the power supply voltage. It is connected to a voltage dividing point of an output circuit that divides a voltage to a predetermined set ratio, and an output voltage is taken out therefrom.
【００１１】これにより、制御電圧が充分に低い場合は
入力側トランジスタがオフ，出力側トランジスタがオン
の状態で前者のエミッタ電位により決まる最低電圧を後
者のエミッタから導出して出力電圧を下限にクランプ
し、制御電圧が充分高い場合は逆に入力側トランジスタ
がオン，出力側トランジスタがオフの状態で出力電圧を
出力回路の分圧比により決まる最高電圧である上限にク
ランプし、さらにこれら上下限の中間では両トランジス
タがともにオンした状態で出力電圧を制御電圧，従って
入力電圧に応じて変化させることができるので、本発明
では電圧クランプ回路の動作に必要なトランジスタの個
数が２個に減少する。さらに、本発明では出力電圧をク
ランプすべき最低電圧を入力側トランジスタに与えるエ
ミッタ電位により，最高電圧を出力回路に与える分圧比
により，その入力電圧に応じた電圧変化の勾配を入力回
路に発生させる制御電圧の入力電圧および電源電圧に対
する依存性によりそれぞれ正確に設定することができ
る。When the control voltage is sufficiently low, the lowest voltage determined by the former emitter potential is derived from the latter emitter when the input transistor is off and the output transistor is on, and the output voltage is clamped to the lower limit. On the other hand, if the control voltage is sufficiently high, the output voltage is clamped to the upper limit, which is the highest voltage determined by the voltage dividing ratio of the output circuit, while the input transistor is turned on and the output transistor is turned off. Since the output voltage can be changed in accordance with the control voltage and therefore the input voltage with both transistors turned on, the number of transistors required for the operation of the voltage clamp circuit is reduced to two in the present invention. Further, according to the present invention, a gradient of a voltage change corresponding to the input voltage is generated in the input circuit by an emitter potential for providing the lowest voltage to clamp the output voltage to the input side transistor and by a voltage dividing ratio for providing the highest voltage to the output circuit. The control voltage can be set accurately depending on the input voltage and the power supply voltage.
【００１２】[0012]
【実施例】以下、図面を参照して本発明の若干の実施例
を説明する。図１は本発明の電圧クランプ回路の実施例
回路およびその電圧クランプ特性を，図２は本発明の電
圧クランプ回路の異なる実施例回路を，図３は本発明の
電圧クランプ回路に入力側トランジスタのエミッタ電位
用の調整手段を組み込む場合の互いに異なる２個の実施
例回路をそれぞれ示す。DESCRIPTION OF THE PREFERRED EMBODIMENTS Some embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows an embodiment of a voltage clamp circuit of the present invention and its voltage clamp characteristics, FIG. 2 shows a circuit of another embodiment of the voltage clamp circuit of the present invention, and FIG. 2 shows two different exemplary circuits in which the adjusting means for the emitter potential is incorporated.
【００１３】図１(a) の実施例回路に示されたように本
発明による電圧クランプ回路は入力回路10，入力側トラ
ンジスタ21，出力側トランジスタ22，および出力回路30
から構成される。入力回路10は入力電圧Viと電源電圧Ｖ
を受けて入力電圧Viに応じた制御電圧Vcを出力し、入力
側トランジスタ21はこの制御電圧Vcをベースに受け、出
力側トランジスタ22はベースが入力側トランジスタ21の
エミッタに接続され、出力回路30は電源電圧Ｖを受ける
１個の分圧回路であり出力側トランジスタ22のエミッタ
がその分圧点に接続され、さらに出力回路30の分圧点か
ら出力電圧Voが取り出される。As shown in the embodiment of FIG. 1A, the voltage clamp circuit according to the present invention comprises an input circuit 10, an input transistor 21, an output transistor 22, and an output circuit 30.
Consists of The input circuit 10 has an input voltage Vi and a power supply voltage V
Receiving the control voltage Vc according to the input voltage Vi, the input-side transistor 21 receives the control voltage Vc at its base, and the output-side transistor 22 has the base connected to the emitter of the input-side transistor 21 and the output circuit 30. Is a voltage dividing circuit for receiving the power supply voltage V, the emitter of the output transistor 22 is connected to the voltage dividing point, and the output voltage Vo is extracted from the voltage dividing point of the output circuit 30.
【００１４】入力回路10は前の図４と同じ加算回路であ
って、その出力である制御電圧Vcは抵抗11〜13の抵抗値
をそれぞれR1〜R3とすると入力電圧Viと電源電圧Ｖとに
比例する関数としてVc＝ａVi＋ｂＶの式により表せる。
ただし、ここでａとｂは比例係数であり、Ｒ2 ＝R1R2+R
2R3+R3R1と置くとａ＝R2R3／Ｒ2 , ｂ＝R1R3／Ｒ2 であ
る。かかる制御電圧Vcをベースに受ける入力側トランジ
スタ21は npn形とするのがよく、図の例ではそのコレク
タに電源電圧Ｖを受けてエミッタが抵抗21ａを介して接
地される。この入力側トランジスタ21のエミッタにベー
スが接続される出力側トランジスタ22は pnp形とするの
がよく、図の例ではそのコレクタを接地した状態でエミ
ッタに出力回路30内の抵抗31を介して電源電圧Ｖを受け
る。出力回路30は一対の抵抗31と32からなる分圧回路で
あって、出力側トランジスタ22のエミッタが接続される
分圧点から出力電圧Voが導出される。この分圧点の出力
側トランジスタ22がオフのときの電位voは、抵抗31と32
の抵抗値をr1とr2としかつ比例係数ｃをｃ＝r2／(r1+r
2) と置くとvo＝cVである。The input circuit 10 is the same adder circuit as in FIG. 4, and its output, the control voltage Vc, is defined as the input voltage Vi and the power supply voltage V when the resistance values of the resistors 11 to 13 are R1 to R3, respectively. It can be expressed as a proportional function by the equation Vc = aVi + bV.
Here, a and b are proportional coefficients, and R 2 = R1R2 + R
2R3 + R3R1 with placing the a = R2R3 / R 2, b = a R1R3 / R 2. The input-side transistor 21 receiving the control voltage Vc at its base is preferably of the npn type. In the example shown in the figure, the collector receives the power supply voltage V and the emitter is grounded via the resistor 21a. The output transistor 22 whose base is connected to the emitter of the input transistor 21 is preferably of the pnp type. In the example shown in the figure, the collector is grounded and the emitter is connected to the emitter via the resistor 31 in the output circuit 30. Receives voltage V. The output circuit 30 is a voltage dividing circuit including a pair of resistors 31 and 32, and an output voltage Vo is derived from a voltage dividing point to which the emitter of the output-side transistor 22 is connected. The potential vo when the output side transistor 22 at this voltage dividing point is off is the resistance 31 and 32
Are defined as r1 and r2, and the proportionality coefficient c is c = r2 / (r1 + r
If we put 2), vo = cV.
【００１５】図１(a) のように構成された本発明の電圧
クランプ回路において入力電圧Viに応じて出力電圧Voが
変化する様子を図１(b) の特性図に示す。図のように本
発明回路は、横軸に示す入力電圧Viの０から最大Vdまで
の変化範囲内の入力電圧Viが図のV1よりも低い範囲では
縦軸に示す出力電圧Voが最低電圧VLにクランプされ、入
力電圧Viが図のV2より高い範囲では出力電圧Voが最高電
圧VHにクランプされ、かつ入力電圧Viが図のV1とV2の間
にある中間範囲では出力電圧Voが入力電圧Viの値に応じ
て直線的に変化する特性を備える。以下、かかる特性に
関連して本発明回路の動作を説明する。FIG. 1B shows how the output voltage Vo changes according to the input voltage Vi in the voltage clamp circuit of the present invention configured as shown in FIG. 1A. As shown in the figure, in the circuit of the present invention, the output voltage Vo shown on the vertical axis is the lowest voltage VL in the range where the input voltage Vi in the change range from 0 to the maximum Vd of the input voltage Vi shown on the horizontal axis is lower than V1 in the figure. In the range where the input voltage Vi is higher than V2 in the figure, the output voltage Vo is clamped to the maximum voltage VH, and in the intermediate range where the input voltage Vi is between V1 and V2 in the figure, the output voltage Vo is the input voltage Vi. Has a characteristic that changes linearly according to the value of. Hereinafter, the operation of the circuit of the present invention will be described in relation to such characteristics.
【００１６】入力電圧ViがV1より低く, 従って制御電圧
Vcも低いと入力側トランジスタ21にベース電流を供給で
きないため入力側トランジスタ21はオフ状態になり、こ
れに対し出力側トランジスタ22はそのベースがエミッタ
抵抗21ａを介して接地されているから出力回路30からベ
ース電流を供給されてオンする。この状態では出力側ト
ランジスタ22のごく僅かなベース電流がエミッタ抵抗21
ａに流れるに過ぎないから、入力側トランジスタ21のエ
ミッタはほぼ接地Ｅの０の電位にあり、従って出力電圧
Voがクランプされる最低電圧VLである出力側トランジス
タ22のエミッタ電位はそのベース・エミッタ間電圧Ｖbe
になる。The input voltage Vi is lower than V1 and therefore the control voltage
If Vc is also low, the base current cannot be supplied to the input-side transistor 21, so that the input-side transistor 21 is turned off. In contrast, the output-side transistor 22 has its base grounded via the emitter resistor 21a, so that the output circuit 30 Is supplied with a base current from the transistor and turns on. In this state, a very small base current of the output transistor 22 is reduced by the emitter resistance 21.
a, the emitter of the input-side transistor 21 is almost at the potential of 0 of the ground E, and therefore the output voltage
The emitter potential of the output transistor 22, which is the lowest voltage VL at which Vo is clamped, is the base-emitter voltage V be
become.
【００１７】また、制御電圧Vcに両トランジスタ21と22
のふつう同じ値のベース・エミッタ間電圧が互いに逆方
向に加わったものが出力側トランジスタ22のエミッタ電
位であるから、この状態での制御電圧Vcの値はこのエミ
ッタ電位である最低電圧VLと同じＶbeである。これと前
述の制御電圧Vcの式から最低電圧VLに対応する上述の入
力信号Viの最大値V1はV1＝(Vbe−bV)/ａで与えられる。The transistors 21 and 22 are connected to the control voltage Vc.
Normally, the same value of the base-emitter voltage applied in the opposite direction is the emitter potential of the output transistor 22.The value of the control voltage Vc in this state is the same as the lowest voltage VL which is the emitter potential. V be . At the maximum value of the input signal Vi described above corresponding to the lowest voltage VL from the above equations of the control voltage Vc V1 is given by V1 = (V be -bV) / a.
【００１８】入力電圧ViがこのV1の値より高くなると入
力側トランジスタ21はベース電流を供給されてオンす
る。この両トランジスタ21と22がともにオンの状態でも
前述のように制御電圧Vcは出力側トランジスタ22のエミ
ッタ電位と同じであり、従ってVc＝Voの関係が成立して
いるから、出力電圧Voは前述の制御電圧Vcの式と同じく
Vo=aVi＋bVで表せる。これからわかるように、入力電圧
ViがV1〜V2の間では出力電圧Voの値は入力回路10により
設定された傾斜ないし特性で入力電圧Viに応じて直線的
に変化する。この状態では入力側トランジスタ21からエ
ミッタ抵抗21ａに電流が流れ、その電圧降下によって入
力側トランジスタ21のエミッタ電位は入力信号Viの増加
に応じて上昇して行く。When the input voltage Vi becomes higher than the value of V1, the input side transistor 21 is supplied with a base current and is turned on. Even when both of the transistors 21 and 22 are turned on, the control voltage Vc is the same as the emitter potential of the output-side transistor 22 as described above. Therefore, the relationship of Vc = Vo is established. As the control voltage Vc equation
Vo = aVi + bV. As you can see, the input voltage
When Vi is between V1 and V2, the value of the output voltage Vo changes linearly in accordance with the input voltage Vi with the slope or characteristic set by the input circuit 10. In this state, a current flows from the input-side transistor 21 to the emitter resistor 21a, and the voltage drop causes the emitter potential of the input-side transistor 21 to rise as the input signal Vi increases.
【００１９】入力信号Viの増加に応じて出力電圧Voが上
昇してその値が出力回路30の前述の分圧電位voに達する
と、出力側トランジスタ22のベースにエミッタ側から電
流が注入されなくなるので今度は出力側トランジスタ22
の方がオフし、この状態では出力電圧Voは入力電圧Viと
は関係なく出力回路30の分圧比で決まる最高電圧VHにク
ランプされる。この最高電圧VHの値はもちろん分圧電位
vo＝cVと等しくなり、このクランプが始まる入力電圧Vi
の値V2は前述の制御電圧Vcと分圧電位voの式の関係から
V2＝(c-b)V/aで表される。When the output voltage Vo rises in response to the increase of the input signal Vi and its value reaches the above-mentioned divided potential vo of the output circuit 30, no current is injected from the emitter side to the base of the output transistor 22. So this time output transistor 22
Is turned off, and in this state, the output voltage Vo is clamped to the maximum voltage VH determined by the voltage dividing ratio of the output circuit 30 irrespective of the input voltage Vi. The value of this maximum voltage VH is of course the divided potential
vo = cV and the input voltage Vi at which this clamp starts
Is obtained from the relationship between the control voltage Vc and the divided potential vo described above.
V2 = (cb) V / a.
【００２０】以上説明した図１の実施例では、例えば入
力回路10の抵抗11〜13に10ｋΩ程度以上の抵抗値のも
の, 出力回路の抵抗31と32に数〜数十ｋΩの抵抗のもの
をそれぞれ用いる。入力側および出力側トランジスタ21
と22は電流容量が１mAないしはそれ以下のものでよい
が、電流増幅率が極力高いものが望ましく、そのベース
・エミッタ間電圧Ｖbeは通常の 0.5〜0.6Vである。ま
た、入力側トランジスタ21のエミッタ抵抗21ａは数ｋΩ
程度にするのがよい。In the embodiment of FIG. 1 described above, for example, the resistors 11 to 13 of the input circuit 10 have a resistance value of about 10 kΩ or more, and the resistors 31 and 32 of the output circuit have a resistance of several to several tens kΩ. Use each. Input and output transistors 21
If 22 is the current capacity may be of 1mA or less, desirably one current amplification factor as high as possible, the base-emitter voltage V be is the normal 0.5～0.6V. The emitter resistance 21a of the input-side transistor 21 is several kΩ.
It is better to be about.
【００２１】図２に示す実施例では、出力回路30用に一
対の電界効果トランジスタ33と34を図１(a) の抵抗31と
32のかわりに用いる。図の例では電界効果トランジスタ
33をｐチャネル形, 電界効果トランジスタ34をｎチャネ
ル形として、前者のゲートに電源電圧Ｖより低い電圧Vp
を, 後者のゲートに接地電位Ｅより高い電圧Vnをそれぞ
れ与えていずれも常時オンの状態として飽和領域で動作
させる。これらトランジスタ33と34のオン抵抗を周知の
ゲート長とゲート幅の比により設定することにより、出
力回路30の分圧比を所望値に設定できる。なお、図２中
の残余の部分は図１(a) と変わるところはなく、上述の
回路動作も同じである。In the embodiment shown in FIG. 2, a pair of field effect transistors 33 and 34 for the output circuit 30 are connected to the resistor 31 shown in FIG.
Use instead of 32. In the example in the figure, a field-effect transistor
33 is a p-channel type, and the field-effect transistor 34 is an n-channel type.
Are supplied with a voltage Vn higher than the ground potential E to each of the latter gates, so that all of them are always on and operated in a saturation region. By setting the on-resistances of the transistors 33 and 34 based on a well-known ratio of gate length to gate width, the voltage division ratio of the output circuit 30 can be set to a desired value. The remaining part in FIG. 2 is the same as FIG. 1A, and the above-described circuit operation is the same.
【００２２】以上の図１と図２の実施例では出力電圧Vo
を下限にクランプする最低電圧VLがトランジスタ21や22
のベース・エミッタ間電圧Ｖbeの 0.5〜0.6Vに限られる
が、この最低電圧VLを自由に設定できる実施例を図３に
示す。前述の動作からわかるように、この最低電圧VLは
オフ状態の入力側トランジスタ21のエミッタ電位よりベ
ース・エミッタ間電圧Ｖbeだけ高くなるから、それを変
えるには入力側トランジスタ21のエミッタ電位の初期設
定を変えればよい。In the embodiments of FIGS. 1 and 2, the output voltage Vo
The minimum voltage VL that clamps
Limited to the base-emitter voltage V be of 0.5~0.6V but illustrates an embodiment that can be set to the minimum voltage VL freely in FIG. As can be seen from the above operation, this minimum voltage VL is higher by the base-emitter voltage V be than the emitter potential of the input-side transistor 21 in the off state. Just change the settings.
【００２３】このために図３(a) の実施例では、電源電
圧Ｖを受ける抵抗23を入力側トランジスタ21のエミッタ
抵抗21ａに対し直列に接続して電流を供給し、入力側ト
ランジスタ21のオフ時にそのエミッタ電位Veをこの電流
によるエミッタ抵抗21ａ内の電圧降下分だけ接地電位Ｅ
から持ち上げる。また、図３(b) の実施例では入力側ト
ランジスタ21のエミッタに直列にダイオード24を必要な
個数, 図の例では２個接続して、そのエミッタ電位Veを
接地電位Ｅからこれらのダイオード24の順方向電圧分だ
け持ち上げる。また、出力側トランジスタ22のベースを
ダイオード24とエミッタ抵抗21ａの相互接続点に接続
し、かつ図のようにそのエミッタ側に同じ個数のダイオ
ード25を直列に接続する。For this purpose, in the embodiment shown in FIG. 3A, a resistor 23 receiving the power supply voltage V is connected in series to the emitter resistor 21a of the input transistor 21 to supply a current, and the input transistor 21 is turned off. At this time, the emitter potential Ve is reduced by the voltage drop in the emitter resistor 21a due to this current to the ground potential E.
Lift from. In the embodiment of FIG. 3B, a necessary number of diodes 24 are connected in series with the emitter of the input-side transistor 21. In the example of FIG. 3, two diodes 24 are connected, and the emitter potential Ve is changed from the ground potential E to these diodes 24. Up by the forward voltage of The base of the output transistor 22 is connected to the interconnection point between the diode 24 and the emitter resistor 21a, and the same number of diodes 25 are connected in series to the emitter side as shown in the figure.
【００２４】これら図３(a) と(b) のいずれの実施例で
も入力側トランジスタ21のオフ時のエミッタ電位Veによ
り出力電圧Voを下限にクランプする最低電圧VLの設定を
調整することができ、容易にわかるようにVL＝Ve＋Ｖbe
であり、クランプ範囲の入力電圧Viの最大値V1はV1＝(V
e+Ｖbe-bV)/aである。なお、この最低電圧VLを除いた図
３の実施例の回路動作やクランプ特性は図１や図２の実
施例ともちろん変わるところはない。In each of the embodiments shown in FIGS. 3A and 3B, the setting of the minimum voltage VL for clamping the output voltage Vo to the lower limit can be adjusted by the emitter potential Ve when the input-side transistor 21 is off. , So that it can be easily understood, VL = Ve + V be
And the maximum value V1 of the input voltage Vi in the clamp range is V1 = (V
e + V be -bV) / a. The circuit operation and the clamp characteristics of the embodiment of FIG. 3 except for the minimum voltage VL are of course the same as those of the embodiments of FIGS.
【００２５】[0025]
【発明の効果】以上のとおり本発明では、入力回路によ
り入力電圧に応じた制御電圧を作って入力側トランジス
タのベースに与え、そのエミッタにベースが接続された
出力側トランジスタのエミッタを電源電圧を所定比に分
圧する出力回路の分圧点に接続して出力電圧を取り出す
ことにより、次の効果を上げることができる。As described above, according to the present invention, a control voltage corresponding to an input voltage is generated by an input circuit and applied to the base of the input transistor, and the emitter of the output transistor whose base is connected to the emitter is connected to the power supply voltage. The following effects can be obtained by connecting the voltage dividing point of the output circuit that divides the voltage to a predetermined ratio and extracting the output voltage.
【００２６】(a) 入力側トランジスタと出力側トランジ
スタのオンオフ状態の組み合わせを有効利用しながら、
出力電圧を前者がオフ，後者がオンの状態で下限の最低
電圧にクランプし、前者がオン，後者がオフの状態で上
限の最高電圧にクランプし、かつ両者がともにオンの状
態で入力電圧に応じて最低電圧と最高電圧の間に変化さ
せるので、電圧クランプ回路に要するトランジスタの個
数を従来よりも格段に少ない２個に減少させることがで
きる。(A) While effectively utilizing the combination of the ON and OFF states of the input transistor and the output transistor,
The output voltage is clamped to the lower limit voltage when the former is off and the latter is on, clamped to the upper limit voltage when the former is on and the latter is off, and the input voltage is clamped to the input voltage when both are on. Since the voltage is changed between the minimum voltage and the maximum voltage in response, the number of transistors required for the voltage clamp circuit can be reduced to two, which is much smaller than in the past.
【００２７】(b) 出力電圧をクランプすべき最低電圧値
を入力側トランジスタのオフ状態のエミッタ電位によ
り，最高電圧値を出力回路がもつ分圧比によりそれぞれ
互いに独立に正確に設定することができ、さらに最低電
圧値および最高電圧値の間では出力電圧の入力電圧に応
じた電圧変化の勾配を入力回路によって正確に設定する
ことができるので、電圧クランプ回路の動作が非常に確
実になる。(B) The minimum voltage value at which the output voltage should be clamped can be accurately set independently of each other by the emitter potential of the input-side transistor in the off state, and the maximum voltage value can be set independently of each other by the voltage dividing ratio of the output circuit. Further, since the gradient of the voltage change according to the input voltage of the output voltage can be accurately set by the input circuit between the minimum voltage value and the maximum voltage value, the operation of the voltage clamp circuit becomes very reliable.
【００２８】(c) 最低電圧と最高電圧の間では入力側と
出力側トランジスタがともにオンの状態で出力電圧を駆
動するので、両トランジスタのゲインを利用して出力電
圧を受ける負荷に対する駆動能力を従来より高めること
ができ、最低電圧にクランプ時は出力側トランジスタに
より，最高電圧にクランプ時は出力回路によってそれぞ
れクランプ能力を充分に上げることができる。(C) Between the minimum voltage and the maximum voltage, the output voltage is driven while both the input and output transistors are on, so that the drive capability for the load receiving the output voltage is obtained by utilizing the gain of both transistors. The clamping ability can be increased sufficiently by the output transistor when clamping to the lowest voltage and by the output circuit when clamping to the highest voltage.
【００２９】本発明のこれらの特長は電圧クランプ回路
を組み込む集積回路装置の経済性と動作信頼性を向上さ
せる著効を奏し得るものである。These advantages of the present invention can be remarkably effective in improving the economic efficiency and operation reliability of an integrated circuit device incorporating a voltage clamp circuit.
【図１】本発明による電圧クランプ回路の一実施例を示
し、同図(a) はその回路図で、同図(b) はその電圧クラ
ンプ特性線図である。FIGS. 1A and 1B show an embodiment of a voltage clamp circuit according to the present invention. FIG. 1A is a circuit diagram thereof, and FIG. 1B is a voltage clamp characteristic diagram thereof.
【図２】本発明の電圧クランプ回路の異なる実施例を示
す回路図である。FIG. 2 is a circuit diagram showing another embodiment of the voltage clamp circuit of the present invention.
【図３】本発明の電圧クランプ回路に入力側トランジス
タのエミッタ電位の設定手段が組み込まれた実施例を示
し、同図(a) および同図(b) はそれぞれ異なる実施例の
回路図である。FIG. 3 shows an embodiment in which means for setting the emitter potential of the input-side transistor is incorporated in the voltage clamp circuit of the present invention. FIGS. 3A and 3B are circuit diagrams of different embodiments. .
【図４】従来の電圧クランプ回路の回路図である。FIG. 4 is a circuit diagram of a conventional voltage clamp circuit.
10 入力回路 21 入力側トランジスタ 21ａ 入力側トランジスタのエミッタ抵抗 22 出力側トランジスタ 23 入力側トランジスタのエミッタ電位設定用抵抗 24 入力側トランジスタのエミッタ電位設定用ダイ
オード 30 出力回路 Ｖ 電源電圧 Vc 制御電圧 Ve 入力側トランジスタのオフ時のエミッタ電位 VH 出力電圧をクランプする最高電圧 Vi 入力電圧 VL 出力電圧をクランプする最低電圧 Vo 出力電圧10 Input circuit 21 Input transistor 21a Emitter resistance of input transistor 22 Output transistor 23 Resistor for setting emitter potential of input transistor 24 Diode for setting emitter potential of input transistor 30 Output circuit V Power supply voltage Vc Control voltage Ve Input side Emitter potential when transistor is off VH Maximum voltage to clamp output voltage Vi Input voltage VL Minimum voltage to clamp output voltage Vo Output voltage
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03G 11/00 - 11/08 Continuation of front page (58) Field surveyed (Int. Cl. 7 , DB name) H03G 11/00-11/08
Claims (5)
じた制御電圧を出力する入力回路と、入力回路の制御電
圧をベースに受ける入力側トランジスタと、そのエミッ
タにベースが接続された出力側トランジスタと、電源電
圧を所定比に分圧してその分圧点に出力側トランジスタ
のエミッタが接続された出力回路とを備え、出力回路の
分圧点から入力電圧に応じて変化しかつ最低電圧が入力
側トランジスタのエミッタの電位により，最高電圧が出
力回路の分圧比によりそれぞれ設定された電圧値にクラ
ンプされた出力電圧を取り出すようにしたことを特徴と
する電圧クランプ回路。1. An input circuit for receiving a control voltage corresponding to an input voltage in response to an input voltage and a power supply voltage, an input transistor receiving a control voltage of the input circuit at a base, and an output having a base connected to the emitter thereof. And an output circuit in which the power supply voltage is divided at a predetermined ratio and the emitter of the output transistor is connected to the voltage dividing point. A voltage clamp circuit for extracting an output voltage whose maximum voltage is clamped to a voltage value set according to a voltage division ratio of an output circuit by an emitter potential of an input-side transistor.
として入力電圧用の分圧回路と電源電圧用の分圧回路を
重ね合わせた加算回路を用いることを特徴とする電圧ク
ランプ回路。2. The voltage clamp circuit according to claim 1, wherein an input circuit is formed by adding an input voltage dividing circuit and a power supply voltage dividing circuit as an input circuit.
用の分圧回路要素として常時オンの状態に保たれる電界
効果トランジスタを用いることを特徴とする電圧クラン
プ回路。3. The voltage clamp circuit according to claim 1, wherein a field effect transistor which is always kept on is used as a voltage dividing circuit element for an output circuit.
の調整のため入力側トランジスタのエミッタ抵抗に電源
電圧を受ける抵抗を直列接続するようにしたことを特徴
とする電圧クランプ回路。4. The voltage clamp circuit according to claim 1, wherein a resistor for receiving a power supply voltage is connected in series to an emitter resistor of the input-side transistor for adjusting a minimum voltage.
の調整のため入力側トランジスタのエミッタと出力側ト
ランジスタのベースの間，および出力回路の分圧点と出
力側トランジスタのエミッタとの間にそれぞれダイオー
ドを接続するようにしたことを特徴とする電圧クランプ
回路。5. The circuit according to claim 1, wherein between the emitter of the input transistor and the base of the output transistor and between the voltage dividing point of the output circuit and the emitter of the output transistor for adjusting the minimum voltage. A voltage clamp circuit, wherein a diode is connected to each of the voltage clamp circuits.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05293731A JP3114467B2 (en) | 1993-11-25 | 1993-11-25 | Voltage clamp circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05293731A JP3114467B2 (en) | 1993-11-25 | 1993-11-25 | Voltage clamp circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07147524A JPH07147524A (en) | 1995-06-06 |
| JP3114467B2 true JP3114467B2 (en) | 2000-12-04 |
Family
ID=17798517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05293731A Expired - Fee Related JP3114467B2 (en) | 1993-11-25 | 1993-11-25 | Voltage clamp circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3114467B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007114158A1 (en) | 2006-03-31 | 2007-10-11 | Zeon Corporation | Direct-type backlight device |
| US8011802B2 (en) | 2007-07-24 | 2011-09-06 | Sony Corporation | Optical film, lighting device and display unit |
| US8091734B2 (en) | 2004-10-12 | 2012-01-10 | S.C. Johnson & Son, Inc. | Compact spray device |
| US8342363B2 (en) | 2004-10-12 | 2013-01-01 | S.C. Johnson & Son, Inc. | Compact spray device |
| US9108782B2 (en) | 2012-10-15 | 2015-08-18 | S.C. Johnson & Son, Inc. | Dispensing systems with improved sensing capabilities |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007312368A (en) * | 2006-04-20 | 2007-11-29 | Fuji Electric Device Technology Co Ltd | Signal amplifier circuit |
| JP5352369B2 (en) * | 2009-07-30 | 2013-11-27 | ローム株式会社 | Clamp circuit |
-
1993
- 1993-11-25 JP JP05293731A patent/JP3114467B2/en not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8091734B2 (en) | 2004-10-12 | 2012-01-10 | S.C. Johnson & Son, Inc. | Compact spray device |
| US8342363B2 (en) | 2004-10-12 | 2013-01-01 | S.C. Johnson & Son, Inc. | Compact spray device |
| US8678233B2 (en) | 2004-10-12 | 2014-03-25 | S.C. Johnson & Son, Inc. | Compact spray device |
| US8887954B2 (en) | 2004-10-12 | 2014-11-18 | S.C. Johnson & Son, Inc. | Compact spray device |
| US9457951B2 (en) | 2004-10-12 | 2016-10-04 | S. C. Johnson & Son, Inc. | Compact spray device |
| US10011419B2 (en) | 2004-10-12 | 2018-07-03 | S. C. Johnson & Son, Inc. | Compact spray device |
| WO2007114158A1 (en) | 2006-03-31 | 2007-10-11 | Zeon Corporation | Direct-type backlight device |
| US8011802B2 (en) | 2007-07-24 | 2011-09-06 | Sony Corporation | Optical film, lighting device and display unit |
| US9108782B2 (en) | 2012-10-15 | 2015-08-18 | S.C. Johnson & Son, Inc. | Dispensing systems with improved sensing capabilities |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07147524A (en) | 1995-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1127724A (en) | Switching circuit with mos field effect transistor | |
| US4258406A (en) | Protecting circuit | |
| JP3114467B2 (en) | Voltage clamp circuit | |
| EP0155720B1 (en) | Cascode current source arrangement | |
| JPS6412405B2 (en) | ||
| US4902984A (en) | Differential amplifier | |
| US4839609A (en) | Differential amplifier | |
| JP2924910B2 (en) | Offset / trim circuit of differential amplifier | |
| USRE37778E1 (en) | Current limiting circuit | |
| US4088963A (en) | Gain control circuit | |
| EP0353742B1 (en) | Amplifier | |
| EP1181773B1 (en) | Overvoltage protection | |
| US4403200A (en) | Output stage for operational amplifier | |
| US7012469B2 (en) | Integrated circuit device having high efficiency at the time of low power output | |
| US6879213B2 (en) | Rail to rail class AB output for an amplifier | |
| US5343165A (en) | Amplifier having a symmetrical output characteristic | |
| US4215318A (en) | Push-pull amplifier | |
| EP0406964B1 (en) | Amplifier arrangement | |
| US6339319B1 (en) | Cascoded current mirror circuit | |
| US6501333B1 (en) | Differential amplifier circuit | |
| US6037839A (en) | BTL amplifying circuit | |
| JP3105716B2 (en) | Current mirror circuit | |
| JPH0212049B2 (en) | ||
| JPS6113403B2 (en) | ||
| JPH0261174B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |