JP3114238B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP3114238B2 JP3114238B2 JP03133009A JP13300991A JP3114238B2 JP 3114238 B2 JP3114238 B2 JP 3114238B2 JP 03133009 A JP03133009 A JP 03133009A JP 13300991 A JP13300991 A JP 13300991A JP 3114238 B2 JP3114238 B2 JP 3114238B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- circuit
- bias potential
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、固体撮像装置、特にＣ
ＣＤで構成された電荷転送部からの信号電荷を出力電圧
に変換する所謂フローティング・ディフージョン・アン
プを有する固体撮像装置に関する。
ＣＤで構成された電荷転送部からの信号電荷を出力電圧
に変換する所謂フローティング・ディフージョン・アン
プを有する固体撮像装置に関する。
【０００２】
【従来の技術】従来のＣＣＤ固体撮像装置、特にその出
力回路は、図５に示すように、ＣＣＤで構成された電荷
転送部２１の次段に、出力ゲートＯＧを隔ててフローテ
ィング・ディフュージョンＦＤ、リセットゲートＲＧ及
びドレイン領域Ｄからなる放電用素子２２と、この放電
用素子２２の後段に出力素子Ｑ1 と負荷抵抗素子Ｑ2 か
らなるソースフォロア回路２３と、サンプルホールドパ
ルスＰｓの入力に基いて上記ソースフォロア回路２３か
らの出力信号Ｓｉａのうち、信号成分Ｖｓのみを取り出
すサンプリング・ホールド（Ｓ／Ｈ）回路２４と、該Ｓ
／Ｈ回路２４からの信号成分Ｖｓを増幅し、出力信号Ｓ
として取り出す増幅器２５を具備して構成されている。
上記ソースフォロア回路２３は、その負荷抵抗素子Ｑ2
のゲートに固定バイアス電位Ｖｇが印加されて、電荷転
送部２１からの入力信号Ｓｉをゲイン≒＋１（符号の＋
は非反転を示す）の出力信号Ｓｉａとして出力する。
力回路は、図５に示すように、ＣＣＤで構成された電荷
転送部２１の次段に、出力ゲートＯＧを隔ててフローテ
ィング・ディフュージョンＦＤ、リセットゲートＲＧ及
びドレイン領域Ｄからなる放電用素子２２と、この放電
用素子２２の後段に出力素子Ｑ1 と負荷抵抗素子Ｑ2 か
らなるソースフォロア回路２３と、サンプルホールドパ
ルスＰｓの入力に基いて上記ソースフォロア回路２３か
らの出力信号Ｓｉａのうち、信号成分Ｖｓのみを取り出
すサンプリング・ホールド（Ｓ／Ｈ）回路２４と、該Ｓ
／Ｈ回路２４からの信号成分Ｖｓを増幅し、出力信号Ｓ
として取り出す増幅器２５を具備して構成されている。
上記ソースフォロア回路２３は、その負荷抵抗素子Ｑ2
のゲートに固定バイアス電位Ｖｇが印加されて、電荷転
送部２１からの入力信号Ｓｉをゲイン≒＋１（符号の＋
は非反転を示す）の出力信号Ｓｉａとして出力する。
【０００３】そして、上記電荷転送部２１のうち、最終
段の転送電極ＴＧ下から転送される信号電荷を一旦フロ
ーティング・ディフュージョンＦＤに蓄積し、その蓄積
電荷に基づく電圧変化、即ち入力信号Ｓｉを後段のソー
スフォロア回路２３に供給する。
段の転送電極ＴＧ下から転送される信号電荷を一旦フロ
ーティング・ディフュージョンＦＤに蓄積し、その蓄積
電荷に基づく電圧変化、即ち入力信号Ｓｉを後段のソー
スフォロア回路２３に供給する。
【０００４】入力信号Ｓｉをソースフォロア回路２３に
供給した後は、リセットゲートＲＧにリセットパルスＰ
ｒを供給してフローティング・ディフュージョンＦＤを
初期電圧Ｖｄｄにリセットし、フローティング・ディフ
ュージョンＦＤに蓄積されていた電荷をドレイン領域Ｄ
側に掃き出す。
供給した後は、リセットゲートＲＧにリセットパルスＰ
ｒを供給してフローティング・ディフュージョンＦＤを
初期電圧Ｖｄｄにリセットし、フローティング・ディフ
ュージョンＦＤに蓄積されていた電荷をドレイン領域Ｄ
側に掃き出す。
【０００５】従って、ソースフォロア回路２３に入力さ
れる電荷転送部２１からの入力信号Ｓｉの波形は、図６
に示すように、リセット期間ｔｒ、フィールドスルー期
間ｔｆ及び信号期間ｔｓの３つの期間に分けられ、リセ
ット期間ｔｒにおいてフローティング・ディフュージョ
ンＦＤの初期電圧Ｖｄｄが現れ、信号期間ｔｓにおいて
蓄積電荷に伴う信号成分Ｖｓが現れる。
れる電荷転送部２１からの入力信号Ｓｉの波形は、図６
に示すように、リセット期間ｔｒ、フィールドスルー期
間ｔｆ及び信号期間ｔｓの３つの期間に分けられ、リセ
ット期間ｔｒにおいてフローティング・ディフュージョ
ンＦＤの初期電圧Ｖｄｄが現れ、信号期間ｔｓにおいて
蓄積電荷に伴う信号成分Ｖｓが現れる。
【０００６】そして、後段のＳ／Ｈ回路２４にて、上記
ソースフォロア回路２３からの出力信号Ｓｉａ中、信号
成分Ｖｓのみをサンプリングして、次段の増幅器２５に
供給する。増幅器２５においては、上記Ｓ／Ｈ回路２４
からのサンプリング信号Ｖｓを増幅し、出力信号Ｓとし
て取り出す。
ソースフォロア回路２３からの出力信号Ｓｉａ中、信号
成分Ｖｓのみをサンプリングして、次段の増幅器２５に
供給する。増幅器２５においては、上記Ｓ／Ｈ回路２４
からのサンプリング信号Ｖｓを増幅し、出力信号Ｓとし
て取り出す。
【０００７】
【発明が解決しようとする課題】ところで、最近では、
高感度化ということを目的に、例えば増幅器２５として
インバータゲインアンプを用いるなど、出力回路自体に
ゲインをもたせる場合が多くなってきている。
高感度化ということを目的に、例えば増幅器２５として
インバータゲインアンプを用いるなど、出力回路自体に
ゲインをもたせる場合が多くなってきている。
【０００８】ここで、問題となるのが、電荷転送部２１
からの入力信号ＳｉにおけるリセットパルスＰｒのカッ
プリングである。このカップリング量Ｖは、図６におい
て、リセット期間ｔｒにおける電位Ｖｄｄとフィールド
スルー期間ｔｆにおけるバイアス電位Ｖｂとの差であ
る。
からの入力信号ＳｉにおけるリセットパルスＰｒのカッ
プリングである。このカップリング量Ｖは、図６におい
て、リセット期間ｔｒにおける電位Ｖｄｄとフィールド
スルー期間ｔｆにおけるバイアス電位Ｖｂとの差であ
る。
【０００９】即ち、図７に示すように、出力回路のゲイ
ンが大きくなるに従い、入出力特性曲線の傾きが大きく
なることから（破線参照）、入力レンジが小さくなり、
入力信号Ｓｉのフィールドスルー期間ｔｆにおけるバイ
アス電位Ｖｂに関し、その最適なバイアスを決めること
が困難になるという問題がある。また、製造上のばらつ
きや温度特性などにより、上記バイアス電位Ｖｂが変化
するが、少しの変化で上記入力レンジを越えてしまい、
ＣＣＤ固体撮像装置としての感度が大きく変わるという
不都合が生じる。
ンが大きくなるに従い、入出力特性曲線の傾きが大きく
なることから（破線参照）、入力レンジが小さくなり、
入力信号Ｓｉのフィールドスルー期間ｔｆにおけるバイ
アス電位Ｖｂに関し、その最適なバイアスを決めること
が困難になるという問題がある。また、製造上のばらつ
きや温度特性などにより、上記バイアス電位Ｖｂが変化
するが、少しの変化で上記入力レンジを越えてしまい、
ＣＣＤ固体撮像装置としての感度が大きく変わるという
不都合が生じる。
【００１０】また、例えば変換効率を上げるためにフロ
ーティング・ディフュージョンＦＤの容量を小さくした
場合（フローティング・ディフュージョンＦＤの形成パ
ターンを小さくした場合）、上記カップリング量Ｖが大
きくなって、入力レンジ内における信号成分Ｖｓの割合
が非常に小さくなるため、感度の向上を期待することは
できない。
ーティング・ディフュージョンＦＤの容量を小さくした
場合（フローティング・ディフュージョンＦＤの形成パ
ターンを小さくした場合）、上記カップリング量Ｖが大
きくなって、入力レンジ内における信号成分Ｖｓの割合
が非常に小さくなるため、感度の向上を期待することは
できない。
【００１１】本発明は、このような課題に鑑み成された
もので、その目的とするところは、出力回路自体に高い
ゲインをもたせても、電荷転送部からの入力信号中、フ
ィールドスルー期間におけるバイアス電位を最適なバイ
アス値に設定でき、出力信号の安定化を図ることができ
る固体撮像装置を提供することにある。
もので、その目的とするところは、出力回路自体に高い
ゲインをもたせても、電荷転送部からの入力信号中、フ
ィールドスルー期間におけるバイアス電位を最適なバイ
アス値に設定でき、出力信号の安定化を図ることができ
る固体撮像装置を提供することにある。
【００１２】
【課題を解決するための手段】本発明の固体撮像装置
は、電荷転送部１からの入力信号Ｓｉが供給される第１
の出力アンプ４と、この入力信号Ｓｉのフィールドスル
ー期間のバイアス電位Ｖｂをダミー信号Ｓｄとして出力
するダミー出力部７と、ダミー出力部７からのダミー信
号Ｓｄが入力される第２の出力アンプ９と、この第２の
出力アンプ９からの出力信号Ｓｂと所定の固定電位Ｖｄ
とを比較する比較器１２とを有し、この比較器１２から
の比較結果信号Ｓｃをローパスフィルタ１３を介して第
１及び第２の出力アンプ４及び９に夫々帰還させて、こ
の入力信号Ｓｉのフィールドスルー期間ｔｆのバイアス
電位Ｖｂをこの所定の固定電位Ｖｄに対応したバイアス
電位Ｖｉに保持するようにしたものである。
は、電荷転送部１からの入力信号Ｓｉが供給される第１
の出力アンプ４と、この入力信号Ｓｉのフィールドスル
ー期間のバイアス電位Ｖｂをダミー信号Ｓｄとして出力
するダミー出力部７と、ダミー出力部７からのダミー信
号Ｓｄが入力される第２の出力アンプ９と、この第２の
出力アンプ９からの出力信号Ｓｂと所定の固定電位Ｖｄ
とを比較する比較器１２とを有し、この比較器１２から
の比較結果信号Ｓｃをローパスフィルタ１３を介して第
１及び第２の出力アンプ４及び９に夫々帰還させて、こ
の入力信号Ｓｉのフィールドスルー期間ｔｆのバイアス
電位Ｖｂをこの所定の固定電位Ｖｄに対応したバイアス
電位Ｖｉに保持するようにしたものである。
【００１３】
【作用】上述の本発明の構成によれば、電荷転送部１か
らの入力信号Ｓｉのフィールドスルー期間のバイアス電
位Ｖｂをダミー信号Ｓｄとして出力するダミー出力部７
からのダミー信号Ｓｄを第２の出力アンプ９に供給し、
後段の比較器１２にて第２の出力アンプ９からの出力信
号Ｓｂと所定の固定電位Ｖｄとを比較し、その比較結果
Ｓｃ（Ｖｃ）を上記入力信号Ｓｉが供給される第１の出
力アンプ４と上記第２の出力アンプ９に夫々帰還させ
て、上記入力信号Ｓｉのフィールドスルー期間ｔｆのバ
イアス電位Ｖｂを上記所定の固定電位Ｖｄに対応した最
適バイアス電位Ｖｉに保持させるようにしたので、出力
回路自体に高いゲインをもたせて、入力レンジが狭くな
ったとしても、電荷転送部１からの入力信号Ｓｉに対し
最適なバイアスを設定することができる。
らの入力信号Ｓｉのフィールドスルー期間のバイアス電
位Ｖｂをダミー信号Ｓｄとして出力するダミー出力部７
からのダミー信号Ｓｄを第２の出力アンプ９に供給し、
後段の比較器１２にて第２の出力アンプ９からの出力信
号Ｓｂと所定の固定電位Ｖｄとを比較し、その比較結果
Ｓｃ（Ｖｃ）を上記入力信号Ｓｉが供給される第１の出
力アンプ４と上記第２の出力アンプ９に夫々帰還させ
て、上記入力信号Ｓｉのフィールドスルー期間ｔｆのバ
イアス電位Ｖｂを上記所定の固定電位Ｖｄに対応した最
適バイアス電位Ｖｉに保持させるようにしたので、出力
回路自体に高いゲインをもたせて、入力レンジが狭くな
ったとしても、電荷転送部１からの入力信号Ｓｉに対し
最適なバイアスを設定することができる。
【００１４】従って、例えば変換効率を上げるためにフ
ローティング・ディフュージョンＦＤの容量を小さくし
た場合、電荷転送部１からの入力信号Ｓｉにおけるカッ
プリング量Ｖが大きくなるが、このような場合でも、入
力信号Ｓｉにおけるフィールドスルー期間ｔｆのバイア
ス電位Ｖｂを自動的に最適なバイアス電位Ｖｉに設定さ
せることができる。また、ばらつき変動、環境変動（製
造上のばらつきや温度特性等）によって入力信号Ｓｉの
フィールドスルー期間ｔｆのバイアス電位Ｖｂが変動し
ても、自動的に最適なバイアス電位Ｖｉに設定させるこ
とができる。このことから、本発明の固体撮像装置によ
れば、出力回路からの出力信号Ｓの安定化が図れ、感度
の向上並びに次段に接続される信号処理回路等の設計の
容易化を図ることができる。
ローティング・ディフュージョンＦＤの容量を小さくし
た場合、電荷転送部１からの入力信号Ｓｉにおけるカッ
プリング量Ｖが大きくなるが、このような場合でも、入
力信号Ｓｉにおけるフィールドスルー期間ｔｆのバイア
ス電位Ｖｂを自動的に最適なバイアス電位Ｖｉに設定さ
せることができる。また、ばらつき変動、環境変動（製
造上のばらつきや温度特性等）によって入力信号Ｓｉの
フィールドスルー期間ｔｆのバイアス電位Ｖｂが変動し
ても、自動的に最適なバイアス電位Ｖｉに設定させるこ
とができる。このことから、本発明の固体撮像装置によ
れば、出力回路からの出力信号Ｓの安定化が図れ、感度
の向上並びに次段に接続される信号処理回路等の設計の
容易化を図ることができる。
【００１５】
【実施例】以下、図１〜図４を参照しながら本発明の実
施例を説明する。図１は、本実施例に係る固体撮像装置
の要部を示す回路図であり、図２は、図１のＡ−Ａ線上
及びＢ−Ｂ線上の断面図である。
施例を説明する。図１は、本実施例に係る固体撮像装置
の要部を示す回路図であり、図２は、図１のＡ−Ａ線上
及びＢ−Ｂ線上の断面図である。
【００１６】この固体撮像装置は、ＣＣＤで構成された
電荷転送部１の次段に、出力ゲートＯＧを隔ててフロー
ティング・ディフュージョンＦＤ、リセットゲートＲＧ
及びドレイン領域Ｄからなる放電用素子２を有し、この
放電用素子２の後段に本パターン出力回路３が接続され
て構成されている。
電荷転送部１の次段に、出力ゲートＯＧを隔ててフロー
ティング・ディフュージョンＦＤ、リセットゲートＲＧ
及びドレイン領域Ｄからなる放電用素子２を有し、この
放電用素子２の後段に本パターン出力回路３が接続され
て構成されている。
【００１７】本パターン出力回路３は、出力素子Ｑ1 と
負荷抵抗素子Ｑ2 からなるソースフォロア回路４と、サ
ンプルホールドパルスＰｓの入力に基いて上記ソースフ
ォロア回路４からの出力信号Ｓｉａのうち、信号成分Ｖ
ｓのみを取り出すサンプリング・ホールド（Ｓ／Ｈ）回
路５と、該Ｓ／Ｈ回路５からの信号成分Ｖｓを所定の高
ゲインにて増幅し、出力信号Ｓとして取り出す増幅器６
を具備して構成されている。
負荷抵抗素子Ｑ2 からなるソースフォロア回路４と、サ
ンプルホールドパルスＰｓの入力に基いて上記ソースフ
ォロア回路４からの出力信号Ｓｉａのうち、信号成分Ｖ
ｓのみを取り出すサンプリング・ホールド（Ｓ／Ｈ）回
路５と、該Ｓ／Ｈ回路５からの信号成分Ｖｓを所定の高
ゲインにて増幅し、出力信号Ｓとして取り出す増幅器６
を具備して構成されている。
【００１８】そして、上記電荷転送部１のうち、図２Ａ
に示すように、最終段の転送電極ＴＧ下から転送される
信号電荷を一旦フローティング・ディフュージョンＦＤ
に蓄積し、その蓄積電荷に基づく電圧変化、即ち入力信
号Ｓｉを本パターン出力回路３のソースフォロア回路４
に供給する。このソースフォロア回路４からの出力信号
Ｓｉａと放電用素子２におけるフローティング・ディフ
ュージョンＦＤからの入力信号Ｓｉはほぼ同相の関係を
有する。
に示すように、最終段の転送電極ＴＧ下から転送される
信号電荷を一旦フローティング・ディフュージョンＦＤ
に蓄積し、その蓄積電荷に基づく電圧変化、即ち入力信
号Ｓｉを本パターン出力回路３のソースフォロア回路４
に供給する。このソースフォロア回路４からの出力信号
Ｓｉａと放電用素子２におけるフローティング・ディフ
ュージョンＦＤからの入力信号Ｓｉはほぼ同相の関係を
有する。
【００１９】入力信号Ｓｉをソースフォロア回路４に供
給した後は、リセットゲートＲＧにリセットパルスＰｒ
を供給してフローティング・ディフュージョンＦＤを初
期電圧Ｖｄｄにリセットし、フローティング・ディフュ
ージョンＦＤに蓄積されていた電荷をドレイン領域Ｄ側
に掃き出す。
給した後は、リセットゲートＲＧにリセットパルスＰｒ
を供給してフローティング・ディフュージョンＦＤを初
期電圧Ｖｄｄにリセットし、フローティング・ディフュ
ージョンＦＤに蓄積されていた電荷をドレイン領域Ｄ側
に掃き出す。
【００２０】従って、ソースフォロア回路４に入力され
るフローティング・ディフュージョンＦＤからの入力信
号Ｓｉの波形は、図３Ａに示すように、リセット期間ｔ
ｒ、フィールドスルー期間ｔｆ及び信号期間ｔｓの３つ
の期間に分けられる。リセット期間ｔｒにおいては、フ
ローティング・ディフュージョンＦＤの初期電圧Ｖｄｄ
が現れ、フィールドスルー期間ｔｆにおいてはバイアス
電位Ｖｂ、信号期間ｔｓにおいては蓄積電荷に伴う信号
成分Ｖｓが現れる。
るフローティング・ディフュージョンＦＤからの入力信
号Ｓｉの波形は、図３Ａに示すように、リセット期間ｔ
ｒ、フィールドスルー期間ｔｆ及び信号期間ｔｓの３つ
の期間に分けられる。リセット期間ｔｒにおいては、フ
ローティング・ディフュージョンＦＤの初期電圧Ｖｄｄ
が現れ、フィールドスルー期間ｔｆにおいてはバイアス
電位Ｖｂ、信号期間ｔｓにおいては蓄積電荷に伴う信号
成分Ｖｓが現れる。
【００２１】そして、図３Ｂで示す出力タイミングのサ
ンプルホールドパルスＰｓが入力される後段のＳ／Ｈ回
路５にて、上記ソースフォロア回路４からの出力信号Ｓ
ｉａ中、信号成分Ｖｓのみをサンプリングして、次段の
増幅器６に供給する。増幅器６においては、上記Ｓ／Ｈ
回路５からのサンプリング信号Ｖｓを所定の高ゲインに
て増幅し、図３Ｃで示す出力信号Ｓとして取り出す。
ンプルホールドパルスＰｓが入力される後段のＳ／Ｈ回
路５にて、上記ソースフォロア回路４からの出力信号Ｓ
ｉａ中、信号成分Ｖｓのみをサンプリングして、次段の
増幅器６に供給する。増幅器６においては、上記Ｓ／Ｈ
回路５からのサンプリング信号Ｖｓを所定の高ゲインに
て増幅し、図３Ｃで示す出力信号Ｓとして取り出す。
【００２２】しかして、本例においては、図１及び図２
Ｂに示すように、上記放電用素子２とは別にその放電用
素子２とほぼ同等の構成を有するダミー出力部７を同一
基板上に形成する。即ち、このダミー出力部７は、出力
ゲートＯＧ、フローティング・ディフュージョンＦＤ、
リセットゲートＲＧ及びドレイン領域Ｄにて構成され
る。しかし、このダミー出力部７には、電荷転送部１が
接続されないため、フローティング・ディフュージョン
ＦＤからの出力（ダミー出力信号）Ｓｄは、図３Ｄに示
すように、リセット期間ｔｒにおいてフローティング・
ディフュージョンＦＤの初期電圧Ｖｄｄが現れ、フィー
ルドスルー期間ｔｆ及び信号期間ｔｓにおいて、バイア
ス電位Ｖｂが現れる。
Ｂに示すように、上記放電用素子２とは別にその放電用
素子２とほぼ同等の構成を有するダミー出力部７を同一
基板上に形成する。即ち、このダミー出力部７は、出力
ゲートＯＧ、フローティング・ディフュージョンＦＤ、
リセットゲートＲＧ及びドレイン領域Ｄにて構成され
る。しかし、このダミー出力部７には、電荷転送部１が
接続されないため、フローティング・ディフュージョン
ＦＤからの出力（ダミー出力信号）Ｓｄは、図３Ｄに示
すように、リセット期間ｔｒにおいてフローティング・
ディフュージョンＦＤの初期電圧Ｖｄｄが現れ、フィー
ルドスルー期間ｔｆ及び信号期間ｔｓにおいて、バイア
ス電位Ｖｂが現れる。
【００２３】また、本例では、上記ダミー出力部７の後
段にダミー出力回路８を接続する。このダミー出力回路
８は、出力素子Ｑ1 と負荷抵抗素子Ｑ2 からなるソース
フォロア回路９と、サンプルホールドパルス（図３Ｂ参
照）Ｐｓの入力に基いて上記ソースフォロア回路９から
の出力信号Ｓｄａのうち、バイアス電位Ｖｂのみを取り
出すサンプリング・ホールド（Ｓ／Ｈ）回路１０と、該
Ｓ／Ｈ回路１０からのバイアス電位Ｖｂを所定の高ゲイ
ンにて増幅し、図３Ｅで示す出力信号Ｓｂとして取り出
す増幅器１１を具備して構成されている。
段にダミー出力回路８を接続する。このダミー出力回路
８は、出力素子Ｑ1 と負荷抵抗素子Ｑ2 からなるソース
フォロア回路９と、サンプルホールドパルス（図３Ｂ参
照）Ｐｓの入力に基いて上記ソースフォロア回路９から
の出力信号Ｓｄａのうち、バイアス電位Ｖｂのみを取り
出すサンプリング・ホールド（Ｓ／Ｈ）回路１０と、該
Ｓ／Ｈ回路１０からのバイアス電位Ｖｂを所定の高ゲイ
ンにて増幅し、図３Ｅで示す出力信号Ｓｂとして取り出
す増幅器１１を具備して構成されている。
【００２４】更に、本例では、上記ダミー出力回路８か
らの出力信号Ｓｂと所定の固定電位Ｖｄとを比較するコ
ンパレータ１２と、該コンパレータ１２からの交流的な
比較結果信号Ｓｃを直流化信号Ｖｃに変換するローパス
フィルタ１３を具備し、このローパスフィルタ１３とソ
ースフォロア回路４及び９の各負荷抵抗素子Ｑ2 のゲー
トとを接続して構成されている。そして、上記コンパレ
ータ１２の一方の端子（＋端子）に供給される固定電位
Ｖｄは、例えば図４で示す入力レンジ中、バイアス電位
として最適な電位Ｖｉに対応した出力電圧Ｖｏに設定す
る。
らの出力信号Ｓｂと所定の固定電位Ｖｄとを比較するコ
ンパレータ１２と、該コンパレータ１２からの交流的な
比較結果信号Ｓｃを直流化信号Ｖｃに変換するローパス
フィルタ１３を具備し、このローパスフィルタ１３とソ
ースフォロア回路４及び９の各負荷抵抗素子Ｑ2 のゲー
トとを接続して構成されている。そして、上記コンパレ
ータ１２の一方の端子（＋端子）に供給される固定電位
Ｖｄは、例えば図４で示す入力レンジ中、バイアス電位
として最適な電位Ｖｉに対応した出力電圧Ｖｏに設定す
る。
【００２５】次に、上記本例に係る固体撮像装置の動作
を説明する。まず、本パターン出力回路３及びダミー出
力回路８の各ソースフォロア回路４及び９には、各フロ
ーティング・ディフュージョンＦＤからの入力信号Ｓｉ
及びダミー信号Ｓｄが供給される。このとき、本パター
ン出力回路３においては、Ｓ／Ｈ回路５にてその信号成
分Ｖｓのみを取り出した後、増幅器６を介して出力信号
Ｓとして出力する。一方、ダミー出力回路８において
は、Ｓ／Ｈ回路１０にてそのバイアス電位Ｖｂのみを取
り出した後、該バイアス電位Ｖｂを増幅器１１を介して
コンパレータ１２の（−）端子に供給する。
を説明する。まず、本パターン出力回路３及びダミー出
力回路８の各ソースフォロア回路４及び９には、各フロ
ーティング・ディフュージョンＦＤからの入力信号Ｓｉ
及びダミー信号Ｓｄが供給される。このとき、本パター
ン出力回路３においては、Ｓ／Ｈ回路５にてその信号成
分Ｖｓのみを取り出した後、増幅器６を介して出力信号
Ｓとして出力する。一方、ダミー出力回路８において
は、Ｓ／Ｈ回路１０にてそのバイアス電位Ｖｂのみを取
り出した後、該バイアス電位Ｖｂを増幅器１１を介して
コンパレータ１２の（−）端子に供給する。
【００２６】このとき、例えば温度変化によって入力信
号Ｓｉ及びダミー信号Ｓｄのバイアス電位Ｖｂが最適バ
イアス電位Ｖｉ（図４参照）よりも低くなった場合、増
幅器１１から出力される出力信号Ｓｂがコンパレータ１
２の（＋）端子に印加されている固定電位Ｖｄよりも低
くなるため、コンパレータ１２から出力される比較結果
信号Ｓｃは高レベルの信号成分が連続的に現れるかたち
となる。
号Ｓｉ及びダミー信号Ｓｄのバイアス電位Ｖｂが最適バ
イアス電位Ｖｉ（図４参照）よりも低くなった場合、増
幅器１１から出力される出力信号Ｓｂがコンパレータ１
２の（＋）端子に印加されている固定電位Ｖｄよりも低
くなるため、コンパレータ１２から出力される比較結果
信号Ｓｃは高レベルの信号成分が連続的に現れるかたち
となる。
【００２７】その結果、ソースフォロア回路４及び９の
各負荷抵抗素子Ｑ2 の各ゲートには高い電位の直流化信
号Ｖｃがかかり、それに伴って、駆動電流が増大し、各
ソースフォロア回路４及び９からの出力信号Ｓｉａ及び
Ｓｄａ、即ち各フローティング・ディフュージョンＦＤ
からの入力信号Ｓｉ及びＳｄは、全体的にそのバイアス
電位Ｖｂが最適バイアス電位Ｖｉに近づくようにシフト
し、帰還回路を構成しているので結果的に、そのバイア
ス電位Ｖｂが最適バイアス電位Ｖｉに保持される。
各負荷抵抗素子Ｑ2 の各ゲートには高い電位の直流化信
号Ｖｃがかかり、それに伴って、駆動電流が増大し、各
ソースフォロア回路４及び９からの出力信号Ｓｉａ及び
Ｓｄａ、即ち各フローティング・ディフュージョンＦＤ
からの入力信号Ｓｉ及びＳｄは、全体的にそのバイアス
電位Ｖｂが最適バイアス電位Ｖｉに近づくようにシフト
し、帰還回路を構成しているので結果的に、そのバイア
ス電位Ｖｂが最適バイアス電位Ｖｉに保持される。
【００２８】一方、入力信号Ｓｉ及びダミー信号Ｓｄの
バイアス電位Ｖｂが最適バイアス電位Ｖｉよりも高くな
った場合、増幅器１１から出力される出力信号Ｓｂが固
定電位Ｖｄよりも高くなるため、コンパレータ１２から
出力される比較結果信号Ｓｃは低レベルの信号成分が連
続的に現れるかたちとなる。
バイアス電位Ｖｂが最適バイアス電位Ｖｉよりも高くな
った場合、増幅器１１から出力される出力信号Ｓｂが固
定電位Ｖｄよりも高くなるため、コンパレータ１２から
出力される比較結果信号Ｓｃは低レベルの信号成分が連
続的に現れるかたちとなる。
【００２９】その結果、ソースフォロア回路４及び９の
各負荷抵抗素子Ｑ2 の各ゲートには低い電位の直流化信
号Ｖｃがかかり、それに伴って、駆動電流が低下し、各
ソースフォロア回路４及び９からの出力信号Ｓｉａ及び
Ｓｄａ、即ち各フローティング・ディフュージョンＦＤ
からの入力信号Ｓｉ及びＳｄは、全体的にそのバイアス
電位Ｖｂが最適バイアス電位Ｖｉに近づくようにシフト
し、帰還回路を構成しているので結果的に、そのバイア
ス電位Ｖｂが最適バイアス電位Ｖｉに保持される。
各負荷抵抗素子Ｑ2 の各ゲートには低い電位の直流化信
号Ｖｃがかかり、それに伴って、駆動電流が低下し、各
ソースフォロア回路４及び９からの出力信号Ｓｉａ及び
Ｓｄａ、即ち各フローティング・ディフュージョンＦＤ
からの入力信号Ｓｉ及びＳｄは、全体的にそのバイアス
電位Ｖｂが最適バイアス電位Ｖｉに近づくようにシフト
し、帰還回路を構成しているので結果的に、そのバイア
ス電位Ｖｂが最適バイアス電位Ｖｉに保持される。
【００３０】上述のように、本例によれば、ダミー出力
部７からのダミー信号Ｓｄをダミー出力回路８のソース
フォロア回路９に供給し、後段のＳ／Ｈ回路１０にてそ
のバイアス電位Ｖｂのみを取出し、更にこのバイアス電
位Ｖｂを増幅器１１にて増幅した後、次段のコンパレー
タ１２にて上記増幅器１１からの出力信号Ｓｂと所定の
固定電位Ｖｄとを比較し、その比較結果の直流化信号Ｖ
ｃを、電荷転送部１からの入力信号Ｓｉ及び上記ダミー
信号Ｓｄが夫々供給されるソースフォロア回路４及び９
に帰還させて、上記入力信号Ｓｉのバイアス電位Ｖｂを
上記所定の固定電位Ｖｄに対応した最適バイアス電位Ｖ
ｉに保持させるようにしたので、本パターン出力回路３
自体に高いゲインをもたせて、入力レンジが狭くなった
としても、電荷転送部１からの入力信号Ｓｉに対し最適
なバイアス電位Ｖｉを設定することができる。
部７からのダミー信号Ｓｄをダミー出力回路８のソース
フォロア回路９に供給し、後段のＳ／Ｈ回路１０にてそ
のバイアス電位Ｖｂのみを取出し、更にこのバイアス電
位Ｖｂを増幅器１１にて増幅した後、次段のコンパレー
タ１２にて上記増幅器１１からの出力信号Ｓｂと所定の
固定電位Ｖｄとを比較し、その比較結果の直流化信号Ｖ
ｃを、電荷転送部１からの入力信号Ｓｉ及び上記ダミー
信号Ｓｄが夫々供給されるソースフォロア回路４及び９
に帰還させて、上記入力信号Ｓｉのバイアス電位Ｖｂを
上記所定の固定電位Ｖｄに対応した最適バイアス電位Ｖ
ｉに保持させるようにしたので、本パターン出力回路３
自体に高いゲインをもたせて、入力レンジが狭くなった
としても、電荷転送部１からの入力信号Ｓｉに対し最適
なバイアス電位Ｖｉを設定することができる。
【００３１】従って、例えば変換効率を上げるためにフ
ローティング・ディフュージョンＦＤの容量を小さくし
た場合、電荷転送部１からの入力信号Ｓｉにおけるカッ
プリング量Ｖが大きくなるが、このような場合でも、入
力信号Ｓｉにおけるバイアス電位Ｖｂを自動的に最適な
バイアス電位Ｖｉに設定させることができる。また、ば
らつき変動、環境変動（製造上のばらつきや温度特性
等）によって入力信号Ｓｉのバイアス電位Ｖｂが変動し
ても、自動的に最適なバイアス電位Ｖｉに設定させるこ
とができる。このことから、本実施例の固体撮像装置に
よれば、本パターン出力回路３からの出力信号Ｓの安定
化が図れ、感度の向上並びに次段に接続される信号処理
回路等の設計の容易化を図ることができる。
ローティング・ディフュージョンＦＤの容量を小さくし
た場合、電荷転送部１からの入力信号Ｓｉにおけるカッ
プリング量Ｖが大きくなるが、このような場合でも、入
力信号Ｓｉにおけるバイアス電位Ｖｂを自動的に最適な
バイアス電位Ｖｉに設定させることができる。また、ば
らつき変動、環境変動（製造上のばらつきや温度特性
等）によって入力信号Ｓｉのバイアス電位Ｖｂが変動し
ても、自動的に最適なバイアス電位Ｖｉに設定させるこ
とができる。このことから、本実施例の固体撮像装置に
よれば、本パターン出力回路３からの出力信号Ｓの安定
化が図れ、感度の向上並びに次段に接続される信号処理
回路等の設計の容易化を図ることができる。
【００３２】上記実施例では、ダミー出力回路８の構成
を本パターン出力回路３とほぼ同一の回路構成にした場
合を示したが、その他、ダミー出力回路８の構成をサン
プリングホールド後の出力回路で最もゲインの高いとこ
ろの信号を得られるところまでの回路構成を採用しても
よい。
を本パターン出力回路３とほぼ同一の回路構成にした場
合を示したが、その他、ダミー出力回路８の構成をサン
プリングホールド後の出力回路で最もゲインの高いとこ
ろの信号を得られるところまでの回路構成を採用しても
よい。
【００３３】
【発明の効果】本発明に係る固体撮像装置によれば、出
力回路自体に高いゲインをもたせても、電荷転送部から
の入力信号中、フィールドスルー期間におけるバイアス
電位を最適な値に設定することができ、出力回路からの
出力信号の安定化を図ることができる。
力回路自体に高いゲインをもたせても、電荷転送部から
の入力信号中、フィールドスルー期間におけるバイアス
電位を最適な値に設定することができ、出力回路からの
出力信号の安定化を図ることができる。
【図１】本実施例に係る固体撮像装置の要部の構成を示
す回路図。
す回路図。
【図２】Ａは、図１におけるＡ−Ａ線上の断面図。Ｂ
は、図１におけるＢ−Ｂ線上の断面図。
は、図１におけるＢ−Ｂ線上の断面図。
【図３】本実施例に係る固体撮像装置の信号処理を示す
波形図。
波形図。
【図４】本実施例に係る固体撮像装置の入出力特性を示
す特性図。
す特性図。
【図５】従来例に係る固体撮像装置の要部の構成を示す
回路図。
回路図。
【図６】電荷転送部からの入力信号の波形を示す波形
図。
図。
【図７】従来例に係る固体撮像装置の入出力特性を示す
特性図。
特性図。
１ 電荷転送部 ２ 放電用素子 ３ 本パターン出力回路 ４及び９ ソースフォロア回路 ５及び１０ Ｓ／Ｈ回路 ６及び１１ 増幅器 ７ ダミー出力部 ８ ダミー出力回路 １２ コンパレータ １３ ローパスフィルタ ＯＧ 出力ゲート ＦＤ フローティング・ディフュージョン ＲＧ リセットゲート Ｄ ドレイン領域
Claims (1)
- 【請求項１】 電荷転送部からの入力信号が供給される
第１の出力アンプと、上記入力信号のフィールドスルー
期間のバイアス電位をダミー信号として出力するダミー
出力部と、該ダミー出力部からのダミー信号が供給され
る第２の出力アンプと、該第２の出力アンプからの出力
信号と所定の固定電位とを比較する比較器とを有し、該
比較器からの比較結果信号をローパスフィルタを介して
上記第１及び第２の出力アンプに夫々帰還させて、上記
入力信号のフィールドスルー期間のバイアス電位を上記
所定の固定電位に対応したバイアス電位に保持すること
を特徴とする固体撮像装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03133009A JP3114238B2 (ja) | 1991-06-04 | 1991-06-04 | 固体撮像装置 |
| JP2000132088A JP3539913B2 (ja) | 1991-06-04 | 2000-05-01 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03133009A JP3114238B2 (ja) | 1991-06-04 | 1991-06-04 | 固体撮像装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000132088A Division JP3539913B2 (ja) | 1991-06-04 | 2000-05-01 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04358481A JPH04358481A (ja) | 1992-12-11 |
| JP3114238B2 true JP3114238B2 (ja) | 2000-12-04 |
Family
ID=15094657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03133009A Expired - Fee Related JP3114238B2 (ja) | 1991-06-04 | 1991-06-04 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3114238B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05276445A (ja) * | 1992-03-27 | 1993-10-22 | Sanyo Electric Co Ltd | 電荷結合素子の出力回路 |
| JP3413664B2 (ja) * | 1993-08-12 | 2003-06-03 | ソニー株式会社 | 電荷転送装置 |
| JP5043388B2 (ja) * | 2006-09-07 | 2012-10-10 | キヤノン株式会社 | 固体撮像装置および撮像システム |
-
1991
- 1991-06-04 JP JP03133009A patent/JP3114238B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04358481A (ja) | 1992-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5708263A (en) | Photodetector array | |
| KR100660193B1 (ko) | 자기-보상 상관 이중 샘플링 회로 | |
| JP3413664B2 (ja) | 電荷転送装置 | |
| US6783073B2 (en) | Image input system | |
| KR100399954B1 (ko) | 아날로그 상호 연관된 이중 샘플링 기능을 수행하는씨모스 이미지 센서용 비교 장치 | |
| US7375751B2 (en) | CMOS image sensor | |
| US9270905B2 (en) | Readout circuit, solid-state imaging apparatus, and method for driving readout circuit | |
| US6211914B1 (en) | Apparatus for reading signals out of solid-state image sensing device | |
| US6498332B2 (en) | Solid-state image sensing device | |
| US6710803B1 (en) | Image sensor and method for driving the same | |
| US6499663B1 (en) | Image input system | |
| US20100238335A1 (en) | Clamp circuit and solid-state image sensing device having the same | |
| JP2576860B2 (ja) | 撮像装置 | |
| JP3114238B2 (ja) | 固体撮像装置 | |
| US5220587A (en) | Output circuit for a CCD with a D.C. restoration circuit integrated together with the CCD in a monolithic semiconductor chip | |
| EP0377959A2 (en) | A method of driving a charge detection circuit | |
| JPH10136266A (ja) | 固体撮像装置 | |
| JP2000270267A (ja) | 固体撮像素子用雑音除去回路 | |
| JP3818711B2 (ja) | 相関二重サンプリング回路 | |
| JP2003060934A (ja) | 増幅器の駆動制御装置及びこれを備えた信号処理システム | |
| US7485839B2 (en) | Image sensor with image signal shaping circuit | |
| JP3539913B2 (ja) | 固体撮像装置 | |
| JPH06189199A (ja) | 固体撮像装置 | |
| JP2000106652A (ja) | 固体撮像装置 | |
| JPH06164263A (ja) | 演算増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |