JP3112069B2 - Voltage stabilization circuit - Google Patents
Voltage stabilization circuitInfo
- Publication number
- JP3112069B2 JP3112069B2 JP09069746A JP6974697A JP3112069B2 JP 3112069 B2 JP3112069 B2 JP 3112069B2 JP 09069746 A JP09069746 A JP 09069746A JP 6974697 A JP6974697 A JP 6974697A JP 3112069 B2 JP3112069 B2 JP 3112069B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input
- output
- load
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は電圧安定化回路に関
し、特に動作開始時に緩やかに上昇する入力電圧を受け
る電圧安定化回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voltage stabilizing circuit, and more particularly, to a voltage stabilizing circuit which receives a slowly rising input voltage at the start of operation.
【0002】[0002]
【従来の技術】図4(a)は従来の電圧安定化回路の一
例を示す回路図であり、同図(b)はこの電圧安定化回
路の入力電圧に対する出力電圧の特性を示す図である。2. Description of the Related Art FIG. 4A is a circuit diagram showing an example of a conventional voltage stabilizing circuit, and FIG. 4B is a diagram showing characteristics of an output voltage with respect to an input voltage of the voltage stabilizing circuit. .
【0003】図4(a)において、一定電圧を発生する
ツェナーダイオード41と、ツェナーダイオード41に
電流を流すための抵抗42と、電流増幅するトランジス
タ43とを有している。図示しない電源回路から入力端
子401に直流入力電圧Viを受け、一定の出力電圧V
oを出力端子402から負荷4へ出力する。In FIG. 4A, a Zener diode 41 for generating a constant voltage, a resistor 42 for flowing a current through the Zener diode 41, and a transistor 43 for amplifying the current are provided. A DC input voltage Vi is received at an input terminal 401 from a power supply circuit (not shown), and a constant output voltage V
o is output from the output terminal 402 to the load 4.
【0004】入力電圧Viに対する出力電圧Voは、図
(b)に示したように、入力電圧Viがツェナーダイオ
ード41のツェナー電圧Vzに達するまでは、入力電圧
Viに比例して変化し、入力電圧Viがツェナー電圧V
z以上になれば、ツェナーダイオード41はVzの一定
電圧になるので、出力電圧Voは(Vz−Vbe)の一
定電圧となる。ここで、Vbeはトランジスタ43のベ
ース・エミッタ間電圧である。The output voltage Vo with respect to the input voltage Vi changes in proportion to the input voltage Vi until the input voltage Vi reaches the zener voltage Vz of the zener diode 41, as shown in FIG. Vi is the Zener voltage V
When the voltage exceeds z, the Zener diode 41 has a constant voltage of Vz, and the output voltage Vo has a constant voltage of (Vz-Vbe). Here, Vbe is the base-emitter voltage of the transistor 43.
【0005】[0005]
【発明が解決しようとする課題】上述した従来例の電圧
安定化回路では、入力電圧がツェナー電圧に達するま
で、出力電圧は入力電圧に比例して変化する。従って、
動作開始時に入力電圧が緩やかに上昇していく場合、出
力電圧Voは入力電圧に応じて緩やかに上昇する。この
ため、電圧安定化回路の負荷として集積回路を接続して
いる場合、集積回路が規定以下の電圧により誤動作をす
るという問題点がある。また、負荷が短絡した場合に
は、電圧安定化回路に過大電流が流れ続けて部品やパタ
ーンを焼損するという問題点がある。In the above-described conventional voltage stabilizing circuit, the output voltage changes in proportion to the input voltage until the input voltage reaches the Zener voltage. Therefore,
When the input voltage gradually increases at the start of the operation, the output voltage Vo gradually increases according to the input voltage. For this reason, when an integrated circuit is connected as a load of the voltage stabilizing circuit, there is a problem that the integrated circuit malfunctions at a voltage lower than a specified value. Further, when the load is short-circuited, an excessive current continues to flow through the voltage stabilizing circuit, causing a problem that components and patterns are burned.
【0006】本発明の目的は、動作開始時に入力電圧が
緩やかに上昇していく場合、負荷の誤動作を防止でき、
且つ、早期に負荷に電圧を供給して立ち上げることがで
きる電圧安定化回路を提供することにある。SUMMARY OF THE INVENTION It is an object of the present invention to prevent a load from malfunctioning when an input voltage gradually increases at the start of operation.
Another object of the present invention is to provide a voltage stabilizing circuit that can supply a voltage to a load at an early stage and start the load .
【0007】[0007]
【課題を解決するための手段】本発明の電圧安定化回路
は、入力電圧が負荷の定格電圧よりも低い動作可能な電
圧値に上昇するまで出力を停止する出力マスク部を備え
ている。具体的には、動作開始時に緩やかに上昇する入
力電圧を入力端子に受けて出力端子から負荷へ出力電圧
を供給する電圧安定化回路であって、前記負荷の定格電
圧値に対応する定電圧を発生する定電圧素子およびこの
定電圧素子に電流を供給する抵抗とを少なくとも有し安
定化した出力電圧を前記出力端子へ出力する電圧安定部
と、前記入力端子と前記電圧安定部との間に設けられ前
記入力電圧が前記負荷の定格電圧値よりも低い動作可能
な電圧値に達するまで前記入力電圧を前記電圧安定部へ
供給しないように動作する出力マスク部とを備え、この
出力マスク部は、ゲート・ソース間電圧がスレッショル
ド電圧に達したときに導通状態となりソース電極に印加
されている前記入力電圧をドレイン電極から前記電圧安
定部へ供給するFET(電界効果トランジスタ)と、前
記FETのソース電極とゲート電極との間に接続されて
前記入力電圧をゲート電極に印加する第1の抵抗と、こ
の第1の抵抗に並列に接続されて前記ゲート・ソース間
電圧が最大定格値以上にならないように保護する第1の
定電圧素子と、前記負荷の定格電圧値よりも低い動作可
能な電圧値に対応する定電圧を発生する第2の定電圧素
子と、一方端が前記FETのゲート電極に接続され他方
端が前記第2の定電圧素子に接続されて前記入力電圧を
前記第2の定電圧素子に印加する第2の抵抗と、前記F
ETのドレイン電極に発生した電圧をベース電極に受け
て導通状態となり前記第2の定電圧素子を短絡状態にす
るトランジスタとを有している。A voltage stabilizing circuit according to the present invention includes an output mask section for stopping output until an input voltage rises to an operable voltage value lower than a rated voltage of a load. Have. Specifically, the input voltage that gradually increases at the start of operation is received at the input terminal, and the output voltage is output from the output terminal to the load.
A voltage stabilizing circuit for supplying a rated electrostatic the load
A voltage stabilizing unit having at least a constant voltage element for generating a constant voltage corresponding to the voltage value and a resistor for supplying a current to the constant voltage element and outputting a stabilized output voltage to the output terminal; Operable provided between the input terminal and the voltage stabilizing section , wherein the input voltage is lower than a rated voltage value of the load.
And an output mask unit that operates so as not to supply the input voltage to the voltage stabilization part to reach a voltage value, the <br/> output mask portion, when the gate-source voltage reaches the threshold voltage And a FET (field effect transistor) that supplies the input voltage applied to the source electrode from the drain electrode to the voltage stabilizing unit , and is connected between a source electrode and a gate electrode of the FET and is connected to the input terminal. a first resistor for applying a voltage to the gate electrode, this
Connected in parallel to the first resistor of
The first to protect the voltage from exceeding the maximum rated value
Operates with a constant voltage element and lower than the rated voltage value of the load.
A second constant-voltage element for generating a constant voltage corresponding to the effective voltage value, and one end connected to the gate electrode of the FET and the other end connected to the second constant-voltage element, and
A second resistor applied to the second constant voltage element;
A transistor that receives a voltage generated at the drain electrode of the ET and receives the voltage at the base electrode, thereby turning on the second constant-voltage element.
【0008】[0008]
【発明の実施の形態】次に本発明について図面を参照し
て説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.
【0009】図1は本発明の一実施形態を示す回路図で
あり、過電流を検出する過電流検出部1と、入力電圧が
所定の電圧値に上昇するまで電圧安定部3への電源供給
を停止する出力マスク部2と、出力電圧を一定電圧に安
定化する電圧安定部3とで構成される。図示しない電源
回路から入力端子101に供給される直流電源は、過電
流検出部1および出力マスク部2を経由して電圧安定部
3に供給され、出力端子102から負荷4へ一定の出力
電圧Voとして出力される。FIG. 1 is a circuit diagram showing an embodiment of the present invention, in which an overcurrent detecting unit 1 for detecting an overcurrent and power supply to a voltage stabilizing unit 3 until an input voltage rises to a predetermined voltage value. And a voltage stabilizing unit 3 for stabilizing the output voltage to a constant voltage. DC power supplied from a power supply circuit (not shown) to the input terminal 101 is supplied to the voltage stabilizing unit 3 via the overcurrent detection unit 1 and the output mask unit 2, and a constant output voltage Vo is supplied from the output terminal 102 to the load 4. Is output as
【0010】過電流検出部1は、過大電流検出用の抵抗
11と、過大電流時に導通状態になるトランジスタ12
とを有している。抵抗11は入力端子101と出力マス
ク部2のFET(電界効果トランジスタ)21のソース
(S)との間に直列に接続されている。また、抵抗11
の両端にトランジスタ12のベースおよびエミッタがそ
れぞれ接続され、トランジスタ12のコレクタはFET
21のゲート(G)に接続されている。抵抗11の抵抗
値は、過大電流が流れたときにトランジスタ12を導通
状態にするように設定している。The overcurrent detecting section 1 includes a resistor 11 for detecting an excessive current, and a transistor 12 which is turned on when an excessive current flows.
And The resistor 11 is connected in series between the input terminal 101 and the source (S) of the FET (field effect transistor) 21 of the output mask unit 2. The resistance 11
The base and the emitter of the transistor 12 are connected to both ends of the transistor 12, respectively.
21 (G). The resistance value of the resistor 11 is set so that the transistor 12 is turned on when an excessive current flows.
【0011】出力マスク部2は、ソース(S)に入力電
圧を受けて電圧安定部への電源供給を制御するFET2
1と、このFET21のゲート・ソース間電圧が最大定
格値以上にならないように保護するためのツェナーダイ
オード22と、FET21を導通状態にする入力電圧値
を設定するツェナーダイオード23と、ツェナーダイオ
ード23に電流を供給する抵抗24と、FET21のゲ
ート(G)に入力電圧を印加する抵抗25と、FET2
1が導通状態になったときにツェナーダイオード23を
短絡するトランジスタ26と、トランジスタ26のベー
スに電圧を印加する抵抗27とを有している。An output mask section 2 receives an input voltage at a source (S) and controls power supply to a voltage stabilizing section.
1, a Zener diode 22 for protecting the gate-source voltage of the FET 21 from exceeding the maximum rated value, a Zener diode 23 for setting an input voltage value for making the FET 21 conductive, and a Zener diode 23. A resistor 24 for supplying a current; a resistor 25 for applying an input voltage to the gate (G) of the FET 21;
The transistor 26 includes a transistor 26 for short-circuiting the Zener diode 23 when the transistor 1 is turned on, and a resistor 27 for applying a voltage to the base of the transistor 26.
【0012】ツェナーダイオード22および抵抗25は
FET21のゲートとソースとの間に並列に接続され、
抵抗24はFET21のゲートとツェナーダイオード2
3のカソードとの間に接続され、ツェナーダイオード2
3のアノード側は接地(電源共通線)され、抵抗27は
FET21のドレイン(D)とトランジスタ26のベー
スとの間に接続され、また、トランジスタ26のコレク
タおよびエミッタはツェナーダイオード23の両端にそ
れぞれ接続されている。The Zener diode 22 and the resistor 25 are connected in parallel between the gate and the source of the FET 21,
The resistor 24 is connected between the gate of the FET 21 and the Zener diode 2.
3 and a Zener diode 2
3, the anode side is grounded (power supply common line), the resistor 27 is connected between the drain (D) of the FET 21 and the base of the transistor 26, and the collector and the emitter of the transistor 26 are connected to both ends of the Zener diode 23, respectively. It is connected.
【0013】電圧安定部3は、図4に示した従来例と同
じ回路であり、一定電圧を発生するツェナーダイオード
31と、ツェナーダイオード31に電流を供給する抵抗
32と、電流増幅用のトランジスタ33とを有してい
る。トランジスタ33のコレクタはFET21のドレイ
ンに接続され、トランジスタ33のエミッタは出力端子
102に接続され、トランジスタ33のベースはツェナ
ーダイオード31のカソードに接続されている。また、
抵抗32はトランジスタ33のコレクタとベースとの間
に接続されている。電圧安定部3は、出力マスク部2の
FET21が導通状態になったときに入力電圧を受けて
動作を開始する。The voltage stabilizer 3 is the same circuit as the conventional example shown in FIG. 4, and includes a Zener diode 31 for generating a constant voltage, a resistor 32 for supplying a current to the Zener diode 31, and a transistor 33 for current amplification. And The collector of the transistor 33 is connected to the drain of the FET 21, the emitter of the transistor 33 is connected to the output terminal 102, and the base of the transistor 33 is connected to the cathode of the Zener diode 31. Also,
The resistor 32 is connected between the collector and the base of the transistor 33. The voltage stabilizer 3 receives the input voltage and starts operation when the FET 21 of the output mask 2 is turned on.
【0014】次に、入力電圧Viが緩やかに上昇してい
くときの動作を説明する。Next, the operation when the input voltage Vi gradually increases will be described.
【0015】通常、過電流検出部1のトランジスタ12
は非導通状態となっているので、入力電圧Viは、過電
流検出部1の抵抗11を介して出力マスク部2のFET
21のソースに印加され、同時に、抵抗25を介してF
ET21のゲートにも印加される。また、抵抗24を介
してツェナーダイオード23にも印加される。Normally, the transistor 12 of the overcurrent detector 1
Is in a non-conductive state, the input voltage Vi is applied to the FET of the output mask unit 2 via the resistor 11 of the overcurrent detection unit 1.
21 and at the same time, F
It is also applied to the gate of ET21. The voltage is also applied to the Zener diode 23 via the resistor 24.
【0016】いま、ツェナーダイオード23での電圧を
V23とし、抵抗24での電圧降下をV24とし、FE
T21のゲート・ソース間電圧をVgsとし、FET2
1のソースに印加される電圧をVsとすれば、過電流検
出用の抵抗11での電圧降下は無視できるので、Vs≒
Viであり、Vs=V23+V24+Vgsである。Now, assume that the voltage at the Zener diode 23 is V23, the voltage drop at the resistor 24 is V24,
The gate-source voltage of T21 is Vgs, and FET2
Assuming that the voltage applied to the source 1 is Vs, the voltage drop at the overcurrent detection resistor 11 can be neglected.
Vi, and Vs = V23 + V24 + Vgs.
【0017】入力電圧Viが上昇するにつれて、ツェナ
ーダイオード23およびFET21のソースおよびゲー
トに入力電圧が印加されて上昇していき、ツェナーダイ
オード23の電圧V23がツェナー電圧Vz1に達して
一定となった後、FET21のゲート・ソース間電圧V
gsがスレッショルド電圧VthとなってFET21は
導通状態となる。As the input voltage Vi rises, the input voltage is applied to the Zener diode 23 and the source and gate of the FET 21 and rises. After the voltage V23 of the Zener diode 23 reaches the Zener voltage Vz1 and becomes constant. , FET 21 gate-source voltage V
gs becomes the threshold voltage Vth, and the FET 21 becomes conductive.
【0018】FET21が導通状態になってドレインに
電圧が出力されたとき、抵抗27を介してトランジスタ
26のベースに電圧が印加され、トランジスタ26は導
通状態となってツェナーダイオード23の両端を短絡す
る。このときのFET21のゲート・ソース間電圧をV
gs1とし、抵抗24および抵抗25の抵抗値をR24
およびR25とすれば、Vgs1≒Vi・R25/(R
24+R25)となり、Vgs1はスレッショルド電圧
Vthよりも更に高くなるので、FET21のドレイン
とソース間は完全に導通状態となり、電圧安定部3に入
力電源が供給されることになる。なお、FET21のゲ
ート・ソース間に接続されたツェナーダイオード22
が、ゲート・ソース間最大定格値を超えないように動作
してFET21を保護する。When the FET 21 is turned on and a voltage is output to the drain, a voltage is applied to the base of the transistor 26 via the resistor 27, and the transistor 26 is turned on to short-circuit both ends of the Zener diode 23. . The gate-source voltage of the FET 21 at this time is V
gs1, and the resistance values of the resistors 24 and 25 are R24
And R25, Vgs1 ≒ Vi · R25 / (R
24 + R25), and Vgs1 becomes higher than the threshold voltage Vth. Therefore, the drain and source of the FET 21 are completely conducted, and the input power is supplied to the voltage stabilizer 3. The Zener diode 22 connected between the gate and the source of the FET 21
Operate so as not to exceed the maximum rated value between the gate and the source to protect the FET 21.
【0019】このようにして出力マスク部2は、入力電
圧Viが少なくともツェナーダイオード23のツェナー
電圧Vz1に上昇するまで、電圧安定部3に電源を供給
しないように動作するので、電圧安定部3からの出力電
圧は0である。In this manner, the output mask unit 2 operates so as not to supply power to the voltage stabilizing unit 3 until the input voltage Vi rises at least to the Zener voltage Vz1 of the Zener diode 23. Is zero.
【0020】入力電圧Viがツェナー電圧Vz1以上に
なってFET21が完全導通状態になったとき、FET
21のソース・ドレイン間の飽和電圧をVsatとし、
過電流検出用抵抗11での電圧降下を無視すれば、電圧
安定部3に入力する電圧Vcは、Vc≒Vi−Vsat
である。また、電圧安定部3のツェナーダイオード31
の電圧をV31とし、トランジスタ33のベース・エミ
ッタ間電圧をVbeとし、このときの電圧安定部3の出
力電圧をVo1とすれば、Vo1=V31−Vbeであ
る。ここで、ツェナーダイオード31のツェナー電圧V
z2を、出力マスク部2のツェナーダイオード23のツ
ェナー電圧Vz1よりも高くしておけば、FET21が
完全導通状態になったときに電圧安定部3に印加された
る電圧は、ツェナー電圧Vz2よりも低いのでツェナー
ダイオード23に流れる電流は少なく、出力電圧Vo1
は、Vo1≒Vi−Vsat−Vbeである。When the input voltage Vi becomes equal to or higher than the zener voltage Vz1 and the FET 21 is completely turned on,
The saturation voltage between the source and the drain of 21 is Vsat,
If the voltage drop at the overcurrent detection resistor 11 is ignored, the voltage Vc input to the voltage stabilizer 3 is Vc 、 Vi−Vsat.
It is. In addition, the Zener diode 31 of the voltage stabilizer 3
Is V31, the voltage between the base and the emitter of the transistor 33 is Vbe, and the output voltage of the voltage stabilizer 3 at this time is Vo1, then Vo1 = V31-Vbe. Here, the Zener voltage V of the Zener diode 31
If z2 is set higher than the Zener voltage Vz1 of the Zener diode 23 of the output mask unit 2, the voltage applied to the voltage stabilizing unit 3 when the FET 21 enters the fully conducting state is lower than the Zener voltage Vz2. Therefore, the current flowing through the Zener diode 23 is small, and the output voltage Vo1
Is Vo1 ≒ Vi-Vsat-Vbe.
【0021】その後、入力電圧Viが更に上昇し、ツェ
ナーダイオード31の電圧V31がツェナー電圧Vz2
以上になったとき、出力電圧Vo2は、Vo2=Vz2
−Vbeの一定電圧となる。このときの入力電圧Vi
は、ツェナー電圧Vz2よりやや高くなっている。Thereafter, the input voltage Vi further rises, and the voltage V31 of the Zener diode 31 becomes equal to the Zener voltage Vz2.
When this is the case, the output voltage Vo2 becomes Vo2 = Vz2
It becomes a constant voltage of -Vbe. The input voltage Vi at this time
Is slightly higher than the Zener voltage Vz2.
【0022】図2は入力電圧Viに対する出力電圧Vo
を示す図である。入力電圧Viが出力マスク部2のツェ
ナーダイオード23のツェナー電圧Vz1に上昇するま
では、出力マスク部2が電圧安定部3に電源を供給しな
いので、出力電圧Voは0である。入力電圧Viがツェ
ナー電圧Vz1よりもやや高くなったとき、出力マスク
部2のFET21が導通状態となり、出力電圧はVo1
となる。その後、更に入力電圧Viが上昇し、電圧安定
部3のツェナーダイオード31がツェナー電圧Vz2に
達したとき、出力電圧はVo2に安定化された電圧とな
る。従って、負荷4が誤動作する電圧よりも高い値、す
なわち、負荷の定格電圧よりも低い動作可能な電圧値に
Vo1を設定し、負荷4の定格電圧をVo2としておけ
ば、入力電圧が緩やかに上昇しても、負荷4の誤動作を
防止でき、且つ、早期に負荷に電圧を供給して立ち上げ
ることができる。FIG. 2 shows the output voltage Vo with respect to the input voltage Vi.
FIG. Until the input voltage Vi rises to the Zener voltage Vz1 of the Zener diode 23 of the output mask unit 2, the output voltage Vo is 0 because the output mask unit 2 does not supply power to the voltage stabilizing unit 3. When the input voltage Vi becomes slightly higher than the Zener voltage Vz1, the FET 21 of the output mask unit 2 becomes conductive, and the output voltage becomes Vo1.
Becomes Thereafter, when the input voltage Vi further increases and the Zener diode 31 of the voltage stabilizer 3 reaches the Zener voltage Vz2, the output voltage becomes a voltage stabilized at Vo2. Therefore, a value higher than the voltage at which the load 4 malfunctions ,
That is, if Vo1 is set to an operable voltage value lower than the rated voltage of the load and the rated voltage of the load 4 is set to Vo2, even if the input voltage rises slowly, malfunction of the load 4 can be prevented . And start up by supplying voltage to the load early
Can be
【0023】次に、負荷4が短絡して過大電流が流れた
場合について説明する。Next, the case where the load 4 is short-circuited and an excessive current flows will be described.
【0024】この場合、過大電流は電流検出部1の抵抗
11に流れ、抵抗11に発生する電圧によってトランジ
スタ12は導通状態となる。トランジスタ12が導通状
態になることにより、出力マスク部のFET21のゲー
トに入力電圧Viが印加されるので、FET21のゲー
ト・ソース間の電圧がスレッショルド電圧以下に低下
し、FET21は非導通状態となって過大電流を防止す
る。このようにすることにより、負荷4が短絡しても過
大電流による焼損事故を防止できる。In this case, the excessive current flows to the resistor 11 of the current detector 1, and the voltage generated at the resistor 11 turns on the transistor 12. When the transistor 12 is turned on, the input voltage Vi is applied to the gate of the FET 21 in the output mask portion. Therefore, the voltage between the gate and the source of the FET 21 falls below the threshold voltage, and the FET 21 is turned off. To prevent excessive current. By doing so, even if the load 4 is short-circuited, a burnout accident due to an excessive current can be prevented.
【0025】図3は他の実施形態を示す回路図である、
図1に示したツェナーダイオード23,31の代りに、
シャントレギュレータ28,34を使用している。FIG. 3 is a circuit diagram showing another embodiment.
Instead of the Zener diodes 23 and 31 shown in FIG.
Shunt regulators 28 and 34 are used.
【0026】ツェナーダイオードは、流れる電流によっ
てツェナー電圧が変動する特性を有しているが、シャン
トレギュレータは、1mA程度以上の電流を流すことに
より、電流に依存することなく一定の電圧を発生すると
いう特性を有している。The Zener diode has a characteristic that the Zener voltage fluctuates according to the flowing current. However, the shunt regulator generates a constant voltage independent of the current by flowing a current of about 1 mA or more. Has characteristics.
【0027】このような特性を有するシャントレギュレ
ータを使用することにより、入力電圧の変動に対する出
力電圧の精度を高めることができる。By using a shunt regulator having such characteristics, the accuracy of the output voltage with respect to the fluctuation of the input voltage can be improved.
【0028】また、図1に示した抵抗24,32の代り
に、定電流ダイオードを使用すれば、入力電圧の変動に
対して常にツェナーダイオード23,31に一定の電流
を供給してツェナー電圧を発生させることができるの
で、入力電圧の変動に対する出力電圧の精度を高めるこ
とができる。If a constant current diode is used instead of the resistors 24 and 32 shown in FIG. 1, a constant current is always supplied to the Zener diodes 23 and 31 with respect to the fluctuation of the input voltage to reduce the Zener voltage. Since it can be generated, the accuracy of the output voltage with respect to the fluctuation of the input voltage can be improved.
【0029】[0029]
【発明の効果】以上説明したように本発明によれば、動
作開始時に入力電圧が緩やかに上昇するような場合、入
力電圧が負荷の定格電圧値よりも低い動作可能な電圧値
になるまでは出力を停止し、入力電圧が負荷の定格電圧
値よりも低い動作可能な電圧値になったときから、電圧
安定部に電圧を供給する出力マスク部を設けることによ
り、定格電圧以下の低い電圧で誤動作する負荷(集積回
路等)が接続されていても、負荷の誤動作を防止でき、
且つ、早期に負荷に電圧を供給して立ち上げることがで
きる。As described above, according to the present invention, when the input voltage gradually rises at the start of operation, the operable voltage value where the input voltage is lower than the rated voltage value of the load. Output is stopped until the input voltage reaches the rated voltage of the load.
From when the operable voltage becomes lower than
By providing an output mask section that supplies a voltage to the stabilizing section, even if a load (integrated circuit or the like) that malfunctions at a voltage lower than the rated voltage is connected, the malfunction of the load can be prevented .
Also, it is possible to supply voltage to the load early and start up.
Can Ru.
【図1】本発明の一実施形態を示す回路図である。FIG. 1 is a circuit diagram showing one embodiment of the present invention.
【図2】図1に示した電圧安定化回路の入力電圧対出力
電圧の特性図である。FIG. 2 is a characteristic diagram of an input voltage versus an output voltage of the voltage stabilizing circuit shown in FIG.
【図3】本発明の他の実施形態を示す回路図である。FIG. 3 is a circuit diagram showing another embodiment of the present invention.
【図4】従来の電圧安定化回路の一例を示す図であり、
同図(a)は従来の電圧安定化回路の回路図であり、同
図(b)は入力電圧対出力電圧の特性図である。FIG. 4 is a diagram illustrating an example of a conventional voltage stabilizing circuit;
FIG. 1A is a circuit diagram of a conventional voltage stabilizing circuit, and FIG. 1B is a characteristic diagram of an input voltage versus an output voltage.
1 過電流検出部 2 出力マスク部 3 電圧安定部 101 入力端子 102 出力端子 11,24,25,27,32 抵抗 12,26,33 トランジスタ 21 FET(電界効果トランジスタ) 22,23,31 ツェナーダイオード DESCRIPTION OF SYMBOLS 1 Overcurrent detection part 2 Output mask part 3 Voltage stabilization part 101 Input terminal 102 Output terminal 11,24,25,27,32 Resistance 12,26,33 Transistor 21 FET (Field effect transistor) 22,23,31 Zener diode
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平1−155411(JP,A) 特開 平6−51853(JP,A) 特開 平8−66037(JP,A) 特開 平8−185232(JP,A) 特開 平3−100814(JP,A) 特開 平4−30206(JP,A) 特開 平3−48312(JP,A) 実開 平6−59909(JP,U) (58)調査した分野(Int.Cl.7,DB名) G05F 1/445,1/56 G05F 1/613,1/618 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-1-155411 (JP, A) JP-A-6-51853 (JP, A) JP-A-8-66037 (JP, A) JP-A-8- 185232 (JP, A) JP-A-3-100814 (JP, A) JP-A-4-30206 (JP, A) JP-A-3-48312 (JP, A) JP-A-6-59909 (JP, U) (58) Field surveyed (Int.Cl. 7 , DB name) G05F 1 / 445,1 / 56 G05F 1 / 613,1 / 618
Claims (1)
を入力端子に受けて出力端子から負荷へ出力電圧を供給
する電圧安定化回路であって、前記負荷の定格電圧値に
対応する定電圧を発生する定電圧素子およびこの定電圧
素子に電流を供給する抵抗とを少なくとも有し安定化し
た出力電圧を前記出力端子へ出力する電圧安定部と、前
記入力端子と前記電圧安定部との間に設けられ前記入力
電圧が前記負荷の定格電圧値よりも低い動作可能な電圧
値に達するまで前記入力電圧を前記電圧安定部へ供給し
ないように動作する出力マスク部とを備え、この出力マ
スク部は、ゲート・ソース間電圧がスレッショルド電圧
に達したときに導通状態となりソース電極に印加されて
いる前記入力電圧をドレイン電極から前記電圧安定部へ
供給するFET(電界効果トランジスタ)と、前記FE
Tのソース電極とゲート電極との間に接続されて前記入
力電圧をゲート電極に印加する第1の抵抗と、この第1
の抵抗に並列に接続されて前記ゲート・ソース間電圧が
最大定格値以上にならないように保護する第1の定電圧
素子と、前記負荷の定格電圧値よりも低い動作可能な電
圧値に対応する定電圧を発生する第2の定電圧素子と、
一方端が前記FETのゲート電極に接続され他方端が前
記第2の定電圧素子に接続されて前記入力電圧を前記第
2の定電圧素子に印加する第2の抵抗と、前記FETの
ドレイン電極に発生した電圧をベース電極に受けて導通
状態となり前記第2の定電圧素子を短絡状態にするトラ
ンジスタとを有していることを特徴とする電圧安定化回
路。1. A voltage stabilizing circuit for supplying <br/> the output voltage from the receiving output terminal to the input terminal of the input voltage gradually rises at the start of operation to the load, in the rated voltage value of the load
A voltage stabilizing unit having at least a constant voltage element for generating a corresponding constant voltage and a resistor for supplying current to the constant voltage element, and outputting a stabilized output voltage to the output terminal; and an output mask unit which operates the input voltage so as not to supply to said voltage stabilizing portion to the input voltage is provided to reach the operable voltage value lower than the rated voltage value of the load between the parts, The output mask section is turned on when the gate-source voltage reaches a threshold voltage, and is an FET (field effect transistor) that supplies the input voltage applied to the source electrode from the drain electrode to the voltage stabilizing section . , The FE
A first resistor for applying the input voltage to the gate electrode is connected between the source electrode and the gate electrode T, then the first
Is connected in parallel with the resistance of
The first constant voltage that protects from exceeding the maximum rated value
An element, a second constant voltage element for generating a constant voltage corresponding to an operable voltage value lower than the rated voltage value of the load ,
One end is connected to the gate electrode of the FET, and the other end is connected to the second constant voltage element so that the input voltage
A second resistor applied to the second constant voltage element, and a transistor that receives a voltage generated at the drain electrode of the FET at a base electrode and becomes conductive so as to short-circuit the second constant voltage element. A voltage stabilizing circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09069746A JP3112069B2 (en) | 1997-03-24 | 1997-03-24 | Voltage stabilization circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09069746A JP3112069B2 (en) | 1997-03-24 | 1997-03-24 | Voltage stabilization circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10268950A JPH10268950A (en) | 1998-10-09 |
JP3112069B2 true JP3112069B2 (en) | 2000-11-27 |
Family
ID=13411684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09069746A Expired - Lifetime JP3112069B2 (en) | 1997-03-24 | 1997-03-24 | Voltage stabilization circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3112069B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100999164B1 (en) | 2003-12-10 | 2010-12-07 | 삼성전자주식회사 | Power Supply And Liquid Crystal Display Device Having The Same |
TWI377871B (en) * | 2003-10-17 | 2012-11-21 | Samsung Display Co Ltd | Power supply system and liquid crystal display device having the same |
WO2006109896A1 (en) * | 2005-04-11 | 2006-10-19 | In Kye Choe | Converter for resistive sensors of high sensitivity |
AT507437B1 (en) | 2008-10-31 | 2010-05-15 | Moeller Gebaeudeautomation Gmbh | POWER SUPPLY |
JP7082758B2 (en) * | 2019-05-15 | 2022-06-09 | 株式会社オートネットワーク技術研究所 | Voltage regulator and backup power supply for vehicles |
CN112306134B (en) * | 2020-10-21 | 2024-03-22 | 青岛海信日立空调***有限公司 | Air conditioner substrate power supply protection circuit and air conditioner |
-
1997
- 1997-03-24 JP JP09069746A patent/JP3112069B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH10268950A (en) | 1998-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7102860B2 (en) | Power limiting time delay circuit | |
US4893211A (en) | Method and circuit for providing adjustable control of short circuit current through a semiconductor device | |
JPH06174762A (en) | Detector and device detecting voltage fluctuation to set value and electric power supply circuit | |
KR100310797B1 (en) | Differential amplifier circuit | |
US6538492B2 (en) | Power supply, electronic device using the same, and output | |
JP3112069B2 (en) | Voltage stabilization circuit | |
US6650524B2 (en) | Power supply circuit with adaptive error detection and an electronic control circuit including the same | |
US7612550B2 (en) | Dropper type regulator | |
US6504352B2 (en) | On chip current source | |
KR20080000542A (en) | Switching regulator | |
JP3469131B2 (en) | DC stabilized power supply | |
JP2002304225A (en) | Current limit circuit, and power supply circuit | |
US6121763A (en) | Circuit arrangement for generating a resistance behavior with an adjustable positive temperature coefficient as well as application of this circuit arrangement | |
KR0173944B1 (en) | Comparators with Hysteresis | |
JP3421717B2 (en) | Current limit circuit | |
JPH0635538Y2 (en) | Voltage amplification circuit with current limiting circuit | |
JPH08106331A (en) | Power source controller | |
JP3123778B2 (en) | Constant voltage circuit | |
JPH0245813A (en) | Integrated power source circuit | |
JPS58194417A (en) | Diode | |
SU1686422A1 (en) | Constant voltage stabilizer | |
JP3240773B2 (en) | DC / DC converter | |
RU1836671C (en) | Direct current voltage continuous stabilizer | |
SU1665354A1 (en) | Dc voltage regulator of the compensation type | |
JPH07306725A (en) | Constant voltage power circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000816 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 12 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 12 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |