JP3109570B2 - Semiconductor device manufacturing method - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は珪素でなる半導体層を有
する半導体装置の作製方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention has a semiconductor layer comprising silicon.
To a method for manufacturing a semiconductor device .

【０００２】[0002]

【従来の技術】従来、珪素でなる半導体層を有する半導
体装置、例えば薄膜トランジスタを、絶縁表面を有する
基板上に作製することが研究されている。 2. Description of the Related Art Conventionally, a semiconductor having a semiconductor layer made of silicon
Body device, for example, a thin film transistor, having an insulating surface
Fabrication on a substrate has been studied.

【０００３】しかし、ガラス基板等の耐熱性が低い基板
上に半導体装置を形成する場合、半導体装置を構成する
珪素膜の結晶性を高めることが困難なため、作製される
半導体装置の性能を高めることが困難であった。 However, substrates having low heat resistance such as glass substrates
When forming a semiconductor device on the top, configure the semiconductor device
Fabricated because it is difficult to increase the crystallinity of the silicon film
It has been difficult to improve the performance of the semiconductor device.

【０００４】[0004]

【発明が解決しようとする課題】本発明は、低温で作製
でき、かつ高い性能を有する半導体装置を作製すること
を目的とする。 DISCLOSURE OF THE INVENTION The present invention is manufactured at a low temperature.
To produce semiconductor devices with high performance
With the goal.

【０００５】[0005]

【課題を解決するための手段】上記課題を解決するため
に、本明細書に開示する発明の一つは、 ガラス基板上に
酸化珪素膜を形成する工程と、 反応ガスとしてジシラン
またはトリシランを用いた減圧ＣＶＤ法により、前記酸
化珪素膜の上に真性の非単結晶半導体層を形成する工程
と、 前記半導体層を７００℃を越えない温度で加熱して
結晶化させる工程と、 前記半導体層上にゲイト絶縁膜を
形成する工程とを有することを特徴とする半導体装置作
製方法である。 [Means for Solving the Problems] In order to solve the above-mentioned problems
In addition, one of the inventions disclosed in this specification is a method on a glass substrate.
A step of forming a silicon oxide film and disilane as a reaction gas
Alternatively, the acid is prepared by a reduced pressure CVD method using trisilane.
Forming an intrinsic non-single-crystal semiconductor layer on a silicon nitride film
When, the semiconductor layer is heated at a temperature not exceeding 700 ° C.
Crystallizing, and forming a gate insulating film on the semiconductor layer.
Forming a semiconductor device.
It is a manufacturing method.

【０００６】またこの構成において、前記減圧ＣＶＤ法
は、珪素の結晶化温度より１００〜２００℃低い温度で
実施されることを特徴とする。 In this structure, the low pressure CVD method
At a temperature 100 to 200 ° C. lower than the crystallization temperature of silicon
It is characterized by being implemented.

【０００７】さらにこの構成において、前記非単結晶半
導体はアモルファス半導体であることを特徴とする。 Further, in this configuration, the non-single-crystal half
The conductor is an amorphous semiconductor.

【０００８】さらにこの構成において、前記半導体層の
結晶化工程は、４５０〜７００℃の範囲で行なわれるこ
とを特徴とする。 Further, in this structure, the semiconductor layer
The crystallization step should be performed in the range of 450 to 700 ° C.
And features.

【０００９】さらにこの構成において、前記半導体層中
の酸素原子の濃度は、７×１０ ^１９ ａｔｏｍｓ／ｃｍ ^３
以下であることを特徴とする。 In this structure, the semiconductor layer may be
Concentration of oxygen atoms is 7 × 10 ¹⁹ atoms / cm ³
It is characterized by the following.

【００１０】本明細書で開示する他の発明の一つは、 ガ
ラス基板上に酸化珪素膜を形成する工程と、 反応ガスと
してジシランまたはトリシランを用いた減圧ＣＶＤ法に
より、前記酸化珪素膜の上に真性の非単結晶半導体層を
形成する工程と、 前記半導体層を加熱して結晶化させる
工程とを有し、 前記減圧ＣＶＤ法により前記非単結晶半
導体層を形成する間に、硼素が前記半導体層に添加され
ることを特徴とする半導体装置作製方法である。 One of the other inventions disclosed herein is a gas
Forming a silicon oxide film on a glass substrate, a reaction gas
To the reduced pressure CVD method using disilane or trisilane.
Forming an intrinsic non-single-crystal semiconductor layer on the silicon oxide film.
Forming and heating the semiconductor layer for crystallization
And the non-single-crystal half by the low-pressure CVD method.
During the formation of the conductor layer, boron is added to the semiconductor layer.
A method for manufacturing a semiconductor device.

【００１１】この構成において、前記半導体層は１×１
０ ^１５ 〜１×１０ ^１７ ａｔｏｍｓ／ｃｍ ^３ の範囲の濃度
で硼素を含有していることを特徴とする。 In this structure, the semiconductor layer is 1 × 1
Concentration in the range of 0 ¹⁵ to 1 × 10 ¹⁷ atoms / cm ³
And containing boron.

【００１２】さらにこの構成において、前記半導体層中
の酸素原子の濃度は、７×１０ ^１９ ａｔｏｍｓ／ｃｍ ^３
以下であることを特徴とする。 In this structure, the semiconductor layer may be
Concentration of oxygen atoms is 7 × 10 ¹⁹ atoms / cm ³
It is characterized by the following.

【００１３】本明細書で開示する他の発明の一つは、 反
応ガスとしてジシランまたはトリシランを用いた減圧Ｃ
ＶＤ法により、シリコンを含む半導体層を絶縁表面上に
形成する工程と、 前記半導体層を加熱により結晶化させ
る工程を有し、 前記結晶化後の前記半導体層が示すラマ
ンシフトは、単結晶シリコンが示すものより低周波数側
にシフトしていることを特徴とする半導体装置作製方法
である 。 One of the other inventions disclosed in this specification is a countermeasure.
Decompression C using disilane or trisilane as reaction gas
By VD method, a semiconductor layer containing silicon is formed on an insulating surface.
Forming and crystallizing the semiconductor layer by heating.
The crystallization of the semiconductor layer after the crystallization.
Shift is lower than that of single crystal silicon.
Semiconductor device manufacturing method characterized in that
It is .

【００１４】本明細書で開示する他の発明の一つは、 反
応ガスとしてジシランまたはトリシランを用いた減圧Ｃ
ＶＤ法により、シリコンを含む半導体層を絶縁表面上に
形成する工程と、 前記半導体層を加熱により結晶化させ
る工程を有し、 前記結晶化後の前記半導体層は、ラマン
半値幅による測定で５０〜５００Åの範囲の結晶粒径を
有することを特徴とする半導体装置作製方法である。 [0014] One of the other inventions disclosed in this specification is a countermeasure.
Decompression C using disilane or trisilane as reaction gas
By VD method, a semiconductor layer containing silicon is formed on an insulating surface.
Forming and crystallizing the semiconductor layer by heating.
The semiconductor layer after the crystallization is Raman
The crystal grain size in the range of 50-500Å
A method for manufacturing a semiconductor device, comprising:

【００１５】上記構成において、前記絶縁表面はガラス
基板上に形成された酸化珪素膜であることを特徴とす
る。 In the above structure, the insulating surface is made of glass
A silicon oxide film formed on a substrate.
You.

【００１６】本明細書で開示する他の発明の一つは、 反
応ガスとしてジシランまたはトリシランを用いた減圧Ｃ
ＶＤ法により、シリコンを含む真性の非単結晶半導体層
を絶縁表面上に形成する工程と、 前記半導体層を７００
℃を越えない温度で加熱して結晶化させる工程と、 前記
結晶化工程後、前記結晶化された半導体層を島状半導体
にパターニングする工程と、 前記結晶化された半導体層
上にゲイト絶縁膜を形成する工程とを有することを特徴
とする半導体装置作製方法である。 [0016] One of the other inventions disclosed in this specification is a countermeasure.
Decompression C using disilane or trisilane as reaction gas
Intrinsic non-single-crystal semiconductor layer containing silicon by VD method
Forming a semiconductor layer on an insulating surface;
℃ by heating at a temperature not exceeding a process for crystallizing, the
After the crystallization step, the crystallized semiconductor layer is converted into an island-shaped semiconductor.
Patterning, and the crystallized semiconductor layer
Forming a gate insulating film thereon.
Semiconductor device manufacturing method.

【００１７】本明細書で開示する他の発明の一つは、 少
なくともＰチャネルトランジスタとＮチャネルトランジ
スタを含む半導体装置を作製するに際し、 反応ガスとし
てジシランまたはトリシランを用いた減圧ＣＶＤ法によ
り、シリコンを含む非単結晶半導体層を絶縁表面上に形
成する工程と、 前記半導体層を７００℃を越えない温度
で加熱して結晶化させる工程とを有し、 前記Ｐチャネル
トランジスタと前記Ｎチャネルトランンジスタのスレッ
シュホ ールド電圧が概略同じになるように制御するため
に、前記半導体装置に硼素が添加されることを特徴とす
る半導体装置作製方法である。 One of the other inventions disclosed in this specification is a small one.
At least P-channel transistor and N-channel transistor
Upon manufacturing a semiconductor device including a static, and the reaction gas
Pressure CVD using disilane or trisilane.
A non-single-crystal semiconductor layer containing silicon on the insulating surface.
Forming the semiconductor layer at a temperature not exceeding 700 ° C.
Crystallizing by heating in the P channel
Threads of transistors and N-channel transistors
For canteens Rudo voltage is controlled to be approximately the same
In addition, boron is added to the semiconductor device.
This is a method for manufacturing a semiconductor device.

【００１８】上記構成により、低温で作製でき、かつ高
い性能を有する半導体装置を作製することができる。以
下に実施例を示す。 According to the above configuration, it can be manufactured at a low temperature and
A semiconductor device having excellent performance can be manufactured. Less than
Examples are shown below.

【００１９】[0019]

【実施例】〔実施例１〕 ＯＡ機器等のディスプレイとしてＣＲＴに代わりフラッ
トディスプレイが注目され、特に大面積化への期待が強
くなってきている。またフラットディスプレイのその他
の応用として壁掛けＴＶの開発も急ピッチで進められて
いる。また、フラットディスプレイのカラー化、高精細
化の要求も相当高まってきている。[Embodiment 1] A flat display is attracting attention instead of a CRT as a display of an OA device or the like, and expectation for a large area is particularly strong. As other applications of flat displays, development of wall-mounted TVs is also proceeding at a rapid pace. Also, demands for flat display colorization and high definition have been considerably increased.

【００２０】このフラットディスプレイの代表例として
液晶表示装置が知られている。これは一対のガラス基板
間に電極を挟んで保持された液晶組成物に電界を加え
て、液晶組成物の状態を変化させ、この状態の違いを利
用して、表示を行う。この液晶の駆動のために薄膜トラ
ンジスタ（以下ＴＦＴという）やその他のスイッチング
素子を設けたものや単純にマトリクス構成を持つものが
ある。何れの場合も、縦横（Ｘ、Ｙ）方向の各配線に対
して液晶を駆動するための信号を送り出すドライバー回
路がディスプレイ周辺に設けられている。A liquid crystal display device is known as a typical example of the flat display. In this method, an electric field is applied to a liquid crystal composition held between a pair of glass substrates with an electrode interposed therebetween to change the state of the liquid crystal composition, and display is performed by utilizing the difference between the states. In order to drive the liquid crystal, there are a type provided with a thin film transistor (hereinafter referred to as a TFT) and other switching elements, and a type having a simple matrix configuration. In any case, a driver circuit for sending a signal for driving the liquid crystal to each wiring in the vertical and horizontal (X, Y) directions is provided around the display.

【００２１】このドライバー回路は通常は単結晶シリコ
ンのＭＯＳ集積回路（ＩＣ）で構成されている。このＩ
Ｃには各ディスプレイ電極に対応するパッド電極が設け
られており、この両者の間にプリント基板が介在し、先
ずＩＣのパッド電極とプリント基板を接続し、次にプリ
ント基板とディスプレイを接続していた。このプリント
基板はガラスエポキシや紙エポキシの絶縁物基板または
フレキシブルなプラスティックよりなる基板であり、そ
の占有面積はディスプレイと同じかまたはそれ以上の面
積が必要であった。また、同様に容積も相当大きくする
必要があった。This driver circuit is usually formed of a single crystal silicon MOS integrated circuit (IC). This I
C is provided with pad electrodes corresponding to the respective display electrodes, and a printed board is interposed between the two. First, the pad electrodes of the IC are connected to the printed board, and then the printed board is connected to the display. Was. This printed circuit board is an insulating substrate made of glass epoxy or paper epoxy or a substrate made of flexible plastic, and the occupied area must be equal to or larger than the display. Similarly, the volume had to be considerably increased.

【００２２】このような従来のディスプレイは前述のよ
うな構成のため以下のような欠点を有していた。Such a conventional display has the following disadvantages due to the above-described configuration.

【００２３】すなわち、マトリクス配線のＸ方向、Ｙ
方向の表示電極またはソース（ドレイン）配線またはゲ
ート配線の数と同数の接続がプリント基板との間で行わ
れるために、実装技術上接続可能な各接続部間の間隔に
制限があるために、高精細な表示ディスプレイを作製す
ることはできなかった。That is, the X direction of the matrix wiring, the Y direction
Since the same number of connections as the number of display electrodes or source (drain) wirings or gate wirings in the direction are made with the printed circuit board, there is a limit on the spacing between the connectable connection parts due to mounting technology. A high definition display could not be produced.

【００２４】表示ディスプレイ本体以外にプリント基
板、ＩＣおよび接続配線が必要であり、その必要面積お
よび必要容積はディスプレイ本体の数倍にも及んでい
た。In addition to the display body, a printed circuit board, an IC, and connection wiring are required, and the required area and volume are several times larger than the display body.

【００２５】ディスプレイ本体とプリント基板および
プリント基板とＩＣとの接続箇所が多く、しかも、かな
りの重量があるので接続部分に無理な力が加わり、接続
の信頼性が低かった。There are many connection points between the display body and the printed circuit board and between the printed circuit board and the IC, and the connection parts are considerably heavy, so that an excessive force is applied to the connection parts and the connection reliability is low.

【００２６】一方、このような、欠点を解決する方法と
して、ディスプレイ特にアクティブ素子をスイッチング
素子として使用した表示装置において、アクティブ素子
と周辺回路とを同じ基板上にＴＦＴで構成することが提
案されている。しかしながらこの構成によると前述の３
つの欠点はほぼ解決することができるが、新たに以下の
ような別の問題が発生した。On the other hand, as a method of solving such a drawback, it has been proposed that, in a display, particularly a display device using an active element as a switching element, the active element and the peripheral circuit are formed by TFTs on the same substrate. I have. However, according to this configuration, the aforementioned 3
Although the two disadvantages can be almost completely solved, another new problem has arisen.

【００２７】アクティブ素子以外に周辺回路をもＴＦ
Ｔ化した為に、同一基板上に形成する素子の数が増し、
ＴＦＴの製造歩留りが低下した。従ってディスプレイの
製造歩留りも低下した。Peripheral circuits other than active elements can be TF
Because of T, the number of elements formed on the same substrate increases,
The manufacturing yield of the TFT has decreased. Accordingly, the production yield of the display has also been reduced.

【００２８】アクティブ素子部分の素子構造に比べ周
辺回路部分は非常に複雑な素子構造を取っている。従っ
て、回路パターンが複雑になり、製造プロセス技術もよ
り高度になり、コストが上昇する。また、当然に多層配
線部分が増し、プロセス工程数の増加とＴＦＴの製造歩
留りの低下が起こった。The peripheral circuit portion has a very complicated device structure as compared with the device structure of the active device portion. Therefore, the circuit pattern becomes complicated, the manufacturing process technology becomes more sophisticated, and the cost increases. In addition, naturally, the number of multi-layer wirings is increased, and the number of process steps is increased and the manufacturing yield of the TFT is lowered.

【００２９】周辺回路を構成するトランジスタは早い
応答速度が要求されるため、通常は多結晶半導体を使用
していた。そのため、半導体層を多結晶化するために、
高温の処理を必要とし、高価な石英基板等を使用しなけ
ればならなかった。Since a transistor constituting a peripheral circuit is required to have a fast response speed, a polycrystalline semiconductor is usually used. Therefore, in order to polycrystallize the semiconductor layer,
High temperature processing was required, and an expensive quartz substrate or the like had to be used.

【００３０】本実施例は上記のような６つ問題を適度に
バランスよく解決するものであり、コストが低く、製造
歩留りの高い液晶表示装置に関するものである。The present embodiment is to solve the above-mentioned six problems in an appropriately balanced manner, and relates to a liquid crystal display device having a low cost and a high production yield.

【００３１】すなわち、複数のゲート線、複数のソース
（ドレイン）線および相補型構成の薄膜トランジスタを
有する画素マトリクスが形成された第１の基板と前記第
１の基板に対抗して配置された第２の基板と前記一対の
基板間に保持された液晶組成物よりなる液晶表示装置で
あって、前記第１の基板上に形成されるＸまたはＹ方向
のマトリクス配線に接続されている周辺回路のうちの少
なくとも一部の周辺回路を前記画素に接続されたアクテ
ィブ素子と同様の相補型構成として、同一のプロセスで
形成された薄膜トランジスタとし、残りの周辺回路は半
導体チップで構成されている。 That is, a first substrate on which a pixel matrix having a plurality of gate lines, a plurality of source (drain) lines, and a thin film transistor having a complementary configuration is formed, and a second substrate disposed opposite to the first substrate. A liquid crystal display device comprising a substrate and a liquid crystal composition held between the pair of substrates, wherein a peripheral circuit connected to an X or Y matrix wiring formed on the first substrate is provided. At least a part of the peripheral circuit is a thin film transistor formed by the same process as a complementary structure similar to the active element connected to the pixel, and the remaining peripheral circuit is constituted by a semiconductor chip .

【００３２】また、ＴＦＴ化しない残りの周辺回路とし
てのＩＣと基板との接続はＩＣチップを直接基板上に設
けて、各接続端子と接続するＣＯＧ法やＩＣチップを１
個毎にフレキシブルな有機樹脂基板上に設け、その樹脂
基板とディスプレイ基板とを接続しするＴＡＢ法によ
り、実現できる。The connection between the IC and the substrate as the remaining peripheral circuits which are not formed into TFTs is performed by providing an IC chip directly on the substrate and using a COG method or an IC chip connected to each connection terminal.
This can be realized by a TAB method in which individual resin substrates are provided on a flexible organic resin substrate and the resin substrate and the display substrate are connected.

【００３３】すなわち、本実施例は液晶表示装置の周辺
回路の全てをＴＦＴ化するのでなく、素子構造の簡単な
部分のみ、または素子数の少ない機能部分のみ、または
汎用のＩＣが入手しにくい回路部分のみ、さらにはＩＣ
のコストが高い部分のみをＴＦＴ化して、液晶表示装置
の製造歩留りを向上させるとともに、製造コストを下げ
ることができる。 That is, in the present embodiment , not all the peripheral circuits of the liquid crystal display device are formed into TFTs, but only a simple part of the element structure, only a functional part having a small number of elements, or a circuit in which a general-purpose IC is difficult to obtain. Only part, and even IC
Only the high cost parts are made into TFTs, so that the production yield of the liquid crystal display device can be improved and the production cost can be reduced .

【００３４】また、周辺回路の一部をＴＦＴ化すること
により、従来では相当な数が必要であった外付けのＩＣ
の数を減らし、製造コストを下げるものである。 In addition, by forming a part of the peripheral circuit as a TFT, an external IC which has conventionally required a considerable number is required.
Fewer, Ru der which reduce manufacturing costs.

【００３５】さらにまた、アクティブ素子と周辺回路を
同じプロセスにて作成した相補型構成（ＣＴＦＴ）の薄
膜トランジスタとしたので、画素駆動の能力が向上し、
周辺回路に冗長性を与えることができ、余裕のある液晶
表示装置の駆動を行うことができた。Further, since the active element and the peripheral circuit are formed by a complementary type (CTFT) thin film transistor formed by the same process, the capability of driving the pixel is improved.
The redundancy can be given to the peripheral circuit, and the liquid crystal display device with a sufficient margin can be driven.

【００３６】また、周辺回路全部をＴＦＴ化するとディ
スプレイ用の基板の寸法をＸ方向およびＹ方向の両方に
大きくする必要があり表示装置全体の専有面積が大きく
なるが、一部のみをＴＦＴ化するとほんの少しだけ基板
を大きくするだけですみ、表示装置を使用するコンピュ
ーターや装置の外形寸法に容易にあわせることができか
つ専有面積と専有容積の少ない表示装置を実現できる。When the entire peripheral circuit is formed as a TFT, the size of the display substrate must be increased in both the X direction and the Y direction, and the occupation area of the entire display device increases. Only a small size of the substrate is required, and the display device can be easily adjusted to the external dimensions of the computer or the device using the display device, and the display device occupies a small area and volume.

【００３７】周辺回路中の素子構造が複雑である部分、
例えば、多層配線が必要な素子構造やアンプの機能を持
たせた部分等をＴＦＴ化するのに高度な作製技術が必要
になるが、一部をＴＦＴ化することで、技術的に難しい
部分は従来のＩＣを使用し、簡単な素子構造あるいは単
純な機能の部分をＴＦＴ化でき、低コストで高い歩留り
で表示装置を実現できる。Parts where the element structure in the peripheral circuit is complicated,
For example, a high-level fabrication technology is required to turn the element structure that requires multilayer wiring or the part with the function of an amplifier into a TFT, but the part that is technically difficult by turning part of the TFT into a TFT. By using a conventional IC, a portion having a simple element structure or a simple function can be formed into a TFT, and a display device can be realized at low cost and high yield.

【００３８】また、一部のみＴＦＴ化することで、周辺
回路部分の薄膜トランジスタの数を相当減らすことがで
きる、単純にＸ方向、Ｙ方向の周辺回路の機能が同じ場
合はほぼその数は半数となる。このように、ＴＦＴ化す
る素子数を減らすことで、基板の製造歩留りを向上させ
ることができ、かつ基板の面積、容積を減少できた表示
装置を低コストで実現することが可能となった。Further, by forming only a part of the TFT, the number of thin film transistors in the peripheral circuit portion can be considerably reduced. When the functions of the peripheral circuits in the X and Y directions are the same, the number is almost half. Become. As described above, by reducing the number of elements to be TFTs, the production yield of the substrate can be improved, and a display device in which the area and volume of the substrate can be reduced can be realized at low cost.

【００３９】さらに、ＴＦＴに使用される半導体層を従
来から使用されている、多結晶またはアモルファス半導
体ではなく、新しい概念のセミアモルファス半導体を使
用することで、低温で作製ができ、しかも、キャリアの
移動度の非常に大きい、応答速度の早いＴＦＴを実現す
ることができる。Furthermore, by using a semi-amorphous semiconductor of a new concept instead of a conventionally used polycrystalline or amorphous semiconductor for the semiconductor layer used for the TFT, it can be manufactured at a low temperature, and the carrier of A TFT with very high mobility and high response speed can be realized.

【００４０】このセミアモルファス半導体とは、ＬＰＣ
ＶＤ法、スパッタ法あるいはＰＣＶＤ法等により膜形成
の後に熱結晶化処理を施して得られるが、以下にはスパ
ッタ法を例にとり説明をする。This semi-amorphous semiconductor is an LPC
It is obtained by performing a thermal crystallization treatment after forming a film by a VD method, a sputtering method, a PCVD method, or the like. The following description will be made by using a sputtering method as an example.

【００４１】すなわちスパッタ法において単結晶のシリ
コン半導体をターゲットとし、水素とアルゴンとの混合
気体でスパッタをすると、アルゴンの重い原子のスパッ
タ（衝撃）によりターゲットからは原子状のシリコンが
離れ、被形成面を有する基板上に飛しょうするが、同時
に数十〜数十万個の原子が固まった塊がクラスタとして
ターゲットから離れ、被形成面に飛しょうする。That is, when a single crystal silicon semiconductor is used as a target in the sputtering method and sputtering is performed with a mixed gas of hydrogen and argon, atomic silicon is separated from the target by sputtering (impact) of heavy atoms of argon, and the silicon is formed. While flying on a substrate having a surface, a cluster of tens to hundreds of thousands of atoms solidified at the same time leaves the target as a cluster and flies to the surface to be formed.

【００４２】この飛しょう中は、水素がこのクラスタの
外周辺の珪素の不対結合手と結合し、結合した状態で被
形成面上に秩序性の比較的高い領域として作られる。す
なわち、被膜形成面上には秩序性の高い、かつ周辺にＳ
ｉ−Ｈ結合を有するクラスタと純粋のアモルファス珪素
との混合物の状態を実現する。これを４５０℃〜７００
℃の非酸化性気体中での熱処理により、クラスタの外周
辺のＳｉ−Ｈ結合は他のＳｉ−Ｈ結合と反応し、Ｓｉ−
Ｓｉ結合を作る。During this flight, hydrogen bonds to the dangling bonds of silicon in the outer periphery of this cluster, and a hydrogen atom is formed as a region having a relatively high order on the surface to be formed in a bonded state. That is, on the surface on which the film is formed, there is a high order and S
A state of a mixture of a cluster having an iH bond and pure amorphous silicon is realized. This is 450 ° C to 700
Due to the heat treatment in a non-oxidizing gas at a temperature of 0 ° C., the Si—H bonds around the cluster react with other Si—H bonds to form Si—H bonds.
Create a Si bond.

【００４３】この結合はお互い引っばりあうと同時に、
秩序性の高いクラスタはより高い秩序性の高い状態、す
なわち結晶化に相を移そうとする。しかし、隣合ったク
ラスタ間は、互いに結合したＳｉ−Ｓｉがそれぞれのク
ラスタ間を引っばりあう。その結果は、結晶は格子歪を
持ちレーザラマンでの結晶ピークは単結晶の５２０ｃｍ
^−１より低波数側にずれて測定される。This bond pulls each other at the same time,
Highly ordered clusters tend to transfer phase to a higher ordered state, ie crystallization. However, between adjacent clusters, Si-Si bonded to each other pulls between the clusters. The result shows that the crystal has lattice strain and the crystal peak in laser Raman is 520 cm for a single crystal.
It is measured shifted to the lower wave number side from ^-1 .

【００４４】また、このクラスタ間のＳｉ−Ｓｉ結合は
互いのクラスタをアンカリング（連結）するため、各ク
ラスタでのエネルギバンドはこのアンカリングの個所を
経て互いに電気的に連結しあえる。そのため結晶粒界が
キャリアのバリアとして働く多結晶シリコンとは根本的
に異なり、キャリア移動度も１０〜２００ｃｍ^２／ＶＳ
ｅｃを得ることができる。Further, since the Si-Si bond between the clusters anchors (connects) each other, the energy band in each cluster may be electrically connected to each other via the anchoring portion. Therefore, it is fundamentally different from polycrystalline silicon in which a crystal grain boundary acts as a carrier barrier, and has a carrier mobility of 10 to ²⁰⁰ cm ² / VS.
ec can be obtained.

【００４５】つまり、かるる定義に基づくセミアモルフ
ァス半導体は見掛け上結晶性を持ちながらも、電気的に
は結晶粒界が実質的にない状態を予想できる。もちろ
ん、アニール温度がシリコン半導体の場合の４５０℃〜
７００℃という中温アニールではなく、１０００℃また
はそれ以上の結晶成長をともなう結晶化をさせる時はこ
の結晶成長により、膜中の酸素等が粒界に折出し、バリ
アを作ってしまう。これは、単結晶と同じ結晶と粒界の
ある材料（多結晶）である。In other words, a semi-amorphous semiconductor based on the above definition can be expected to have a state in which although it has apparent crystallinity, there is substantially no crystal grain boundary electrically. Of course, the annealing temperature is 450 ° C.
When crystallization accompanied by crystal growth of 1000 ° C. or more is performed instead of the intermediate temperature annealing at 700 ° C., oxygen and the like in the film are bent out to the grain boundaries due to the crystal growth, and a barrier is formed. This is a material (polycrystal) having the same crystal and grain boundaries as a single crystal.

【００４６】また、この半導体におけるクラスタ間のア
ンカリングの程度をより大きくすると、よりキャリア移
動度は大きくなる。このためにはこの膜中にある酸素量
を７×１０^１９ｃｍ−^３好ましくは１×１０^１９ｃｍ
^−３以下にすると、さらに６００℃よりも低い温度で結
晶化ができるに加えて、高いキャリア移動度を得ること
ができる。When the degree of anchoring between clusters in this semiconductor is further increased, the carrier mobility is further increased. For this purpose, the amount of oxygen in the film is reduced to 7 × 10 ¹⁹ cm ^−3, preferably 1 × 10 ¹⁹ cm ^{−3.
When the value is −3} or less, crystallization can be further performed at a temperature lower than 600 ° C., and high carrier mobility can be obtained.

【００４７】本実施例では図１に示すようなｍ×ｎの回
路構成の液晶表示装置を用いて説明を行う。すなわち図
１のＸ方向の配線に接続された周辺回路部分のうちアナ
ログスイッチアレー回路部分１のみを画素６に設けられ
たアクティブ素子と同様にＴＦＴ化５し、Ｙ方向配線に
接続された周辺回路部分もアナログスイッチアレー回路
部分２のみをＴＦＴ化しその他の周辺回路部分はＩＣ４
で、ＣＯＧ法により基板に接続している。ここで、ＴＦ
Ｔ化した周辺回路部分は画素に設けられたアクティブ素
子と同様にＣＴＦＴ（相補型構成）として形成してあ
る。In this embodiment, description will be made using a liquid crystal display device having an m × n circuit configuration as shown in FIG. That is, only the analog switch array circuit portion 1 among the peripheral circuit portions connected to the wiring in the X direction in FIG. 1 is formed into a TFT 5 in the same manner as the active element provided in the pixel 6, and the peripheral circuit connected to the Y direction wiring. As for the part, only the analog switch array circuit part 2 is converted to a TFT, and the other peripheral circuit parts are IC4.
And is connected to the substrate by the COG method. Where TF
The T-shaped peripheral circuit portion is formed as a CTFT (complementary configuration) similarly to the active element provided in the pixel.

【００４８】この回路構成に対応する実際の電極等の配
置構成を図２に示している。図２は説明を簡単にする為
２×２に相当する部分のみ記載されている。FIG. 2 shows an actual arrangement of electrodes and the like corresponding to this circuit configuration. FIG. 2 shows only a portion corresponding to 2 × 2 for the sake of simplicity.

【００４９】まず、本実施例で使用する液晶表示装置上
のＴＦＴの作製方法を図３を使用して説明する。図３
（Ａ）において、石英ガラス等の高価でない７００℃以
下、例えば約６００℃の熱処理に耐え得るガラス５０上
にマグネトロンＲＦ（高周波）スパッタ法を用いてブロ
ッキング層５１としての酸化珪素膜を１０００〜３００
０Åの厚さに作製する。プロセス条件は酸素１００％雰
囲気、成膜温度１５℃、出力４００〜８００Ｗ、圧力
０．５Ｐａとした。ターゲットに石英または単結晶シリ
コンを用いた成膜速度は３０〜１００Å／分であった。First, a method for manufacturing a TFT on a liquid crystal display device used in this embodiment will be described with reference to FIGS. FIG.
In (A), a silicon oxide film as a blocking layer 51 is formed on a glass 50 that can withstand a heat treatment at an inexpensive temperature of 700 ° C. or less, for example, about 600 ° C.
It is made to a thickness of 0 °. The process conditions were a 100% oxygen atmosphere, a film formation temperature of 15 ° C., an output of 400 to 800 W, and a pressure of 0.5 Pa. The deposition rate using quartz or single crystal silicon as the target was 30 to 100 ° / min.

【００５０】この上にシリコン膜をＬＰＣＶＤ（減圧気
相）法、スパッタ法またはプラズマＣＶＤ法により形成
した。減圧気相法で形成する場合、結晶化温度よりも１
００〜２００℃低い４５０〜５５０℃、例えば５３０℃
でジシラン（Ｓｉ_２Ｈ_６）またはトリシラン（Ｓｉ_３Ｈ
_８）をＣＶＤ装置に供給して成膜した。反応炉内圧力は
３０〜３００Ｐａとした。成膜速度は５０〜２５０Å／
分であった。ＮＴＦＴとＰＴＦＴとのスレッシュホール
ド電圧（Ｖｔｈ）に概略同一に制御するため、ホウ素を
ジボランを用いて１×１０^１５〜１×１０^１８ｃｍ^−３
の濃度として成膜中に添加してもよい。A silicon film was formed thereon by an LPCVD (low pressure gas phase) method, a sputtering method, or a plasma CVD method. When formed by the reduced pressure gas phase method, the temperature is 1
450-550 ° C lower by 00-200 ° C, for example 530 ° C
With disilane (Si ₂ H ₆ ) or trisilane (Si ₃ H
₈ ) was supplied to a CVD apparatus to form a film. The pressure in the reactor was 30 to 300 Pa. The deposition rate is 50-250 ° /
Minutes. In order to control the threshold voltage (Vth) of the NTFT and PTFT to be substantially the same, boron is used to diborane to 1 × 10 ¹⁵ to 1 × 10 ¹⁸ cm ^−3.
May be added during the film formation.

【００５１】スパッタ法で行う場合、スパッタ前の背圧
を１×１０^−５Ｐａ以下とし、単結晶シリコンをターゲ
ットとして、アルゴンに水素を２０〜８０％混入した雰
囲気で行った。例えばアルゴン２０％、水素８０％とし
た。成膜温度は１５０℃、周波数は１３．５６ＭＨｚ、
スパッタ出力は４００〜８００Ｗ、圧力は０．５Ｐａで
あった。In the case of performing the sputtering method, the back pressure before the sputtering was set to 1 × 10 ⁻⁵ Pa or less, and single crystal silicon was used as a target in an atmosphere in which hydrogen was mixed with 20 to 80% of argon. For example, argon was 20% and hydrogen was 80%. The deposition temperature is 150 ° C., the frequency is 13.56 MHz,
The sputter output was 400-800 W and the pressure was 0.5 Pa.

【００５２】プラズマＣＶＤ法により珪素膜を作製する
場合、温度は例えば３００℃とし、モノシラン（ＳｉＨ
_４）またはジシラン（Ｓｉ_２Ｈ_６）を用いた。これらを
ＰＣＶＤ装置内に導入し、１３．５６ＭＨｚの高周波電
力を加えて成膜した。When a silicon film is formed by the plasma CVD method, the temperature is set to, for example, 300 ° C., and monosilane (SiH
₄ ) or disilane (Si ₂ H ₆ ) was used. These were introduced into a PCVD apparatus, and a high-frequency power of 13.56 MHz was applied to form a film.

【００５３】これらの方法によって形成された被膜は、
酸素が５×１０^２１ｃｍ^−３以下であることが好まし
い。この酸素濃度が高いと、結晶化させにくく、熱アニ
ール温度を高くまたは熱アニール時間を長くしなければ
ならない。また少なすぎると、バックライトによりオフ
状態のリーク電流が増加してしまう。そのため４×１０
^１９〜４×１０^２１ｃｍ^−３の範囲とした。水素は４×
１０^２０ｃｍ^−３であり、珪素４×１０^２２ｃｍ^−３と
して比較すると１原子％であった。また、ソース、ドレ
インに対してより結晶化を助長させるため、酸素濃度を
７×１０^１９ｃｍ^−３以下、好ましくは１×１０^１９ｃ
ｍ^−３以下とし、ピクセル構成するＴＦＴのチャネル形
成領域のみに酸素をイオン注入法により５×１０^２０〜
５×１０^２１ｃｍ^−３となるように添加してもよい。そ
の時周辺回路を構成するＴＦＴには光照射がなされない
ため、この酸素の混入をより少なくし、より大きいキャ
リア移動度を有せしめることは、高周波動作をさせるた
める有効である。The coatings formed by these methods are:
It is preferable that oxygen is 5 × 10 ²¹ cm ⁻³ or less. If the oxygen concentration is high, crystallization is difficult, and the thermal annealing temperature must be increased or the thermal annealing time must be increased. If the amount is too small, the leakage current in the off state increases due to the backlight. Therefore 4 × 10
The range was ¹⁹ to 4 × 10 ²¹ cm ⁻³ . Hydrogen is 4x
It was 10 ²⁰ cm ⁻³ , which was 1 atomic% as compared with silicon 4 × 10 ²² cm ⁻³ . In order to further promote crystallization of the source and the drain, the oxygen concentration is set to 7 × 10 ¹⁹ cm ⁻³ or less, preferably 1 × 10 ¹⁹ c.
m ⁻³ or less, and oxygen is ion-implanted only into a channel formation region of a TFT constituting a pixel to form 5 × 10 ²⁰ to
You may add so that it may become 5 * 10 < ²¹ > cm <^-3> . At this time, since light is not irradiated to the TFTs constituting the peripheral circuit, it is effective to reduce the mixing of oxygen and to have a higher carrier mobility for high-frequency operation.

【００５４】次に、アモルファス状態の珪素膜を５００
〜５０００Å、例えば１５００Åの厚さに作製の後、４
５０〜７００℃の温度にて１２〜７０時間非酸化物雰囲
気にて中温の加熱処理、例えば水素雰囲気下にて６００
℃の温度で保持した。珪素膜の下の基板表面にアモルフ
ァス構造の酸化珪素膜が形成されているため、この熱処
理で特定の核が存在せず、全体が均一に加熱アニールさ
れる。即ち、成膜時はアモルファス構造を有し、また水
素は単に混入しているのみである。Next, the amorphous silicon film is
After fabrication to a thickness of ~ 5000mm, for example 1500mm, 4
Medium-temperature heat treatment in a non-oxide atmosphere at a temperature of 50 to 700 ° C. for 12 to 70 hours, for example, 600 hours in a hydrogen atmosphere
It was kept at a temperature of ° C. Since a silicon oxide film having an amorphous structure is formed on the substrate surface below the silicon film, no specific nucleus is present in this heat treatment, and the whole is uniformly heat-annealed. That is, it has an amorphous structure at the time of film formation, and hydrogen is simply mixed therein.

【００５５】アニールにより、珪素膜はアモルファス構
造から秩序性の高い状態に移り、一部は結晶状態を呈す
る。特にシリコンの成膜後の状態で比較的秩序性の高い
領域は特に結晶化をして結晶状態となろうとする。しか
しこれらの領域間に存在する珪素により互いの結合がな
されるため、珪素同志は互いにひっばりあう。レーザラ
マン分光により測定すると単結晶の珪素のピーク５２２
ｃｍ^−１より低周波側にシフトしたピークが観察され
る。それの見掛け上の粒径は半値巾から計算すると、５
０〜５００Åとマイクロクリスタルのようになっている
が、実際はこの結晶性の高い領域は多数あってクラスタ
構造を有し、各クラスタ間は互いに珪素同志で結合（ア
ンカリング）がされたセミアモルファス構造の被膜を形
成させることができた。By the annealing, the silicon film shifts from an amorphous structure to a highly ordered state, and a part of the silicon film exhibits a crystalline state. In particular, a region having a relatively high order in a state after the formation of silicon is particularly likely to be crystallized to be in a crystalline state. However, since the silicon existing between these regions is bonded to each other, the silicons are mutually opposed. Single crystal silicon peak 522 measured by laser Raman spectroscopy
A peak shifted to a lower frequency side than cm ⁻¹ is observed. Its apparent particle size, calculated from the half width, is 5
Although it is like a microcrystal having a size of 0 to 500 °, there are actually a large number of regions having high crystallinity and a cluster structure, and a semi-amorphous structure in which each cluster is bonded to each other by silicon (anchoring). Could be formed.

【００５６】結果として、被膜は実質的にグレインバウ
ンダリ（以下ＧＢという）がないといってもよい状態を
呈する。キャリアは各クラスタ間をアンカリングされた
個所を通じ互いに容易に移動し得るため、いわゆるＧＢ
の明確に存在する多結晶珪素よりも高いキャリア移動度
となる。即ちホール移動度（μｈ）＝１０〜２００ｃｍ
^２／ＶＳｅｃ、電子移動度（μｅ）＝１５〜３００ｃｍ
^２／ＶＳｅｃが得られる。As a result, the coating exhibits a state substantially free of grain boundaries (hereinafter referred to as GB). Carriers can easily move from one cluster to another through the anchored locations between the clusters, so-called GB
Carrier mobility higher than that of polycrystalline silicon that clearly exists. That is, hole mobility (μh) = 10 to 200 cm
² / VSec, electron mobility (μe) = 15-300 cm
² / VSec is obtained.

【００５７】他方、上記の如き中温でのアニールではな
く、９００〜１２００℃の高温アニールにより被膜を多
結晶化すると、核からの固相成長により被膜中の不純物
の偏析がおきて、ＧＢには酸素、炭素、窒素等の不純物
が多くなり、結晶中の移動度は大きいが、ＧＢでのバリ
ア（障壁）を作ってそこでのキャリアの移動を阻害して
しまう。結果として１０ｃｍ^２／Ｖｓｅｃ以上の移動度
がなかなか得られないのが実情である。即ち、本実施例
ではかくの如き理由により、セミアモルファスまたはセ
ミクリスタル構造を有するシリコン半導体を用いてい
る。On the other hand, when the film is polycrystallized by high-temperature annealing at 900 to 1200 ° C. instead of annealing at the above-mentioned medium temperature, segregation of impurities in the film occurs due to solid phase growth from nuclei. Impurities such as oxygen, carbon, and nitrogen increase, and the mobility in the crystal is large. However, a barrier (barrier) is formed in GB to hinder the movement of carriers there. As a result, a mobility of 10 cm ² / Vsec or more cannot be easily obtained. That is, in this embodiment, a silicon semiconductor having a semi-amorphous or semi-crystalline structure is used for such a reason.

【００５８】図３（Ａ）において、珪素膜を第１のフォ
トマスクにてフォトエッチングを施し、ＰＴＦＴ用の
領域２２（チャネル巾２０μｍ）を図面の右側に、ＮＴ
ＦＴ用の領域１３を左側に作製した。In FIG. 3A, the silicon film is subjected to photoetching using a first photomask, and a PTFT region 22 (channel width 20 μm) is placed on the right side of the drawing as NT
A region 13 for FT was formed on the left side.

【００５９】この上に酸化珪素膜をゲイト絶縁膜として
５００〜２０００Å例えば１０００Åの厚さに形成し
た。これはブロッキング層としての酸化珪素膜の作製と
同一条件とした。この成膜中に弗素を少量添加し、ナト
リウムイオンの固定化をさせてもよい。On this, a silicon oxide film was formed as a gate insulating film to a thickness of 500 to 2000 {for example, 1000}. This was made under the same conditions as those for forming the silicon oxide film as the blocking layer. During the film formation, a small amount of fluorine may be added to fix the sodium ions.

【００６０】この後、この上側にリンが１〜５×１０
^２１ｃｍ^−３の濃度に入ったシリコン膜またはこのシリ
コン膜とその上にモリブデン（Ｍｏ）、タングステン
（Ｗ），ＭｏＳｉ_２またはＷＳｉ_２との多層膜を形成し
た。これを第２のフォトマスクにてパターニングして
図３（Ｂ）を得た。ＰＴＦＴ用のゲイト電極５５、ＮＴ
ＦＴ用のゲイト電極５６を形成した。例えばチャネル長
１０μｍ、ゲイト電極としてリンドープ珪素を０．２μ
ｍ、その上にモリブデンを０．３μｍの厚さに形成し
た。 図３（Ｃ）において、フォトレジスト５７をフォ
トマスクを用いて形成し、ＰＴＦＴ用のソース５９ド
レイン５８に対し、ホウ素を１〜５×１０^１５ｃｍ^−２
のドーズ量でイオン注入法により添加した。 次に図３
（Ｄ）の如く、フォトレジスト６１をフォトマスクを
用いて形成した。ＮＴＦＴ用のソース６４、ドレイン６
２としてリンを１〜５×１０^１５ｃｍ^−２のドーズ量で
イオン注入法により添加した。Thereafter, 1 to 5 × 10
A silicon film having a concentration of ²¹ cm ⁻³ or a multilayer film of the silicon film and molybdenum (Mo), tungsten (W), MoSi ₂ or WSi ₂ was formed thereon. This was patterned using a second photomask to obtain FIG. 3B. Gate electrode 55 for PTFT, NT
A gate electrode 56 for FT was formed. For example, a channel length is 10 μm, and phosphorus-doped silicon is 0.2 μm as a gate electrode.
m, and molybdenum was formed thereon to a thickness of 0.3 μm. In FIG. 3C, a photoresist 57 is formed using a photomask, and boron is applied to the PTFT source 59 and drain 58 at 1 to 5 × 10 ¹⁵ cm ^−2.
Was added by an ion implantation method at a dose of. Next, FIG.
As shown in (D), a photoresist 61 was formed using a photomask. Source 64 and drain 6 for NTFT
Phosphorus 2 was added by an ion implantation method at a dose of 1 to 5 × 10 ¹⁵ cm ⁻² .

【００６１】これらはゲイト絶縁膜５４を通じて行っ
た。しかし図３（Ｂ）において、ゲイト電極５５、５６
をマスクとしてシリコン膜上の酸化珪素を除去し、その
後、ホウ素、リンを直接珪素膜中にイオン注入してもよ
い。These operations were performed through the gate insulating film 54. However, in FIG. 3B, the gate electrodes 55, 56
May be used as a mask to remove silicon oxide on the silicon film, and then boron and phosphorus may be directly ion-implanted into the silicon film.

【００６２】次に、６００℃にて１０〜５０時間再び加
熱アニールを行った。ＰＴＦＴのソース５９、ドレイン
５８ＮＴＦＴのソース６４、ドレイン６２を不純物を活
性化してＰ^＋、Ｎ^＋として作製した。またゲイト電極５
５、５６下にはチャネル形成領域６０、６３がセミアモ
ルファス半導体として形成されている。Next, heat annealing was performed again at 600 ° C. for 10 to 50 hours. The source 59 of the PTFT and the drain 64 of the NTFT were manufactured as P ⁺ and N ⁺ by activating impurities. Gate electrode 5
Channel formation regions 60 and 63 are formed below 5 and 56 as semi-amorphous semiconductors.

【００６３】かくすると、セルフアライン方式でありな
がらも、７００℃以上にすべての工程で温度を加えるこ
とがなくＣ／ＴＦＴを作ることができる。そのため、基
板材料として、石英等の高価な基板を用いなくてもよ
く、本実施例の大画素の液晶表示装置にきわめて適した
プロセスである。In this way, a C / TFT can be manufactured without applying a temperature to 700 ° C. or more in all steps, even though it is a self-aligned system. Therefore, it is not necessary to use an expensive substrate such as quartz as a substrate material, and this is a process very suitable for the large pixel liquid crystal display device of this embodiment .

【００６４】本実施例では熱アニールは図３（Ａ）、
（Ｄ）で２回行った。しかし図３（Ａ）のアニールは求
める特性により省略し、双方を図３（Ｄ）のアニールに
より兼ね製造時間の短縮を図ってもよい。図４（Ａ）に
おいて、層間絶縁物６５を前記したスパッタ法により酸
化珪素膜の形成として行った。この酸化珪素膜の形成は
ＬＰＣＶＤ法、光ＣＶＤ法、常圧ＣＶＤ法を用いてもよ
い。例えば０．２〜０．６μｍの厚さに形成し、その
後、フォトマスクを用いて電極用の窓６６を形成し
た。さらに、これら全体にアルミニウムをスパッタ法に
より形成し、リード７１、７２およびコンタクト６７、
６８をフォトマスクを用いて作製した後、表面を平坦
化用有機樹脂６９例えば透光性ポリイミド樹脂を塗布形
成し、再度の電極穴あけをフォトマスクにて行った。In this embodiment, the thermal annealing is performed as shown in FIG.
(D) was performed twice. However, the annealing in FIG. 3A may be omitted depending on the required characteristics, and both may be shortened by the annealing in FIG. 3D to shorten the manufacturing time. In FIG. 4A, a silicon oxide film is formed on the interlayer insulator 65 by the above-described sputtering method. This silicon oxide film may be formed by an LPCVD method, a photo CVD method, or a normal pressure CVD method. For example, it was formed to a thickness of 0.2 to 0.6 μm, and then a window 66 for an electrode was formed using a photomask. Further, aluminum is formed on the entirety by sputtering, and leads 71 and 72 and contacts 67,
After fabricating No. 68 using a photomask, the surface was coated with an organic resin 69 for planarization, for example, a translucent polyimide resin, and the electrode hole was formed again using the photomask.

【００６５】図４（Ｂ）に示す如く２つのＴＦＴを相補
型構成とし、かつその出力端を液晶装置の一方の画素の
電極を透明電極としてそれに連結するため、スパッタ法
によりＩＴＯ（インジューム・スズ酸化膜）を形成し
た。それをフォトマスクによりエッチングし、電極７
０を構成させた。このＩＴＯは室温〜１５０℃で成膜
し、２００〜４００℃の酸素または大気中のアニールに
より成就した。かくの如くにしてＰＴＦＴ２２とＮＴＦ
Ｔ１３と透明導電膜の電極７０とを同一ガラス基板５０
上に作製した。得られたＴＦＴの電気的な特性はＰＴＦ
Ｔで移動度は２０（ｃｍ^２／Ｖｓ）、Ｖｔｈは−５．９
（Ｖ）で、ＮＴＦＴで移動度は４０（ｃｍ^２／Ｖｓ）、
Ｖｔｈは５．０（Ｖ）であった。As shown in FIG. 4B, in order to connect the two TFTs to a complementary structure and connect the output terminals thereof to the electrodes of one pixel of the liquid crystal device as a transparent electrode, ITO (indium oxide) was formed by sputtering. (A tin oxide film). It is etched using a photomask and the electrodes 7
0 was configured. This ITO film was formed at room temperature to 150 ° C. and achieved by annealing at 200 to 400 ° C. in oxygen or atmosphere. Thus, PTFT 22 and NTF
The same glass substrate 50 as T13 and the electrode 70 of the transparent conductive film
Made above. The electrical characteristics of the obtained TFT are PTF
At T, the mobility is 20 (cm ² / Vs), and Vth is −5.9.
(V), the mobility of NTFT is 40 (cm ² / Vs),
Vth was 5.0 (V).

【００６６】この液晶表示装置の画素部分の電極等の配
置を図２に示している。ＮＴＦＴ１３を第１の走査線１
５とデータ線２１との交差部に設け、第１の走査線１５
とデータ線１４との交差部にも他の画素用のＮＴＦＴが
同様に設けられている。一方ＰＴＦＴは第２の走査線１
８とデータ線２１との交差部に設けられている。また、
隣接した他の第１の走査線１６とデータ線２１との交差
部には、他の画素用のＮＴＦＴが設けられている。この
ようなＣ／ＴＦＴを用いたマトリクス構成を有せしめ
た。ＮＴＦＴ１３は、ドレイン６４の入力端のコンタク
トを介し第１の走査線１５に連結され、ゲイト５６は多
層配線形成がなされたデータ線２１に連結されている。
ソース６２の出力端はコンタクトを介して画素の電極１
７に連結している。FIG. 2 shows an arrangement of electrodes and the like in a pixel portion of the liquid crystal display device. NTFT 13 is connected to the first scanning line 1
5 at the intersection of the data line 21 and the first scanning line 15
NTFTs for other pixels are similarly provided at the intersections between the data lines 14 and the data lines 14. On the other hand, PTFT is the second scanning line 1
8 and the data line 21. Also,
An NTFT for another pixel is provided at the intersection of the adjacent first scanning line 16 and data line 21. A matrix configuration using such a C / TFT is provided. The NTFT 13 is connected to the first scanning line 15 via a contact at the input end of the drain 64, and the gate 56 is connected to the data line 21 on which a multilayer wiring is formed.
The output terminal of the source 62 is connected to the pixel electrode 1 via a contact.
7 is connected.

【００６７】他方、ＰＴＦＴ２２はドレイン５８の入力
端がコンタクトを介して第２の走査線１８に連結され、
ゲイト５５はデータ線２１に、ソース５９の出力端はコ
ンタクトを介してＮＴＦＴと同様に画素電極１７に連結
している。かくして一対の走査線１５、１８に挟まれた
間（内側）に、透明導電膜よりなる画素２３とＣ／ＴＦ
Ｔとにより１つのピクセルを構成せしめた。かかる構造
を左右、上下に繰り返すことにより、２×２のマトリク
スをそれを拡大した６４０×４８０、１２８０×９６０
といった大画素の液晶表示装置とすることができる。On the other hand, the PTFT 22 has an input terminal of the drain 58 connected to the second scanning line 18 via a contact,
The gate 55 is connected to the data line 21 and the output terminal of the source 59 is connected to the pixel electrode 17 via a contact in the same manner as the NTFT. Thus, the pixel 23 made of the transparent conductive film and the C / TF are interposed (inside) between the pair of scanning lines 15 and 18.
T constituted one pixel. By repeating such a structure left, right, up and down, a 2 × 2 matrix is enlarged to 640 × 480, 1280 × 960.
Large-pixel liquid crystal display device.

【００６８】このようにスィッチング素子と同じプロセ
スで作製されたＮＴＦＴ１３とＰＴＦＴ２２とが設けら
れたＣＭＯＳ構成となっている。As described above, a CMOS configuration is provided in which the NTFT 13 and the PTFT 22 manufactured by the same process as the switching element are provided.

【００６９】上記のようにして、片方の基板を完成し、
他方の基板と従来よりの方法で貼り合わせ、ＳＴＮ液晶
を基板間に注入する。次に、残りの周辺回路として、Ｉ
Ｃ４を使用する。このＩＣ４はＣＯＧにより基板のＸ方
向の配線およびＹ方向の配線の各々と接続されている。
このＩＣ４には外部から電源、データの供給の為の接続
リードが各々に接続されているだけで、基板の一辺全て
に接続の為のＦＰＣが張りつけられているようなことは
なく、接続部分の数が相当減り信頼性が向上する。上記
のようにして、本実施例の液晶表示装置を完成した。As described above, one of the substrates is completed.
The other substrate is bonded by a conventional method, and STN liquid crystal is injected between the substrates. Next, as the remaining peripheral circuits, I
Use C4. This IC 4 is connected to each of the X-direction wiring and the Y-direction wiring of the substrate by COG.
This IC 4 is only connected to connection leads for supplying power and data from the outside, and there is no FPC for connection on one side of the board. The number is considerably reduced and reliability is improved. As described above, the liquid crystal display device of this example was completed.

【００７０】本実施例においては、Ｘ方向側の周辺回路
のうちアナログスイッチアレー部分１のみをＹ方向側の
周辺回路のうちアナログスイッチアレー部分２のみをＴ
ＦＴ化し、スィッチング素子と同じプロセスでＣ／ＴＦ
Ｔ化し、残りの周辺回路部分をＩＣ４で構成したが、特
にこの構成に限定されることはなく、ＴＦＴ化する際の
歩留り、ＴＦＴ化する際のプロセス技術上の問題等を考
慮して、よりＴＦＴ化が簡単な部分のみをＴＦＴ化すれ
ばよい。In this embodiment, only the analog switch array part 1 of the peripheral circuits on the X direction side is connected to the analog switch array part 2 of the peripheral circuits on the Y direction side.
FT and C / TF in the same process as the switching element
Although the peripheral circuit portion is configured by IC4, the configuration is not particularly limited to this configuration. Considering the yield at the time of forming the TFT, the problem of the process technology at the time of forming the TFT, and the like, Only the portion that is easy to make into a TFT may be made into a TFT.

【００７１】本実施例では半導体膜として、セミアモル
ファス半導体を使用したので、その移動度は非単結晶半
導体を使用したＴＦＴに比べて１０倍以上の値が得られ
ている。そのため、早い応答速度を必要とされる周辺の
回路のＴＦＴにも、十分使用でき、従来のように、周辺
回路部分のＴＦＴを特別に結晶化処理する必要もなくア
クティブ素子と同じプロセスで作成することができた。In this embodiment, since a semi-amorphous semiconductor is used as the semiconductor film, the mobility is 10 times or more as large as that of a TFT using a non-single-crystal semiconductor. Therefore, it can be used satisfactorily even for TFTs in peripheral circuits that require a high response speed, and is manufactured by the same process as an active element without the need to specially crystallize TFTs in a peripheral circuit portion as in the related art. I was able to.

【００７２】また、液晶の画素に接続されたアクティブ
素子として、Ｃ／ＴＦＴ構成としたので、動作マージン
が拡大し、画素の電位がふらつくことはなく一定の表示
レベルを確保でき、また一方のＴＦＴが不良でも特に目
立った欠陥表示都ならない等の利点があった。Further, since the active element connected to the liquid crystal pixel has a C / TFT configuration, the operation margin is expanded, the pixel potential does not fluctuate, and a constant display level can be secured. However, there is an advantage that even if the defect is not good, a noticeable defect is not displayed.

【００７３】本実施例に示す構成により、液晶表示を外
部の接続技術上の制限の為に高精細化できないことはな
くなった。また、Ｘ方向の配線またはＹ方向の配線と外
部の周辺回路との不要な接続を極力へらせることができ
たので、接続部分での信頼性が向上した。With the structure shown in this embodiment , it is no longer impossible to increase the definition of the liquid crystal display due to the limitation of the external connection technology. Further, unnecessary connection between the wiring in the X direction or the wiring in the Y direction and the external peripheral circuit could be minimized, so that the reliability at the connection portion was improved.

【００７４】一部の周辺回路のみをＴＦＴ化するため、
ディスプレイ基板自身の専有面積をへらすことができ、
かつ必要とされる寸法形状に自由に基板の設計ができ
る。また、ＴＦＴの製造上の問題を回避して、製造歩留
りの高い部分のみをＴＦＴ化できる。よって、製造コス
トを下げることができた。In order to make only some of the peripheral circuits into TFTs,
The exclusive area of the display board itself can be reduced,
In addition, the substrate can be freely designed to the required dimensions and shape. In addition, it is possible to avoid a problem in manufacturing a TFT and to make only a portion having a high manufacturing yield into a TFT. Therefore, the manufacturing cost could be reduced.

【００７５】ＴＦＴに使用する半導体膜として、セミア
モルファス半導体を使用したので、周辺回路用にも十分
使用できる応答速度が得られ、アクティブ素子の作成プ
ロセスのまま特別な処理をすることもなく、周辺回路用
のＴＦＴを同時に作成することができた。Since a semi-amorphous semiconductor is used as the semiconductor film used for the TFT, a response speed which can be sufficiently used for peripheral circuits can be obtained. A TFT for a circuit could be formed at the same time.

【００７６】本実施例は相補型のＴＦＴをマトリクス化
された各画素に連結することにより、しきい値の明確
化 スイッチング速度の増加 動作マージンの拡大
不良ＴＦＴが一部にあってもその補償をある程度行
うことができる。 作製に必要なフォトマスク数はＮ
ＴＦＴのみの従来例に比べて２回多くなるのみである。
キャリアの移動度がアモルファス珪素を用いた場合に
比べ１０倍以上も大きいため、ＴＦＴの大きさを小さく
でき、１つのピクセル内に２つのＴＦＴをつけても開口
率の減少をほとんど伴わない。 という多くの特長を有
する。In this embodiment , by connecting complementary TFTs to each pixel in a matrix, the threshold value is clarified. Switching speed is increased. Operating margin is increased. Can be done to some extent. The number of photomasks required for fabrication is N
It is only twice as large as in the conventional example using only TFTs.
Since the mobility of the carrier is ten times or more as large as that in the case of using amorphous silicon, the size of the TFT can be reduced, and even if two TFTs are provided in one pixel, the aperture ratio hardly decreases. It has many features.

【００７７】そのため、これまでのＮＴＦＴのみを用い
るアクティブＴＦＴ液晶装置に比べて、数段の製造歩留
まりと画面の鮮やかさを成就できるようになった。Therefore, as compared with the conventional active TFT liquid crystal device using only the NTFT, it is possible to achieve several stages of production yield and a vividness of the screen.

【００７８】〔参考例〕 本実施例の液晶表示装置の概略外観図を図５に示す。基
本的な回路等は実施例１と全く同じである。図５におい
て、Ｙ方向の配線に接続された周辺回路のうちＩＣ４で
構成されている部分は、ＣＯＧ法により、基板上に直接
ＩＣが形成されている。このＩＣ４は基板の上下の部分
に分けて設けられている。Reference Example FIG. 5 shows a schematic external view of the liquid crystal display device of this example. The basic circuit and the like are exactly the same as in the first embodiment. In FIG. 5, a portion of the peripheral circuit connected to the wiring in the Y direction, which is configured by the IC 4, has the IC formed directly on the substrate by the COG method. The IC 4 is provided separately on the upper and lower portions of the substrate.

【００７９】この場合ＩＣ４のパッド電極とＹ方向配線
との接続にいて、ＩＣを片側のみに形成した場合に比べ
てより間隔を狭くできる。その為より高精細な表示画素
を設計できる特徴をもつ。さらに、基板上にＩＣを設け
たので、その容積は殆ど増すことがなく、より薄型の液
晶表示装置を提供することができた。In this case, in the connection between the pad electrode of the IC 4 and the Y-direction wiring, the interval can be made smaller than in the case where the IC is formed on only one side. Therefore, it has a feature that a higher definition display pixel can be designed. Further, since the IC is provided on the substrate, the volume is hardly increased, and a thinner liquid crystal display device can be provided.

【００８０】上記の実施例において、アクティブ素子の
ＴＦＴはいずれもＣＭＯＳ構成としたが、特にこの構成
に限定されることはなく、ＮＴＦＴ、ＰＴＦＴのみで構
成してもよい、その場合は周辺回路の構成がより素子数
が増すことになる。In the above-described embodiment, the TFTs of the active elements have a CMOS configuration. However, the present invention is not limited to this configuration. The TFTs may be composed of only NTFTs and PTFTs. The configuration increases the number of elements.

【００８１】また、基板上にＴＦＴを形成する位置をＸ
方向またはＹ方向の配線と繋がっている一方側のみでは
なく、もう一方の側にもＴＦＴを形成して、交互にＴＦ
Ｔを接続し、ＴＦＴの密度を半分として、ＴＦＴの製造
歩留りを向上させることを実現した。The position where the TFT is formed on the substrate is indicated by X
A TFT is formed not only on one side connected to the wiring in the direction or the Y direction, but also on the other side, and the TFTs are alternately formed.
By connecting T, the density of the TFT is reduced by half, thereby improving the manufacturing yield of the TFT.

【００８２】[0082]

【発明の効果】本発明により、低温で作製でき、かつ高
い性能を有する半導体装置を作製することができた。 According to the present invention, it can be manufactured at a low temperature and has a high
A semiconductor device having excellent performance was able to be manufactured.

【図面の簡単な説明】[Brief description of the drawings]

【図１】ｍ×ｎの回路構成の液晶表示装置を示す図。FIG. 1 is a diagram illustrating a liquid crystal display device having an m × n circuit configuration.

【図２】液晶表示装置の画素部分の配置の様子を示す
図。FIG. 2 is a diagram illustrating an arrangement of pixel portions of a liquid crystal display device.

【図３】ＴＦＴの作製工程の概略を示す図。FIG. 3 is a diagram schematically illustrating a manufacturing process of a TFT.

【図４】ＴＦＴの作製工程の概略を示す図。FIG. 4 is a diagram schematically illustrating a manufacturing process of a TFT.

【図５】他の実施例を示す図。FIG. 5 is a diagram showing another embodiment.

【符号の説明】[Explanation of symbols]

１、２・・・・・周辺回路 ４・・・・・・・・・・ＩＣ ５・・・・・・・・・・ＴＦＴ化した周辺回路 ６・・・・・・・・・・画素 １３・・・・・・・・・ＮＴＦＴ ２２・・・・・・・・・ＰＴＦＴ 1, 2, ... Peripheral circuit 4 ... IC 5 ... Peripheral circuit made into TFT 6 ... Pixel 13 NTFT 22 PTFT

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−182816（ＪＰ，Ａ) 特開 平１−223719（ＪＰ，Ａ) 特開 平２−207537（ＪＰ，Ａ) 特開 昭60−245174（ＪＰ，Ａ) 特開 昭63−237570（ＪＰ，Ａ) 特開 昭57−99729（ＪＰ，Ａ) 特開 昭63−237571（ＪＰ，Ａ) ──────────────────────────────────────────────────続 き Continuation of front page (56) References JP-A-58-182816 (JP, A) JP-A-1-223719 (JP, A) JP-A-2-207537 (JP, A) JP-A-60-1985 245174 (JP, A) JP-A-63-237570 (JP, A) JP-A-57-99729 (JP, A) JP-A-63-237571 (JP, A)

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】絶縁表面に酸素濃度が７×１０¹⁹ａｔｏｍ
ｓ／ｃｍ³以下でかつ硼素が添加されたシリコンを主成
分とする非単結晶半導体層を形成する工程と、 前記非単結晶半導体層を非酸化性雰囲気において４５０
〜７００℃で加熱して半導体層を形成する工程とを有
し、前記半導体層 はラマンピークのラマンシフトが単結晶シ
リコンより低波数であることを特徴とする半導体装置の
作製方法。1. An insulating surface having an oxygen concentration of 7 × 10 ¹⁹ atoms.
forming a non-single-crystal semiconductor layer mainly composed of s / cm ³ or less and silicon boron is added, the non-single-crystal semiconductor layer in a non-oxidizing atmosphere at 450
And forming a semiconductor layer by heating at to 700 ° C., a method for manufacturing a semiconductor device wherein the semiconductor layer has a Raman shift of Raman peak is lower wave number than single crystal silicon. 【請求項２】ＰチャネルトランジスタとＮチャネルトラ
ンジスタを含む半導体装置において、 絶縁表面に酸素濃度が７×１０¹⁹ａｔｏｍｓ／ｃｍ³以
下でかつ硼素が添加されたシリコンを主成分とする非単
結晶半導体層を形成する工程と、 前記非単結晶半導体層を非酸化性雰囲気において４５０
〜７００℃で加熱して半導体層を形成する工程とを有
し、前記半導体層はラマンピークのラマンシフトが単結晶シ
リコンより低波数であり、 前記Ｐチャネルトランジスタ
と前記Ｎチャネルトランジスタのスレッシュホールド電
圧の絶対値は同じであることを特徴とする半導体装置の
作製方法。2. A semiconductor device including a P-channel transistor and an N-channel transistor, wherein a non-single-crystal semiconductor whose main component is silicon to which an oxygen concentration is 7 × 10 ¹⁹ atoms / cm ³ or less and boron is added to an insulating surface. Forming a layer; and 450 exposing the non-single-crystal semiconductor layer in a non-oxidizing atmosphere.
Forming a semiconductor layer by heating at a temperature of from about 700 ° C. to about 700 ° C. , wherein the semiconductor layer has a single-crystal Raman peak Raman shift.
A method for manufacturing a semiconductor device , wherein a wave number is lower than that of a recon, and the absolute values of threshold voltages of the P-channel transistor and the N-channel transistor are the same. 【請求項３】請求項１または２において、前記非単結晶
半導体層はアモルファス構造を有していることを特徴と
する半導体装置の作製方法。3. An apparatus according to claim 1 or 2, the manufacturing method of the non-single-crystal semiconductor layer is a semiconductor device which is characterized in that it has an amorphous structure. 【請求項４】請求項１または２において、前記絶縁表面
はガラス基板上に形成された酸化珪素膜の表面であるこ
とを特徴とする半導体装置の作製方法。4. The method of claim 1 or 2, the method for manufacturing a semiconductor device wherein the insulating surface is a surface of the silicon oxide film formed on a glass substrate.