JP3105999B2 - Solar cell manufacturing method - Google Patents

Solar cell manufacturing method

Info

Publication number
JP3105999B2
JP3105999B2 JP04116233A JP11623392A JP3105999B2 JP 3105999 B2 JP3105999 B2 JP 3105999B2 JP 04116233 A JP04116233 A JP 04116233A JP 11623392 A JP11623392 A JP 11623392A JP 3105999 B2 JP3105999 B2 JP 3105999B2
Authority
JP
Japan
Prior art keywords
groove
forming
electrode
layer
solar cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04116233A
Other languages
Japanese (ja)
Other versions
JPH05315629A (en
Inventor
典明 渋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP04116233A priority Critical patent/JP3105999B2/en
Publication of JPH05315629A publication Critical patent/JPH05315629A/en
Application granted granted Critical
Publication of JP3105999B2 publication Critical patent/JP3105999B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells

Landscapes

  • Photovoltaic Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は、太陽電池の製造方法の
改良に関するもので、特に、半導体基板の加工方法と電
極形成に関わり、太陽電池の高効率化と低価格化に有効
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement in a method for manufacturing a solar cell, and particularly relates to a method for processing a semiconductor substrate and electrode formation, and is effective in increasing the efficiency and cost of the solar cell.

【０００２】[0002]

【従来の技術】太陽電池の高効率化を図るための重要技
術の１つとして、素子表面の処理が挙げられる。この中
でも表面反射率の低減や電極接触面積の低減は、発生電
流（Ｉ S C ）や開放電圧（Ｖo C ）などの増加に直接寄
与する因子であり、特に重要である。2. Description of the Related Art Important techniques for improving the efficiency of solar cells
One technique is to treat the surface of the element. In this
However, the reduction in surface reflectivity and electrode contact area
Flow (I SC) And open circuit voltage (Vo C) Directly increase
This factor is of particular importance.

【０００３】表面反射率の低減に関しては、従来よりア
ルカリ溶液を用いた異方性エッチングにより、表面に微
小なピラミッドを形成する、いわゆるテクスチャ処理が
行なわれてきた。しかしながら、低価格化を前提とした
多結晶キャスト基板においては、テクスチャ処理に有効
な（１００）面をもつ結晶粒の割合が極めて少なく、反
射率の低減に限界があった。そこで、近年開発された処
理方法として、レーザ光の熱エネルギで基板表面へ溝を
形成する方法や、ダイシング装置などで機械的に溝を形
成する方法などが登場した。これらの方法を用いること
により、多結晶基板内の結晶粒の面方位に関係なく、微
小な溝を形成することができ、加工後の反射率の測定お
よび太陽電池の特性結果からも、低反射率化が実現でき
ていることが確認されている。In order to reduce the surface reflectance, a so-called texture processing for forming a fine pyramid on the surface by anisotropic etching using an alkaline solution has conventionally been performed. However, in a polycrystalline cast substrate on the premise of cost reduction, the ratio of crystal grains having a (100) plane effective for texture processing is extremely small, and there is a limit in reducing the reflectance. Then, as a processing method developed in recent years, a method of forming a groove on the substrate surface by the thermal energy of a laser beam, a method of mechanically forming a groove with a dicing device, and the like have appeared. By using these methods, minute grooves can be formed regardless of the plane orientation of the crystal grains in the polycrystalline substrate, and the low reflectivity can be obtained from the measurement of the reflectance after processing and the results of the characteristics of the solar cell. It has been confirmed that efficiency has been achieved.

【０００４】一方、電極接触面積の低減に関しては、使
用している半導体基板の表面が平坦な場合や、高々２０
μｍ程度の凹凸ですむ通常のテクスチャ表面の場合に
は、ＬＳＩ分野で行なわれているフォトエッチング技術
を利用し、受光面上の電極形成部分に、微小なコンタク
トホールを形成することも可能である。On the other hand, regarding the reduction of the electrode contact area, when the surface of the semiconductor substrate used is flat or at most 20
In the case of a normal textured surface that requires only irregularities of about μm, it is possible to form a minute contact hole in the electrode forming portion on the light receiving surface by using the photo etching technology performed in the LSI field. .

【０００５】[0005]

【発明が解決しようとする課題】前述のように多結晶キ
ャスト基板を用いた太陽電池の高効率化を図るには、ま
ず表面反射率を低減するため、微小な溝を多数形成する
必要がある。次に、この受光面でのキャリアの再結合を
防止するために、ＳｉＯ2 膜などによるパッシベーショ
ン層を形成する必要がある。次に、このパッシベーショ
ン層の上に反射防止膜を形成した後、これら薄膜層を貫
通するように受光面電極を形成するが、電極形成部分で
はパッシベーション効果がなくなるため、可能な限り半
導体基板との接触面積を低減させることが必要である。As described above, in order to improve the efficiency of a solar cell using a polycrystalline cast substrate, it is necessary to first form a large number of small grooves in order to reduce the surface reflectance. . Next, in order to prevent the recombination of carriers on the light receiving surface, it is necessary to form a passivation layer such as a SiO 2 film. Next, after an anti-reflection film is formed on the passivation layer, a light receiving surface electrode is formed so as to penetrate these thin film layers. It is necessary to reduce the contact area.

【０００６】しかしながら、そのために前述のような微
小なコンタクトホールを形成して電極を作る方法は、製
造価格が高くなり、低価格化を前提とした太陽電池プロ
セスでは導入が困難である。特に、上記のような溝加工
を施した多結晶キャスト基板では、表面の凹凸が５０〜
１００μｍもあり、フォトエッチング技術を適用するこ
とが不可能である。However, for this reason, the method of forming an electrode by forming a minute contact hole as described above increases the manufacturing cost and is difficult to introduce in a solar cell process on the premise of cost reduction. In particular, in the polycrystalline cast substrate subjected to the groove processing as described above, the unevenness of the surface is 50 to
Since it is 100 μm, it is impossible to apply the photo-etching technology.

【０００７】本発明の目的は、表面に凹凸の激しい溝を
有する半導体基板へ、プロセスが簡単でかつ低価格なコ
ンタクトホールを形成する有効な方法を得ることにあ
る。An object of the present invention is to provide an effective method for forming a simple and inexpensive contact hole in a semiconductor substrate having a groove having a highly uneven surface.

【０００８】[0008]

【課題を解決するための手段】本発明においては、第１
の導電性を有する一方の面へ第１の溝を形成する工程
と、この面へ第２の導電性を有する層を形成し第１の接
合層を形成する工程と、この第２の導電性の層の表面へ
絶縁部材からなる薄膜層を形成する工程と、この絶縁物
の薄膜層の上から第１の溝より浅くかつ交差する方向に
第２の溝を形成する工程と、この第１の溝の側壁と第２
の溝の交点に形成された点状に並んだ開口部へ第２の導
電性を有する層を形成し第２の接合層を形成する工程
と、この点状に並んだ開口部のみ介して半導体基板と接
触するように電極形成を行なう工程を設けた。According to the present invention, there is provided the following:
Forming a first groove on one surface having the second conductivity, forming a second conductive layer on this surface to form a first bonding layer, and forming the second conductive layer on the other surface. Forming a thin film layer made of an insulating member on the surface of the first layer; forming a second groove in a direction shallower than and crossing the first groove from above the thin film layer of the insulator; The side wall of the groove and the second
Forming a second conductive layer in the dot-shaped openings formed at the intersections of the grooves, and forming a second bonding layer; and forming the semiconductor only through the dot-shaped openings. A step of forming an electrode so as to be in contact with the substrate is provided.

【０００９】[0009]

【作用】半導体基板の表面へ形成した第１の溝は、表面
反射率を低減させるように作用する。一方、第１の溝と
交差するように形成した第２の溝は、凹凸の激しい表面
に電流の取出口となる開口部を形成し、これにより第１
の溝の側壁と第２の溝との交点に形成される電極の接触
部が点状となり、その接触面積は著しく低減される。し
たがって、電極と半導体基板との接触部分におけるキャ
リアの再結合が低減され、この結果、太陽電池の特性
（ＩS C ，Ｖo C ）が改善される。The first groove formed on the surface of the semiconductor substrate acts to reduce the surface reflectance. On the other hand, the second groove formed so as to intersect with the first groove forms an opening serving as a current outlet on the surface with severe unevenness, thereby forming the first groove.
The contact portion of the electrode formed at the intersection of the side wall of the second groove and the second groove becomes dotted, and the contact area is significantly reduced. Therefore, recombination of carriers at the contact portion between the electrode and the semiconductor substrate is reduced, and as a result, the characteristics (I SC , V o C ) of the solar cell are improved.

【００１０】[0010]

【実施例】図１は、本発明のプロセスにおいてシリコン
基板に溝を形成した状態の斜視図である。図２は、図１
のＡ−Ａ′断面に対応する後の工程の処理をした状態の
略断面図である。図３は図１のＢ−Ｂ′断面に対応する
後の工程の処理をした状態の略断面図である。FIG. 1 is a perspective view showing a state in which a groove is formed in a silicon substrate in the process of the present invention. FIG. 2 shows FIG.
FIG. 14 is a schematic cross-sectional view showing a state where a subsequent process corresponding to the AA ′ cross section of FIG. FIG. 3 is a schematic cross-sectional view showing a state in which a process in a subsequent step corresponding to the cross section taken along line BB 'of FIG. 1 has been performed.

【００１１】まず、図１に示すように、Ｐ型多結晶キャ
スト基板（１００ｍｍ角，３００μｍ厚さ）のような多
結晶シリコン基板１を用い、まず受光面側へ第１の溝群
Ｇ1，Ｇ1 …の加工を行なう。溝の加工には、ＩＣ等の
チップ切断に用いられるダイシング装置を使用する。加
工条件としては、溝の幅が４０μｍ、深さが７０μｍ、
ピッチが１２０μｍのとき、最も反射率が低くなり、良
好な特性が得られることがわかった。加工の終了した基
板は、洗浄を行なった後、機械的加工により生じた加工
部周辺の破砕層を除去するため、フッ酸（ＨＦ）と硝酸
（ＨＮＯ3 ）の混酸によるエッチングと水酸化ナトリウ
ム（ＮａＯＨ）からなるアルカリ溶液によるエッチング
を施す。First, as shown in FIG. 1, a polycrystalline silicon substrate 1 such as a P-type polycrystalline cast substrate (100 mm square, 300 μm thickness) is used, and first a first groove group G 1 , G 1 ... processing is performed. For the processing of the grooves, a dicing device used for cutting chips such as ICs is used. As the processing conditions, the groove width is 40 μm, the depth is 70 μm,
It was found that when the pitch was 120 μm, the reflectance was lowest and good characteristics were obtained. After the processing, the substrate is cleaned and then etched with a mixed acid of hydrofluoric acid (HF) and nitric acid (HNO 3 ) and sodium hydroxide ( Etching with an alkaline solution composed of NaOH) is performed.

【００１２】次に、図２および３に示されるように、Ｐ
ＯＣｌ3 を用い、リン（Ｐ）を不純物とした熱拡散を行
ない、多結晶シリコン基板１の表面へ第１のＰＮ接合の
ためＮ+ 型拡散層２を形成し、続いて酸素雰囲気中でパ
ッシベーション層となるＳｉＯ2 酸化膜を形成する。次
に、この酸化膜の上へＳｉ3 Ｎ4 からなる第１の絶縁膜
とＳｎＯ2 からなる第２の絶縁膜を順次形成し２層反射
防止膜およびパッシベーション層３とする。Next, as shown in FIGS. 2 and 3, P
Thermal diffusion using phosphorus (P) as an impurity is performed using OCl 3 to form an N + type diffusion layer 2 for the first PN junction on the surface of the polycrystalline silicon substrate 1, followed by passivation in an oxygen atmosphere. An SiO 2 oxide film to be a layer is formed. Next, a first insulating film made of Si 3 N 4 and a second insulating film made of SnO 2 are sequentially formed on the oxide film to form a two-layer antireflection film and a passivation layer 3.

【００１３】次に、裏面の処理に関しては、受光面側を
耐酸性のテープで保護した後、まず上記で形成した２層
反射防止膜およびパッシベーション層３をＨＦを含む水
溶液で除去する。この後ＨＦとＨＮＯ3 からなる混酸で
裏面に残っているＮ+ 拡散層を除去する。次に、Ａｌペ
ーストを印刷・焼成することにより、ＢＳＦ層（Ｐ
+型）４ならびに裏面電極５を形成する。Next, regarding the treatment of the back surface, after protecting the light receiving surface side with an acid resistant tape, first, the two-layer antireflection film and the passivation layer 3 formed above are removed with an aqueous solution containing HF. Thereafter, the N + diffusion layer remaining on the back surface is removed with a mixed acid composed of HF and HNO 3 . Next, by printing and baking the Al paste, the BSF layer (P
+ Type) 4 and the back surface electrode 5 are formed.

【００１４】次に、再度受光面側の加工に戻り、上記の
第１の溝にほぼ直交する方向に、第１の溝Ｇ1 より浅い
第２の溝Ｇ2 をダイシング装置により形成する。ここで
第２の溝Ｇ2 の加工条件としては、受光面電極の寸法に
合せ、幅は５０μｍ、ピッチは２．０ｍｍとし、深さは
４０μｍとする。この加工により受光面には第１の溝Ｇ
1 の側壁と第２の溝Ｇ2 との交点の電極形成部分に、１
２０μｍのピッチで点状の開口部が多数形成されること
になる。この第２の溝Ｇ2 の加工により、開口部はＰ型
のシリコン基板面が露出したことになり、このままでは
太陽電池にはならないので、この開口部へ第１のＰＮ接
合のためのＮ+ 型拡散層２より高濃度な、第２のＰＮ接
合のためのＮ+ + 型拡散層６を形成する必要がある。本
実施例では、第２の溝Ｇ2 加工を行なった後、この受光
面側へリン（Ｐ）を含む溶液、たとえばＰＳＧ溶液をス
ピン法などで塗布し、熱処理することで形成する。な
お、この塗布拡散による開口部以外のところに対する影
響については、反射防止膜として形成した絶縁膜が拡散
のマスクとなり問題ないことを確かめている。[0014] Next, returning to the processing of the light-receiving surface side again, in a direction substantially perpendicular to the first groove of the, the first shallow than the grooves G 1 of the second groove G 2 is formed by a dicing apparatus. Here, as the second machining condition of the groove G 2, match the dimensions of the light-receiving surface electrode, width 50 [mu] m, pitch was 2.0 mm, the depth is set to 40 [mu] m. By this processing, the first groove G is formed on the light receiving surface.
The first sidewall and the electrode forming portion of the second intersection of the groove G 2, 1
A large number of dot-shaped openings are formed at a pitch of 20 μm. As a result of the processing of the second groove G 2 , the opening is exposed to the P-type silicon substrate surface. Since the opening does not become a solar cell as it is, the opening is filled with N + for the first PN junction. It is necessary to form an N + + type diffusion layer 6 for the second PN junction, which is higher in concentration than the type diffusion layer 2. In this embodiment, after performing the second groove G 2 processing, a solution containing phosphorus (P) to the light receiving surface side, for example, PSG solution was coated by spin method to form by thermal treatment. With respect to the influence of the application diffusion on portions other than the openings, it has been confirmed that the insulating film formed as the antireflection film serves as a diffusion mask and poses no problem.

【００１５】次に、受光面電極７の形成について説明す
る。使用する導体材料はＡｇを含むペーストであり、Ｎ
+ 拡散層２またはＮ+ + 拡散層６に対して良好な電気特
性を有している。このＡｇペーストを第２の溝Ｇ2 部分
に印刷し溝の中へ埋込む。本実施例では、電極幅５０μ
ｍのとき、約３回の重ね印刷で溝に埋込むことができ
た。次に、このペーストを５８０℃で焼成し電極として
完成させた。上記開口部へ埋込まれた形で受光面電極７
が形成される。また、多結晶シリコン基板１とは、前記
開口部のみで接触している。ここで、開口部以外のとこ
ろに印刷されたペーストについては、上記焼成温度では
ＳｎＯ2 ／Ｓｉ3 Ｎ4 からなる絶縁層がバリアとなり、
多結晶シリコン基板１とは接触しないことが確かめられ
ている。ちなみに、この絶縁層を貫通させるためには、
８５０℃以上の温度が必要である。このようにして形成
された電極は、第１の溝Ｇ1 の側壁と第２の溝Ｇ2 との
交点である開口部のみで多結晶シリコン基板１と点接触
していることになる。受光面電極７は、第１の溝Ｇ1 の
底部へも埋込まれ、これにより点状に多結晶シリコン基
板１と接触している受光面電極７が連結されていること
になる。第１の溝Ｇ1の表面には、絶縁性を有する２層
反射防止膜およびパッシベーション膜３が形成されてい
るので、受光面電極７と多結晶シリコン基板１が電気的
に接触することはない。Next, the formation of the light receiving surface electrode 7 will be described. The conductor material to be used is a paste containing Ag,
It has good electrical characteristics with respect to + diffusion layer 2 or N + + diffusion layer 6. The Ag paste was printed on the second groove G 2 portions embedded into the groove. In this embodiment, the electrode width is 50 μm.
In the case of m, it was possible to bury the groove in about three times of overprinting. Next, this paste was fired at 580 ° C. to complete an electrode. The light receiving surface electrode 7 is embedded in the opening.
Is formed. Further, it is in contact with polycrystalline silicon substrate 1 only at the opening. Here, with respect to the paste printed at a place other than the opening, the insulating layer made of SnO 2 / Si 3 N 4 becomes a barrier at the above firing temperature,
It has been confirmed that there is no contact with the polycrystalline silicon substrate 1. By the way, in order to penetrate this insulating layer,
A temperature of 850 ° C. or higher is required. The thus formed electrode would have the first polycrystalline silicon substrate 1 and the point contact only at the opening which is the point of intersection between the side wall and the second groove G 2 grooves G 1. Light-receiving surface electrode 7 is embedded also to the first bottom of the groove G 1, thereby resulting in the light-receiving surface electrode 7 in contact with the polycrystalline silicon substrate 1 in the point-like are connected. The first groove G 1 of the surface, since a two-layer anti-reflection film and a passivation film 3 is formed having an insulating property, does not the light-receiving surface electrode 7 polycrystalline silicon substrate 1 is electrically contacted .

【００１６】ここで、第２の溝Ｇ1 は第１の溝Ｇ1 にほ
ぼ直交する方向に形成しているが、これらの溝は直交し
ているとき、第１の溝Ｇ1 の側壁と第２の溝Ｇ2 との交
点の面積、すなわち受光面電極の接触面積が最小となる
ので、電極部分での再結合損失をより低減することがで
きる。Here, the second groove G 1 is formed in a direction substantially perpendicular to the first groove G 1. When these grooves are perpendicular to each other, the second groove G 1 and the side wall of the first groove G 1 are formed. area of the second intersection of the groove G 2, i.e. the contact area of the light-receiving surface electrode is minimized, it is possible to further reduce the recombination loss at the electrode portion.

【００１７】なお、実施例では多結晶シリコン基板につ
いて説明したが、それ以外のシリコン基板にも応用でき
る。Although the embodiment has been described with reference to a polycrystalline silicon substrate, the present invention can be applied to other silicon substrates.

【００１８】[0018]

【発明の効果】素子受光面側へ多数の第１の溝Ｇ1 を形
成しているので、多結晶基板内で均一で低い反射率が実
現できる。第１の溝Ｇ1 より浅くかつほぼ直交する方向
に第２の溝Ｇ2 を形成することにより、第１の溝Ｇ1 の
側壁と第２の溝Ｇ2 との交点には点状の開口部が形成さ
れ、これが電極とシリコン基板とのコンタクトホールの
役割を果たしている。これにより、受光面電極の接触面
積が大幅に低減され、従来問題であった電極部分でのキ
ャリアの再結合損失が低下する。すなわち、表面パッシ
ベーション効果が向上し、ＩS C 、Ｖo C など素子特性
を改善することができる。[Effect of the Invention] Since forming a plurality of first groove G 1 to the sensor receiving surface side, uniformly low reflectivity in the polycrystalline substrate can be realized. The by forming a second groove G 2 to 1 and shallower than the groove G 1 in a direction substantially perpendicular to the first groove G 1 of the side wall and the second opening intersections like dots of the groove G 2 A portion is formed, which serves as a contact hole between the electrode and the silicon substrate. As a result, the contact area of the light receiving surface electrode is greatly reduced, and the carrier recombination loss at the electrode portion, which has been a problem in the related art, is reduced. That is, the surface passivation effect is improved, and device characteristics such as I SC and V O C can be improved.

【００１９】本発明では、このような小さいコンタクト
ホールの形成を、簡単なダイシング加工のみで行なうこ
とができ、太陽電池の製造工程の低価格化が図られる。In the present invention, such a small contact hole can be formed only by a simple dicing process, and the cost of the solar cell manufacturing process can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明によるシリコン基板に溝を形成した状態
の斜視図である。FIG. 1 is a perspective view showing a state in which a groove is formed in a silicon substrate according to the present invention.

【図２】図１のＡ−Ａ′断面に対応する後の工程の処理
をした状態の略断面図である。FIG. 2 is a schematic cross-sectional view showing a state in which a process in a subsequent step corresponding to a cross section taken along line AA ′ of FIG. 1 has been performed;

【図３】図１のＢ−Ｂ′断面に対応する後の工程の処理
をした状態の略断面図である。FIG. 3 is a schematic cross-sectional view showing a state where a process in a subsequent step corresponding to the cross section taken along line BB ′ of FIG. 1 has been performed;

【符号の説明】[Explanation of symbols]

１ 多結晶シリコン基板 ２ Ｎ+ 型拡散層 ３ ２層反射防止膜およびパッシベーション層 ４ ＢＳＦ層 ５ 裏面電極 ６ Ｎ+ + 型拡散層 ７ 受光面電極Reference Signs List 1 polycrystalline silicon substrate 2 N + -type diffusion layer 3 two-layer antireflection film and passivation layer 4 BSF layer 5 back electrode 6 N + + -type diffusion layer 7 light-receiving surface electrode

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 31/04 - 31/078 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 31/04-31/078

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 第１の導電性を有する半導体基板の一方
の面へ第１の溝を形成する工程と、この面へ第２の導電
性を有する層を形成し第１の接合層を形成する工程と、
この第２の導電性を有する層の表面へ絶縁物からなる薄
膜層を形成する工程と、この絶縁物の薄膜層の上から第
１の溝より浅くかつこれと交差する方向に第２の溝を形
成する工程と、この第１の溝の側壁と第２の溝の交点に
形成された点状に並んだ開口部へ第２の導電性を有する
層を形成し第２の接合層を形成する工程と、この点状に
並んだ開口部のみ介して半導体基板と接触するように電
極形成を行なう工程を有することを特徴とする太陽電池
の製造方法。1. A step of forming a first groove on one surface of a semiconductor substrate having a first conductivity, and forming a second conductive layer on the surface to form a first bonding layer. The process of
Forming a thin film layer made of an insulator on the surface of the second conductive layer; and forming a second groove in a direction shallower than and crossing the first groove from above the thin film layer of the insulator. Forming a second conductive layer in a dot-shaped opening formed at the intersection of the side wall of the first groove and the second groove to form a second bonding layer And a step of forming an electrode so as to contact the semiconductor substrate only through the openings arranged in a dotted pattern.
JP04116233A 1992-05-08 1992-05-08 Solar cell manufacturing method Expired - Fee Related JP3105999B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04116233A JP3105999B2 (en) 1992-05-08 1992-05-08 Solar cell manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04116233A JP3105999B2 (en) 1992-05-08 1992-05-08 Solar cell manufacturing method

Publications (2)

Publication Number Publication Date
JPH05315629A JPH05315629A (en) 1993-11-26
JP3105999B2 true JP3105999B2 (en) 2000-11-06

Family

ID=14682121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04116233A Expired - Fee Related JP3105999B2 (en) 1992-05-08 1992-05-08 Solar cell manufacturing method

Country Status (1)

Country Link
JP (1) JP3105999B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI334649B (en) * 2005-09-27 2010-12-11 Lg Chemical Ltd Method for forming buried contact electrode of semiconductor device having pn junction and optoelectronic semiconductor device using the same
MY158347A (en) * 2007-02-15 2016-09-30 Massachusetts Inst Technology Solar cells with textured surfaces
JPWO2009118861A1 (en) * 2008-03-27 2011-07-21 三菱電機株式会社 Photovoltaic device and manufacturing method thereof
US8628992B2 (en) * 2008-04-18 2014-01-14 1366 Technologies, Inc. Methods to pattern diffusion layers in solar cells and solar cells made by such methods

Also Published As

Publication number Publication date
JPH05315629A (en) 1993-11-26

Similar Documents

Publication Publication Date Title
US6384317B1 (en) Solar cell and process of manufacturing the same
US4626613A (en) Laser grooved solar cell
EP2171762B1 (en) Method for producing a silicon solar cell with a back-etched emitter as well as a corresponding solar cell
JP3169497B2 (en) Solar cell manufacturing method
JP5174903B2 (en) Method for manufacturing solar battery cell
US5131933A (en) Solar cell
US20130153025A1 (en) Method for producing a solar cell having a textured front face and corresponding solar cell
US5580395A (en) Solar cell with integrated bypass function
US5053083A (en) Bilevel contact solar cells
US9214593B2 (en) Solar cell and method for manufacturing the same
JP2005510885A (en) Manufacture of solar cells with back contacts
US4376872A (en) High voltage V-groove solar cell
KR20080014751A (en) Solar cell manufacturing method and solar cell
GB2050053A (en) Photovoltaic semiconductor devices and methods of making same
JPH05110121A (en) Solar cell
WO2011024264A1 (en) Solar battery cell and method for manufacturing the solar battery cell
JP2000183379A (en) Method for manufacturing solar cell
JP2989373B2 (en) Method for manufacturing photoelectric conversion device
JP3105999B2 (en) Solar cell manufacturing method
US3447235A (en) Isolated cathode array semiconductor
JPH11307792A (en) Solar cell element
JP3301663B2 (en) Solar cell manufacturing method
JP3073833B2 (en) Solar cell manufacturing method
JP2007266649A (en) Method of manufacturing solar cell element
JP2835415B2 (en) Photoelectric conversion element

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000822

LAPS Cancellation because of no payment of annual fees