JP3105782B2 - 電子回路の論理生成方法 - Google Patents
電子回路の論理生成方法Info
- Publication number
- JP3105782B2 JP3105782B2 JP08009853A JP985396A JP3105782B2 JP 3105782 B2 JP3105782 B2 JP 3105782B2 JP 08009853 A JP08009853 A JP 08009853A JP 985396 A JP985396 A JP 985396A JP 3105782 B2 JP3105782 B2 JP 3105782B2
- Authority
- JP
- Japan
- Prior art keywords
- logic
- abstraction
- output signal
- description
- signal name
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、抽象度の高い論理
記述から抽象度の低い論理記述を生成する電子回路の論
理生成方法に関するものである。
記述から抽象度の低い論理記述を生成する電子回路の論
理生成方法に関するものである。
【０００２】
【従来の技術】論理生成システムとは、レジスタトラン
スファレベル等の高い抽象度で定義された論理記述から
ゲートレベル等の低い抽象度をもつ論理記述を生成する
電子回路の設計自動化システムの一種である。
スファレベル等の高い抽象度で定義された論理記述から
ゲートレベル等の低い抽象度をもつ論理記述を生成する
電子回路の設計自動化システムの一種である。
【０００３】このような論理生成システムにおける従来
の動作を図５を参照して説明する。
の動作を図５を参照して説明する。
【０００４】図５（ａ）は、本説明で用いる高い抽象度
の論理記述５００を示すものであって、この例の論理記
述５００は、順序素子の論理記述５０１，５０２と、順
序素子以外の論理記述５０３から成っている。
の論理記述５００を示すものであって、この例の論理記
述５００は、順序素子の論理記述５０１，５０２と、順
序素子以外の論理記述５０３から成っている。
【０００５】順序素子の論理記述５０１，５０２には、
インスタンスと呼ばれる素子の識別情報５０５，５０６
が定義されており、その識別情報５０５，５０６に続い
て素子の名前「ＦＦ」、出力信号名「ＦＦＯＵＴ００，
ＦＦＯＵＴ０１」、入力信号名「ＩＦＦＯＵＴ００，Ｉ
ＦＦＯＵＴ０１」が記述されている。
インスタンスと呼ばれる素子の識別情報５０５，５０６
が定義されており、その識別情報５０５，５０６に続い
て素子の名前「ＦＦ」、出力信号名「ＦＦＯＵＴ００，
ＦＦＯＵＴ０１」、入力信号名「ＩＦＦＯＵＴ００，Ｉ
ＦＦＯＵＴ０１」が記述されている。
【０００６】ここで、ＦＦはフリップフロップを表わし
ている。
ている。
【０００７】なお、識別情報（インスタンス）５０５，
５０６は、対話型シミュレータで高抽象度の論理を検証
する際に、通常、シミュレーションのストップ点指定に
使われる情報であって、論理記述に用いたハードウェア
記述言語の文法上は定義必須でなくても、設計者は意識
的に定義することが多い。また、順序素子以外の論理記
述５０３における「！」は、「反転」を意味する。すな
わち、「ＦＦＯＵＴＮ」は、「ＦＦＯＵＴ００」の反転
した論理であることを意味する。
５０６は、対話型シミュレータで高抽象度の論理を検証
する際に、通常、シミュレーションのストップ点指定に
使われる情報であって、論理記述に用いたハードウェア
記述言語の文法上は定義必須でなくても、設計者は意識
的に定義することが多い。また、順序素子以外の論理記
述５０３における「！」は、「反転」を意味する。すな
わち、「ＦＦＯＵＴＮ」は、「ＦＦＯＵＴ００」の反転
した論理であることを意味する。
【０００８】図６は、従来の論理生成システムの処理フ
ローの一例を示すものであり、まず、ステップ５１０に
て図５で示したような論理記述５００を論理生成システ
ム内に読み込み、ステップ５１１において順序素子の論
理記述５０１，５０２から実際の順序素子を合成する。
具体的には、機能記述された順序素子をゲートレベルの
記述にする。
ローの一例を示すものであり、まず、ステップ５１０に
て図５で示したような論理記述５００を論理生成システ
ム内に読み込み、ステップ５１１において順序素子の論
理記述５０１，５０２から実際の順序素子を合成する。
具体的には、機能記述された順序素子をゲートレベルの
記述にする。
【０００９】この後、ステップ５１２において、組合せ
回路の初期合成、すなわち順序素子以外の論理記述５０
３を初期合成する。そして、ステップ５１３において、
初期合成結果を所望のゲート規模・回路速度に達するよ
うに冗長論理の削除等の論理最適化処理を行い、最終的
な抽象度の低い論理記述を出力する。
回路の初期合成、すなわち順序素子以外の論理記述５０
３を初期合成する。そして、ステップ５１３において、
初期合成結果を所望のゲート規模・回路速度に達するよ
うに冗長論理の削除等の論理最適化処理を行い、最終的
な抽象度の低い論理記述を出力する。
【００１０】図７（ａ），（ｂ）は、それぞれステップ
５１２，５１３の終了時点の論理記述状態を示すもので
あり、図７（ａ）の５２１，５２２は順序素子、５２
３，５２４は順序素子５２１，５２２の出力信号名「Ｆ
ＦＯＵＴ００」，「ＦＦＯＵＴ０１」、５２７，５２８
はそれぞれ順序素子５２１、５２２の識別情報「Ｆ
１」，「Ｆ２」である。この識別情報「Ｆ１」，「Ｆ
２」は論理記述５００内で定義された５０５，５０６に
相当している。
５１２，５１３の終了時点の論理記述状態を示すもので
あり、図７（ａ）の５２１，５２２は順序素子、５２
３，５２４は順序素子５２１，５２２の出力信号名「Ｆ
ＦＯＵＴ００」，「ＦＦＯＵＴ０１」、５２７，５２８
はそれぞれ順序素子５２１、５２２の識別情報「Ｆ
１」，「Ｆ２」である。この識別情報「Ｆ１」，「Ｆ
２」は論理記述５００内で定義された５０５，５０６に
相当している。
【００１１】５２９は否定素子であり、信号名「ＦＦＯ
ＵＴ００」の出力信号の論理を反転して出力する。５３
０，５３１は、図５の順序素子以外の論理記述５０３の
記述内容に対応する組み合わせ論理である。５３２は順
序素子５２１の出力ピンの一つであり、このピンから信
号名「ＦＦＯＵＴ００」の出力信号を反転した信号を出
力できる。
ＵＴ００」の出力信号の論理を反転して出力する。５３
０，５３１は、図５の順序素子以外の論理記述５０３の
記述内容に対応する組み合わせ論理である。５３２は順
序素子５２１の出力ピンの一つであり、このピンから信
号名「ＦＦＯＵＴ００」の出力信号を反転した信号を出
力できる。
【００１２】図７（ａ）の論理記述状態のものをステッ
プ５１３の最適化処理に供すると、図７（ｂ）の論理記
述状態に最適化される。すなわち、組合せ論理５３０に
対して入力している否定素子５２９の出力信号は、順序
素子５２１の出力ピン５３２と同一論理の信号であり、
組合せ論理５３０には出力ピン５３２の出力信号を入力
しても等価である。すなわち、否定素子５２９は冗長と
なっている。
プ５１３の最適化処理に供すると、図７（ｂ）の論理記
述状態に最適化される。すなわち、組合せ論理５３０に
対して入力している否定素子５２９の出力信号は、順序
素子５２１の出力ピン５３２と同一論理の信号であり、
組合せ論理５３０には出力ピン５３２の出力信号を入力
しても等価である。すなわち、否定素子５２９は冗長と
なっている。
【００１３】最適化処理では、このような冗長部分が最
適化される。図７の（ａ）の論理記述状態は、最適化処
理によって図７（ｂ）に示すような論理記述状態に最適
化される。
適化される。図７の（ａ）の論理記述状態は、最適化処
理によって図７（ｂ）に示すような論理記述状態に最適
化される。
【００１４】図７（ｂ）において、組合せ論理５３０に
対しては順序素子５２１の出力ピン５３２の出力信号が
入力され、否定素子５２９は削除されている。
対しては順序素子５２１の出力ピン５３２の出力信号が
入力され、否定素子５２９は削除されている。
【００１５】ここで、順序素子５２１の出力ピン５３２
の出力信号に対しては、「ＳＩＧ００」という信号名５
４４が付けられている。
の出力信号に対しては、「ＳＩＧ００」という信号名５
４４が付けられている。
【００１６】なお、この種の論理生成手法として関連す
る公知例としては、例えば「日経エレクトロニクス」
（１９８８年５月３０日号、ｎｏ．４４８、Ｐ１８５〜
１９３）の「論理設計自動化システムを開発、ＡＳＩＣ
の短期設計を目指す」が挙げられる。
る公知例としては、例えば「日経エレクトロニクス」
（１９８８年５月３０日号、ｎｏ．４４８、Ｐ１８５〜
１９３）の「論理設計自動化システムを開発、ＡＳＩＣ
の短期設計を目指す」が挙げられる。
【００１７】
【発明が解決しようとする課題】ＬＳＩなどの電子回路
は大規模化・高機能化が進んでいる。このような電子回
路を設計する手法としては、ハードウェア記述言語を用
いて高い抽象度（レジスタトランスファレベル・動作レ
ベル）の論理を記述し、その高抽象度での論理記述を用
いた論理シミュレーションを行った後、論理生成システ
ムにて高い抽象度での論理記述から低い抽象度（ゲート
レベル）の論理記述を生成し、ゲートレベルでの論理シ
ミュレーション・タイミングチェックを行うのが一般的
である。
は大規模化・高機能化が進んでいる。このような電子回
路を設計する手法としては、ハードウェア記述言語を用
いて高い抽象度（レジスタトランスファレベル・動作レ
ベル）の論理を記述し、その高抽象度での論理記述を用
いた論理シミュレーションを行った後、論理生成システ
ムにて高い抽象度での論理記述から低い抽象度（ゲート
レベル）の論理記述を生成し、ゲートレベルでの論理シ
ミュレーション・タイミングチェックを行うのが一般的
である。
【００１８】万一、ゲートレベルでの論理シミュレーシ
ョン・タイミングチェックにて、設計された電子回路が
期待通り動作しないことがわかると、設計者は論理シミ
ュレータ・タイミングチェッカが出力する情報から高い
抽象度の論理記述の不良箇所を特定し、論理記述を変更
する。
ョン・タイミングチェックにて、設計された電子回路が
期待通り動作しないことがわかると、設計者は論理シミ
ュレータ・タイミングチェッカが出力する情報から高い
抽象度の論理記述の不良箇所を特定し、論理記述を変更
する。
【００１９】このとき、不良箇所の特定は、論理シミュ
レータ・タイミングチェッカが出力する情報の中にある
順序素子の出力信号名をキーにして行うが、その出力信
号名は低い抽象度の論理記述上の信号名である。この場
合に、図５〜図７で説明した従来の論理生成手法を用い
た場合、高い抽象度の論理記述で用いる信号名は低い抽
象度の論理記述の信号名とは無関係に生成されるため、
最適化処理において生成された低い抽象度の論理記述上
の信号名の中には、高い抽象度の論理記述上の信号名と
は異なるものになっている可能性が高い。
レータ・タイミングチェッカが出力する情報の中にある
順序素子の出力信号名をキーにして行うが、その出力信
号名は低い抽象度の論理記述上の信号名である。この場
合に、図５〜図７で説明した従来の論理生成手法を用い
た場合、高い抽象度の論理記述で用いる信号名は低い抽
象度の論理記述の信号名とは無関係に生成されるため、
最適化処理において生成された低い抽象度の論理記述上
の信号名の中には、高い抽象度の論理記述上の信号名と
は異なるものになっている可能性が高い。
【００２０】このため、論理シミュレータ・タイミング
チェッカが出力する情報から高い抽象度の論理記述の不
良箇所を特定するのが困難になるという問題があった。
チェッカが出力する情報から高い抽象度の論理記述の不
良箇所を特定するのが困難になるという問題があった。
【００２１】本発明の目的は、高い抽象度の論理記述と
低い抽象度の論理記述の対応付けを簡単にし、ゲートレ
ベルでの論理シミュレーション・タイミングチェックに
て論理不良を摘出したとき、高い抽象度の論理記述にお
ける不良箇所を容易に特定することができる電子回路の
論理生成方法を提供することにある。
低い抽象度の論理記述の対応付けを簡単にし、ゲートレ
ベルでの論理シミュレーション・タイミングチェックに
て論理不良を摘出したとき、高い抽象度の論理記述にお
ける不良箇所を容易に特定することができる電子回路の
論理生成方法を提供することにある。
【００２２】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、論理生成システムに、抽象度の高い論理
記述で定義された順序素子の出力信号名を記憶する信号
名記憶手段を設け、抽象度の低い論理記述を生成すると
きに行う最適化処理の後で生成された順序素子の出力信
号名が前記信号名記憶手段に記憶された出力信号名と異
なる時は、最適化処理後の出力信号名を、抽象度の高い
論理記述に定義された順序素子の識別情報を基に生成す
るようにしたことを主要な特徴とする。
に、本発明は、論理生成システムに、抽象度の高い論理
記述で定義された順序素子の出力信号名を記憶する信号
名記憶手段を設け、抽象度の低い論理記述を生成すると
きに行う最適化処理の後で生成された順序素子の出力信
号名が前記信号名記憶手段に記憶された出力信号名と異
なる時は、最適化処理後の出力信号名を、抽象度の高い
論理記述に定義された順序素子の識別情報を基に生成す
るようにしたことを主要な特徴とする。
【００２３】また、抽象度の高い論理記述に定義された
順序素子の識別情報を基に生成する代わりに、最適化処
理後の出力信号名を、信号名記憶手段に記憶された出力
信号名そのものを使用するか、または記憶された出力信
号名の文字列の一部を使用した信号名に変更するように
したものである。
順序素子の識別情報を基に生成する代わりに、最適化処
理後の出力信号名を、信号名記憶手段に記憶された出力
信号名そのものを使用するか、または記憶された出力信
号名の文字列の一部を使用した信号名に変更するように
したものである。
【００２４】この場合、論理最適化処理中に、最適化に
より順序素子の出力信号名が変更されるときは、当該順
序素子に関する最適化を実質的に中止するようにしても
よい。すなわち、抽象度の低い論理記述を生成するとき
に行う最適化処理の段階で、生成された順序素子の出力
信号名が信号名記憶手段に記憶された出力信号名と異な
る時は、当該順序素子の出力信号名を最適化処理の実施
前の状態に戻しておくようにしてもよい。最適化処理の
実施前の状態に戻しておくことにより、当該順序素子に
関する最適化は実質的に中止されたことになる。なお、
出力信号名が変更されない順序素子にについては、この
限りでない。
より順序素子の出力信号名が変更されるときは、当該順
序素子に関する最適化を実質的に中止するようにしても
よい。すなわち、抽象度の低い論理記述を生成するとき
に行う最適化処理の段階で、生成された順序素子の出力
信号名が信号名記憶手段に記憶された出力信号名と異な
る時は、当該順序素子の出力信号名を最適化処理の実施
前の状態に戻しておくようにしてもよい。最適化処理の
実施前の状態に戻しておくことにより、当該順序素子に
関する最適化は実質的に中止されたことになる。なお、
出力信号名が変更されない順序素子にについては、この
限りでない。
【００２５】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。
を参照して詳細に説明する。
【００２６】図１は、本発明を適用した論理生成システ
ムの実施の形態を示すシステム構成図であり、図２は、
図５の論理記述５００から生成したゲートレベルの論理
記述６００の一例を示すものである。
ムの実施の形態を示すシステム構成図であり、図２は、
図５の論理記述５００から生成したゲートレベルの論理
記述６００の一例を示すものである。
【００２７】図１において、１０１は抽象度の高い論理
記述を定義した高位記述ファイルであって、図５に示し
たようにレジスタトランスファレベルでの論理記述５０
０が格納されている。
記述を定義した高位記述ファイルであって、図５に示し
たようにレジスタトランスファレベルでの論理記述５０
０が格納されている。
【００２８】１１０は、高位記述ファイル１０１の内容
を読み込み、抽象度の低い論理記述を生成する論理生成
システムであり、１０２は論理生成システム１１０より
生成された抽象度の低い論理記述を格納する低位記述フ
ァイルである。
を読み込み、抽象度の低い論理記述を生成する論理生成
システムであり、１０２は論理生成システム１１０より
生成された抽象度の低い論理記述を格納する低位記述フ
ァイルである。
【００２９】論理生成システム１１０の内部は、順序素
子の合成および組み合わせ論理の初期合成を行う初期合
成部１１１、組み合わせ回路の最適化を行う最適化部１
１２、初期合成部１１１の処理結果を一時的に保存する
ための中間ファイル１１３、および本発明で新たに追加
した信号名生成部１１４と出力信号名テーブル２００よ
り構成されている。
子の合成および組み合わせ論理の初期合成を行う初期合
成部１１１、組み合わせ回路の最適化を行う最適化部１
１２、初期合成部１１１の処理結果を一時的に保存する
ための中間ファイル１１３、および本発明で新たに追加
した信号名生成部１１４と出力信号名テーブル２００よ
り構成されている。
【００３０】図３は、出力信号名テーブル２００の構成
を示す図であって、２０１は順序素子の識別情報（Ｆ
１，Ｆ２など）を記憶する領域、２０２は識別情報２０
１に対応する順序素子の出力信号名（ＦＦｏｕＴ１，Ｆ
ＦｏｕＴ２など）を記憶する領域である。
を示す図であって、２０１は順序素子の識別情報（Ｆ
１，Ｆ２など）を記憶する領域、２０２は識別情報２０
１に対応する順序素子の出力信号名（ＦＦｏｕＴ１，Ｆ
ＦｏｕＴ２など）を記憶する領域である。
【００３１】図４は、本発明における電子回路の論理合
成方法の手順を示すフローチャートである。
成方法の手順を示すフローチャートである。
【００３２】ステップ３０１は、論理生成システム１１
０が論理生成処理の対象となる抽象度の高い論理記述で
ある高位記述ファイル１０１の内容（論理記述５００）
を読み込む処理であり、ステップ３０２〜３０４は初期
合成部１１１が行う処理で、読み込んだ論理記述５００
の中にある順序素子５２１，５２２を合成し（ステップ
３０２）、順序素子５２１，５２２の出力信号名５３
２，５２４を該順序素子５２１，５２２の識別情報Ｆ
１，Ｆ２と共に出力信号名テーブル２００に記憶した後
（ステップ３０３）、組合せ論理５３０，５３１につい
て初期合成する（ステップ３０４）。
０が論理生成処理の対象となる抽象度の高い論理記述で
ある高位記述ファイル１０１の内容（論理記述５００）
を読み込む処理であり、ステップ３０２〜３０４は初期
合成部１１１が行う処理で、読み込んだ論理記述５００
の中にある順序素子５２１，５２２を合成し（ステップ
３０２）、順序素子５２１，５２２の出力信号名５３
２，５２４を該順序素子５２１，５２２の識別情報Ｆ
１，Ｆ２と共に出力信号名テーブル２００に記憶した後
（ステップ３０３）、組合せ論理５３０，５３１につい
て初期合成する（ステップ３０４）。
【００３３】次に、組合せ論理の初期合成結果につい
て、所望のゲート規模や回路速度に達するように冗長論
理の削除などによる論理最適化を最適化部１１２で行う
（ステップ３０５）。
て、所望のゲート規模や回路速度に達するように冗長論
理の削除などによる論理最適化を最適化部１１２で行う
（ステップ３０５）。
【００３４】この論理最適化においては、順序素子５２
１，５２２の出力信号名が変更されることがあるため、
信号名生成部１１４の処理であるステップ３０６〜３１
１にて出力信号名を順序素子５２１，５２２の識別情報
Ｆ１，Ｆ２に基づいて生成する。
１，５２２の出力信号名が変更されることがあるため、
信号名生成部１１４の処理であるステップ３０６〜３１
１にて出力信号名を順序素子５２１，５２２の識別情報
Ｆ１，Ｆ２に基づいて生成する。
【００３５】識別情報Ｆ１，Ｆ２は、一般にユニークに
付けられているため、ある識別情報より生成した信号名
は他の識別情報より生成した信号とは重複せずに生成で
きる。
付けられているため、ある識別情報より生成した信号名
は他の識別情報より生成した信号とは重複せずに生成で
きる。
【００３６】そこで、まず、順序素子５２１，５２２の
出力信号名が図３の出力信号名テーブル２００に記憶さ
れた出力信号名と異なるかどうかを判断する（ステップ
３０６）。
出力信号名が図３の出力信号名テーブル２００に記憶さ
れた出力信号名と異なるかどうかを判断する（ステップ
３０６）。
【００３７】出力信号名が異なる場合は、順序素子５２
１，５２２の識別情報Ｆ１，Ｆ２を用いて信号名を生成
する（ステップ３０７）。
１，５２２の識別情報Ｆ１，Ｆ２を用いて信号名を生成
する（ステップ３０７）。
【００３８】生成する法則は、例えば識別情報Ｆ１，Ｆ
２に対して、ある文字を追加するのが最も簡単である。
２に対して、ある文字を追加するのが最も簡単である。
【００３９】次に、生成した信号名と同じ信号名が存在
するか否かを判断し（ステップ３０８）、同一信号名が
存在する場合は、最適化で生成した順序素子の出力信号
名をステップ３０７で生成した信号名と同一である信号
に付ける（ステップ３０９）。
するか否かを判断し（ステップ３０８）、同一信号名が
存在する場合は、最適化で生成した順序素子の出力信号
名をステップ３０７で生成した信号名と同一である信号
に付ける（ステップ３０９）。
【００４０】次に、生成した信号名を順序素子の出力信
号に付ける（ステップ３１０）。
号に付ける（ステップ３１０）。
【００４１】次に、全ての順序素子に関する処理を終了
したか否かを判断し（ステップ３１１）、終了していた
ならば、上記手順で変換された抽象度の低い論理記述を
出力する（ステップ３１２）。
したか否かを判断し（ステップ３１１）、終了していた
ならば、上記手順で変換された抽象度の低い論理記述を
出力する（ステップ３１２）。
【００４２】図２は、図５の論理記述５００から生成し
たゲートレベルの論理記述６００の一例を示すものであ
り、従来技術においては、順序素子５２１の出力ピン５
３２の出力信号名は図７（ｂ）に示したように信号名
「ＳＩＧ００」５４４といった意味不明の名前になって
いたが、本発明による論理生成方法では、「Ｆ１＿０」
といった順序素子５２１の識別情報Ｆ１を連想させる名
前になっている。
たゲートレベルの論理記述６００の一例を示すものであ
り、従来技術においては、順序素子５２１の出力ピン５
３２の出力信号名は図７（ｂ）に示したように信号名
「ＳＩＧ００」５４４といった意味不明の名前になって
いたが、本発明による論理生成方法では、「Ｆ１＿０」
といった順序素子５２１の識別情報Ｆ１を連想させる名
前になっている。
【００４３】これによって、ゲートレベルでの論理シミ
ュレーション・タイミングチェックにて論理不良を摘出
したとき、高い抽象度の論理記述における不良箇所を容
易に特定することができるようになる。
ュレーション・タイミングチェックにて論理不良を摘出
したとき、高い抽象度の論理記述における不良箇所を容
易に特定することができるようになる。
【００４４】この場合、図４のステップ３０７における
信号名生成方法を、順序素子の識別情によらず、順序素
子の出力信号名テーブル２００に記憶されている信号名
から生成してもよい。順序素子の出力信号名も識別情報
と同様にユニークに付けられている。従って、この場合
でも、論生成後の信号名から論理生成前の出力信号名を
容易に連想することが出来る。
信号名生成方法を、順序素子の識別情によらず、順序素
子の出力信号名テーブル２００に記憶されている信号名
から生成してもよい。順序素子の出力信号名も識別情報
と同様にユニークに付けられている。従って、この場合
でも、論生成後の信号名から論理生成前の出力信号名を
容易に連想することが出来る。
【００４５】また、論理最適化の処理の後に信号名を変
換するのではなく、論理最適化処理中に、最適化により
順序素子の出力信号名が変更されるときは、その最適化
を中止することにより、順序素子の出力信号名を保存す
ることも出来る。
換するのではなく、論理最適化処理中に、最適化により
順序素子の出力信号名が変更されるときは、その最適化
を中止することにより、順序素子の出力信号名を保存す
ることも出来る。
【００４６】
【発明の効果】以上のように本発明によれば、抽象度の
低い論理記述での順序素子の出力信号名から抽象度の高
い論理記述上の対応する順序素子の記述が容易に特定で
きるので、ゲートレベルでの論理シミュレーション・タ
イミングチェックにて論理不良を摘出したとき、高い抽
象度の論理記述における不良箇所の特定を簡単に行うこ
とができる。
低い論理記述での順序素子の出力信号名から抽象度の高
い論理記述上の対応する順序素子の記述が容易に特定で
きるので、ゲートレベルでの論理シミュレーション・タ
イミングチェックにて論理不良を摘出したとき、高い抽
象度の論理記述における不良箇所の特定を簡単に行うこ
とができる。
【図１】本発明を適用した論理生成システムの実施の形
態を示すシステム構成図である。
態を示すシステム構成図である。
【図２】本発明によるゲートレベル論理生成例を示す図
である。
である。
【図３】出力信号名テーブルの構成図である。
【図４】図１の論理合成システムの処理手順を示すフロ
ーチャートである。
ーチャートである。
【図５】従来の論理生成システムにおける高抽象度の論
理記述の例を示す図である。
理記述の例を示す図である。
【図６】従来の論理生成システムにおける処理手順を示
すフローチャートである。
すフローチャートである。
【図７】従来の論理生成システムにおいて生成されたゲ
ートレベル論理記述の例を示す図である。
ートレベル論理記述の例を示す図である。
１０１…高位記述ファイル、１０２…低位記述ファイ
ル、１１０…論理生成システム、１１１…初期合成部、
１１２…最適化部、１１３…中間ファイル、１１４…信
号名生成部、２００…出力信号名テーブル。
ル、１１０…論理生成システム、１１１…初期合成部、
１１２…最適化部、１１３…中間ファイル、１１４…信
号名生成部、２００…出力信号名テーブル。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−282595（ＪＰ，Ａ) 特開 平５−20394（ＪＰ，Ａ) 特開 平４−77873（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 17/50
Claims (3)
- 【請求項１】 抽象度の高い論理記述から抽象度の低い
論理記述を生成する論理生成システムにおける電子回路
の論理生成方法であって、 抽象度の高い論理記述で定義された順序素子の出力信号
名を記憶する信号名記憶手段を設け、抽象度の低い論理
記述を生成するときに行う最適化処理の後で生成された
順序素子の出力信号名が前記信号名記憶手段に記憶され
た出力信号名と異なる時は、最適化処理後の出力信号名
を、抽象度の高い論理記述に定義された順序素子の識別
情報を基に生成するようにしたことを特徴とする電子回
路の論理生成方法。 - 【請求項２】 抽象度の高い論理記述から抽象度の低い
論理記述を生成する論理生成システムにおける電子回路
の論理生成方法であって、 抽象度の高い論理記述で定義された順序素子の出力信号
名を記憶する信号名記憶手段を設け、抽象度の低い論理
記述を生成するときに行う最適化処理の後で生成された
順序素子の出力信号名が前記信号名記憶手段に記憶され
た出力信号名と異なる時は、最適化処理後の出力信号名
を、前記信号名記憶手段に記憶された出力信号名または
記憶された出力信号名の文字列の一部を使用した信号名
に変更するようにしたことを特徴とする電子回路の論理
生成方法。 - 【請求項３】 抽象度の高い論理記述から抽象度の低い
論理記述を生成する論理生成システムにおける電子回路
の論理生成方法であって、 抽象度の高い論理記述で定義された順序素子の出力信号
名を記憶する信号名記憶手段を設け、抽象度の低い論理
記述を生成するときに行う最適化処理の段階で、生成さ
れた順序素子の出力信号名が前記信号名記憶手段に記憶
された出力信号名と異なる時は、当該順序素子の出力信
号名を最適化処理の実施前の状態に戻しておくことを特
徴とする電子回路の論理生成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08009853A JP3105782B2 (ja) | 1996-01-24 | 1996-01-24 | 電子回路の論理生成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08009853A JP3105782B2 (ja) | 1996-01-24 | 1996-01-24 | 電子回路の論理生成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09204450A JPH09204450A (ja) | 1997-08-05 |
| JP3105782B2 true JP3105782B2 (ja) | 2000-11-06 |
Family
ID=11731701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08009853A Expired - Fee Related JP3105782B2 (ja) | 1996-01-24 | 1996-01-24 | 電子回路の論理生成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3105782B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8364295B2 (en) | 2000-10-12 | 2013-01-29 | Bose Corporation | Interactive sound reproducing |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5347995B2 (ja) * | 2010-02-03 | 2013-11-20 | 日本電気株式会社 | 動作合成装置、動作合成方法及びプログラム |
-
1996
- 1996-01-24 JP JP08009853A patent/JP3105782B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8364295B2 (en) | 2000-10-12 | 2013-01-29 | Bose Corporation | Interactive sound reproducing |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09204450A (ja) | 1997-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8122398B2 (en) | Conversion of circuit description to an abstract model of the circuit | |
| US5459673A (en) | Method and apparatus for optimizing electronic circuits | |
| US7836414B2 (en) | Formally proving the functional equivalence of pipelined designs containing memories | |
| US6453449B1 (en) | Formal logic verification system and method | |
| JP3088331B2 (ja) | 故障シミュレーション方法 | |
| US5909374A (en) | System and method for verifying logic circuit based on signal line set affecting internal signal | |
| JP3304912B2 (ja) | Ａｓｉｃ設計方法およびａｓｉｃ設計装置 | |
| JPH06274568A (ja) | 階層図形データの展開方法 | |
| US7549133B2 (en) | System and method for qualifying a logic cell library | |
| US6107852A (en) | Method and device for the reduction of latch insertion delay | |
| JP3105782B2 (ja) | 電子回路の論理生成方法 | |
| JP4239008B2 (ja) | 情報処理方法、情報処理装置およびプログラム | |
| Chen et al. | A new framework for static timing analysis, incremental timing refinement, and timing simulation | |
| US20070266361A1 (en) | Logic verification method, logic verification apparatus and recording medium | |
| JP2752923B2 (ja) | 論理シミュレーション装置および論理回路情報作成方法 | |
| US6877140B1 (en) | Method and system for generating a schematic representing bus structures | |
| JP2845154B2 (ja) | 論理シミュレーション用モデルの作成方法 | |
| JP2785708B2 (ja) | 論理シミュレーション方法 | |
| JPH0652259A (ja) | スキャン挿入方法 | |
| KR19990068124A (ko) | 논리 시뮬레이션 모델의 작성방법,장치 및 기록매체 | |
| JP2002032427A (ja) | Ｌｓｉの接続検証装置、接続検証方法および接続検証プログラムを記録した媒体 | |
| JP2000305977A (ja) | 論理データの検証方法、該論理検証方法を実行する論理検証システム及び前記論理検証方法を実行するプログラムを記憶した記録媒体 | |
| JPH09251483A (ja) | セルライブラリ作成方法 | |
| JP3199036B2 (ja) | Ｉ／ｏ部分回路自動生成システム及びその方法ならびにｉ／ｏ部分回路自動生成プログラムを格納した記憶媒体 | |
| JP2004013851A (ja) | Ｌｓｉ設計支援システムおよびプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070901 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080901 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080901 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |