JP3104639B2 - 電界放出型冷陰極 - Google Patents
電界放出型冷陰極Info
- Publication number
- JP3104639B2 JP3104639B2 JP8084097A JP8084097A JP3104639B2 JP 3104639 B2 JP3104639 B2 JP 3104639B2 JP 8084097 A JP8084097 A JP 8084097A JP 8084097 A JP8084097 A JP 8084097A JP 3104639 B2 JP3104639 B2 JP 3104639B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- field emission
- trench
- cold cathode
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
- H01J3/02—Electron guns
- H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
- H01J3/022—Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/304—Field emission cathodes
- H01J2201/30403—Field emission cathodes characterised by the emitter shape
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は電子放出源となる冷
陰極、特に鋭利な先端から電子を放出する電界放出型冷
陰極とそれを搭載した電子管に関する。
陰極、特に鋭利な先端から電子を放出する電界放出型冷
陰極とそれを搭載した電子管に関する。
【０００２】
【従来の技術】微小な円錐状のエミッタと、エミッタの
すぐ近くに形成され、エミッタからの電流を引き出す機
能ならびに電流制御機能を持つゲート電極で構成された
微小冷陰極をアレイ状に並べた冷陰極素子構造（以下Ｆ
ＥＡｓと略記する）については、既に提案されている
（Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉ
ｃｓ，Ｖｏｌ．３９，Ｎｏ．７，ｐ３５０４、１９６
８）。このような構造の冷陰極素子（ＦＥＡｓ）は、開
発者の名前からスピント（Ｓｐｉｎｄｔ）型冷陰極と呼
ばれ、熱陰極と比較して高い電流密度が得られ、放出電
子の速度分布が小さい等の利点を持つ。また、ＦＥＡｓ
は、従来の電子顕微鏡に使用している単一の電界放出エ
ミッタと比較して電流雑音が小さく、数１０〜２００Ｖ
の低い電圧で動作する特徴を持つ。さらに電子顕微鏡に
使用している単一の電界放出型エミッタは、動作環境と
して１０-8Ｐａ程度の超高真空度が必要とされるのに対
し、ＦＥＡｓは、エミッタのごく近傍に構成されたゲー
ト電極構造になっていることと複数のエミッタを配置す
ることにより、１０-4〜１０-6Ｐａの真空環境の封じ切
りガラス管でも動作するという特徴も備えている。
すぐ近くに形成され、エミッタからの電流を引き出す機
能ならびに電流制御機能を持つゲート電極で構成された
微小冷陰極をアレイ状に並べた冷陰極素子構造（以下Ｆ
ＥＡｓと略記する）については、既に提案されている
（Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉ
ｃｓ，Ｖｏｌ．３９，Ｎｏ．７，ｐ３５０４、１９６
８）。このような構造の冷陰極素子（ＦＥＡｓ）は、開
発者の名前からスピント（Ｓｐｉｎｄｔ）型冷陰極と呼
ばれ、熱陰極と比較して高い電流密度が得られ、放出電
子の速度分布が小さい等の利点を持つ。また、ＦＥＡｓ
は、従来の電子顕微鏡に使用している単一の電界放出エ
ミッタと比較して電流雑音が小さく、数１０〜２００Ｖ
の低い電圧で動作する特徴を持つ。さらに電子顕微鏡に
使用している単一の電界放出型エミッタは、動作環境と
して１０-8Ｐａ程度の超高真空度が必要とされるのに対
し、ＦＥＡｓは、エミッタのごく近傍に構成されたゲー
ト電極構造になっていることと複数のエミッタを配置す
ることにより、１０-4〜１０-6Ｐａの真空環境の封じ切
りガラス管でも動作するという特徴も備えている。
【０００３】図６は従来技術であるスピント型冷陰極素
子主要部（ＦＥＡｓ）の構造の断面図を示す。シリコン
基板１０１の上に高さ約１μｍの微小な円錐状のエミッ
タ１０２が真空蒸着法によって形成され、エミッタ１０
２の周囲にはゲート電極１０３と絶縁層１０４が形成さ
れている。基板１０１とエミッタ１０２とは電気的に接
続されており、基板１０１およびエミッタ１０２とゲー
ト電極１０３の間には、ゲート電極１０３を正に約１０
０Ｖの直流電圧が印加されている。基板１０１とゲート
電極１０３の間は約１μｍ、ゲート電極の開口径も約１
μｍと狭く、エミッタ１０２の先端は極めて尖鋭に作ら
れているので、エミッタ１０２の先端には強い電界が加
わる。この電界強度が２〜５×１０7Ｖ／ｃｍ以上にな
るとエミッタ１０２の先端から電子が放出され、エミッ
タ１個当たり０．１〜数１０μＡの電流が得られる。こ
のような構造の微小冷陰極を複数個基板１０１の上にア
レイ状に並べることにより大きな電流を放出する平面状
の陰極が構成される。このようなスピント型冷陰極の応
用としては、平面型表示装置、微小真空管、マイクロ波
管、およびブラウン管等の電子管や各種センサーの電子
源等が提案されている。
子主要部（ＦＥＡｓ）の構造の断面図を示す。シリコン
基板１０１の上に高さ約１μｍの微小な円錐状のエミッ
タ１０２が真空蒸着法によって形成され、エミッタ１０
２の周囲にはゲート電極１０３と絶縁層１０４が形成さ
れている。基板１０１とエミッタ１０２とは電気的に接
続されており、基板１０１およびエミッタ１０２とゲー
ト電極１０３の間には、ゲート電極１０３を正に約１０
０Ｖの直流電圧が印加されている。基板１０１とゲート
電極１０３の間は約１μｍ、ゲート電極の開口径も約１
μｍと狭く、エミッタ１０２の先端は極めて尖鋭に作ら
れているので、エミッタ１０２の先端には強い電界が加
わる。この電界強度が２〜５×１０7Ｖ／ｃｍ以上にな
るとエミッタ１０２の先端から電子が放出され、エミッ
タ１個当たり０．１〜数１０μＡの電流が得られる。こ
のような構造の微小冷陰極を複数個基板１０１の上にア
レイ状に並べることにより大きな電流を放出する平面状
の陰極が構成される。このようなスピント型冷陰極の応
用としては、平面型表示装置、微小真空管、マイクロ波
管、およびブラウン管等の電子管や各種センサーの電子
源等が提案されている。
【０００４】一般的に電界放出型冷陰極（ＦＥＡｓ）は
エミッタとゲート電極の間隔をμｍ〜サブμｍまで狭く
し、更にエミッタ先端を先鋭化することにより、強電界
がエミッタ先端に加わる構造としている。そのため動作
時の真空度が悪くなると、エミッタとゲート電極の間で
放電が起こり易くなる。放電が持続すると、エミッタが
溶解し、周りのゲート電極、絶縁層まで溶解するような
破壊が起こり、エミッタとゲート電極が短絡してしま
う。
エミッタとゲート電極の間隔をμｍ〜サブμｍまで狭く
し、更にエミッタ先端を先鋭化することにより、強電界
がエミッタ先端に加わる構造としている。そのため動作
時の真空度が悪くなると、エミッタとゲート電極の間で
放電が起こり易くなる。放電が持続すると、エミッタが
溶解し、周りのゲート電極、絶縁層まで溶解するような
破壊が起こり、エミッタとゲート電極が短絡してしま
う。
【０００５】このような放電の持続によるエミッタゲー
ト電極間の短絡破壊を防止する方法として、ＵＳＰ４９
４０９１６にエミッタ直下の基板に抵抗層を形成し、エ
ミッタに給電するための導電パターンをメッシュ状にす
る方法が提案されている。しかし、この方法によると導
電パターンをメッシュ構造にすることにより素子の密度
を高くすることができない。また、このメッシュの中で
中央に配置されたエミッタは、メッシュの端部に配置さ
れたエミッタよりも抵抗が高くなるために、電子放出し
にくくなる等の欠点を有していた。
ト電極間の短絡破壊を防止する方法として、ＵＳＰ４９
４０９１６にエミッタ直下の基板に抵抗層を形成し、エ
ミッタに給電するための導電パターンをメッシュ状にす
る方法が提案されている。しかし、この方法によると導
電パターンをメッシュ構造にすることにより素子の密度
を高くすることができない。また、このメッシュの中で
中央に配置されたエミッタは、メッシュの端部に配置さ
れたエミッタよりも抵抗が高くなるために、電子放出し
にくくなる等の欠点を有していた。
【０００６】放電の持続を抑制しつつ、前記の欠点を取
り除く方法として、出願人は特願平０８−１３３９５９
において図７に示すように、半導体基板にエミッタの夫
々の直下の領域を囲むようにして形成されたトレンチ部
に絶縁体が充填されてなるエミッタ直下領域包囲絶縁層
を備えていることを特徴とする電界放出型冷陰極装置を
開示している。このような装置は、エミッタ直下の領域
が、夫々エミッタ直下領域包囲絶縁層により包囲されて
いるため、キャリアが半導体基板表面の方向へ広がり低
抵抗化することがなく、よって例え放電が生じた場合に
おいても半導体基板の抵抗値をほぼ一定に維持すること
ができるため、放電のピーク電流を抑制することができ
る。また、この抵抗はエミッタ直下領域包囲絶縁層毎に
分離されるので、通常動作時にこの抵抗で起こる電圧降
下は、抵抗層に比べて非常に小さく（１／分割数）な
る。また、抵抗層のように横方向の距離を確保する必要
がないために素子密度を高くできる。
り除く方法として、出願人は特願平０８−１３３９５９
において図７に示すように、半導体基板にエミッタの夫
々の直下の領域を囲むようにして形成されたトレンチ部
に絶縁体が充填されてなるエミッタ直下領域包囲絶縁層
を備えていることを特徴とする電界放出型冷陰極装置を
開示している。このような装置は、エミッタ直下の領域
が、夫々エミッタ直下領域包囲絶縁層により包囲されて
いるため、キャリアが半導体基板表面の方向へ広がり低
抵抗化することがなく、よって例え放電が生じた場合に
おいても半導体基板の抵抗値をほぼ一定に維持すること
ができるため、放電のピーク電流を抑制することができ
る。また、この抵抗はエミッタ直下領域包囲絶縁層毎に
分離されるので、通常動作時にこの抵抗で起こる電圧降
下は、抵抗層に比べて非常に小さく（１／分割数）な
る。また、抵抗層のように横方向の距離を確保する必要
がないために素子密度を高くできる。
【０００７】
【発明が解決しようとする課題】しかしながら、図７に
おける電界放出型冷陰極装置では、基板をエミッタ直下
領域包囲絶縁層毎（ブロック群）に分離するので、この
包囲領域における電圧降下は小さくなっているが、通常
動作時には、エミッタ直下領域包囲絶縁層毎に分離され
たエミッタより電子が放出されると、図８のように絶縁
層壁に沿って空乏層が形成されるため、包囲分離領域の
抵抗値が大きくなってしまう。
おける電界放出型冷陰極装置では、基板をエミッタ直下
領域包囲絶縁層毎（ブロック群）に分離するので、この
包囲領域における電圧降下は小さくなっているが、通常
動作時には、エミッタ直下領域包囲絶縁層毎に分離され
たエミッタより電子が放出されると、図８のように絶縁
層壁に沿って空乏層が形成されるため、包囲分離領域の
抵抗値が大きくなってしまう。
【０００８】この空乏層は絶縁層壁を介して隣接するエ
ミッタの形成されていない基板との電位差によって生ず
るものである。つまりエミッタより電子が放出されると
エミッタの形成された最外周における包囲分離領域の抵
抗により、電圧降下が起こるためエミッタ直下の電位が
上昇し、絶縁層壁を介して隣接するエミッタの形成され
ていない基板との間に電位差が生じ、空乏層が形成され
るのである。エミッションが大きくなるとこの現象が顕
著になり、図９に示すようにエミッション電流が飽和し
てしまう。結果として絶縁層により包囲されたエミッタ
領域群において内部分離領域と最外周分離領域との間に
エミッション電流の不均一性が生じてしまう。このよう
な冷陰極を平面型表示装置等に適用した場合、表示エリ
ア内において画像の明るさの不均一性を生じ、画質を著
しく低下させてしまうという欠点を有していた。
ミッタの形成されていない基板との電位差によって生ず
るものである。つまりエミッタより電子が放出されると
エミッタの形成された最外周における包囲分離領域の抵
抗により、電圧降下が起こるためエミッタ直下の電位が
上昇し、絶縁層壁を介して隣接するエミッタの形成され
ていない基板との間に電位差が生じ、空乏層が形成され
るのである。エミッションが大きくなるとこの現象が顕
著になり、図９に示すようにエミッション電流が飽和し
てしまう。結果として絶縁層により包囲されたエミッタ
領域群において内部分離領域と最外周分離領域との間に
エミッション電流の不均一性が生じてしまう。このよう
な冷陰極を平面型表示装置等に適用した場合、表示エリ
ア内において画像の明るさの不均一性を生じ、画質を著
しく低下させてしまうという欠点を有していた。
【０００９】本発明は、前述の問題点に鑑みて、基板を
エミッタ直下領域包囲絶縁層毎（エミッタ領域群）に分
離した電界放出型冷陰極において、通常動作時の内部分
離領域との間におけるエミッション電流の不均一性を生
じない冷陰極を提供することを目的としている。
エミッタ直下領域包囲絶縁層毎（エミッタ領域群）に分
離した電界放出型冷陰極において、通常動作時の内部分
離領域との間におけるエミッション電流の不均一性を生
じない冷陰極を提供することを目的としている。
【００１０】
【課題を解決するための手段】本発明は、シリコン基板
内にエミッタを包囲するように絶縁材料により埋設した
トレンチによって、基板を包囲してブロックを形成した
構造の冷陰極において、エミッタ形成領域の最外周を包
含するブロックを、最外周部を包含しないブロックより
占有面積を大きくしたことを特徴とする。トレンチを埋
設する絶縁材料としては、硼素と燐が混入されたシリカ
ガラスやポリシリコンを用いる。
内にエミッタを包囲するように絶縁材料により埋設した
トレンチによって、基板を包囲してブロックを形成した
構造の冷陰極において、エミッタ形成領域の最外周を包
含するブロックを、最外周部を包含しないブロックより
占有面積を大きくしたことを特徴とする。トレンチを埋
設する絶縁材料としては、硼素と燐が混入されたシリカ
ガラスやポリシリコンを用いる。
【００１１】また、ブロックの占有面積を大きくする代
わりに、ブロックに挟まれていないトレンチの幅を、ブ
ロックに挟まれたトレンチの幅よりも広くしてもよい。
わりに、ブロックに挟まれていないトレンチの幅を、ブ
ロックに挟まれたトレンチの幅よりも広くしてもよい。
【００１２】また、ブロックの占有面積を大きくする代
わりに、ブロックに挟まれていないトレンチの側壁上部
近傍のシリコン基板に高濃度のイオンを打ち込んでもよ
い。上記の方法により、通常動作時のエミッタ形成領域
の最外周部を包含ブロック内におけるトレンチに形成さ
れる空乏層による高抵抗化を防止でき、エミッション電
流の不均一性を生じることがない。
わりに、ブロックに挟まれていないトレンチの側壁上部
近傍のシリコン基板に高濃度のイオンを打ち込んでもよ
い。上記の方法により、通常動作時のエミッタ形成領域
の最外周部を包含ブロック内におけるトレンチに形成さ
れる空乏層による高抵抗化を防止でき、エミッション電
流の不均一性を生じることがない。
【００１３】
【発明の実施の形態】以下に、本発明の電界放出型冷陰
極について図面を用いて説明する。図１は本発明の第１
の実施の形態の電界放出型冷陰極の構成を示す図であ
る。図１（ａ）は電界放出型冷陰極の平面図、図１
（ｂ）は図１（ａ）のＡ−Ａ′の断面拡大図である。本
発明の第１の実施の形態の電界放出型冷陰極は、シリコ
ン基板２、エミッタ３、絶縁層４、ゲート電極５、ＢＰ
ＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌ
ａｓｓ：硼素と燐が混入されたシリカガラス）膜６が埋
設されているトレンチ１とから構成されている。本例で
はトレンチ１によりエミッタエリアを３６ブロックに分
割している。最外周部を包含しないブロック（エミッタ
エリア内側の１６コのブロック）は、すべてゲート開口
と同一中心の正方形で同一面積とする。一方、エミッタ
形成領域の最外周部を包含するブロック（エミッタエリ
ア外側の２０コのブロック）は、トレンチをブロックの
外側に広げ占有面積を大きくした構造にする。
極について図面を用いて説明する。図１は本発明の第１
の実施の形態の電界放出型冷陰極の構成を示す図であ
る。図１（ａ）は電界放出型冷陰極の平面図、図１
（ｂ）は図１（ａ）のＡ−Ａ′の断面拡大図である。本
発明の第１の実施の形態の電界放出型冷陰極は、シリコ
ン基板２、エミッタ３、絶縁層４、ゲート電極５、ＢＰ
ＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌ
ａｓｓ：硼素と燐が混入されたシリカガラス）膜６が埋
設されているトレンチ１とから構成されている。本例で
はトレンチ１によりエミッタエリアを３６ブロックに分
割している。最外周部を包含しないブロック（エミッタ
エリア内側の１６コのブロック）は、すべてゲート開口
と同一中心の正方形で同一面積とする。一方、エミッタ
形成領域の最外周部を包含するブロック（エミッタエリ
ア外側の２０コのブロック）は、トレンチをブロックの
外側に広げ占有面積を大きくした構造にする。
【００１４】まずトレンチに包囲されたブロックの占有
面積がすべて同一である電界放出型冷陰極の通常動作時
のトレンチ抵抗の影響を説明する。電流パスとなるトレ
ンチに包囲されたシリコン基板は基板濃度、トレンチに
包囲されたブロック占有面積およびトレンチの深さまで
決まる抵抗を持つため、各エミッタから電子を放出する
と電圧降下が起こる。つまり、電子放出により基板電位
よりエミッタ直下の電位のほうが高くなる。最外周部を
包含しないブロック間では、トレンチを境に同様の電位
分布となっているが、エミッタ形成領域の最外周部を包
含するブロックでは、トレンチを介して電位差が生じ
る。シリコン基板のエミッタ直下の電位が周りより高く
なるので、トレンチの側壁からエミッタ直下に向かい空
乏層が形成される。よって、実質的なブロック占有面積
が小さくなるため、抵抗値が増加する。この現象はエミ
ッション量が大きくなるほど顕著になるため、ブロック
内をパスとするエミッション電流は徐々に流れにくくな
り、やがて飽和してしまい、最外周を包含しないブロッ
ク内をパスとするエミッション電流との間に大きな差が
生じてしまう。
面積がすべて同一である電界放出型冷陰極の通常動作時
のトレンチ抵抗の影響を説明する。電流パスとなるトレ
ンチに包囲されたシリコン基板は基板濃度、トレンチに
包囲されたブロック占有面積およびトレンチの深さまで
決まる抵抗を持つため、各エミッタから電子を放出する
と電圧降下が起こる。つまり、電子放出により基板電位
よりエミッタ直下の電位のほうが高くなる。最外周部を
包含しないブロック間では、トレンチを境に同様の電位
分布となっているが、エミッタ形成領域の最外周部を包
含するブロックでは、トレンチを介して電位差が生じ
る。シリコン基板のエミッタ直下の電位が周りより高く
なるので、トレンチの側壁からエミッタ直下に向かい空
乏層が形成される。よって、実質的なブロック占有面積
が小さくなるため、抵抗値が増加する。この現象はエミ
ッション量が大きくなるほど顕著になるため、ブロック
内をパスとするエミッション電流は徐々に流れにくくな
り、やがて飽和してしまい、最外周を包含しないブロッ
ク内をパスとするエミッション電流との間に大きな差が
生じてしまう。
【００１５】そこで第１の実施の形態の電界放出型冷陰
極では、エミッタ形成領域の最外周部を包含するブロッ
クの占有面積を大きくして空乏層が延びて電流パスの抵
抗が高くなる影響を小さくしている。そのときのブロッ
ク占有面積は、基板濃度、トレンチの深さおよび定格の
電流量により、空乏層が形成されたときのパスとなる占
有面積が、最外周部を包含しないブロックの占有面積と
同じになるように最適に設計する。このような設計によ
りエミッタエリア内のすべてのブロックにおけるエミッ
ション電流が均一化され、高品位の電界放出型冷陰極を
提供することができる。
極では、エミッタ形成領域の最外周部を包含するブロッ
クの占有面積を大きくして空乏層が延びて電流パスの抵
抗が高くなる影響を小さくしている。そのときのブロッ
ク占有面積は、基板濃度、トレンチの深さおよび定格の
電流量により、空乏層が形成されたときのパスとなる占
有面積が、最外周部を包含しないブロックの占有面積と
同じになるように最適に設計する。このような設計によ
りエミッタエリア内のすべてのブロックにおけるエミッ
ション電流が均一化され、高品位の電界放出型冷陰極を
提供することができる。
【００１６】次に、このような構成を備えた電界放出型
冷陰極の製造方法の一例を図面を用いて説明する。ま
ず、図２（ａ）に示すようにシリコン基板２１上にＳｉ
Ｏ2膜２２を約５０００オングストロームおよびＳｉ3Ｎ
4膜２３を約１５００オングストローム順次堆積し、さ
らにフォトリソグラフィー技術によりＳｉ3Ｎ4膜２３上
にシリコン基板２１のトレンチを形成する位置の上部領
域を除いてフォトレジスト２４（以下ＰＲと略記する）
を塗布する。
冷陰極の製造方法の一例を図面を用いて説明する。ま
ず、図２（ａ）に示すようにシリコン基板２１上にＳｉ
Ｏ2膜２２を約５０００オングストロームおよびＳｉ3Ｎ
4膜２３を約１５００オングストローム順次堆積し、さ
らにフォトリソグラフィー技術によりＳｉ3Ｎ4膜２３上
にシリコン基板２１のトレンチを形成する位置の上部領
域を除いてフォトレジスト２４（以下ＰＲと略記する）
を塗布する。
【００１７】次に、図２（ｂ）に示すように、ＰＲ２４
をマスクとして、シリコン基板２１のトレンチを形成す
るためのパターニングを行なった後、反応性イオンエッ
チング（以下ＲＩＥと略記する）によりＳｉＯ2膜２２
およびＳｉ3Ｎ4膜２３を除去する。ここでシリコン基板
２１のトレンチを形成するためのパターニングは、図１
（ａ）に示すように、エミッタ形成領域の最外周を包含
するブロックの占有面積を、最外周部を包含しないブロ
ックの占有面積より大きくするようにする。
をマスクとして、シリコン基板２１のトレンチを形成す
るためのパターニングを行なった後、反応性イオンエッ
チング（以下ＲＩＥと略記する）によりＳｉＯ2膜２２
およびＳｉ3Ｎ4膜２３を除去する。ここでシリコン基板
２１のトレンチを形成するためのパターニングは、図１
（ａ）に示すように、エミッタ形成領域の最外周を包含
するブロックの占有面積を、最外周部を包含しないブロ
ックの占有面積より大きくするようにする。
【００１８】次に、図２（ｃ）に示すように、ＰＲ２４
をマスクとして、ＲＩＥによりシリコン基板を所定の深
さまでトレンチ２５を掘り下げる。次に、図２（ｄ）に
示すように、ＰＲ２４を剥離してから、シリコン基板の
トレンチ２５の内部を薄く酸化する。
をマスクとして、ＲＩＥによりシリコン基板を所定の深
さまでトレンチ２５を掘り下げる。次に、図２（ｄ）に
示すように、ＰＲ２４を剥離してから、シリコン基板の
トレンチ２５の内部を薄く酸化する。
【００１９】次に、図２（ｅ）に示すように、化学気相
成長法（以下ＣＶＤと略記する）法により絶縁膜として
ＢＰＳＧ膜２６を厚く成長させてシリコン基板２１のト
レンチ２５内をＢＰＳＧ膜２６で充填し、熱処理により
リフローさせて平坦化する。ここでは絶縁膜としてＢＰ
ＳＧを用いたが、ポリシリコンなどを用いてもよい。次
に、図２（ｆ）に示すように、全面をＲＩＥを用いてＢ
ＰＳＧ膜２６をエッチバックするためのエッチングを行
ない、Ｓｉ3Ｎ4膜２３を露出させる。ここでＳｉ3Ｎ4膜
２３を露出させる方法には、他にＣＭＰ（Ｃｈｅｍｉｃ
ａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）を
用いて平坦性良くＳｉ3Ｎ4膜２３を露出させることもで
きる。
成長法（以下ＣＶＤと略記する）法により絶縁膜として
ＢＰＳＧ膜２６を厚く成長させてシリコン基板２１のト
レンチ２５内をＢＰＳＧ膜２６で充填し、熱処理により
リフローさせて平坦化する。ここでは絶縁膜としてＢＰ
ＳＧを用いたが、ポリシリコンなどを用いてもよい。次
に、図２（ｆ）に示すように、全面をＲＩＥを用いてＢ
ＰＳＧ膜２６をエッチバックするためのエッチングを行
ない、Ｓｉ3Ｎ4膜２３を露出させる。ここでＳｉ3Ｎ4膜
２３を露出させる方法には、他にＣＭＰ（Ｃｈｅｍｉｃ
ａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）を
用いて平坦性良くＳｉ3Ｎ4膜２３を露出させることもで
きる。
【００２０】次に、図２（ｇ）に示すように、Ｓｉ3Ｎ4
膜２３上にゲート材をスパッタまたは蒸着等により成膜
しゲート電極２７を形成する。ここでゲート材として
は、Ｗ、Ｍｏ、ＷＳｉ2等が挙げられる。次に、図２
（ｈ）に示すように、フォトリソグラフィー技術を用い
て、ゲート電極２７、Ｓｉ3Ｎ4膜２３およびＳｉＯ2膜
２２をＲＩＥでシリコン基板２１が露出するまでエッチ
ングして、複数の微小な開口部を設ける。
膜２３上にゲート材をスパッタまたは蒸着等により成膜
しゲート電極２７を形成する。ここでゲート材として
は、Ｗ、Ｍｏ、ＷＳｉ2等が挙げられる。次に、図２
（ｈ）に示すように、フォトリソグラフィー技術を用い
て、ゲート電極２７、Ｓｉ3Ｎ4膜２３およびＳｉＯ2膜
２２をＲＩＥでシリコン基板２１が露出するまでエッチ
ングして、複数の微小な開口部を設ける。
【００２１】次に、図２（ｉ）に示されるように、Ｍｇ
Ｏ、Ａｌ等の犠牲層２８を斜め回転蒸着法により形成し
た後、Ｗ、Ｍｏ等の高融点金属であるエミッタ材を垂直
方向に蒸着して、錐状のエミッタ２９を形成する。最後
に、犠牲層２８をエッチングすることにより、ゲート電
極２７上に形成された余分なエミッタ材をリフトオフす
る。このようにして、図２（ｊ）に示すような構造の電
界放出型冷陰極が得られる。
Ｏ、Ａｌ等の犠牲層２８を斜め回転蒸着法により形成し
た後、Ｗ、Ｍｏ等の高融点金属であるエミッタ材を垂直
方向に蒸着して、錐状のエミッタ２９を形成する。最後
に、犠牲層２８をエッチングすることにより、ゲート電
極２７上に形成された余分なエミッタ材をリフトオフす
る。このようにして、図２（ｊ）に示すような構造の電
界放出型冷陰極が得られる。
【００２２】なお、第１の実施の形態の説明では１つの
ブロック内に１つのエミッタを形成する例で説明した
が、１つのブロック内にアレイ状に複数のエミッタが存
在しても良い。
ブロック内に１つのエミッタを形成する例で説明した
が、１つのブロック内にアレイ状に複数のエミッタが存
在しても良い。
【００２３】図３は本発明の第２の実施の形態の電界放
出型冷陰極の構成を説明する図である。図３（ａ）は電
界放出型冷陰極の平面図、図３（ｂ）は図３（ａ）のＡ
−Ａ′の断面拡大図である。図３において図１と同じ番
号の部分は図１と全く同じ構成要素を示す。本例ではエ
ミッタエリアをトレンチ１によって３６ブロックに分割
している。第１の実施の形態との相違点は、ブロックの
占有面積を大きくする代わりに、ブロックに挟まれてい
ないトレンチの幅を、ブロックに挟まれたトレンチの幅
よりも広くしたところである。
出型冷陰極の構成を説明する図である。図３（ａ）は電
界放出型冷陰極の平面図、図３（ｂ）は図３（ａ）のＡ
−Ａ′の断面拡大図である。図３において図１と同じ番
号の部分は図１と全く同じ構成要素を示す。本例ではエ
ミッタエリアをトレンチ１によって３６ブロックに分割
している。第１の実施の形態との相違点は、ブロックの
占有面積を大きくする代わりに、ブロックに挟まれてい
ないトレンチの幅を、ブロックに挟まれたトレンチの幅
よりも広くしたところである。
【００２４】第２の実施の形態では、通常動作時の空乏
層の伸びを抑えるために、トレンチ幅を広くすること
で、トレンチを挟んだ基板間での電界が弱くなるため、
空乏層が延びにくくなることを利用している。本実施の
形態においても第１の実施の形態と同様に、エミッタエ
リア内のすべてのブロックにおけるエミッション電流が
均一化され、高品位の電界放出型冷陰極を提供すること
ができる。
層の伸びを抑えるために、トレンチ幅を広くすること
で、トレンチを挟んだ基板間での電界が弱くなるため、
空乏層が延びにくくなることを利用している。本実施の
形態においても第１の実施の形態と同様に、エミッタエ
リア内のすべてのブロックにおけるエミッション電流が
均一化され、高品位の電界放出型冷陰極を提供すること
ができる。
【００２５】図４は本発明の第３の実施の形態の電界放
出型冷陰極の構成を説明する図である。図４（ａ）は電
界放出型冷陰極の平面図、図４（ｂ）は図４（ａ）のＡ
−Ａ′断面拡大図である。図４において図１と同じ番号
の部分は図１と全く同じ構成要素を示す。本例では、エ
ミッタエリアをトレンチ１によって３６ブロックに分割
している。第１、第２の実施の形態との相違点は、ブロ
ックの占有面積を大きくしたり、トレンチの幅を広くす
る代わりに、ブロックに挟まれていないトレンチの側壁
上部近傍のシリコン基板にｎ型不純物を打ち込み高濃度
ｎ＋領域７を形成するところである。不純物打ち込みの
濃度、位置は、空乏層の延びが大きいトレンチの側壁上
部近傍のシリコン基板のみに選択的に高濃度に打ち込む
か、あるいは下部に向かって薄くなるように打ち込むよ
うにする。但し、トレンチ側壁全面近傍のシリコン基板
に均一に広がらないようにしなければならない。
出型冷陰極の構成を説明する図である。図４（ａ）は電
界放出型冷陰極の平面図、図４（ｂ）は図４（ａ）のＡ
−Ａ′断面拡大図である。図４において図１と同じ番号
の部分は図１と全く同じ構成要素を示す。本例では、エ
ミッタエリアをトレンチ１によって３６ブロックに分割
している。第１、第２の実施の形態との相違点は、ブロ
ックの占有面積を大きくしたり、トレンチの幅を広くす
る代わりに、ブロックに挟まれていないトレンチの側壁
上部近傍のシリコン基板にｎ型不純物を打ち込み高濃度
ｎ＋領域７を形成するところである。不純物打ち込みの
濃度、位置は、空乏層の延びが大きいトレンチの側壁上
部近傍のシリコン基板のみに選択的に高濃度に打ち込む
か、あるいは下部に向かって薄くなるように打ち込むよ
うにする。但し、トレンチ側壁全面近傍のシリコン基板
に均一に広がらないようにしなければならない。
【００２６】本例の空乏層による高抵抗化を防ぐ方法は
次の通りである。通常動作時に電位差が最も大きくなる
場所はエミッタコーン直下であるため、空乏層もトレン
チの側壁の上部のほうが延びが大きい。そこで延びが大
きいところに高濃度のイオンを選択的に打ち込むことに
よって、そこに空乏層が形成されにくくするものであ
る。トレンチの側壁全面近傍のシリコン基板に高濃度領
域が広がってしまうと、その高濃度領域を介して放電電
流が流れてしまうため耐電圧を確保できなくなるので注
意が必要である。
次の通りである。通常動作時に電位差が最も大きくなる
場所はエミッタコーン直下であるため、空乏層もトレン
チの側壁の上部のほうが延びが大きい。そこで延びが大
きいところに高濃度のイオンを選択的に打ち込むことに
よって、そこに空乏層が形成されにくくするものであ
る。トレンチの側壁全面近傍のシリコン基板に高濃度領
域が広がってしまうと、その高濃度領域を介して放電電
流が流れてしまうため耐電圧を確保できなくなるので注
意が必要である。
【００２７】本実施の形態においても、第１および第２
の実施の形態と同様に、エミッタエリア内のすべてのブ
ロックにおけるエミッション電流が均一化され、高品位
の電界放出型冷陰極を提供することができる。
の実施の形態と同様に、エミッタエリア内のすべてのブ
ロックにおけるエミッション電流が均一化され、高品位
の電界放出型冷陰極を提供することができる。
【００２８】図５は本発明の第４の実施の形態の電界放
出型冷陰極の構成を示す図である。本実施の形態は、特
にマイクロ波管やブラウン管等の電子管用陰極に多く用
いられる円形のエミッションエリア９の面積が固定され
ている電界放出型冷陰極であり、トレンチ１により正六
角形のブロックに分離されている。四角形のセルで構成
されるようなデバイスにおいては図１に示すようにトレ
ンチ１により四角形のブロックに分離することは有効で
あるが、円形のエミッションエリアの四角形のブロック
を配列することはエミッタ２の配置密度の低下を招く。
また、四角形のブロックに分離した場合、トレンチ交差
点におけるトレンチの面積が大きくなり次の絶縁体で埋
設する工程において埋設性が著しく悪くなり、トレンチ
内に空洞が生じることもある。一方、図５の電界放出型
冷陰極では、ブロックを正六角形としているため、四角
形に対して密度の低下を小さくして配列できる。また、
トレンチの交差点における面積が小さくなるために埋設
性が良くなり、高品位の冷陰極が得られる。この場合
の、エミション電流の飽和の抑制には第１から第３のど
の実施の形態を利用しても良いのは言うまでもない。
出型冷陰極の構成を示す図である。本実施の形態は、特
にマイクロ波管やブラウン管等の電子管用陰極に多く用
いられる円形のエミッションエリア９の面積が固定され
ている電界放出型冷陰極であり、トレンチ１により正六
角形のブロックに分離されている。四角形のセルで構成
されるようなデバイスにおいては図１に示すようにトレ
ンチ１により四角形のブロックに分離することは有効で
あるが、円形のエミッションエリアの四角形のブロック
を配列することはエミッタ２の配置密度の低下を招く。
また、四角形のブロックに分離した場合、トレンチ交差
点におけるトレンチの面積が大きくなり次の絶縁体で埋
設する工程において埋設性が著しく悪くなり、トレンチ
内に空洞が生じることもある。一方、図５の電界放出型
冷陰極では、ブロックを正六角形としているため、四角
形に対して密度の低下を小さくして配列できる。また、
トレンチの交差点における面積が小さくなるために埋設
性が良くなり、高品位の冷陰極が得られる。この場合
の、エミション電流の飽和の抑制には第１から第３のど
の実施の形態を利用しても良いのは言うまでもない。
【００２９】
【発明の効果】以上説明したような構造にしたことによ
り、通常動作時のエミッタエリア内のすべてのブロック
におけるエミッション電流が均一化でき、また埋設性の
良いトレンチ形状が得られ、さらに高密度のエミッタ配
置が可能となり、平面型表示装置等に適用した場合、表
示エリア全域において均一な画像の明るさを確保するこ
とが可能で、高品位の電界放出型冷陰極を提供すること
ができる。
り、通常動作時のエミッタエリア内のすべてのブロック
におけるエミッション電流が均一化でき、また埋設性の
良いトレンチ形状が得られ、さらに高密度のエミッタ配
置が可能となり、平面型表示装置等に適用した場合、表
示エリア全域において均一な画像の明るさを確保するこ
とが可能で、高品位の電界放出型冷陰極を提供すること
ができる。
【図１】（ａ），（ｂ）は本発明の第１の実施の形態を
示す電界放出型冷陰極の平面図とＡＡ′断面拡大図であ
る。
示す電界放出型冷陰極の平面図とＡＡ′断面拡大図であ
る。
【図２】（ａ）〜（ｊ）は本発明の第１の実施の形態の
製造工程を示す図である。
製造工程を示す図である。
【図３】（ａ），（ｂ）は本発明の第２の実施の形態を
示す電界放出型冷陰極の平面図とＡＡ′断面拡大図であ
る。
示す電界放出型冷陰極の平面図とＡＡ′断面拡大図であ
る。
【図４】（ａ），（ｂ）は本発明の第３の実施の形態を
示す電界放出型冷陰極の平面図とＡＡ′断面拡大図であ
る。
示す電界放出型冷陰極の平面図とＡＡ′断面拡大図であ
る。
【図５】本発明の第４の実施の形態を示す電界放出型冷
陰極の平面図である。
陰極の平面図である。
【図６】従来のスピント型冷陰極素子主要部の断面図で
ある。
ある。
【図７】特願平８−１３３９５９に開示されている電界
放出型冷陰極の断面図である。
放出型冷陰極の断面図である。
【図８】図７に示す構造の電界放出型冷陰極の空乏層形
成状態を示した図である。
成状態を示した図である。
【図９】図７に示す構造の電界放出型冷陰極の電圧電流
特性を示した図である。
特性を示した図である。
１，２５ トレンチ ２，２１ シリコン基板 ３，２９ エミッタ ４ 絶縁層 ５，２７ ゲート電極 ６ ＢＰＳＧ膜 ７ 高濃度ｎ+領域 ９ エミッションエリア ２２ ＳｉＯ2 ２３ Ｓｉ3Ｎ4膜 ２４ ＰＲ ２６ ＢＰＳＧ膜 ２８ 犠牲層
フロントページの続き (56)参考文献 特開 平８−106846（ＪＰ，Ａ) 特開 平10−12128（ＪＰ，Ａ) 特開 平10−50201（ＪＰ，Ａ) 特開 平10−50205（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01J 1/304
Claims (7)
- 【請求項１】 シリコン基板と、シリコン基板上に積層
された絶縁層と導電性ゲート電極層と、絶縁層とゲート
電極層を貫通してシリコン基板上に到達して開口された
アレイ状の空洞内に形成された、尖鋭な先端を有した略
円錐状のエミッタからなる電界放出型冷陰極において、
前記エミッタを少なくとも一つ包含するように、エミッ
タ形成領域を所定の絶縁材で埋設されたトレンチにより
包囲することによりブロック化し、且つエミッタ形成領
域の最外周部を包含するブロックを、最外周部を包含し
ないブロックより占有面積を大きくしたことを特徴とす
る電界放出型冷陰極。 - 【請求項２】 シリコン基板と、シリコン基板上に積層
された絶縁層と導電性ゲート電極層と、絶縁層とゲート
電極層を貫通してシリコン基板上に到達して開口された
アレイ状の空洞内に形成された、尖鋭な先端を有した略
円錐状のエミッタからなる電界放出型冷陰極において、
前記エミッタを少なくとも一つ包含するように、エミッ
タ形成領域を所定の絶縁材で埋設されたトレンチにより
包囲することによりブロック化し、且つエミッタ形成領
域の最外周部を包含するブロックを包囲するトレンチに
おいて、ブロックに挟まれていないトレンチの幅を、ブ
ロックに挟まれたトレンチの幅より広くすることを特徴
とする電界放出型冷陰極。 - 【請求項３】 シリコン基板と、シリコン基板上に積層
された絶縁層と導電性ゲート電極層と、絶縁層とゲート
電極層を貫通してシリコン基板上に到達して開口された
アレイ状の空洞内に形成された、尖鋭な先端を有した略
円錐状のエミッタからなる電界放出型冷陰極において、
前記エミッタを少なくとも一つ包含するように、エミッ
タ形成領域を所定の絶縁材で埋設されたトレンチにより
包囲することによりブロック化し、且つエミッタ形成領
域の最外周部を包含するブロックにおいて、ブロックに
挟まれていないトレンチの側壁上部近傍のシリコン基板
に高濃度不純物を打ち込むことを特徴とする電界放出型
冷陰極。 - 【請求項４】 前記シリコン基板に打ち込む高濃度不純
物の濃度を基板の深さ方向に向かって薄くすることを特
徴とする請求項３記載の電界放出型冷陰極。 - 【請求項５】 前記トレンチを埋設する絶縁材は、硼素
および燐が混入されたシリカ・ガラスを含むことを特徴
とする請求項１乃至請求項４のいずれかに記載の電界放
出型冷陰極。 - 【請求項６】 前記トレンチを埋設する絶縁材は、ポリ
シリコンを含むことを特徴とする請求項１乃至請求項４
のいずれかに記載の電界放出型冷陰極。 - 【請求項７】 前記ブロック形状が正六角形であること
を特徴とする請求項１乃至請求項４のいずれかに記載の
電界放出型冷陰極。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8084097A JP3104639B2 (ja) | 1997-03-31 | 1997-03-31 | 電界放出型冷陰極 |
| US09/050,636 US6091188A (en) | 1997-03-31 | 1998-03-27 | Field emission cold cathode and method of fabricating the same |
| KR1019980010954A KR100291257B1 (ko) | 1997-03-31 | 1998-03-30 | 전계방출냉음극및그제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8084097A JP3104639B2 (ja) | 1997-03-31 | 1997-03-31 | 電界放出型冷陰極 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10283913A JPH10283913A (ja) | 1998-10-23 |
| JP3104639B2 true JP3104639B2 (ja) | 2000-10-30 |
Family
ID=13729571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8084097A Expired - Fee Related JP3104639B2 (ja) | 1997-03-31 | 1997-03-31 | 電界放出型冷陰極 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6091188A (ja) |
| JP (1) | JP3104639B2 (ja) |
| KR (1) | KR100291257B1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5532177A (en) * | 1993-07-07 | 1996-07-02 | Micron Display Technology | Method for forming electron emitters |
| JP3139476B2 (ja) * | 1998-11-06 | 2001-02-26 | 日本電気株式会社 | 電界放出型冷陰極 |
| JP2000215787A (ja) | 1999-01-21 | 2000-08-04 | Nec Corp | 電界放出型冷陰極素子、その製造方法及び画像表示装置 |
| JP3530800B2 (ja) * | 2000-05-08 | 2004-05-24 | キヤノン株式会社 | 電子源形成用基板、該基板を用いた電子源並びに画像表示装置 |
| KR100786832B1 (ko) * | 2001-08-29 | 2007-12-20 | 삼성에스디아이 주식회사 | 크로스 인쇄 방식을 이용한 네거티브 패턴 인쇄 방법 및이 방법에 의해 형성된 게이트 홀을 갖는 전계 방출 표시소자 |
| US6628052B2 (en) * | 2001-10-05 | 2003-09-30 | Hewlett-Packard Development Company, L.P. | Enhanced electron field emitter spindt tip and method for fabricating enhanced spindt tips |
| US6744259B2 (en) * | 2002-06-25 | 2004-06-01 | Associated Research, Inc. | System and method for verifying failure detect circuitry in safety compliance test instruments |
| TWI244106B (en) * | 2004-05-11 | 2005-11-21 | Ind Tech Res Inst | Triode CNT-FED structure gate runner and cathode manufactured method |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2623013A1 (fr) * | 1987-11-06 | 1989-05-12 | Commissariat Energie Atomique | Source d'electrons a cathodes emissives a micropointes et dispositif de visualisation par cathodoluminescence excitee par emission de champ,utilisant cette source |
| KR960005679B1 (ko) * | 1992-12-24 | 1996-04-30 | 재단법인한국전자통신연구소 | 전자방출 기판의 제조방법 |
| US5559389A (en) * | 1993-09-08 | 1996-09-24 | Silicon Video Corporation | Electron-emitting devices having variously constituted electron-emissive elements, including cones or pedestals |
| JP2861755B2 (ja) * | 1993-10-28 | 1999-02-24 | 日本電気株式会社 | 電界放出型陰極装置 |
| US5528103A (en) * | 1994-01-31 | 1996-06-18 | Silicon Video Corporation | Field emitter with focusing ridges situated to sides of gate |
| JP3390549B2 (ja) * | 1994-11-07 | 2003-03-24 | カネボウ株式会社 | 皮膚化粧料 |
| US5789857A (en) * | 1994-11-22 | 1998-08-04 | Futaba Denshi Kogyo K.K. | Flat display panel having spacers |
-
1997
- 1997-03-31 JP JP8084097A patent/JP3104639B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-27 US US09/050,636 patent/US6091188A/en not_active Expired - Fee Related
- 1998-03-30 KR KR1019980010954A patent/KR100291257B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10283913A (ja) | 1998-10-23 |
| KR100291257B1 (ko) | 2001-07-12 |
| US6091188A (en) | 2000-07-18 |
| KR19980080839A (ko) | 1998-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6075315A (en) | Field-emission cold cathode having improved insulating characteristic and manufacturing method of the same | |
| US6144144A (en) | Patterned resistor suitable for electron-emitting device | |
| US6224447B1 (en) | Electrode structures, display devices containing the same, and methods for making the same | |
| US6927534B2 (en) | Field emission device | |
| US20050282301A1 (en) | Structure and method for field emitter tips | |
| JP3104639B2 (ja) | 電界放出型冷陰極 | |
| US5770919A (en) | Field emission device micropoint with current-limiting resistive structure and method for making same | |
| JP3080021B2 (ja) | 電界放出型冷陰極およびその製造方法 | |
| US6428378B2 (en) | Composite self-aligned extraction grid and in-plane focusing ring, and method of manufacture | |
| JP2985942B2 (ja) | 電界放出型冷陰極装置 | |
| US5977698A (en) | Cold-cathode emitter and method for forming the same | |
| JP3107007B2 (ja) | 電界放出型冷陰極および電子管 | |
| JP3026484B2 (ja) | 電界放出型冷陰極 | |
| JP3086445B2 (ja) | 電界放出素子の形成方法 | |
| US6027632A (en) | Multi-step removal of excess emitter material in fabricating electron-emitting device | |
| KR100279749B1 (ko) | 게이트와 에미터를 초근접시킨 전계방출 어레이의 제조방법 | |
| US6552477B2 (en) | Field emission display backplates | |
| JPH0620592A (ja) | 電界放出陰極装置及びその製造方法 | |
| TW541561B (en) | Field emission display structure | |
| JP3178600B2 (ja) | 電界放出型冷陰極 | |
| JPH07122178A (ja) | 電界放出カソード及び電界放出カソードの製造方法 | |
| KR100218684B1 (ko) | 전계방출 소자 제조방법 | |
| KR20020032209A (ko) | 금속섬을 갖는 전계 방출 표시 소자의 필드 에미터 및 그제조방법 | |
| JPH11224594A (ja) | 冷電子放出素子及びその製造方法 | |
| JP2000260297A (ja) | 電界放射冷陰極 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000801 |
|
| LAPS | Cancellation because of no payment of annual fees |