JP3103311B2 - RAKE receiver - Google Patents
RAKE receiverInfo
- Publication number
- JP3103311B2 JP3103311B2 JP26327096A JP26327096A JP3103311B2 JP 3103311 B2 JP3103311 B2 JP 3103311B2 JP 26327096 A JP26327096 A JP 26327096A JP 26327096 A JP26327096 A JP 26327096A JP 3103311 B2 JP3103311 B2 JP 3103311B2
- Authority
- JP
- Japan
- Prior art keywords
- effective path
- symbol
- circuit
- phase
- pilot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Radio Transmission System (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、直接スペクトル拡
散による符号分割多元接続方式（ＣＤＭＡ：CodeDivisi
on Multiple Access）に於けるＲＡＫＥ受信機に関する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a code division multiple access (CDMA) system using direct spread spectrum.
on Multiple Access).
【０００２】[0002]
【従来の技術】直接スペクトル拡散通信のマルチパスフ
ェージングに対処する方法の１つにパスダイバーシチが
ある。これは、パイロットシンボルを送信してその逆拡
散信号を電力化した遅延プロファイルから各空間パスの
遅延時間を検出して、前記遅延時間に基づいて前記逆拡
散信号から各空間パスの位相回転量を検出し、その量に
より受信信号から各空間パスを経由してきた信号成分を
取り出し同相合成するもので、ＲＡＫＥ受信方法と呼ば
れている。2. Description of the Related Art One of the methods for coping with multipath fading in direct spread spectrum communication is path diversity. That is, the delay time of each spatial path is detected from a delay profile in which a pilot symbol is transmitted and the despread signal is converted into a power, and the phase rotation amount of each spatial path is determined from the despread signal based on the delay time. Detecting and extracting the signal components that have passed through each spatial path from the received signal based on the amount of the detected signals and performing in-phase synthesis, this method is called a RAKE receiving method.
【０００３】図３は、かかる受信方法を具備した従来の
ＲＡＫＥ受信機の構成例を示すブロック図で、マッチド
フィルタ３０１、遅延プロファイル生成回路３０２、メ
モリ３０３、３０５、３０６、有効パス検出回路３０
４、位相補償回路３０７、同相合成回路３０８、及び判
定回路３０９よりなっている。以下この動作を述べる。FIG. 3 is a block diagram showing a configuration example of a conventional RAKE receiver provided with such a receiving method. A matched filter 301, a delay profile generating circuit 302, memories 303, 305, 306, an effective path detecting circuit 30
4, a phase compensation circuit 307, an in-phase synthesis circuit 308, and a determination circuit 309. Hereinafter, this operation will be described.
【０００４】マッチドフィルタは、受信信号と逆拡散用
符号との相関により受信信号のインパルスレスポンスを
生成し、遅延プロファイル生成回路３０２はこのインパ
ルスレスポンスを電力化することで遅延プロファイルを
生成してメモリ３０３へ書き込む。図４はこの遅延プロ
ファイルの例を示しており、縦軸は電力、横軸は遅延時
間で、遅延時間ｔ１、ｔ２、ｔ３に大きなピークが現れ
ていて、３つのパスを介して到達した信号をそれぞれ表
している。なお、このような遅延プロファイルは、１回
の測定だけではノイズ成分による誤差が生じ易いので、
間近の何回かの測定値の平均をとってメモリ３０３に再
格納するようにして、ノイズ成分の抑圧を行うようにし
てもよい。[0004] The matched filter generates an impulse response of the received signal based on the correlation between the received signal and the despreading code, and the delay profile generation circuit 302 generates a delay profile by converting the impulse response into power to generate a delay profile. Write to FIG. 4 shows an example of this delay profile, in which the vertical axis represents the power and the horizontal axis represents the delay time, and large peaks appear at the delay times t1, t2, and t3. Each is represented. In addition, such a delay profile is likely to cause an error due to a noise component by only one measurement.
It is also possible to suppress noise components by averaging several recent measurement values and storing the average in the memory 303 again.
【０００５】有効パス検出回路３０４は、メモリ３０３
から遅延プロファイルを読み出し、予め定められた域値
をこえているピークの遅延時間を伝播に寄与している有
効なパスの遅延時間を表す有効パス位置として検出す
る。一方、メモリ３０５は、マッチドフィルタ３０１か
ら出力されたインパルスレスポンスを１シンボルにわた
って記憶するとともに、前記有効パス検出回路３０４に
より検出された有効パス位置がタイミング信号としてメ
モリ３０５へ与えられ、各有効パス位置に対応したイン
パルスレスポンスの値がそのパス対応の復調信号として
取り出され、メモリ３０６に書き込まれる。[0005] The valid path detection circuit 304 includes a memory 303
, And detects a delay time of a peak exceeding a predetermined threshold value as an effective path position representing a delay time of an effective path contributing to propagation. On the other hand, the memory 305 stores the impulse response output from the matched filter 301 over one symbol, and the effective path position detected by the effective path detection circuit 304 is given to the memory 305 as a timing signal. Is extracted as a demodulated signal corresponding to the path, and written into the memory 306.
【０００６】ところで、図５に示したように、受信信号
には周期的にパイロット信号（Pilot）が含まれてい
て、そのパイロットシンボルは予め定められたパターン
であるから、受信側では送信側から送られたパイロット
シンボルのベクトルが受信時にどれだけ位相回転してい
るかを各マルチパス波の位相からパスごとに知ることが
できる。そこで、位相補償回路３０７は、受信信号に周
期的に挿入されているパイロットシンボルを受信したと
きに前記パイロットシンボルの各マルチパス波の位相を
メモリ３０６に格納された復調信号から検出する。さら
に、パイロットシンボルと次のパイロットシンボルの間
に伝送されてくる各シンボルの位相回転量は、そのシン
ボルの前後のパイロットシンボルの位相回転量を各マル
チパス波についてそれぞれ補間した補間位相回転量とし
て推定することができる。そこで、位相補償回路３０７
は、各有効パスについての位相回転量の推定値により当
該パス対応の復調シンボルの位相回転量を補償し、各パ
スの信号を同相化して出力する。この同相に補正された
各有効パスの信号は、同相合成回路３０８で合成され、
こうしてパスダイバーシチ受信が行われ、マルチパスフ
ェージングによる受信パワーの変動を抑圧するとともに
ＳＮＲの改善が行える。As shown in FIG. 5, a received signal periodically includes a pilot signal (Pilot), and the pilot symbol has a predetermined pattern. It is possible to know for each path from the phase of each multipath wave how much the phase of the transmitted pilot symbol vector is rotated during reception. Therefore, when receiving a pilot symbol periodically inserted into the received signal, the phase compensation circuit 307 detects the phase of each multipath wave of the pilot symbol from the demodulated signal stored in the memory 306. Further, the phase rotation amount of each symbol transmitted between the pilot symbol and the next pilot symbol is estimated as an interpolated phase rotation amount obtained by interpolating the phase rotation amounts of pilot symbols before and after the symbol for each multipath wave. can do. Therefore, the phase compensation circuit 307
Compensates the phase rotation amount of the demodulated symbol corresponding to the path based on the estimated value of the phase rotation amount for each effective path, and in-phases the signal of each path and outputs the signal. The in-phase corrected signals of the effective paths are combined by the in-phase combining circuit 308,
In this way, the path diversity reception is performed, so that the fluctuation of the reception power due to the multipath fading can be suppressed and the SNR can be improved.
【０００７】合成された各シンボルの信号は判定回路３
０９で判定され、復号される。図６は、上記同相合成の
様子を示したもので、３つのパスの位相回転量がθ１、
θ２、θ３であったときに、その分だけ各シンボルのベ
クトルを逆に回転させて同相（位相θ）の信号とした状
態、つまり位相補償を行った状態を示している。[0007] The signal of each symbol synthesized is determined by a decision circuit 3
09 and decoded. FIG. 6 shows the above-described in-phase synthesis, where the phase rotation amounts of the three paths are θ1,
When θ2 and θ3 are satisfied, the vector of each symbol is rotated in the opposite direction to obtain an in-phase (phase θ) signal, that is, a state in which phase compensation is performed.
【０００８】図７は、従来のＲＡＫＥ受信機の別の構成
例を示すブロック図で、図３の従来構成と同一の回路に
は同一符号が付されている。異なっているのは、マッチ
ドフィルタに代わってサーチャ７０１、ＤＬＬ（Delay
Locked Loop）７０３〜７０５、及びコリレータ７０６
〜７０８等が用いられている点である。この構成では、
受信信号はサーチャ７０１に入力され、１シンボル入力
されると逆拡散用符号との相関が１サンプル分求められ
る。次の１シンボルが入力されると前回より１サンプル
ずれた逆拡散用符号との相関が１サンプル分求められ、
これを１シンボル長のインパルスレスポンスが生成され
るまで繰り返される。こうしてインパルスレスポンスが
求められると、それからマルチパスフェージングの各パ
スの遅延時間を表す有効パス位置が遅延プロファイル生
成回路３０２、メモリ３０３、及び有効パス検出回路３
０４で検出されるのは図３の場合と同様である。FIG. 7 is a block diagram showing another example of the configuration of the conventional RAKE receiver. The same circuits as those in the conventional configuration of FIG. 3 are denoted by the same reference numerals. The difference is that the searcher 701 and the DLL (Delay
Locked Loop) 703 to 705 and correlator 706
708, etc. are used. In this configuration,
The received signal is input to the searcher 701, and when one symbol is input, the correlation with the despreading code is obtained for one sample. When the next one symbol is input, the correlation with the despreading code shifted by one sample from the previous symbol is obtained for one sample.
This is repeated until an impulse response of one symbol length is generated. When the impulse response is obtained in this way, the effective path position indicating the delay time of each path of the multipath fading is calculated from the delay profile generation circuit 302, the memory 303 and the effective path detection circuit
The detection at 04 is the same as in FIG.
【０００９】前述した図３の場合には、マッチドフィル
タによりインパルスレスポンスを生成していたため、１
シンボル長の遅延プロファイルは１シンボル毎に生成さ
れていた。しかし、図７のＲＡＫＥ受信機の構成例で
は、単数もしくは複数のコリレータから成るサーチャ７
０１によってインパルスレスポンスが生成されているた
め、１シンボル長の遅延プロファイルが完成するまでに
長時間を有してしまう。そのため、有効パス判定回路か
ら出力された遅延時間だけで各パスに含まれる拡散符号
の位相を追跡するのは不十分であり、前記検出された各
パスの遅延時間はＤＬＬ７０３〜７０５に於ける同期引
き込みにのみ用いられる。即ち、ＤＬＬ７０３〜７０５
は有効パス毎にそれぞれ独立に設置され、前記遅延時間
に基づいて同期引き込みを行った後に、各マルチパス波
の位相追跡を行う（同期保持）。そしてその同期した復
調タイミングをコリレータ７０６〜７０９へそれぞれ出
力する。コリレータ７０６〜７０９は、前記復調タイミ
ングに基づいて受信パス毎の復調を行い、その復調信号
をメモリ３０６に書き込む。In the case of FIG. 3 described above, since an impulse response is generated by a matched filter,
The delay profile of the symbol length was generated for each symbol. However, in the configuration example of the RAKE receiver shown in FIG. 7, the searcher 7 including one or a plurality of correlators is used.
01 generates an impulse response, so that it takes a long time until a delay profile of one symbol length is completed. Therefore, it is not sufficient to track the phase of the spreading code included in each path only by the delay time output from the effective path determination circuit, and the detected delay time of each path is not synchronized with DLLs 703 to 705. Used only for retraction. That is, DLLs 703 to 705
Are installed independently for each effective path, and after performing synchronization pull-in based on the delay time, perform phase tracking of each multipath wave (synchronization holding). Then, it outputs the synchronized demodulation timing to the correlators 706 to 709, respectively. The correlators 706 to 709 perform demodulation for each reception path based on the demodulation timing, and write the demodulated signal into the memory 306.
【００１０】こうして各パス毎の復調信号がメモリ３０
６に得られると、図３の場合と同様にしてパイロット信
号の位相回転量の検出と、その検出値を用いた各シンボ
ルの位相回転量の推定、合成が行われ、パスダイバーシ
チ受信によるＳＮＲの改善が行われる。Thus, the demodulated signal for each path is stored in the memory 30.
6, the detection of the phase rotation amount of the pilot signal, the estimation of the phase rotation amount of each symbol using the detected value, and the synthesis are performed in the same manner as in the case of FIG. 3, and the SNR of the path diversity reception is obtained. Improvements are made.
【００１１】[0011]
【発明が解決しようとする課題】上記した従来の図３の
構成の場合には、復調のためにマッチドフィルタを用い
ているが、これは拡散符号の符号長が長くなるとそれだ
け多くのタップを有した回路構成となり、しかもこの回
路を常時動作させているので消費電力が非常に大きくな
るという問題があった。In the above-mentioned conventional configuration shown in FIG. 3, a matched filter is used for demodulation. However, as the code length of the spread code becomes longer, the number of taps increases. In this case, there is a problem that the power consumption becomes very large because the circuit is always operated.
【００１２】また、図７に示した構成の場合には、図３
の場合のような大きな消費電力を必要としない。しか
し、ＤＬＬはコリレータ２個から成っており、電波のパ
スの数だけのＤＬＬとコリレータを用意する、即ち１パ
スにつき３個のコリレータを必要とする。このため、回
路規模が大きくなってしまうという問題があった。In the case of the configuration shown in FIG.
It does not require large power consumption as in the case of. However, the DLL is composed of two correlators, and as many DLLs and correlators as the number of radio wave paths are prepared, that is, three correlators are required for one path. Therefore, there is a problem that the circuit scale becomes large.
【００１３】本発明の目的は、回路構成が比較的簡単で
かつ小さい消費電力で動作するようにしたＲＡＫＥ受信
機を提供することにある。An object of the present invention is to provide a RAKE receiver having a relatively simple circuit configuration and operating with low power consumption.
【００１４】[0014]
【課題を解決するための手段】本発明は上記の目的を達
成するために、各タップに逆拡散用符号が書き込まれ、
信号周期毎に挿入されたパイロットシンボルを受信した
ときに前記逆拡散用符号との相関を求めてインパルスレ
スポンスを生成し、パイロットシンボル以外のシンボル
を受信したときはその動作を停止するところのマッチド
フィルタと、前記パイロット信号に対して生成されたイ
ンパルスレスポンスからその遅延プロファイルを生成す
るための遅延プロファイル生成回路と、該回路により生
成された遅延プロファイルの予め定められた域値をこえ
る極大点を与える遅延時間を前記パイロット信号位置に
おける有効パスを与える有効パス位置として検出すると
ともに、前記パイロット信号以外のシンボルの有効パス
位置を、当該シンボルの前後のパイロット信号に対して
生成された有効パス位置から補間により算出した値とし
て推定するための有効パス検出回路と、該有効パス検出
回路により検出・推定された各有効パス毎に設けられ、
当該有効パス毎の有効パス位置における受信信号を復調
するためのコリレータと、前記パイロット信号のインパ
ルスレスポンスからその位相回転量を検出するととも
に、前記パイロット信号以外のシンボルの位相回転量
を、当該シンボルの前後のパイロット信号に対して生成
された位相回転量から補間により算出した値として推定
し、こうして検出・推定した位相回転量により前記コリ
レータにより復調された各有効パスの復調シンボルの位
相補償を行うための位相補償回路と、該回路により位相
補償された各有効パスの復調シンボルを同相合成するた
めの合成回路と、を備えたことを特徴とするＲＡＫＥ受
信機を開示する。According to the present invention, in order to achieve the above object, a despreading code is written in each tap,
A matched filter that generates an impulse response by calculating a correlation with the despreading code when receiving a pilot symbol inserted for each signal period, and stops its operation when a symbol other than the pilot symbol is received. A delay profile generation circuit for generating a delay profile from an impulse response generated for the pilot signal; and a delay for providing a maximum point exceeding a predetermined threshold value of the delay profile generated by the circuit. The time is detected as an effective path position giving an effective path at the pilot signal position, and the effective path positions of symbols other than the pilot signal are interpolated from the effective path positions generated for pilot signals before and after the symbol. To estimate as a calculated value And efficiency path detection circuit, provided for each effective path detected, estimated by said effective path detection circuit,
A correlator for demodulating the received signal at the effective path position for each effective path, and detecting the amount of phase rotation from the impulse response of the pilot signal, and determining the amount of phase rotation of the symbols other than the pilot signal, To estimate as a value calculated by interpolation from the phase rotation amounts generated for the pilot signals before and after, and to compensate for the phase of the demodulated symbols of each effective path demodulated by the correlator using the phase rotation amounts detected and estimated in this way. And a synthesizing circuit for synthesizing in-phase the demodulated symbols of the respective effective paths that have been phase-compensated by the phase compensating circuit.
【００１５】また、本発明は、各タップに逆拡散用符号
が書き込まれ、信号周期毎に挿入されたパイロットシン
ボルを受信したときに前記逆拡散用符号との相関を求め
てインパルスレスポンスを生成し、パイロットシンボル
以外のシンボルを受信したときはその動作を停止すると
ころのマッチドフィルタと、前記パイロット信号に対し
て生成されたインパルスレスポンスからその遅延プロフ
ァイルを生成するための遅延プロファイル生成回路と、
該回路により生成された遅延プロファイルの予め定めら
れた域値をこえる極大点を与える遅延時間を前記パイロ
ット信号位置に於ける有効パスを与える有効パス位置と
して検出するとともに、前記パイロット信号以外のシン
ボルの有効パス位置を、当該シンボルの前後のパイロッ
ト信号に対して生成された有効パス位置から補間により
算出した値として推定するための有効パス検出回路と、
該有効パス検出回路により検出・推定された各有効パス
毎の有効パス位置に於ける受信信号の復調を各有効パス
毎に時分割で実行するための１台のコリレータと、前記
パイロット信号のインパルスレスポンスからその位相回
転量を検出するとともに、前記パイロット信号以外のシ
ンボルの位相回転量を、当該シンボルの前後のパイロッ
ト信号に対して生成された位相回転量から補間により算
出した値として推定し、こうして検出・推定した位相回
転量により前記コリレータにより復調された各有効パス
の復調シンボルの位相補償を行うための位相補償回路
と、該回路により位相補償された各有効パスの復調シン
ボルを同相合成するための合成回路と、を備えたことを
特徴とするＲＡＫＥ受信機を開示する。Further, according to the present invention, when a despreading code is written in each tap and a pilot symbol inserted for each signal period is received, a correlation with the despreading code is obtained to generate an impulse response. When receiving a symbol other than a pilot symbol, a matched filter that stops its operation, and a delay profile generation circuit for generating a delay profile from an impulse response generated for the pilot signal,
A delay time that gives a maximum point exceeding a predetermined threshold value of the delay profile generated by the circuit is detected as an effective path position that provides an effective path at the pilot signal position, and a symbol other than the pilot signal is detected. An effective path detection circuit for estimating an effective path position as a value calculated by interpolation from an effective path position generated for pilot signals before and after the symbol;
A correlator for demodulating a received signal at a valid path position for each valid path detected and estimated by the valid path detection circuit in a time division manner for each valid path, and an impulse of the pilot signal While detecting the phase rotation amount from the response, the phase rotation amount of the symbols other than the pilot signal is estimated as a value calculated by interpolation from the phase rotation amounts generated for the pilot signals before and after the symbol, and thus estimated. A phase compensation circuit for compensating for the phase of each effective path demodulated symbol demodulated by the correlator based on the detected / estimated phase rotation amount, and for in-phase combining the demodulated symbols of each effective path phase compensated by the circuit; And a synthesizing circuit.
【００１６】[0016]
【発明の実施の形態】以下、本発明の実施の形態を説明
する。図１は、本発明になるＲＡＫＥ受信機の構成例を
示すブロック図で、マッチドフィルタ１０１、遅延プロ
ファイル生成回路１０２、メモリ１０３、１０５、１０
９、有効パス検出回路１０４、コリレータ１０６〜１０
８、位相補償回路１１０、同相合成回路１１１、及び判
定回路１１２から成っている。Embodiments of the present invention will be described below. FIG. 1 is a block diagram showing a configuration example of a RAKE receiver according to the present invention. The matched filter 101, a delay profile generation circuit 102, memories 103, 105,
9, effective path detection circuit 104, correlators 106 to 10
8, a phase compensation circuit 110, an in-phase synthesis circuit 111, and a determination circuit 112.
【００１７】図１に於て、図示は省略したが、判定回路
１１２で得られたディジタル信号から検出されたパイロ
ットシンボル位置を示す信号ＰＬがマッチドフィルタ１
０１に与えられている。マッチドフィルタ１０１は、こ
の信号ＰＬが与えられているときだけ、即ちパイロット
信号が受信されているときだけ作動し、その各タップに
書き込まれた逆拡散用符号と受信信号の相関を求めるこ
とによりパイロット信号のインパルスレスポンスを生成
し、その他のシンボルの受信時には作動を停止する。遅
延プロファイル生成回路１０２は、このマッチドフィル
タ１０１により求められたインパルスレスポンスから従
来と同様にして遅延プロファイルを生成してメモリ１０
３へ書き込む。In FIG. 1, although not shown, a signal PL indicating the pilot symbol position detected from the digital signal obtained by the determination circuit 112 is supplied to the matched filter 1.
01. The matched filter 101 operates only when the signal PL is given, that is, only when the pilot signal is received, and obtains the correlation between the despreading code written in each tap and the received signal to obtain the pilot signal. Generates an impulse response of the signal and stops operation when receiving other symbols. The delay profile generation circuit 102 generates a delay profile from the impulse response obtained by the matched
Write to 3.
【００１８】有効パス検出回路１０４は、メモリ１０３
に格納された遅延プロファイルから各有効パスの遅延時
間、即ち有効パス位置を従来と同様にして求めるが、マ
ッチドフィルタ１０１が出力するのは本構成ではパイロ
ット信号のインパルスレスポンスのみであるので、有効
パス検出回路１０４が直接検出できるのはパイロット信
号受信時の有効パス位置のみである。そこで有効パス検
出回路１０４では、パイロット信号以外のシンボル時点
の有効パス位置を、そのシンボルを挟む２つのパイロッ
ト信号の有効パス位置から内挿補間により推定する。こ
の補間方法としては、例えば図５に示したように１スロ
ットに１個のパイロット信号とＮ−１個のシンボルが含
まれているとして、１つのスロットのパイロット信号か
ら求められたパスｉの遅延時間をｔij、次のスロットの
パイロット信号から求められたパスｉの遅延時間をｔij
+1としたとき、シンボルｋのパスｉの遅延時間ＳijkをThe effective path detecting circuit 104 is provided in the memory 103
The delay time of each effective path, that is, the effective path position, is obtained from the delay profile stored in the same manner as in the prior art. However, since the matched filter 101 outputs only the impulse response of the pilot signal in this configuration, the effective path The detection circuit 104 can directly detect only the effective path position at the time of receiving the pilot signal. Therefore, the effective path detection circuit 104 estimates the effective path position at the time of a symbol other than the pilot signal by interpolation from the effective path positions of two pilot signals sandwiching the symbol. As the interpolation method, for example, as shown in FIG. 5, one slot contains one pilot signal and N-1 symbols, and the delay of the path i obtained from the pilot signal of one slot is considered. The time is tij, and the delay time of path i obtained from the pilot signal of the next slot is tij.
When +1 is set, the delay time Sijk of the path i of the symbol k is
【数１】Ｓijk＝｛(Ｎ−ｋ−１)・(ｔij)＋(ｋ)・(ｔij
+1)｝／(Ｎ−１)， １≦ｋ≦Ｎ−１ により推定する。ここで添字ｉはパスの番号、ｊはスロ
ットの番号である。この推定により得た遅延時間Ｓijk
は、次のスロットｊ＋１のシンボルｋに於けるパスｉの
遅延時間（有効パス位置）として用いられる。Sijk = ｛(N−k−1) · (tij) + (k) · (tij
+1)｝ / (N−1), 1 ≦ k ≦ N−1. Here, the subscript i is the path number, and j is the slot number. Delay time Sijk obtained by this estimation
Is used as the delay time (effective path position) of the path i in the symbol k of the next slot j + 1.
【００１９】一方、受信信号はそのままメモリ１０５に
記憶される。コリレータ１０６〜１０８は、マルチパス
の各パス毎に設置され、有効パス検出回路１０４で１ス
ロット前に検出・推定された有効パス位置に対応する時
刻をタイミング情報として与えられると、その時刻位置
の受信信号をメモリ１０５から読み出し、逆拡散処理を
行ってそのパス対応の復調信号を出力する。この各パス
対応の復調信号はメモリ１０９へ書き込まれ、以下は従
来と同様にして位相補償回路１１０による位相回転量の
検出・推定とそれに基づく各パスの復調信号に対する位
相補償、その位相補償された各復調信号の同相合成回路
１１１での合成によりパスダイバーシチ合成が行われ
る。On the other hand, the received signal is stored in the memory 105 as it is. The correlators 106 to 108 are provided for each path of the multipath, and when the time corresponding to the effective path position detected and estimated one slot before by the effective path detection circuit 104 is given as timing information, the correlator 106 to 108 The received signal is read from the memory 105, subjected to despreading processing, and outputs a demodulated signal corresponding to the path. The demodulated signal corresponding to each path is written to the memory 109, and thereafter, the phase compensation amount is detected and estimated by the phase compensation circuit 110, the phase compensation is performed on the demodulated signal of each path based on the detection and estimation, and the phase compensation is performed. Path diversity combining is performed by combining the demodulated signals in the in-phase combining circuit 111.
【００２０】以上に説明した図１の構成によると、マッ
チドフィルタ１０１はパイロット信号の受信時のみ動作
し、他のシンボル受信時にはその動作を停止するから、
図３の従来例のように大きな電力を消費することはなく
なり、例えば図５のように１スロットＮシンボルの場合
には、マッチドフィルタの消費電力は図３の場合の１／
Ｎとなる。また、マッチドフィルタの出力からパイロッ
ト信号の遅延プロファイルを求めているので、その算出
は即時に行え、図７の従来例のように各パスにＤＬＬを
設ける必要がないので、回路構成も簡単になる。一方、
パイロット信号以外のシンボルの遅延プロファイル、位
相回転量の双方を補間により推定し、次のスロットでの
復調・合成に用いているが、一般にマルチパスフェージ
ングの変動が、信号の１スロット周期の間で十分遅くな
るようにスロット周期が与えられるので、上記のようで
ほぼ正確な復調が行える。According to the configuration of FIG. 1 described above, the matched filter 101 operates only when receiving a pilot signal and stops operating when receiving another symbol.
As in the conventional example of FIG. 3, large power is no longer consumed. For example, in the case of 1 slot N symbols as shown in FIG. 5, the power consumption of the matched filter is 1/1 of FIG.
N. Further, since the delay profile of the pilot signal is obtained from the output of the matched filter, the calculation can be performed immediately, and it is not necessary to provide a DLL for each path as in the conventional example of FIG. . on the other hand,
Both the delay profile and the amount of phase rotation of symbols other than the pilot signal are estimated by interpolation and used for demodulation / combining in the next slot. In general, fluctuations in multipath fading occur during one slot period of a signal. Since the slot period is given so as to be sufficiently slow, almost accurate demodulation can be performed as described above.
【００２１】図２は、本発明になるＲＡＫＥ受信機の別
の構成例を示すブロック図である。本構成例が図１の場
合と異なっているのは、図１では各有効パス毎にコリレ
ータを設けているが、これを１個のコリレータ２０１と
し、この１個のコリレータによって各パスの信号の復調
を時分割で行うように構成した点であり、他は同じ構成
である。この構成によれば、図１の場合と同様に少ない
消費電力とすることができるとともに、復調用のコリレ
ータを１個とすることでさらに回路構成を簡単にできる
という特徴がある。FIG. 2 is a block diagram showing another example of the configuration of the RAKE receiver according to the present invention. The configuration example is different from the case of FIG. 1 in that a correlator is provided for each effective path in FIG. 1, but this is used as one correlator 201, and the signal of each path is The demodulation is performed in a time-division manner, and the other configuration is the same. According to this configuration, the power consumption can be reduced as in the case of FIG. 1, and the circuit configuration can be further simplified by using one demodulator correlator.
【００２２】なお、以上では有効パス検出回路１０４に
於ける有効パス位置の補間は、（数１）で示したように
一次内挿補間を用いるものとしたが、これは他の補間方
法、例えば零次、二次内挿補間や外挿補間を用いるよう
にしてもよい。In the above description, the interpolation of the effective path position in the effective path detection circuit 104 uses the linear interpolation as shown in (Equation 1). Zero-order or quadratic interpolation or extrapolation may be used.
【００２３】また、図５で説明したように、既知の波形
を有したパイロット信号は１スロットに１個だけ伝送す
るものとして説明したが、１個だけではノイズ等のため
に遅延プロファイルや位相回転量を正確に検出できない
場合もある。このような場合には、１スロットにパイロ
ット信号を２個あるいはそれ以上続けて挿入し、これら
のパイロット信号から求めた遅延プロファイルや位相回
転量を平均化することにより雑音を抑圧して、より正確
な検出が可能となる。Further, as described with reference to FIG. 5, it has been described that only one pilot signal having a known waveform is transmitted in one slot, but only one pilot signal has a delay profile or phase rotation due to noise or the like. Sometimes the amount cannot be detected accurately. In such a case, two or more pilot signals are successively inserted into one slot, and noise is suppressed by averaging the delay profile and the amount of phase rotation obtained from these pilot signals, thereby achieving more accurate Detection is possible.
【００２４】[0024]
【発明の効果】本発明によれば、マッチドフィルタの消
費電力を大幅に低減できるとともに、信号復調のための
コリレータも各有効パスについて１個あればよいので、
回路規模の減少が図れる効果がある。According to the present invention, the power consumption of the matched filter can be greatly reduced, and only one correlator for signal demodulation is required for each effective path.
This has the effect of reducing the circuit scale.
【図１】本発明になるＲＡＫＥ受信機の一構成例を示す
ブロック図である。FIG. 1 is a block diagram showing a configuration example of a RAKE receiver according to the present invention.
【図２】本発明になるＲＡＫＥ受信機の他の構成例を示
すブロック図である。FIG. 2 is a block diagram showing another configuration example of the RAKE receiver according to the present invention.
【図３】従来のＲＡＫＥ受信機の一構成例を示すブロッ
ク図である。FIG. 3 is a block diagram illustrating a configuration example of a conventional RAKE receiver.
【図４】遅延プロファイルの例を示す図である。FIG. 4 is a diagram illustrating an example of a delay profile.
【図５】伝送信号のフォーマットの説明図である。FIG. 5 is an explanatory diagram of a format of a transmission signal.
【図６】各パスにおける位相補償の説明図である。FIG. 6 is an explanatory diagram of phase compensation in each path.
【図７】従来のＲＡＫＥ受信機の他の構成例を示すブロ
ック図である。FIG. 7 is a block diagram illustrating another configuration example of a conventional RAKE receiver.
１０１ マッチドフィルタ １０２ 遅延プロファイル生成回路 １０３、１０５、１０９ メモリ １０４ 有効パス検出回路 １０６〜１０８、２０１ コリレータ １１０ 位相補償回路 １１１ 同相合成回路 １１２ 判定回路 DESCRIPTION OF SYMBOLS 101 Matched filter 102 Delay profile generation circuit 103, 105, 109 Memory 104 Effective path detection circuit 106-108, 201 Correlator 110 Phase compensation circuit 111 In-phase synthesis circuit 112 Judgment circuit
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平10−32523（ＪＰ，Ａ) 特開 平10−56442（ＪＰ，Ａ) 特開 平９−46174（ＪＰ，Ａ) 特開 平９−321667（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04B 1/69 - 1/713 H04J 13/00 - 13/06 H04L 7/00 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-10-32523 (JP, A) JP-A-10-56442 (JP, A) JP-A-9-46174 (JP, A) JP-A 9-46 321667 (JP, A) (58) Field surveyed (Int. Cl. 7 , DB name) H04B 1/69-1/713 H04J 13/00-13/06 H04L 7/00
Claims (2)
信号周期毎に挿入されたパイロットシンボルを受信した
ときに前記逆拡散用符号との相関を求めてインパルスレ
スポンスを生成し、パイロットシンボル以外のシンボル
を受信したときはその動作を停止するところのマッチド
フィルタと、 前記パイロット信号に対して生成されたインパルスレス
ポンスからその遅延プロファイルを生成するための遅延
プロファイル生成回路と、 該回路により生成された遅延プロファイルの予め定めら
れた域値をこえる極大点を与える遅延時間を前記パイロ
ット信号位置における有効パスを与える有効パス位置と
して検出するとともに、前記パイロット信号以外のシン
ボルの有効パス位置を、当該シンボルの前後のパイロッ
ト信号に対して生成された有効パス位置から補間により
算出した値として推定するための有効パス検出回路と、 該有効パス検出回路により検出・推定された各有効パス
毎に設けられ、当該有効パス毎の有効パス位置における
受信信号を復調するためのコリレータと、 前記パイロット信号のインパルスレスポンスからその位
相回転量を検出するとともに、前記パイロット信号以外
のシンボルの位相回転量を、当該シンボルの前後のパイ
ロット信号に対して生成された位相回転量から補間によ
り算出した値として推定し、こうして検出・推定した位
相回転量により前記コリレータにより復調された各有効
パスの復調シンボルの位相補償を行うための位相補償回
路と、 該回路により位相補償された各有効パスの復調シンボル
を同相合成するための合成回路と、 を備えたことを特徴とするＲＡＫＥ受信機。1. A despreading code is written to each tap,
A matched filter that generates an impulse response by calculating a correlation with the despreading code when receiving a pilot symbol inserted for each signal period, and stops its operation when a symbol other than the pilot symbol is received. A delay profile generation circuit for generating a delay profile from an impulse response generated with respect to the pilot signal; and a delay that provides a maximum point exceeding a predetermined threshold value of the delay profile generated by the circuit. The time is detected as an effective path position giving an effective path at the pilot signal position, and the effective path positions of symbols other than the pilot signal are interpolated from the effective path positions generated for pilot signals before and after the symbol. To estimate as a calculated value An effective path detection circuit, a correlator provided for each effective path detected and estimated by the effective path detection circuit, for demodulating a received signal at an effective path position for each effective path, and an impulse response of the pilot signal , And the phase rotation amount of a symbol other than the pilot signal is estimated as a value calculated by interpolation from the phase rotation amounts generated for pilot signals before and after the symbol, and thus detected. A phase compensation circuit for compensating the phase of each effective path demodulated symbol demodulated by the correlator based on the estimated amount of phase rotation, and for in-phase combining the demodulated symbols of each effective path phase compensated by the circuit; A RAKE receiver, comprising: a synthesis circuit.
信号周期毎に挿入されたパイロットシンボルを受信した
ときに前記逆拡散用符号との相関を求めてインパルスレ
スポンスを生成し、パイロットシンボル以外のシンボル
を受信したときはその動作を停止するところのマッチド
フィルタと、 前記パイロット信号に対して生成されたインパルスレス
ポンスからその遅延プロファイルを生成するための遅延
プロファイル生成回路と、 該回路により生成された遅延プロファイルの予め定めら
れた域値をこえる極大点を与える遅延時間を前記パイロ
ット信号位置に於ける有効パスを与える有効パス位置と
して検出するとともに、前記パイロット信号以外のシン
ボルの有効パス位置を、当該シンボルの前後のパイロッ
ト信号に対して生成された有効パス位置から補間により
算出した値として推定するための有効パス検出回路と、 該有効パス検出回路により検出・推定された各有効パス
毎の有効パス位置に於ける受信信号の復調を各有効パス
毎に時分割で実行するための１台のコリレータと、 前記パイロット信号のインパルスレスポンスからその位
相回転量を検出するとともに、前記パイロット信号以外
のシンボルの位相回転量を、当該シンボルの前後のパイ
ロット信号に対して生成された位相回転量から補間によ
り算出した値として推定し、こうして検出・推定した位
相回転量により前記コリレータにより復調された各有効
パスの復調シンボルの位相補償を行うための位相補償回
路と、 該回路により位相補償された各有効パスの復調シンボル
を同相合成するための合成回路と、 を備えたことを特徴とするＲＡＫＥ受信機。2. A despreading code is written to each tap,
A matched filter that generates an impulse response by calculating a correlation with the despreading code when receiving a pilot symbol inserted for each signal period, and stops its operation when a symbol other than the pilot symbol is received. A delay profile generation circuit for generating a delay profile from an impulse response generated with respect to the pilot signal; and a delay that provides a maximum point exceeding a predetermined threshold value of the delay profile generated by the circuit. While detecting time as an effective path position that gives an effective path at the pilot signal position, the effective path positions of symbols other than the pilot signal are calculated from the effective path positions generated for pilot signals before and after the symbol. To estimate as a value calculated by interpolation An effective path detection circuit, and one correlator for executing a time-division demodulation of a received signal at an effective path position for each effective path detected and estimated by the effective path detection circuit for each effective path. While detecting the amount of phase rotation from the impulse response of the pilot signal, the amount of phase rotation of symbols other than the pilot signal was calculated by interpolation from the amount of phase rotation generated for pilot signals before and after the symbol. A phase compensation circuit for compensating the phase of the demodulated symbol of each effective path demodulated by the correlator based on the amount of phase rotation estimated and detected as described above, and demodulation of each effective path phase compensated by the circuit. A RAKE receiver, comprising: a combining circuit for performing in-phase combining of symbols.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26327096A JP3103311B2 (en) | 1996-10-03 | 1996-10-03 | RAKE receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26327096A JP3103311B2 (en) | 1996-10-03 | 1996-10-03 | RAKE receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10112673A JPH10112673A (en) | 1998-04-28 |
| JP3103311B2 true JP3103311B2 (en) | 2000-10-30 |
Family
ID=17387135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26327096A Expired - Fee Related JP3103311B2 (en) | 1996-10-03 | 1996-10-03 | RAKE receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3103311B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5956369A (en) * | 1997-02-24 | 1999-09-21 | Golden Bridge Technology, Inc. | Spread spectrum multipath combining subsystem and method |
| JP3029031B2 (en) * | 1998-09-03 | 2000-04-04 | 日本電気株式会社 | Interpolated synchronous detection method and wireless communication system |
| JP3031351B2 (en) * | 1998-09-24 | 2000-04-10 | 日本電気株式会社 | CDMA receiving apparatus, path detecting method used therefor, and recording medium recording control program therefor |
| JP3031354B1 (en) | 1998-09-30 | 2000-04-10 | 日本電気株式会社 | CDMA receiver, multipath finger assignment method thereof, and recording medium recording control program therefor |
| JP3884896B2 (en) | 2000-04-06 | 2007-02-21 | 株式会社エヌ・ティ・ティ・ドコモ | Communication quality acquisition apparatus and communication quality acquisition method |
| JP4180448B2 (en) | 2003-06-10 | 2008-11-12 | 松下電器産業株式会社 | Receiver |
-
1996
- 1996-10-03 JP JP26327096A patent/JP3103311B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10112673A (en) | 1998-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100298565B1 (en) | Spread spectrum signal reception method and spread spectrum signal reception apparatus | |
| US5936999A (en) | Receiver and method for generating spreading codes in a receiver | |
| JP3441638B2 (en) | Apparatus and method for determining channel estimate | |
| JP3305639B2 (en) | RAKE receiver in direct spread CDMA transmission system | |
| KR100552076B1 (en) | Signal receiving device in CDMA communication system | |
| JP2870526B1 (en) | CDMA receiver | |
| JP2982797B1 (en) | Demodulation circuit in CDMA receiver | |
| JPH1051424A (en) | Cdma demodulator | |
| JP3149868B2 (en) | Receiving path search method and searcher circuit for CDMA receiver | |
| JP3943062B2 (en) | CDMA receiving apparatus, CDMA receiving method, CDMA receiving program, and program recording medium | |
| JP3377389B2 (en) | Signal receiving method and apparatus in spread spectrum wireless communication system | |
| JP2991196B1 (en) | CDMA receiving method and receiver | |
| JP3310160B2 (en) | Spread spectrum receiver | |
| JP2000083011A (en) | Propagation path estimating method in interference canceler and interference eliminating device | |
| JP3103311B2 (en) | RAKE receiver | |
| EP1087539B1 (en) | Demodulating receiver with simple structure | |
| JP3418981B2 (en) | Spread spectrum communication synchronization acquisition circuit | |
| US7313173B2 (en) | Correlation detection method and apparatus, transmission diversity detection method and apparatus, each method and apparatus for detection within a small time unit | |
| US6233272B1 (en) | Spread spectrum communication receiver | |
| JPH1117649A (en) | Rake synthesis path detection system and rake synthesis path detection circuit | |
| JP2000091973A (en) | Rake synthesis circuit | |
| KR100445496B1 (en) | Receiving device and receiving method | |
| JP3336991B2 (en) | Receiver for spread spectrum communication | |
| JP2855170B2 (en) | CDMA demodulation circuit and demodulation method | |
| WO2000064086A1 (en) | Spread spectrum receiver and method of receiving signals |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |